RU84648U1

RU84648U1 - Цифровой синтезатор частот с частотной модуляцией

Info

Publication number: RU84648U1
Application number: RU2009106389/22U
Authority: RU
Inventors: Иван Петрович Усачев; Елена Ивановна Стецура; Виталий Владимирович Стецура
Original assignee: Открытое акционерное общество "Концерн "Созвездие"
Priority date: 2009-02-24
Filing date: 2009-02-24
Publication date: 2009-07-10

Abstract

Цифровой синтезатор частот с частотной модуляцией, содержащий последовательно соединенные опорный генератор, первый делитель частоты с фиксированным коэффициентом деления, первый частотно-фазовый детектор, первый фильтр нижних частот, первый управляемый генератор, первый делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом первого частотно-фазового детектора; последовательно соединенные второй делитель частоты с фиксированным коэффициентом деления, второй частотно-фазовый детектор, второй фильтр нижних частот, второй управляемый генератор, выход которого соединен со вторым сигнальным входом блока коммутации и через второй делитель частоты с переменным коэффициентом деления соединен со вторым входом второго частотно-фазового детектора; последовательно соединенные третий делитель частоты с фиксированным коэффициентом деления, третий частотно-фазовый детектор, третий фильтр нижних частот и третий управляемый генератор, выход которого соединен с первым сигнальным входом блока коммутации и через третий делитель частоты с переменным коэффициентом деления соединен со вторым входом третьего частотно-фазового детектора; последовательно соединенные источник модулирующего сигнала, первый управляемый аттенюатор и третий ключ, выход которого соединен с модулирующим входом первого управляемого генератора; последовательно соединенные второй управляемый аттенюатор и четвертый ключ, выход которого соединен с модулирующими входами второго и третьего управляемых генераторов, а вход второго управляемого аттенюатора соединен с выходом источника модулирующего

Description

Полезная модель относится к радиотехнике и может использоваться в качестве возбудителя передатчика (ПРД) с частотной модуляцией и гетеродина приемника (ПРМ) без подачи модулирующего сигнала.

Известен двухкольцевой цифровой синтезатор частот (ЦСЧ) с частотной модуляцией (ЧМ) с последовательным включением колец, построенных на основе системы импульсно-фазовой автоподстройки (ИФАПЧ) с делителем частоты с переменным коэффициентом деления (ДПКД) в цепи обратной связи каждого кольца (см. патент на полезную модель №56747 от 17. 04. 2006 года).

В этом ЧМ ЦСЧ на основе двух последовательно включенных колец ИФАПЧ первое кольцо узкополосное, работает на одной фиксированной частоте, которая является опорной для второго кольца. Второе кольцо ИФАПЧ двухканальное - оно может работать или по каналу быстрого переключения частот по заданной программе с использованием второго (дробного) ДПКД или по каналу обычной работы ЦСЧ с использованием третьего (целочисленного) ДПКД. Диапазон выходных частот и шаг сетки частот по обоим каналам одинаковый. Различие их в том, что частота сравнения F_cp в канале быстрого переключения частот выбирается максимально возможной - во много раз больше заданного шага сетки частот (F_cp>>F_ш) для получения максимального быстродействия (из-за использования дробного ДПКД). А во втором канале на основе третьего (целочисленного) ДПКД формируется частота сравнения F_cp, не превышающая заданный шаг сетки частот. В этом канале быстродействие значительно меньше, чем в первом канале. Управляемый генератор для обоих каналов второго кольца один и тот же.

Частотная модуляция в каждом канале осуществляется по двухточечной схеме, когда модулирующий сигнал поступает от источника модулирующего сигнала (ИМС) одновременно на модулирующий вход первого управляемого генератора (УГ) в первом кольце и на модулирующий вход второго УГ во втором кольце.

Достоинством такого способа введения ЧМ является возможность получения равномерной амплитудно-частотной модуляционной характеристики (АЧМХ) в широком диапазоне модулирующих частот.

Недостаток известного устройства состоит в следующем.

При переключении с одной частоты на другую во втором кольце ИФАПЧ ЦСЧ из-за инерционности петлевого фильтра нижних частот (ФНЧ) возникает переходный процесс установления управляющего напряжения V_упр на управляющем входе второго УГ на новую частоту, что приводит к значительному ухудшению быстродействия.

Наиболее близким по технической сущности к предлагаемому является двухкольцевой ЦСЧ с частотной модуляцией (см. патент на полезную модель №66132 от 07.03.2007 года), который принят за прототип.

Блок-схема устройства-прототипа приведена на фиг.1, где введены следующие обозначения:

1 - опорный генератор (ОГ);

2, 7, 14 - первый, второй и третий делители частоты с фиксированным коэффициентом деления (ДФКД);

3, 8, 15 - первый, второй и третий частотно-фазовый детектор (ЧФД);

4, 9, 16 - первый, второй и третий фильтр нижних частот (ФНЧ);

5, 11, 24 - первый, второй и третий управляемый генератор (УГ);

6, 12, 19 - первый, второй и третий делитель частоты с переменным коэффициентом деления (ДПКД);

10 - источник модулирующего сигнала (ИМС);

13, 21 - первый и второй управляемый аттенюатор (УА);

20, 22 - третий и четвертый ключи (КЛ);

23 - микроконтроллер (МК);

25 - блок коммутации (БК).

Устройство-прототип содержит последовательно соединенные опорный генератор ОГ 1, первый ДФКД 2, первый ЧФД 3, первый ФНЧ 4, первый УГ 5 и первый ДПКД 6, выход которого соединен со вторым входом первого ЧФД 3; последовательно соединенные второй ДФКД 7, второй ЧФД 8, второй ФНЧ 9, второй УГ 11, выход которого соединен со вторым сигнальным входом БК 25 и через второй ДПКД 12 соединен со вторым входом второго ЧФД 8; последовательно соединенные третий ДФКД 14, третий ЧФД 15, третий ФНЧ 16 и третий УГ 24, выход которого соединен с первым сигнальным входом БК 25 и через третий ДПКД 19 соединен со вторым входом третьего ЧФД 15; последовательно соединенные ИМС 10, первый УА 13, третий ключ КЛ 20, выход которого соединен с модулирующим входом первого УГ 5; последовательно соединенные второй УА 21, четвертый ключ КЛ 22, выход которого соединен с модулирующими входами второго УГ 11 и третьего УГ 24, а также микроконтроллер МК 23 и БК 25. При этом вход второго УА 21 соединен с выходом ИМС 10, сигнальные входы второго ДФКД 7 и третьего ДФКД 14 соединены с выходом первого УГ 5; первая управляющая шина МК 23 соединена с управляющими входами первого ДПКД 6, второго ДФКД 7, второго ЧФД 8, второго ДПКД 12, третьего ДФКД 14, третьего ЧФД 15, третьего ДПКД 19, первого УА 13 и второго УА 21; вторая управляющая шина МК 23 соединена с управляющими входами третьего КЛ 20 и четвертого КЛ 22, вторыми управляющими входами второго УГ 11 и третьего УГ 24 и управляющим входом БК 25, выход которого является выходом устройства.

Устройство-прототип работает следующим образом.

В этом ЦСЧ с ЧМ одновременно функционируют три кольца ИФАПЧ. Первое кольцо ИФАПЧ узкополосное, работает на одной фиксированной частоте, которая является опорной одновременно для второго и третьего кольца. Второе и третье кольца включены параллельно, диапазон частот, шаг сетки частот и быстродействие у них одинаковые. Первое кольцо выполнено на основе последовательно соединенных первого УГ 5, первого ДПКД 6, первого ЧФД 3 и первого ФНЧ 4, выход которого соединен с управляющим входом первого УГ 5. На опорный вход первого ЧФД 3 поступает от ОГ 1 через первый ДФКД 2 опорный импульсный сигнал с достаточно высокой частотой сравнения, что при узкой полосе пропускания кольца позволяет осуществить значительное подавление помех в управляющем сигнале, поступающем на соответствующий вход УГ 5, и получить на его выходе спектрально чистый сигнал. Этот сигнал в качестве опорного поступает также на опорные входы второго и третьего кольца, которыми являются соответственно сигнальные входы второго ДФКД 7 и третьего ДФКД 14. Иначе говоря, второе и третье кольца включены параллельно между собой и последовательно с первым кольцом ИФАПЧ. В режиме работы ЦСЧ в качестве возбудителя передатчика (ПРД) в первом кольце ИФАПЧ происходит одноточечная ЧМ по модулирующему входу УГ 5, т.е. в этом режиме опорный сигнал для второго и третьего кольца является частотно-модулированным.

Второе кольцо выполнено на основе последовательно соединенных второго УГ 11, второго ДПКД 12, второго ЧФД 8 и второго ФНЧ 9, выход которого соединен с первым управляющим входом второго УГ 11. На опорный вход второго ЧФД 8 поступает через второй ДФКД 7 опорный сигнал (модулированный или не модулированный по частоте) от первого УГ 5 первого кольца ИФАПЧ.

Третье кольцо выполнено на основе последовательно соединенных третьего УГ 24, третьего ДПКД 19, третьего ЧФД 15 и третьего ФНЧ 16, выход которого соединен с первым управляющим входом третьего УГ 24. На опорный вход третьего ЧФД 15 поступает через третий ДФКД 14 опорный сигнал от первого УГ 5 первого кольца ИФАПЧ (с ЧМ или без частотной модуляции).

Делители частоты с переменным коэффициентом деления (ДПКД) во втором и третьем кольцах одинаковые: оба или дробные (ДДПКД) или целочисленные в зависимости от заданных требований.

В режиме быстрого переключения частот по заданной программе общее время нахождения на одной из частот t_общ складывается в каждом кольце (втором и третьем) из двух интервалов t_общ=t_пер+t_ст (см. временные диаграммы на фиг.2а, б). Второе и третье кольца работают вместе постоянно и переключаются от МК на одну и ту же частоту не одновременно, а со сдвигом во времени, равном 0,5 t_общ (см. временные диаграммы работы на фиг.2а, б). После блока коммутации БК 25 на выход ЦСЧ пропускается только вторая половина общего времени работы каждого УГ на заданной частоте, т.е. отсекается тот участок t_общ, где есть t_пер и часть t_cт. Иначе говоря, на выход БК 25 проходит только тот высокочастотный сигнал (ВЧ) с выхода УГ 11 или УГ 24, где уже полностью установился стационарный режим синхронизма. В результате на выходе БК 25 устанавливается временной интервал работы на заданной частоте, равный сумме двух вторых половин t_общ от каждого УГ, т.е. происходит «сшивание» двух временных отрезков работы каждого УГ по 0,5 t_общ, в которых уже нет переходных процессов(см. временные диаграммы работы на фиг.2в). Выходные частоты второго УГ 11 и третьего УГ 24 когерентны и поэтому биений частот у них между собой нет. Этому способствует синхронный сброс и одновременная установка в исходное состояние делителей ДФКД 7 и ДФКД 14 в начале работы по сигналу от МК 23. Таким образом, время работы на заданной частоте на выходе БК 25 равно, как и прежде, t_общ, но в этом случае суммарный ВЧ сигнал «очищен» от переходных колебаний частоты, которые есть в t_пер.

Управляемые генераторы УГ 11 и УГ 24 вместе работают постоянно со сдвигом в t_общ и в режиме ПРМ и в режиме ПРД. Для этого во втором УГ 11 и в третьем УГ 24 есть модулирующие входы, на которые в режиме ПРД подается модулирующий сигнал от ИМС 10 через второй УА 21 и четвертый ключ КЛ 22. Здесь в общем случае осуществляется двухточечная ЧМ, когда одновременно происходит частотная модуляция и в первом и во втором и третьем кольцах. В частном случае, в зависимости от заданных технических требований, может быть использована только одноточечная ЧМ по модулирующему входу первого УГ 5 в первом кольце ИФАПЧ.

Модулирующий сигнал в режиме ЧМ с выхода ИМС 10 через первый УА 13 и третий ключ КЛ 20 поступает на модулирующий вход первого УГ 5, с выхода которого ЧМ опорный сигнал подается на вход второго и третьего кольца. На управляющий вход первого УА 13 поступает от микроконтроллера МК 23 по первой управляющей шине соответствующий сигнал управления, по которому изменяется его коэффициент передачи при изменении выходной частоты второго кольца. Тем самым автоматически стабилизируется заданный уровень девиации частоты синтезатора в широком диапазоне переключаемых частот при определенном постоянном уровне модулирующего сигнала от ИМС 10.

Первая управляющая шина от МК 23 представляет собой стандартный трехпроводный интерфейс, где по трем проводам поступают в последовательном двоичном коде импульсные сигналы: 1) тактовые импульсы; 2) информационный сигнал; 3) импульс разрешения записи передаваемой информации в один из блоков синтезатора.

По первой управляющей шине от МК 23 сигналы управления в последовательном двоичном коде также поступают на первый ДПКД 6, второй ДПКД 12, второй ЧФД 8, второй ДФКД 7, третий ДФКД 14, третий ЧФД 15 и третий ДПКД 19 для их включения в рабочее состояние на заданную частоту и режим. По сигналам управления от МК23 меняется режим работы второго ЧФД 8 и третьего ЧФД 15 по току: в переходном режиме ток с выхода ЧФД 8 и ЧФД 15 большой, а значит полоса пропускания колец ИФАПЧ и быстродействие большое, в режиме синхронизма ток этих ЧФД мал и полоса пропускания колец уменьшается до значения, необходимого для обеспечения требуемого подавления побочных составляющих в спектре выходного сигнала ЦСЧ.

Достоинством такого способа введения ЧМ является возможность получения равномерной амплитудно-частотной модуляционной характеристики (АЧМХ) в широком диапазоне модулирующих частот и быстрое переключение с одной частоты на другую в пределах диапазона ПРД или ПРМ.

Недостаток устройства-прототипа состоит в следующем.

Известное устройство предназначено для работы или в режиме ПРМ или в режиме ПРД. В этом синтезаторе имеется один выход с БК 25 одновременно и на вход ПРД и на вход ПРМ.

При переключении из режима ПРД в режим ПРМ или наоборот возможно на короткое время прохождение сигнала ПРД в блок ПРМ или наоборот из-за того, что в БК 25 переключаются частоты только в пределах одного какого-либо диапазона (ПРД или ПРМ), дальше один и тот же сигнал поступает одновременно с БК 25 и на вход ПРМ и на вход ПРД, т.е. в БК 25 не происходит выделение сигнала для ПРМ или для ПРД. Поэтому возможны «пролазы» сигнала ПРД в ПРМ и наоборот. Иначе говоря, необходимо иметь высокое быстродействие не только при переключении частот в пределах одного диапазона (ПРМ или ПРД), но и при переключении с частоты приема на частоту передачи и наоборот одновременно с синхронизацией переключения диапазонов. Это является непременным условием для работы в режиме временного дуплекса.

Для устранения указанного недостатка в цифровой синтезатор частот с частотной модуляцией, содержащий последовательно соединенные опорный генератор, первый делитель частоты с фиксированным коэффициентом деления, первый частотно-фазовый детектор, первый фильтр нижних частот, первый управляемый генератор и первый делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом первого частотно-фазового детектора; последовательно соединенные второй делитель частоты с фиксированным коэффициентом деления, второй частотно-фазовый детектор, второй фильтр нижних частот, второй управляемый генератор, выход которого соединен со вторым сигнальным входом блока коммутации и через второй делитель частоты с переменным коэффициентом деления соединен со вторым входом второго частотно-фазового детектора; последовательно соединенные третий делитель частоты с фиксированным коэффициентом деления, третий частотно-фазовый детектор, третий фильтр нижних частот и третий управляемый генератор, выход которого соединен с первым сигнальным входом блока коммутации и через третий делитель частоты с переменным коэффициентом деления соединен со вторым входом третьего частотно-фазового детектора; последовательно соединенные источник модулирующего сигнала, первый управляемый аттенюатор и третий ключ, выход которого соединен с модулирующим входом первого управляемого генератора; последовательно соединенные второй управляемый аттенюатор и четвертый ключ, выход которого соединен с модулирующими входами второго и третьего управляемых генераторов, а вход второго управляемого аттенюатора соединен с выходом источника модулирующего сигнала, при этом сигнальные входы второго и третьего делителей частоты с фиксированным коэффициентом деления соединены с выходом первого управляемого генератора, а также микроконтроллер, первая управляющая шина которого соединена с управляющими входами первого, второго и третьего делителей частоты с переменным коэффициентом деления, с управляющими входами второго и третьего частотно-фазовых детекторов, с управляющими входами второго и третьего делителей частоты с фиксированным коэффициентом деления, с управляющими входами первого и второго управляемых аттенюаторов; вторая управляющая шина микроконтроллера соединена с управляющими входами третьего и четвертого ключей, вторыми управляющими входами второго и третьего управляемых генераторов и управляющим входом блока коммутации, введены первый и второй буферные усилители, входы которых соединены с выходом блока коммутации, пятый ключ, выход которого соединен с управляющим входом первого буферного усилителя, шестой ключ, выход которого соединен с управляющим входом второго буферного усилителя, при этом пятый и шестой ключи переключаются сигналами с первой управляющей шины микроконтроллера, выход первого буферного усилителя является первым выходом устройства, а выход второго буферного усилителя является вторым выходом устройства.

Блок-схема предлагаемого устройства приведена на фиг.3, где введены следующие обозначения:

1 - опорный генератор (ОГ);

10 - источник модулирующего сигнала (ИМС);

13, 21 - первый и второй управляемые аттенюаторы (УА);

20, 22 - третий и четвертый ключи (КЛ);

23 - микроконтроллер (МК);

25 - блок коммутации (БК);

26, 27 - первый и второй буферные усилители (БУ);

28, 29 - пятый и шестой ключи (КЛ).

Предлагаемое устройство содержит последовательно соединенные опорный генератор ОГ 1, первый ДФКД 2, первый ЧФД 3, первый ФНЧ 4, первый УГ 5 и первый ДПКД 6, выход которого соединен со вторым входом первого ЧФД 3; последовательно соединенные второй ДФКД 7, второй ЧФД 8, второй ФНЧ 9, второй УГ 11, выход которого соединен со вторым сигнальным входом БК 25 и через второй ДПКД 12 соединен со вторым входом второго ЧФД 8; последовательно соединенные третий ДФКД 14, третий ЧФД 15, третий ФНЧ 16 и третий УГ 24, выход которого соединен с первым сигнальным входом БК 25 и через третий ДПКД 19 соединен со вторым входом третьего ЧФД 15; последовательно соединенные ИМС 10, первый УА 13, третий ключ КЛ 20, выход которого соединен с модулирующим входом первого УГ 5; последовательно соединенные второй УА 21, четвертый ключ КЛ 22, выход которого соединен с модулирующими входами второго УГ 11 и третьего УГ 24, а также микроконтроллер МК 23, БК 25, первый БУ 26, второй БУ 27, пятый ключ 28 и шестой ключ 29. При этом вход второго УА 21 соединен с выходом ИМС 10, сигнальные входы второго ДФКД 7 и третьего ДФКД 14 соединены с выходом первого УГ 5; первая управляющая шина МК 23 соединена с управляющими входами первого ДПКД 6, второго ДФКД 7, второго ЧФД 8, второго ДПКД 12, третьего ДФКД 14, третьего ЧФД 15, третьего ДПКД 19, первого УА 13, второго УА 21, пятого КЛ 28, шестого КЛ 29; вторая управляющая шина МК 23 соединена с управляющими входами третьего КЛ 20 и четвертого КЛ 22, вторыми управляющими входами второго УГ 11 и третьего УГ 24 и управляющим входом БК 25, выход которого соединен с сигнальными входами первого БУ 26 и второго БУ 27, причем управляющий вход первого БУ 26 соединен с выходом пятого КЛ 28, управляющий вход второго БУ 27 соединен с выходом шестого КЛ 29, выход первого БУ 26 является первым выходом устройства, а выход второго БУ 27 является вторым выходом устройства.

Предлагаемое устройство работает следующим образом.

В режиме быстрого переключения частот по заданной программе общее время нахождения на одной из частот t_общ складывается в каждом кольце (втором и третьем) из двух интервалов t_общ=t_пер+t_cт (см. временные диаграммы на фиг.2а, б). Второе и третье кольца работают вместе постоянно и переключаются от МК на одну и ту же частоту не одновременно, а со сдвигом во времени, равном 0,5 t_общ (см. временные диаграммы работы на фиг.2а, б). После блока коммутации БК 25 пропускается только вторая половина общего времени работы каждого УГ на заданной частоте, т.е. отсекается тот участок t_общ, где есть t_пер и часть t_ст. Иначе говоря, на выход БК 25 проходит только тот высокочастотный сигнал (ВЧ) с выхода УГ 11 или УГ 24, где уже полностью установился стационарный режим синхронизма. В результате на выходе БК 25 устанавливается временной интервал работы на заданной частоте, равный сумме двух вторых половин t_общ от каждого УГ, т.е. происходит «сшивание» двух временных отрезков работы каждого УГ по 0,5 t_общ, в которых уже нет переходных процессов(см. временные диаграммы работы на фиг.2в). Выходные частоты второго УГ 11 и третьего УГ 24 когерентны и поэтому биений частот у них между собой нет. Этому способствует синхронный сброс и одновременная установка в исходное состояние делителей ДФКД 7 и ДФКД 14 в начале работы по сигналу от МК 23. Таким образом, время работы на заданной частоте на выходе БК 25 равно, как и прежде, t_общ, но в этом случае суммарный ВЧ сигнал «очищен» от переходных колебаний частоты, которые есть в t_пер.

Как и в устройстве-прототипе второй УГ 11 и третий УГ 24 вместе работают постоянно со сдвигом в t_общ и в режиме ПРМ и в режиме ПРД. Для этого во втором УГ 11 и в третьем УГ 24 есть модулирующие входы, на которые в режиме ПРД подается модулирующий сигнал от ИМС 10 через второй УА 21 и четвертый ключ КЛ 22. Здесь, как и в устройстве-прототипе, в общем случае осуществляется двухточечная ЧМ, когда одновременно происходит частотная модуляция и в первом и во втором и третьем кольцах. В частном случае, в зависимости от заданных технических требований, может быть использована только одноточечная ЧМ по модулирующему входу первого УГ 5 в первом кольце ИФАПЧ.

С выхода БК 25 высокочастотный сигнал поступает или на вход первого БУ 26 или на вход второго БУ 27. Первый БУ 26 включается только в режиме ПРМ с помощью пятого ключа КЛ 28 по сигналу управления, который поступает на управляющий вход этого ключа с первой управляющей шины от МК 23. Второй БУ 27 включается только в режиме ПРД с помощью шестого ключа КЛ 29 по сигналу управления, который поступает на управляющий вход этого ключа с первой управляющей шины от МК 23. Здесь происходит синхронизация прохождения ВЧ сигналов с "Выхода 1" (на ПРМ) или с "Выхода 2" (на ПРД) одновременно с включением соответствующих частот ПРМ или ПРД. Причем получается лучшая развязка между каналами и устраняется возможность "пролазов". Это позволяет более эффективно использовать режим временного дуплекса, т.е. работы ПРМ и ПРД на одной частоте.

По первой управляющей шине от МК 23 сигналы управления в последовательном двоичном коде также поступают на первый ДПКД 6, второй ДПКД 12, второй ЧФД 8, второй ДФКД 7, третий ДФКД 14, третий ЧФД 15 и третий ДПКД 19 для их включения в рабочее состояние на заданную частоту и режим. По сигналам управления от МК 23 меняется режим работы второго ЧФД 8 и третьего ЧФД 15 по току: в переходном режиме ток с выхода ЧФД 8 и ЧФД 15 большой, а значит полоса пропускания колец ИФАПЧ и быстродействие большое, в режиме синхронизма ток этих ЧФД мал и полоса пропускания колец уменьшается до значения, необходимого для обеспечения требуемого подавления побочных составляющих в спектре выходного сигнала ПРМ или ПРД. Также по первой и второй управляющим шинам поступают сигналы управления ключами КЛ 20, КЛ 22, КЛ 28 и КЛ 29.

Возможность осуществления предлагаемого устройства определяется тем, что вводимые блоки типовые и могут быть выполнены на широко известных микросхемах. Цифровая часть синтезаторов выполняется на микросхемах ЦСЧ с ИФАПЧ разных фирм. При этом в одной микросхеме могут быть один или два независимых ЦСЧ с целочисленным ДПКД (Integer-N) или с дробным (Fractional-N). Например, микросхемы LMX2364, LMX 2470 фирмы National Semiconductor представляют собой двойной синтезатор с двумя раздельными контурами регулирования: один с дробным ДПКД (ДДПКД), другой - с обычным. Аналогично этому микросхема ADF4252 фирмы Analog Devices и другие. Схема управляемого аттенюатора построена на основе последовательно соединенных цифрового потенциометра на микросхеме AD8402AR10 и операционного усилителя AD822AR фирмы Analog Devices. Блок коммутации построен на основе коммутируемых буферных усилителей, выполненных по схеме усилителя с общим эмиттером на транзисторах типа BFR93A фирмы Philips с транзисторными ключами в цепи эмиттера. Ключевые устройства могут быть выполнены на микросхеме МС14053В фирмы Motorolla.

Таким образом, в предложенном устройстве осуществляется высокое быстродействие не только при переключении с одной частоты на другую в пределах одного диапазона (ПРД или ПРМ), но и при переключении диапазонов одновременно с лучшей развязкой между каналами ПРМ и ПРД и лучшей синхронизацией моментов включения этих каналов, что необходимо для работы в режиме временного дуплекса.

Claims

Цифровой синтезатор частот с частотной модуляцией, содержащий последовательно соединенные опорный генератор, первый делитель частоты с фиксированным коэффициентом деления, первый частотно-фазовый детектор, первый фильтр нижних частот, первый управляемый генератор, первый делитель частоты с переменным коэффициентом деления, выход которого соединен со вторым входом первого частотно-фазового детектора; последовательно соединенные второй делитель частоты с фиксированным коэффициентом деления, второй частотно-фазовый детектор, второй фильтр нижних частот, второй управляемый генератор, выход которого соединен со вторым сигнальным входом блока коммутации и через второй делитель частоты с переменным коэффициентом деления соединен со вторым входом второго частотно-фазового детектора; последовательно соединенные третий делитель частоты с фиксированным коэффициентом деления, третий частотно-фазовый детектор, третий фильтр нижних частот и третий управляемый генератор, выход которого соединен с первым сигнальным входом блока коммутации и через третий делитель частоты с переменным коэффициентом деления соединен со вторым входом третьего частотно-фазового детектора; последовательно соединенные источник модулирующего сигнала, первый управляемый аттенюатор и третий ключ, выход которого соединен с модулирующим входом первого управляемого генератора; последовательно соединенные второй управляемый аттенюатор и четвертый ключ, выход которого соединен с модулирующими входами второго и третьего управляемых генераторов, а вход второго управляемого аттенюатора соединен с выходом источника модулирующего сигнала, при этом сигнальные входы второго и третьего делителей частоты с фиксированным коэффициентом деления соединены с выходом первого управляемого генератора, а также микроконтроллер, первая управляющая шина которого соединена с управляющими входами первого, второго и третьего делителей частоты с переменным коэффициентом деления, с управляющими входами второго и третьего частотно-фазовых детекторов, с управляющими входами второго и третьего делителей частоты с фиксированным коэффициентом деления, с управляющими входами первого и второго управляемых аттенюаторов; вторая управляющая шина микроконтроллера соединена с управляющими входами третьего и четвертого ключей, вторыми управляющими входами второго и третьего управляемых генераторов и управляющим входом блока коммутации, отличающийся тем, что введены первый и второй буферные усилители, входы которых соединены с выходом блока коммутации, пятый ключ, выход которого соединен с управляющим входом первого буферного усилителя, шестой ключ, выход которого соединен с управляющим входом второго буферного усилителя, при этом пятый и шестой ключи переключаются сигналами с первой управляющей шины микроконтроллера, выход первого буферного усилителя является первым выходом устройства, а выход второго буферного усилителя является вторым выходом устройства.