JP2008097084A - プロセッサ及びデータ転送ユニット - Google Patents
プロセッサ及びデータ転送ユニット Download PDFInfo
- Publication number
- JP2008097084A JP2008097084A JP2006274879A JP2006274879A JP2008097084A JP 2008097084 A JP2008097084 A JP 2008097084A JP 2006274879 A JP2006274879 A JP 2006274879A JP 2006274879 A JP2006274879 A JP 2006274879A JP 2008097084 A JP2008097084 A JP 2008097084A
- Authority
- JP
- Japan
- Prior art keywords
- command
- unit
- data
- data transfer
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
【解決手段】演算処理または信号処理を行うCPU20と、データを記憶する内蔵メモリ30と、内蔵メモリ30と共有メモリ60の間でデータの転送を実行するデータ転送機構40と、を備えて、データ転送機構40は、CPU20が内蔵メモリ30に書き込んだデータ転送指令を複数のコマンドからなるコマンド列を実行するコマンドチェイン部と、コマンドが所定の監視コマンドのときには、内蔵メモリ30または共有メモリ60に予め設定されたデータを読み込んで、予め設定された比較値と前記データの値が一致するまで当該データの監視を繰り返す監視部と、を備え、コマンドチェイン部は、監視部による監視が完了した後に、コマンド列から次のコマンドを実行させる。
【選択図】図1
Description
「put A to B」:LM#0の領域Aのデータを共有メモリ60の領域Bへ書き込み。
「set F」:書き込みの後に、共有メモリ60へフラグFをセット。
「check F」:共有メモリ60のフラグFが所定の比較値と一致するまで所定の時間間隔で監視。
「get B to C」:共有メモリ60の領域BからLM#1の領域Cのデータを読み込み。
図11は、第2の実施形態を示し、前記第1実施形態のデータ転送機構40をプロセッサコアの外部に配置したもので、その他の構成は前記第1実施形態と同様である。データ転送機構DTU#0及びDTU#1はプロセッサコア間ネットワーク50に接続され、プロセッサコア10−0、プロセッサコア10−1から利用可能となっている。
20 CPU
30 内蔵メモリ
40 データ転送機構
60 共有メモリ
410 コマンドチェイン部
420 データ転送部
430 フラグチェック部
440 インターバルセット部
450 フラグセット部
460 クロック制御部
Claims (10)
- 演算処理または信号処理を行う演算部と、データを記憶する記憶部と、前記記憶部と記憶装置の間でデータの転送を実行するデータ転送部と、を備えたプロセッサにおいて、
前記データ転送部は、
前記記憶部または記憶装置に予め格納されたデータ転送指令を含む複数のコマンドからなるコマンド列を、前記演算部からの指令に基づいて読み込んで実行するコマンドチェイン部と、
前記コマンドが所定の監視コマンドのときには、前記記憶装置または記憶部に予め設定されたデータを読み込んで、予め設定された比較値と前記データの値が一致するまで当該データの監視を繰り返す監視部と、を備え、
前記コマンドチェイン部は、前記監視部による監視が完了した後に、前記コマンド列から次のコマンドを実行させることを特徴とするプロセッサ。 - 前記演算部と記憶部とデータ転送部とを含むプロセッサコアを複数備え、
前記コマンドが所定のデータ設定コマンドのときには、前記記憶部または記憶装置の予め設定された領域に所定のデータを書き込むデータセット部を備えたことを特徴とする請求項1に記載のプロセッサ。 - 前記監視部は、前記他のプロセッサコアのデータセット部によって前記予め設定されたデータが書き込まれるのを監視することを特徴とする請求項2に記載のプロセッサ。
- 前記監視部は、
前記予め設定されたデータの読み込みを所定の周期で実行するように時間間隔を設定するインターバル設定部を備えたことを特徴とする請求項1に記載のプロセッサ。 - 少なくとも前記演算部とデータ転送部にクロックを供給するクロック供給部を備え、
前記監視部は、
前記時間間隔が経過するまでの期間は、当該データ転送部へのクロックの周波数を低減または遮断するクロック制御部を備えたことを特徴とする請求項4に記載のプロセッサ。 - 演算処理または信号処理を行う演算部と、データを記憶する記憶部と、を含むプロセッサと、
前記演算部からの指令に基づいて前記記憶部と記憶装置の間でデータの転送を実行するデータ転送ユニットにおいて、
前記データ転送ユニットは、
前記記憶部または記憶装置に予め格納されたデータ転送指令を含む複数のコマンドからなるコマンド列を、前記演算部からの指令に基づいて読み込んで実行するコマンドチェイン部と、
前記コマンドが所定の監視コマンドのときには、前記記憶装置または記憶部に予め設定されたデータを読み込んで、予め設定された比較値と前記データの値が一致するまで当該データの監視を繰り返す監視部と、を備え、
前記コマンドチェイン部は、前記監視部による監視が完了した後に、前記コマンド列から次のコマンドを実行させることを特徴とするデータ転送ユニット。 - 前記プロセッサは、前記演算部と記憶部とを含むプロセッサコアを複数備え、
前記コマンドが所定のデータ設定コマンドのときには、前記記憶部または記憶装置の予め設定された領域に所定のデータを書き込むデータセット部を備えたことを特徴とする請求項6に記載のデータ転送ユニット。 - 前記監視部は、前記他のプロセッサコアのデータセット部によって前記予め設定されたデータが書き込まれるのを監視することを特徴とする請求項7に記載のデータ転送ユニット。
- 前記監視部は、
前記予め設定されたデータの読み込みを所定の周期で実行するように時間間隔を設定するインターバル設定部を備えたことを特徴とする請求項6に記載のデータ転送ユニット。 - 前記監視部は、
前記時間間隔が経過するまでの期間は、当該データ転送ユニットへのクロックの周波数を低減または遮断するクロック制御部を備えたことを特徴とする請求項6に記載のデータ転送ユニット。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006274879A JP4476267B2 (ja) | 2006-10-06 | 2006-10-06 | プロセッサ及びデータ転送ユニット |
US11/865,669 US8200934B2 (en) | 2006-10-06 | 2007-10-01 | Data transfer unit in multi-core processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006274879A JP4476267B2 (ja) | 2006-10-06 | 2006-10-06 | プロセッサ及びデータ転送ユニット |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008097084A true JP2008097084A (ja) | 2008-04-24 |
JP4476267B2 JP4476267B2 (ja) | 2010-06-09 |
Family
ID=39275864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006274879A Active JP4476267B2 (ja) | 2006-10-06 | 2006-10-06 | プロセッサ及びデータ転送ユニット |
Country Status (2)
Country | Link |
---|---|
US (1) | US8200934B2 (ja) |
JP (1) | JP4476267B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010061324A (ja) * | 2008-09-03 | 2010-03-18 | Hitachi Automotive Systems Ltd | 分散制御用制御ソフトウェアおよび電子制御装置 |
WO2010119932A1 (ja) * | 2009-04-17 | 2010-10-21 | 日本電気株式会社 | マルチプロセッサシステム、マルチプロセッサシステムにおけるメモリ管理方法及び通信プログラム |
JP2011070259A (ja) * | 2009-09-24 | 2011-04-07 | Mitsubishi Electric Corp | データ転送装置及びデータ転送方法 |
WO2011148920A1 (ja) * | 2010-05-26 | 2011-12-01 | 日本電気株式会社 | マルチプロセッサシステム、実行制御方法、実行制御プログラム |
JP2011530744A (ja) * | 2008-08-06 | 2011-12-22 | アスペン・アクイジション・コーポレーション | 停止可能および再始動可能dmaエンジン |
JP2012003673A (ja) * | 2010-06-21 | 2012-01-05 | Mitsubishi Electric Corp | Cpu間通信システム及びcpu間通信方法 |
JP2013535735A (ja) * | 2010-07-29 | 2013-09-12 | サムスン エレクトロニクス カンパニー リミテッド | マルチコアシステムのためのダイレクトメモリアクセス装置およびその動作方法 |
JP5494854B1 (ja) * | 2013-02-25 | 2014-05-21 | 日本電気株式会社 | 半導体集積回路及びレジスタリード方法 |
JP2015532990A (ja) * | 2012-09-27 | 2015-11-16 | インテル・コーポレーション | 複数のコアを有するプロセッサ、共有コア拡張ロジック及び複数の共有コア拡張使用命令 |
JP2018120484A (ja) * | 2017-01-26 | 2018-08-02 | Necプラットフォームズ株式会社 | Dma転送制御装置、dma転送制御方法、及び、dma転送制御プログラム |
JP2019016328A (ja) * | 2017-07-11 | 2019-01-31 | 富士通株式会社 | 情報処理装置、情報処理システム及びプログラム |
JP2020071689A (ja) * | 2018-10-31 | 2020-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびそれを用いるシステム |
CN112526914A (zh) * | 2020-12-21 | 2021-03-19 | 苏州光格科技股份有限公司 | 一种毫安级数据采集单元低功耗管理流程方法 |
WO2021124917A1 (ja) * | 2019-12-18 | 2021-06-24 | ソニーグループ株式会社 | 情報処理システム、情報処理方法、及び、情報処理装置 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8250260B2 (en) | 2009-12-15 | 2012-08-21 | International Business Machines Corporation | Method, arrangement, data processing program and computer program product for exchanging message data in a distributed computer system |
US8762609B1 (en) * | 2010-11-03 | 2014-06-24 | Pmc-Sierra Us, Inc. | System and method for multiengine operation with super descriptor in SAS/SATA controller wherein portion of super-descriptor is executed without intervention of initiator |
US8904109B2 (en) | 2011-01-28 | 2014-12-02 | Freescale Semiconductor, Inc. | Selective cache access control apparatus and method thereof |
US8756405B2 (en) * | 2011-05-09 | 2014-06-17 | Freescale Semiconductor, Inc. | Selective routing of local memory accesses and device thereof |
GB2511672B (en) * | 2011-11-04 | 2020-04-15 | Univ Waseda | Processor system and accelerator |
KR101867960B1 (ko) * | 2012-01-05 | 2018-06-18 | 삼성전자주식회사 | 매니 코어 시스템을 위한 운영체제 동적 재구성 장치 및 방법 |
JP6018022B2 (ja) | 2013-06-14 | 2016-11-02 | 株式会社デンソー | 並列化コンパイル方法、並列化コンパイラ、並列化コンパイル装置、及び、車載装置 |
US11074169B2 (en) * | 2013-07-03 | 2021-07-27 | Micron Technology, Inc. | Programmed memory controlled data movement and timing within a main memory device |
JP6488739B2 (ja) | 2015-02-05 | 2019-03-27 | 株式会社デンソー | 並列化コンパイル方法、及び、並列化コンパイラ |
JP6488738B2 (ja) | 2015-02-05 | 2019-03-27 | 株式会社デンソー | 並列化コンパイル方法、及び、並列化コンパイラ |
JP6427053B2 (ja) | 2015-03-31 | 2018-11-21 | 株式会社デンソー | 並列化コンパイル方法、及び並列化コンパイラ |
JP6427054B2 (ja) | 2015-03-31 | 2018-11-21 | 株式会社デンソー | 並列化コンパイル方法、及び並列化コンパイラ |
CN112328533A (zh) * | 2020-11-09 | 2021-02-05 | 哲库科技(上海)有限公司 | 多核处理系统及其核间通信方法、存储介质 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61264829A (ja) | 1985-05-17 | 1986-11-22 | Fujitsu Ltd | ネツトワ−ク制御装置の割込み制御方式 |
JPS6228865A (ja) | 1985-07-30 | 1987-02-06 | Nec Corp | マルチプロセツサ・システム |
JPS62192844A (ja) | 1986-02-20 | 1987-08-24 | Fujitsu Ltd | Dma制御回路 |
JPS62219153A (ja) | 1986-03-20 | 1987-09-26 | Fujitsu Ltd | Dmaコントロ−ラ |
JPS63216170A (ja) | 1987-03-05 | 1988-09-08 | Mitsubishi Electric Corp | デイジタル信号処理プロセツサ |
JPH02252044A (ja) | 1989-03-24 | 1990-10-09 | Hitachi Ltd | コプロセッサ及びデータ転送制御方式 |
JPH0462610A (ja) | 1990-06-29 | 1992-02-27 | Sharp Corp | データ通信装置 |
JPH05282243A (ja) | 1992-03-31 | 1993-10-29 | Canon Inc | バスマスター装置及び該装置を用いた電子機器 |
JPH06149749A (ja) | 1992-11-13 | 1994-05-31 | Kyocera Corp | 複数プロセッサ間におけるデータ転送方式 |
JPH06282515A (ja) | 1993-03-25 | 1994-10-07 | Hitachi Ltd | データ処理装置 |
JPH09330288A (ja) | 1996-06-12 | 1997-12-22 | Nec Corp | Dmaバス転送システム |
JPH11120156A (ja) | 1997-10-17 | 1999-04-30 | Nec Corp | マルチプロセッサシステムにおけるデータ通信方式 |
US6725334B2 (en) * | 2000-06-09 | 2004-04-20 | Hewlett-Packard Development Company, L.P. | Method and system for exclusive two-level caching in a chip-multiprocessor |
US7146391B2 (en) * | 2002-01-24 | 2006-12-05 | Broadcom Corporation | Method and system for implementing SLICE instructions |
JP2004021938A (ja) | 2002-06-20 | 2004-01-22 | Oki Electric Ind Co Ltd | データ転送制御回路 |
EP1535169B1 (en) * | 2002-07-23 | 2012-01-25 | ST-Ericsson SA | Improved inter-processor communication system for communication between processors |
US20050055528A1 (en) * | 2002-12-12 | 2005-03-10 | International Business Machines Corporation | Data processing system having a physically addressed cache of disk memory |
US7779212B2 (en) * | 2003-10-17 | 2010-08-17 | Micron Technology, Inc. | Method and apparatus for sending data from multiple sources over a communications bus |
US7430657B2 (en) * | 2003-12-31 | 2008-09-30 | Intel Corporation | System, method and device for queuing branch predictions |
JP2005309649A (ja) | 2004-04-20 | 2005-11-04 | Matsushita Electric Ind Co Ltd | 共有メモリ転送制御回路および共有メモリ転送制御システム |
US7428619B2 (en) * | 2005-01-18 | 2008-09-23 | Sony Computer Entertainment Inc. | Methods and apparatus for providing synchronization of shared data |
US20060206635A1 (en) * | 2005-03-11 | 2006-09-14 | Pmc-Sierra, Inc. | DMA engine for protocol processing |
US20070055839A1 (en) * | 2005-09-06 | 2007-03-08 | Alcatel | Processing operation information transfer control systems and methods |
US20090006774A1 (en) * | 2007-06-27 | 2009-01-01 | Gerald Keith Bartley | High Capacity Memory Subsystem Architecture Employing Multiple-Speed Bus |
-
2006
- 2006-10-06 JP JP2006274879A patent/JP4476267B2/ja active Active
-
2007
- 2007-10-01 US US11/865,669 patent/US8200934B2/en active Active
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011530744A (ja) * | 2008-08-06 | 2011-12-22 | アスペン・アクイジション・コーポレーション | 停止可能および再始動可能dmaエンジン |
US8732382B2 (en) | 2008-08-06 | 2014-05-20 | Qualcomm Incorporated | Haltable and restartable DMA engine |
JP2010061324A (ja) * | 2008-09-03 | 2010-03-18 | Hitachi Automotive Systems Ltd | 分散制御用制御ソフトウェアおよび電子制御装置 |
JPWO2010119932A1 (ja) * | 2009-04-17 | 2012-10-22 | 日本電気株式会社 | マルチプロセッサシステム、マルチプロセッサシステムにおけるメモリ管理方法及び通信プログラム |
WO2010119932A1 (ja) * | 2009-04-17 | 2010-10-21 | 日本電気株式会社 | マルチプロセッサシステム、マルチプロセッサシステムにおけるメモリ管理方法及び通信プログラム |
JP2011070259A (ja) * | 2009-09-24 | 2011-04-07 | Mitsubishi Electric Corp | データ転送装置及びデータ転送方法 |
JP5895840B2 (ja) * | 2010-05-26 | 2016-03-30 | 日本電気株式会社 | マルチプロセッサシステム、実行制御方法、実行制御プログラム |
WO2011148920A1 (ja) * | 2010-05-26 | 2011-12-01 | 日本電気株式会社 | マルチプロセッサシステム、実行制御方法、実行制御プログラム |
JPWO2011148920A1 (ja) * | 2010-05-26 | 2013-07-25 | 日本電気株式会社 | マルチプロセッサシステム、実行制御方法、実行制御プログラム |
CN102934102A (zh) * | 2010-05-26 | 2013-02-13 | 日本电气株式会社 | 多处理器系统、执行控制方法和执行控制程序 |
US9164951B2 (en) | 2010-05-26 | 2015-10-20 | Nec Corporation | Multiprocessor system, execution control method and execution control program |
JP2012003673A (ja) * | 2010-06-21 | 2012-01-05 | Mitsubishi Electric Corp | Cpu間通信システム及びcpu間通信方法 |
JP2013535735A (ja) * | 2010-07-29 | 2013-09-12 | サムスン エレクトロニクス カンパニー リミテッド | マルチコアシステムのためのダイレクトメモリアクセス装置およびその動作方法 |
JP2015532990A (ja) * | 2012-09-27 | 2015-11-16 | インテル・コーポレーション | 複数のコアを有するプロセッサ、共有コア拡張ロジック及び複数の共有コア拡張使用命令 |
US10901748B2 (en) | 2012-09-27 | 2021-01-26 | Intel Corporation | Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions |
US9582287B2 (en) | 2012-09-27 | 2017-02-28 | Intel Corporation | Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions |
JP2017224342A (ja) * | 2012-09-27 | 2017-12-21 | インテル・コーポレーション | プロセッサ及び装置 |
US10061593B2 (en) | 2012-09-27 | 2018-08-28 | Intel Corporation | Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions |
US11494194B2 (en) | 2012-09-27 | 2022-11-08 | Intel Corporation | Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions |
US10963263B2 (en) | 2012-09-27 | 2021-03-30 | Intel Corporation | Processor having multiple cores, shared core extension logic, and shared core extension utilization instructions |
JP5494854B1 (ja) * | 2013-02-25 | 2014-05-21 | 日本電気株式会社 | 半導体集積回路及びレジスタリード方法 |
JP2018120484A (ja) * | 2017-01-26 | 2018-08-02 | Necプラットフォームズ株式会社 | Dma転送制御装置、dma転送制御方法、及び、dma転送制御プログラム |
JP2019016328A (ja) * | 2017-07-11 | 2019-01-31 | 富士通株式会社 | 情報処理装置、情報処理システム及びプログラム |
JP2020071689A (ja) * | 2018-10-31 | 2020-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置およびそれを用いるシステム |
JP7257772B2 (ja) | 2018-10-31 | 2023-04-14 | ルネサスエレクトロニクス株式会社 | 半導体装置を用いるシステム |
WO2021124917A1 (ja) * | 2019-12-18 | 2021-06-24 | ソニーグループ株式会社 | 情報処理システム、情報処理方法、及び、情報処理装置 |
US11983127B2 (en) | 2019-12-18 | 2024-05-14 | Sony Group Corporation | Information processing system, information processing method, and information processing device to reduce load on an information processing unit |
CN112526914A (zh) * | 2020-12-21 | 2021-03-19 | 苏州光格科技股份有限公司 | 一种毫安级数据采集单元低功耗管理流程方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080086617A1 (en) | 2008-04-10 |
JP4476267B2 (ja) | 2010-06-09 |
US8200934B2 (en) | 2012-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4476267B2 (ja) | プロセッサ及びデータ転送ユニット | |
US9977664B2 (en) | Information processing device and information processing method in heterogenous multi-cores having different architectures | |
CN102567256B (zh) | 处理器系统及其多通道内存拷贝dma加速器和方法 | |
CN100454280C (zh) | 处理器系统,dma控制电路,dma控制方法,dma控制器用控制方法,图形处理方法和图形处理电路 | |
KR20140114074A (ko) | 이종 멀티프로세서 컴퓨팅 플랫폼 내에서의 애플리케이션 스케줄링 | |
US8275975B2 (en) | Sequencer controlled system and method for controlling timing of operations of functional units | |
CN111913822B (zh) | 一种基于amp架构的核间通信方式 | |
US20140143524A1 (en) | Information processing apparatus, information processing apparatus control method, and a computer-readable storage medium storing a control program for controlling an information processing apparatus | |
US10915488B2 (en) | Inter-processor synchronization system | |
EP1821211A2 (en) | Cooperative multitasking method in a multiprocessor system | |
US7966481B2 (en) | Computer system and method for executing port communications without interrupting the receiving computer | |
US20170038791A1 (en) | Clock management unit, integrated circuit including the clock management unit, system on chip, and method of operating the system on chip | |
JP2003036169A (ja) | 複数の小規模プロセッサによって並列処理を行なうシングルチップマイクロプロセッサ | |
JP7428508B2 (ja) | 情報処理装置 | |
KR20090004394A (ko) | 입력 소스로부터의 직접적인 명령어들의 실행 | |
WO2019153684A1 (zh) | 一种低延迟指令调度器的自动管理方法 | |
JP2008217623A (ja) | データプロセッサ | |
CN116303226A (zh) | 粗粒度可重构阵列数据流处理器的高效执行方法及系统 | |
JP2002278753A (ja) | データ処理システム | |
JP2008197943A (ja) | コンピュータシステム | |
JP2003029966A (ja) | データ処理装置 | |
KR20240035590A (ko) | 처리 요소들 간에 트리거된 명령어들을 전송하기 위한 데이터 처리 장치 및 방법 | |
CN115658601A (zh) | 多核处理器系统及其控制方法 | |
JP2004199630A (ja) | データ処理装置 | |
JP4293086B2 (ja) | マルチプロセッサシステム及びプロセッサの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4476267 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |