JP2008096991A - パターン分解フィーチャのためのモデルベースopcを行うための方法および装置 - Google Patents

パターン分解フィーチャのためのモデルベースopcを行うための方法および装置 Download PDF

Info

Publication number
JP2008096991A
JP2008096991A JP2007237170A JP2007237170A JP2008096991A JP 2008096991 A JP2008096991 A JP 2008096991A JP 2007237170 A JP2007237170 A JP 2007237170A JP 2007237170 A JP2007237170 A JP 2007237170A JP 2008096991 A JP2008096991 A JP 2008096991A
Authority
JP
Japan
Prior art keywords
pattern
error
modified
correction process
optical proximity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007237170A
Other languages
English (en)
Other versions
JP4922112B2 (ja
Inventor
Duan-Fu Stephen Hsu
スティーブン スウ,ダン−フー
Jung Chul Park
チュル パク,ジュン
Den Broeke Douglas Van
デン ブローケ,ダグラス ヴァン
Jang Fung Chen
フン チェン,ジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASML MaskTools Netherlands BV
Original Assignee
ASML MaskTools Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASML MaskTools Netherlands BV filed Critical ASML MaskTools Netherlands BV
Publication of JP2008096991A publication Critical patent/JP2008096991A/ja
Application granted granted Critical
Publication of JP4922112B2 publication Critical patent/JP4922112B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441Optical proximity correction [OPC]
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70475Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】結像されるフィーチャを含むターゲット回路パターンを複数パターンに分解する方法を提供する。
【解決手段】このプロセスは、印刷されるフィーチャを第1パターンと第2パターンに分離するステップ、第1パターンおよび第2パターンに第1光近接効果補正プロセスを行うステップ、第1パターンおよび第2パターンの結像結像性能を決定するステップ、第1パターンと第1パターンの結像結像性能との間の第1誤差、および、第2パターンと第2パターンの結像結像性能との間の第2誤差を決定するステップ、第1誤差を使用して第1パターンを調整し、修正第1パターンを作成するステップ、第2誤差を使用して第2パターンを調整し、修正第2パターンを作成するステップ、修正第1パターンおよび修正第2パターンに第2光近接効果補正プロセスを適用するステップ、を含む。
【選択図】図6

Description

[0001] 本明細書は、参照により本明細書に援用される2006年9月13日の米国仮出願第60/844074号に基づく優先権を主張する。
[0002] 本開示は、全般に、マスクデザインに光近接効果補正(OPC)を行うことに関し、より詳細には、複数パターンに分解されており、かつ(ダブルパターニング(DPT)とも呼ばれる)多重露光プロセスを利用して結像(イメージング)されるマスクデザインにOPCを行う方法に関する。
[0003] リソグラフィ装置は、例えば集積回路(IC)の製造において使用することができる。このような場合、マスクはICの個々の層に対応した回路パターンを含むことができ、このパターンは、放射感応性材料(レジスト)の層でコーティングされた基板(シリコンウェーハ)上の(例えば、1つまたは複数のダイを含む)ターゲット部分上に結像することができる。一般に、単一のウェーハは、1回に1つずつ投影システムを介して連続して照射される隣接したターゲット部分のネットワーク全体を含む。1つのタイプのリソグラフィ投影装置において、各ターゲット部分は、1回の工程実施においてターゲット部分上にマスクパターン全体を露光することにより照射される。このような装置は一般にウェーハステッパと呼ばれる。一般にステップアンドスキャン装置と呼ばれる代替装置においては、各ターゲット部分が所与の基準方向(「スキャン」方向)において投影ビーム下でマスクパターンを漸進的にスキャンさせることにより照射される一方、これと同期して、この方向に平行または逆平行に基板テーブルをスキャンさせている。一般に、この投影システムは拡大係数M(一般に<1)を有するため、基板テーブルがスキャンされる速度Vは、マスクテーブルがスキャンされる速度の係数M倍となる。本明細書に説明されているリソグラフィデバイスに関するより多くの情報は、例えば、参照により本明細書に援用される米国特許第6046792号より収集することができる。
[0004] リソグラフィ投影装置を使用した製造プロセスにおいて、マスクパターンは、放射感応性材料(レジスト)の層により少なくとも部分的には覆われた基板上に結像される。この結像ステップに先立ち、基板は、下塗り、レジスト塗布、およびソフトベーキングなどの様々な手順を施すことができる。露光の後、基板は、露光後ベーキング(PEB)、現像、ハードベーキング、および結像されたフィーチャの測定/検査などの他の手順を受けることができる。この手順の並びは、例えばICなどのデバイスの個々の層をパターニングするための基礎として使用されている。このようなパターン形成された層は、次いで、全てが個々の層を仕上げることを意図されているエッチング、イオン注入(ドーピング)、メタライゼーション、酸化、化学機械式研磨などの様々なプロセスを施すことができる。もしいくつかの層が必要であれば、手順全体、または、その変形は、各々の新しい層のために反復されなければならない。その結果、デバイスのアレイが基板(ウェーハ)上に存在することとなる。これらのデバイスは、次いで、ダイシングまたはソーイングなどの技術により互いから分離され、その後、個々のデバイスはキャリアに搭載され、ピンに接続されるなどを行うことができる。
[0005] 簡略さのために、投影システムは、以下、「レンズ」と呼ぶこともできるが、この用語は、例えば、屈折光学系、反射光学系、および反射屈折光学系などを含めた様々なタイプの投影システムを包含するとして広義に解釈されたい。放射システムは、放射投影ビームを誘導し、整形し、または、制御するためのこれらの設計タイプのいずれかにより動作するコンポーネントも含むことができ、このようなコンポーネントは、以下、まとめて、または、単独で「レンズ」とも呼ぶことができる。さらに、リソグラフィ装置は、2つ以上の基板テーブル(および/または、2つ以上のマスクテーブル)を有するタイプのものとすることができる。このような「マルチステージ」デバイスにおいては、追加のテーブルを並行して使用することができ、または、1つまたは複数のテーブルが露光に使用されている間、準備ステップを1つまたは複数の他のテーブル上で実行することができる。例えば、参照により本明細書に援用される米国特許第5969441号においては、ツインステージリソグラフィ装置が説明されている。
[0006] 上述したフォトリソグラフィマスクは、シリコンウェーハ上に集積されることになる回路コンポーネントに対応するジオメトリパターンを含んでいる。このようなマスクを作成するために使用されているパターンはCAD(computer-aided design)プログラムを利用して製作されており、このプロセスはしばしばEDA(electronic design automation)と呼ばれる。ほとんどのCADプログラムは、機能性マスクを製作するために所定の設計ルールセットに従っている。これらのルールはプロセスおよび設計の制限により設定されている。例えば、設計ルールは、回路デバイスまたは配線が望ましくない形で互いに相互作用しないことを確実にするために、(ゲート、コンデンサなどの)回路デバイス間または相互接続線(インターコネクトライン)間の空間的許容範囲を規定している。設計ルールの制限は通常「クリティカルディメンション」(CD)と呼ばれている。回路のクリティカルディメンションは、配線(ライン)もしくは孔(ホール)の最小幅、または、2本の配線もしくは2つの孔の間の最小空間として規定することができる。そのため、CDは設計された回路の全体的なサイズおよび密度を決定する。
[0007] 当然、集積回路製造の目標の1つは(マスクを介して)ウェーハ上に本来の回路設計を忠実に再現することである。現在注目を浴びている1つの技術はダブルパターニングまたはDPTである。一般に言えば、ダブルパターニングは、高密度の回路パターンを2つの別々のより低密度のパターンに分割(split)する(すなわち分ける(divide)または分離(separate)する)ことを含む露光方法である。単純化されたパターンは、次いで、2つの別々のマスクを使用してターゲットウェーハ上に別々に印刷される(一方のマスクは、一方のより低密度のパターンを結像するために使用され、他方のマスクは、他方のより低密度のパターンを結像するために使用される)。さらに、第2パターンは、結像されたウェーハが、例えば、2つのマスクのいずれかに見出されるフィーチャピッチの半分のピッチを有するように、第1パターンのライン間に印刷される。この技術はリソグラフィプロセスの複雑さを効果的に低減し、達成可能な解像度を向上させ、他の方法で可能であったものよりも遥かに小さなフィーチャの印刷を可能にする。
[0008] しかし、以下にさらに説明するように、ターゲットパターンを2つの別々のマスクにいかにして分離するかを決定することが可能である一方、個々のマスクの標準的なOPC処理は、許容できる結像性能を得るためには、しばしば不十分である。これは、例えば32nmモードなどにおける益々小さなCDを有するフィーチャを結像する際に発生するより強い近接効果に一部よるものである。確かに、個々のマスクに対する標準的なOPC処理は、損傷された輪郭または線の破断を示す結像された最後のパターンをしばしばもたらす。
[0009] したがって、本発明の目的は、ダブルパターニングプロセスにおいて複数パターン/マスクに分解されたマスクデザインにOPCを適用するための上述の問題を克服する方法および装置を提供することである。
[0010] 上記を鑑みて、本発明の目的は、ダブルパターニングプロセスにおいて使用されるターゲットパターンの分解を行うための、改善された結像の結果を提供する改善されたプロセスを提供することである。
[0011] より詳細には、本発明は結像されるフィーチャを含むターゲット回路パターンを複数パターンに分解するための方法に関する。このプロセスは、印刷されるフィーチャを第1パターンと第2パターンに分離するステップ、第1パターンおよび第2パターンに第1光近接効果補正プロセスを行うステップ、第1パターンおよび第2パターンの結像結像性能を決定するステップ、第1パターンと第1パターンの結像結像性能との間の第1誤差、および第2パターンと第2パターンの結像結像性能との間の第2誤差を決定するステップ、第1誤差を使用して第1パターンを調整し、修正第1パターンを作成するステップ、第2誤差を使用して第2パターンを調整し、修正第2パターンを作成するステップ、および修正第1パターンおよび修正第2パターンに第2光近接効果補正プロセスを適用するステップ、を含む。
[0012] 本発明のプロセスは、ダブルパターニングなどのマルチ照明プロセスにおいて結像された際に、許容できる誤差基準内で所望のターゲットパターンを正確に再現する、複数パターンへの所与のターゲットパターンの分解を可能にする。重要なことに、上述のプロセスは、分解されたパターン間のステッチング領域において発生する破断した線および不連続を排除する。
[0013] 本文書においては、ICの製造における本発明の使用に対して特に言及されているかもしれないが、本発明が多くの他の可能な用途を有することを明示的に理解されたい。例えば、本発明は、集積光学システム、磁気ドメインメモリのための誘導および検出パターン、液晶ディスプレイパネル、薄膜磁気ヘッドなどの製造に採用することができる。当業者は、このような代替用途の文脈において、本文書における用語「レチクル」、「ウェーハ」、または、「ダイ」のいずれの使用も、より一般的な用語「マスク」、「基板」、および「ターゲット部分」によりそれぞれ置き換えられると考えられることを理解されよう。
[0014] 本発明自体は、さらなる目的および利点とともに、以下の詳細な説明および添付の図面を参照することによってより良く理解することができる。
[0023] 本開示は、ダブルパターニングプロセスにおける使用のための複数マスクパターンへのターゲットパターンの分解からもたらされるマスクパターンにOPC処理を適用する方法を示す。本発明のOPCプロセスを検討する前に、分解プロセスの簡単な概要が提供される。
[0024] 後で2つの分離されたマスクを作成するための基礎として使用される2つの分離されたパターンに、ターゲットパターンを分離(カラリング(coloring)とも呼ばれる)するための様々な技術が知られている。1つのそのような方法は、Coloring Line Method(CLN)と呼ばれる。図1から図3はこのColoring Line Methodの例示的プロセスを示している。図1を参照すると、例えばどのフィーチャが分離された各マスクに割当てられるかを識別するためのピッチに基づき、ターゲットパターン10が最初にカラリングされる。与えられた例において、短いフィーチャ12は第1マスク16に割当てられ、長いフィーチャ14は第2マスク18に割当てられている。示されたように、結果として得られた各マスクのフィーチャ間の結果的なピッチは、原ターゲットマスクにおけるフィーチャ間のピッチの2倍となっており、これにより、このピッチはフィーチャの適切な結像を可能にする。ターゲットパターンが分離されたマスク/パターンに分解された後、図1に示されたように個々のマスク20、22にOPCを適用することができる。
[0025] 一旦OPC処理が適用されれば、ウェーハは、最初に第1マスク20を使用して、次いで第2マスク22を使用して2回の露光を受け(しかし、露光の順序は逆でもよい)、次いで、図2に示されたようにウェーハに所望のパターンを生成するためにエッチングされる(参照符号24を参照)。結果として得られたイメージは、第1および第2露光プロセスの「OR」結合を提示する。図3を参照すると、ダブル露光プロセスの後、平均強度変調は実質的に一定であることに留意されたい。
[0026] ターゲットパターンを複数パターンに分解または分割するための様々な方法および技術があることにさらに留意されたい。第1に、分解プロセスを行うためには、ルールベース技術(rule-based technique)およびモデルベース技術(model-based technique)の双方がある。第2に、所与のパターンのための分解プロセスを行うためには、多くの選択肢もある。図4は同じパターンの分解に関したいくつかの異なる例を示している。図4を参照すると、「分割1」は垂直線45の中央で分解された水平線41、43を有するH字型フィーチャを示している。「分割2」は垂直線45が水平線43の内部エッジに接触する点において分解されているこのH字型フィーチャを示している。「分割3」は垂直線43が水平線43の外部エッジと接触する点において分解されているこのH字型フィーチャを示している。
[0027] 一旦ターゲットパターンが2つ以上のパターンに分離されれば、OPC技術を個々のパターンに適用することができる。しかし、現在のプロセスはOPC処理を分解されたパターンに直接に適用している。図5は、図4の「分割1」に示された分解パターンの例へのOPC技術の適用を示している。示されたように、分解されたフィーチャ41に対応する分解フィーチャは、OPC処理を受ける(参照符号51を参照)。フィーチャ41の形状がOPC処理の間に修正されていることに留意されたい。加えて、OPC処理は、マスクパターンへのアシストフィーチャ52(または、散乱バーフィーチャ)の追加を含むことができる。次に、OPC処理されたパターン51は、OPC処理されたフィーチャ51からもたらされる印刷済み輪郭を決定するために照射(または、シミュレート)されるマスクを生成するために使用される。
[0028] 上述の例について続けると、結果として得られた印刷済み輪郭55は図5に示されている。示されたように、フィーチャは結像の前にOPCで処理されたが、結果として得られたフィーチャに対応する印刷済み輪郭は、短縮された相互接続区間を示している。同じくOPCで処理されている分離されたマスクパターンに配置された反対側のフィーチャ43も、短縮された相互接続区間を示している。結果として、マルチ結像プロセスの組み合わされた結果は、図5に示された不要な線の破断を示す最終的な輪郭59を生成しており、したがって、所望の輪郭57を生成しない。この問題が32nmモードではより重大になり、それが動作のこのモードにおけるより小さなクリティカルディメンションの要件に伴うより強い光近接効果によるものであることに留意されたい。本発明のプロセスは、上述の問題を排除する。
[0029] 図6は、本発明によるターゲットパターンを複数パターンに分解するプロセス、および分解されたパターンへのOPC処理の適用を示す例示的フローチャートを示している。図6を参照すると、プロセスの第1ステップ(ステップ61)は、(ターゲットパターン(target pattern)とも呼ばれる)原ターゲット(original target)を規定することである。次いで、ターゲットパターンは、パターンを分解するためのいずれかの適切なルールベース技術またはモデルベース技術を使用して、複数パターン(63、64)に分解される(ステップ62)。重要でないフィーチャとして与えられたターゲットパターンにおける密間隔のフィーチャ上に焦点を合わせた分解プロセスは、通常、いずれかのマスクパターンに設置できることに留意されたい。次のステップ(ステップ65)は、分解パターンの各々にOPC処理を適用すること、およびステッチング領域(すなわち、図4に示されたように垂直フィーチャ45など、ターゲットパターンにおけるフィーチャは互いに接触するが、分解パターンにおいては互いから分離されている領域)におけるターゲットパターンに関して分解されたパターンの結果的な輪郭の誤差を決定することである。誤差の決定は、例えば、各分解パターンの結像性能をシミュレートすること、および次いで、シミュレートされた分解輪郭と所望の分解輪郭との間の相違または誤差を決定するために、分解パターンとシミュレーションの結果を比較することにより達成される。分解パターンにOPCを適用するために、ルールベース、または、モデルベースOPC処理などのいずれかの適したOPC処理を利用できることに留意されたい。加えて、OPCで処理された分解パターンの結像性能を決定するために、いずれかの適したシミュレーションプログラムを使用することができる。
[0030] 次のステップ(ステップ67)において、所望のターゲットパターンとなる新しい分解パターンを生成するために、原分解パターンを調整するための基礎として、ステッチング領域の各々における誤差が使用される。より詳細には、誤差の量(例えば、示されたフィーチャの短縮の量)は、新しい分解パターンを形成するために、対応するステッチング領域における原分解パターンに追加される。このことは、例えば、対応してサイズ調整された多角形を使用して誤差領域のサイズを近接させること、および次いで、デザインの適切な領域において原分解パターンに誤差を表す多角形を追加することにより達成することができる。述べたように、これらの新しく形成されたパターンは、分解パターンのためのターゲットデザインとなる。
[0031] 次に、新しく形成された分解パターンはOPC処理を受ける(ステップ69)。ステップ65におけるように、いずれの適したOPC処理もステップ69におけるOPC処理を適用するために使用することができる。ステップ65およびステップ69の双方において、同じOPCが使用されることが好ましい。一旦OPC処理が新しく形成された分解パターンに適用されれば、結果として得られたパターン(71および73)はマルチ照明プロセスにおいて使用される最終的パターンを提示する。任意選択のステップ(ステップ75)において、ステップ69の結果として生成されたパターンは、双方のマスクの組合せ露光の結果として得られたイメージが許容できる誤差の許容範囲内で所望のターゲットパターンを生成することを確認するために、2つのマスクの結像結像性能をシミュレートする検証プロセスを受けることができることに留意されたい。この検証プロセスは、適したシミュレーションプロセスを介しても実行できる。
[0032] 図7および図8は上述のプロセスの例示を与えている。先ず図7を参照すると、H字型フィーチャである原パターンまたはターゲットパターンから開始すると、このレイアウトは2つのフィーチャに分割されており、ステッチング領域は垂直接続フィーチャの中央にある。図7に示されたように、レイアウト1およびレイアウト2は原分解パターンを表している。次に、レイアウト1およびレイアウト2にOPC処理が適用され、次いで、レイアウト1およびレイアウト2の各々の予想された印刷済み輪郭を生成するために、シミュレーションプロセスが実行される。その後、印刷済み/シミュレート済みの輪郭とステッチング領域内の原分解パターンとの間の誤差を決定するために、結果として得られた印刷済み/シミュレート済みの輪郭が原分解パターンと比較される。この誤差の決定は、原分解パターンと印刷済み/シミュレート済みの輪郭の間の一次元比較または二次元比較に基づくことができるがこれらに限定されないことに留意されたい。次いで、各ステッチング領域における誤差は、誤差の量または値を表す多角形に変換され、ターゲットデザインとなる新しい分解パターンを生成するために、各ステッチング領域に対応する与えられた多角形が、対応するステッチング領域における原分解パターンに追加される。当然、結像誤差を決定する他の方法および原分解パターンの対応した調整も可能である。
[0033] 次いで図8を参照すると、新しく生成された分解パターンについて開始すると、これらのパターンはOPC処理、好ましくは、原分解フィーチャに実行されたものと同じOPCプロセスを受ける。このOPCプロセスからもたらされたパターンは、ダブルパターニングプロセスにおいて使用されるパターンを表す。次いで、これらのパターンは、原H字型ターゲットフィーチャを生成するために、マルチ照明プロセスにおいてウェーハに結像するために使用される。図8に示されたように、結果として結像されたパターンは、いかなる損傷された輪郭も有さず、H字型パターンは正確に再現されている。もし任意選択の検証ステップが実際の結像の前に実行されたなら、図8に示されたOPC処理済みパターンは、結果として結像されたウェーハが所望の結果を生成するか否かを決定するために、シミュレーションプロセスを受けることができることにも留意されたい。
[0034] 図9および図10は、結像されるターゲットパターンに本発明のプロセスを適用する他の例を示している。図10を参照すると、ターゲットパターン101は2つの分離パターンに分解され、OPC処理を受ける(パターン102および103を参照)。パターン102および103の連続した露光からもたらされたイメージは、ターゲットパターンとステッチング領域内のシミュレートされたパターンとの間の結果として得られた誤差を決定するためにシミュレートされる(例えば、図9の領域104を参照)。この誤差の量が決定され、次いで、新しい分解パターン105および106を生成するために、フィーチャを誤差の量だけステッチング領域に延長するために使用される。次いで、パターン105および106はOPC処理を受け(パターン107および108を参照)、その後、実際の結像プロセスにおいてターゲットフィーチャを結像するために使用される。パターニングの最終的結果も図10に示されている。最後に、図11は、従来技術の結像プロセスからもたらされる結像の結果と本発明のプロセスからの結像の結果との間の比較を示している。灰色の輪郭111は本発明の結像の結果を表し、黒い太い線の輪郭112は従来技術のプロセスの結像の結果を表している。示されたように、黒い太い線の輪郭は、結果として得られたパターン全体を通じて大量の不要な損傷を有する。
[0035] 図12は、以上で説明されたプロセスを実行するうえで支援することができるコンピュータシステム100を示すブロック図である。コンピュータシステム100は、情報を通信するバス102または他の通信機構、および情報を処理するためにバス102に接続されたプロセッサ104を含む。コンピュータシステム100は、プロセッサ104によって実行される情報および命令を記憶するためにバス102に結合されたランダムアクセスメモリ(RAM)または他のダイナミックストレージデバイスなどのメインメモリ106も含む。メインメモリ106は、プロセッサ104によって実行される命令の実行中に一時変数または他の中間情報を記憶するためにも使用することができる。コンピュータシステム100はさらに、プロセッサ104用の静的情報および命令を記憶するためにバス102に結合されたリードオンリーメモリ(ROM)108または他のスタティックストレージデバイスを含む。情報および命令を記憶するために、磁気ディスクまたは光ディスクなどのストレージデバイス110が提供され、バス102に結合される。
[0036] コンピュータシステム100は、コンピュータのユーザに情報を表示するために、バス102を介して陰極線管(CRT)またはフラットパネルもしくはタッチパネルディスプレイなどのディスプレイ112に結合することができる。情報およびコマンド選択をプロセッサ104へ通信するために、英数字および他のキーを含む入力デバイス114が、バス102に結合される。他のタイプのユーザ入力デバイスは、方向情報およびコマンド選択をプロセッサ104に通信し、ディスプレイ112上のカーソルの動きを制御するマウス、トラックボール、またはカーソル方向キーなどのカーソルコントロール機器116である。この入力デバイスは通常、第1軸(例えばx)および第2軸(例えばy)にという2つの自由度を有し、デバイスが平面内の位置を指定することを可能にする。タッチパネル(スクリーン)ディスプレイも入力デバイスとして使用することができる。
[0037] 本発明の一実施形態によれば、開示されたプロセスは、メインメモリ106に含まれる1つまたは複数の命令の1つまたは複数のシーケンスを実行するプロセッサ104に応答して、コンピュータシステム100によって実行することができる。このような命令は、ストレージデバイス110などの他のコンピュータ読取可能媒体からメインメモリ106に読み込ませることができる。メインメモリ106に含まれる命令のシーケンスを実行すると、プロセッサ104は本明細書で述べたプロセスステップを実行する。マルチプロセス構成内の1つまたは複数のプロセッサも、メインメモリ106に含まれた命令のシーケンスを実行するために使用することができる。代替実施形態では、ハードワイヤの回路を、ソフトウェア命令の代わりに、またはそれと組み合わせて使用し、本発明を実施することができる。したがって、本発明の実施形態は、ハードウェア回路およびソフトウェアのいずれの特定の組合せにも限定されない。
[0038] 本明細書において使用されている用語「コンピュータ読取可能媒体」とは、実行するために命令をプロセッサ104に提供することに関与する任意の媒体を指す。このような媒体は、不揮発性媒体、揮発性媒体、および伝送媒体を含めて、これらに限定されない多くの形態を取ることができる。不揮発性媒体は、ストレージデバイス110などの例えば光または磁気ディスクを含む。揮発性媒体は、メインメモリ106などのダイナミックメモリを含む。伝送媒体は、同軸ケーブル、銅線、および光ファイバを含み、バス102を構成するワイヤを含む。伝送媒体は、無線周波数(RF)および赤外線(IR)のデータ通信中に発生するような音波または光波の形態もとることができる。コンピュータ読取可能媒体の一般的形態は、例えば、フロッピー(登録商標)ディスク、フレキシブルディスク、ハードディスク、磁気テープ、任意の他の磁気媒体、CD−ROM、DVD、任意の他の光学的媒体、パンチカード、紙テープ、孔のパターンを持つ任意の他の物理的媒体、RAM、PROM、およびEPROM、フラッシュEPROM、任意の他のメモリチップまたはカートリッジ、以下に説明される搬送波、またはコンピュータが読み取ることができるいかなる他の媒体をも含む。
[0039] 様々な形態のコンピュータ読取可能媒体も、1つまたは複数の命令の1つまたは複数のシーケンスを実行のためにプロセッサ104に搬送することに従事することができる。例えば、命令は、最初に、遠隔コンピュータの磁気ディスクに担持させることができる。遠隔コンピュータは命令を自身のダイナミックメモリにロードし、モデムを使用して電話回線を介して命令を送信することができる。コンピュータシステム100にローカルなモデムが電話回線でデータを受信し、赤外送信機を使用してデータを赤外線信号に変換することができる。バス102に結合された赤外ディテクタは赤外線信号で搬送されたデータを受信し、バス102上にデータを配置することができる。バス102は、データをメインメモリ106へ搬送し、そこからプロセッサ104が命令を検索し、実行する。メインメモリ106が受信した命令は、プロセッサ104による実行の前または後のいずれかに、任意選択でストレージデバイス110に記憶することができる。
[0040] コンピュータシステム100は、バス102に結合された通信インターフェイス118を含むことが好ましい。通信インターフェイス118は、ローカルネットワーク122に接続されたネットワークリンク120への双方向データ通信結合を提供する。例えば、通信インターフェイス118は、対応するタイプの電話回線にデータ通信接続を提供するIntegrated Services Digital Network(ISDN)カードまたはモデムとすることができる。他の例として、通信インターフェイス118は、互換性LANにデータ通信接続を提供するローカルエリアネットワーク(LAN)カードとすることもできる。無線リンクも実施することができる。このような実施例のいずれにおいても、通信インターフェイス118は様々なタイプの情報を提示するデジタルデータストリームを搬送する電気、電磁気または光信号を送受信する。
[0041] ネットワークリンク120は通常、1つまたは複数のネットワークを介して他のデータデバイスにデータ通信を提供する。例えば、ネットワークリンク120は、ローカルネットワーク122を介してホストコンピュータ124またはインターネットサービスプロバイダ(ISP)126により運営されるデータ設備への接続を提供することができる。ISP126は、現在は一般に「インターネット」と呼ばれている世界的なパケットデータ通信網を介してデータ通信サービスを提供する。ローカルネットワーク122およびインターネット128は双方とも、デジタルデータストリームを搬送する電気、電磁気、または光信号を使用する。コンピュータシステム100との間でデジタルデータを搬送する、様々なネットワークを介した信号およびネットワークリンク120上にあり、通信インターフェイス118を介した信号は、情報を伝送する搬送波の例示的形態である。
[0042] コンピュータシステム100は、ネットワーク、ネットワークリンク120、および通信インターフェイス118を介して、プログラムコードを含み、メッセージを送信しデータを受信できる。インターネットの例では、サーバ130は、アプリケーションプログラムのための要求されたコードをインターネット128、ISP126、ローカルネットワーク122、および通信インターフェイス118を介して送信することができる。本発明によれば、1つのこのようなダウンロードされたアプリケーションは、例えば本実施形態の開示されたプロセスを提供する。受信コードは、受信されるとプロセッサ104により実行する、および/または、後に実行するためにストレージデバイス110もしくは他の不揮発性ストレージに記憶することができる。このようにして、コンピュータシステム100は搬送波の形態でアプリケーションコードを取得することができる。
[0043] 図13は、本発明のプロセスとともにデザインされたマスクを結像するのに適したリソグラフィ投影装置を概略的に示している。この装置は、
− 放射投影ビームPBを供給するための放射システムEx、ILであって、この特定の場合において放射源LAも含むシステムと、
− マスクMA(例えばレチクル)を保持するマスクホルダが設けられ、アイテムPLに対してマスクを正確に位置決めする第1位置決め手段に接続された第1オブジェクトテーブル(マスクテーブル)MTと、
− 基板W(例えばレジストコートシリコンウェーハ)を保持する基板ホルダが設けられ、アイテムPLに対して基板を正確に位置決めする第2位置決め手段に接続された第2オブジェクトテーブル(基板テーブル)WTと、
− マスクMAの照射部分を基板Wのターゲット部分C(例えば1つまたは複数のダイを含む)に結像する投影システム(「レンズ」)PL(例えば屈折、反射、または屈折反射光学システム)と、を含む。
[0044] 本明細書に示している装置は透過タイプのもの(つまり透過型マスクを有する)である。しかし、一般に、装置は、例えば(反射性マスクを備えた)反射タイプのものとすることもできる。あるいは、装置はマスクの使用の代替として他の種類のパターニング手段を採用してもよく、その例はプログラマブルミラーアレイまたはLCDマトリクスを含む。
[0045] 放射源LA(例えば水銀ランプまたはエキシマレーザ)は放射ビームを生成する。このビームは、直接的に、または例えばビームエキスパンダExなどの調整手段を横切った後に照明システム(イルミネータ)ILに供給される。イルミネータILは、ビームの強度分布の外側および/または内側半径範囲(一般にそれぞれσ-outerおよびσ-innerと呼ばれる)を設定する調節手段AMを備えても良い。また、イルミネータILは、一般に、インテグレータINおよびコンデンサCOなどの様々な他のコンポーネントを備えても良い。このように、マスクMAに当たったビームPBは、自身の断面にわたって所望の均一性および強度分布を有する。
[0046] 図13に関して、放射源LAは、(ソースLAが例えば水銀ランプの場合によくあるように)リソグラフィ投影装置のハウジング内にあってもよいが、リソグラフィ投影装置から離れていて、これが生成する放射ビームを(例えば適切な誘導ミラーの助けにより)装置内に導いてもよく、後者のシナリオは、放射源LAが(例えば、KrF、ArF、またはFのレージングに基づく)エキシマレーザである場合に多い。本発明はこれらのシナリオの双方を包含している。
[0047] その後、ビームPBはマスクテーブルMA上に保持されたマスクMAを横切る。マスクMAを通り抜けると、ビームPBは、基板Wのターゲット部分C上にビームPBを集束させるレンズPLを通過する。第2位置決め手段(および干渉計測定手段IF)の助けにより、基板テーブルWTを、例えばビームPBの経路において異なるターゲット部分Cを位置決めするように正確に移動できる。同様に、第1位置決め手段を使用して、例えばマスクライブラリからのマスクMAの機械的検索の後に、またはスキャン中に、ビームPBの経路に対してマスクMAを正確に位置決めすることができる。一般に、オブジェクトテーブルMT、WTの移動は、図13に明示的には示されていないロングストロークモジュール(粗動位置決め)およびショートストロークモジュール(微動位置決め)の助けにより実現される。しかし、ウェーハステッパの場合(ステップアンドスキャンツールとは対照的に)、マスクテーブルMTはショートストロークアクチュエータのみに接続できるか、または固定することができる。
[0048] 図示されたツールは2つの異なるモードで使用することができる。
− ステップモードにおいては、マスクテーブルMTは基本的に静止状態に維持され、マスクイメージ全体が1回でターゲット部分Cに投影される(すなわち単一「フラッシュ」)。次いで、別のターゲット部分CをビームPBにより照射できるように、基板テーブルWTがx方向および/またはy方向にシフトされる。
− スキャンモードにおいては、基本的に同じシナリオが当てはまるが、任意のターゲット部分Cが単一「フラッシュ」では露光されない。代わりに、マスクテーブルMTは、任意の方向(いわゆる「スキャン方向」、例えばy方向)に速度vで移動可能となっており、これにより投影ビームPBはマスクイメージにわたり走査させられ、これと同時に、基板テーブルWTは、速度V=Mvで同一方向または逆方向に同時に移動される。ここで、MはレンズPLの倍率(一般的にM=1/4または1/5)である。このようにして、解像度を妥協することなく、比較的大きなターゲット部分Cを露光することができる。
[0049] 本発明を詳細に説明、図示してきたが、これは例証および例示にすぎず、限定と見なすものではなく、本発明の範囲は特許請求の範囲の用語によってのみ限定されることを明確に理解されたい。
[0015]パターン分解プロセスの例を示す。 [0015]パターン分解プロセスの例を示す。 [0016]図1および図2に示されたダブル露光プロセスの結果として得られたイメージの平均イメージ強度のグラフ。 [0017]所与のパターンフィーチャが分離フィーチャにいかにして分割できるかに関する例を示す。 [0018]図4の「分割1」に示された分解パターン例へのOPC技術の適用を示す。 [0019]本発明による複数パターンへのターゲットパターンの分解プロセスおよび分解パターンへのOPC処理の適用を図示する例示的フローチャートを示す。 [0020]図6のフローチャートにて示されたプロセスの例を示す。 [0020]図6のフローチャートにて示されたプロセスの例を示す。 [0020]図6のフローチャートにて示されたプロセスの例を示す。 [0020]図6のフローチャートにて示されたプロセスの例を示す。 [0020]図6のフローチャートにて示されたプロセスの例を示す。 [0021]本発明の実施形態による最適化されたショートレンジフレアモデルのパラメータを得るプロセスを実施できるコンピュータシステムを示す例示的ブロック図。 [0022]本発明の実施形態の助けによりデザインされたマスクを伴う使用に適した例示的なリソグラフィ投影装置を概略的に示す。

Claims (16)

  1. ウェーハ上に印刷されるフィーチャを含むターゲット回路パターンを複数パターンに分解するための方法であって、
    前記印刷されるフィーチャを第1パターンと第2パターンに分離するステップ、
    前記第1パターンおよび前記第2パターンに第1光近接効果補正プロセスを行うステップ、
    前記第1パターンおよび前記第2パターンの結像結像性能を決定するステップ、
    前記第1パターンと前記第1パターンの前記結像結像性能との間の第1誤差、および前記第2パターンと前記第2パターンの前記結像結像性能との間の第2誤差を決定するステップ、
    修正第1第1前記第1誤差を使用して前記第1パターンを調整し、修正第1パターンを作成するステップ、
    修正第2第2前記第2誤差を使用して前記第2パターンを調整し、修正第2パターンを作成するステップ、および
    前記修正第1パターンおよび前記修正第2パターンに第2光近接効果補正プロセスを適用するステップ、
    を含む方法。
  2. 前記フィーチャは、ルールベース分解プロセスを使用して前記第1パターンおよび前記第2パターンに分離される、請求項1に記載のターゲット回路パターンを分解するための方法。
  3. 前記フィーチャは、モデルベース分解プロセスを使用して前記第1パターンおよび前記第2パターンに分離される、請求項1に記載のターゲット回路パターンを分解するための方法。
  4. 前記第1光近接効果補正プロセスと前記第2光近接効果補正プロセスは同じプロセスである、請求項1に記載のターゲット回路パターンを分解するための方法。
  5. 前記第1光近接効果補正プロセスと前記第2光近接効果補正プロセスはルールベース補正プロセスを使用する、請求項4に記載のターゲット回路パターンを分解するための方法。
  6. 前記第1光近接効果補正プロセスと前記第2光近接効果補正はモデルベース補正プロセスを使用する、請求項4に記載のターゲット回路パターンを分解するための方法。
  7. 前記第1誤差および前記第2誤差は前記第1パターンおよび前記第2パターンに伴うステッチング領域において決定される、請求項1に記載のターゲット回路パターンを分解するための方法。
  8. ウェーハ上に印刷されるフィーチャを含むターゲット回路パターンを複数パターンに分解するためのコンピュータプログラムを保存するコンピュータ読取可能記憶媒体であって、実行時、
    前記印刷されるフィーチャを第1パターンと第2パターンに分離するステップ、
    前記第1パターンおよび前記第2パターンに第1光近接効果補正プロセスを行うステップ、
    前記第1パターンおよび前記第2パターンの結像結像性能を決定するステップ、
    前記第1パターンと前記第1パターンの前記結像結像性能との間の第1誤差、および前記第2パターンと前記第2パターンの前記結像結像性能との間の第2誤差を決定するステップ、
    前記第1誤差を使用して前記第1パターンを調整し、修正第1パターンを作成するステップ、
    前記第2誤差を使用して前記第2パターンを調整し、修正第2パターンを作成するステップ、および
    前記修正第1パターンおよび前記修正第2パターンに第2光近接効果補正プロセスを適用するステップ、
    をコンピュータに行わせる、コンピュータ読取可能記憶媒体。
  9. 前記フィーチャは、ルールベース分解プロセスを使用して前記第1パターンおよび前記第2パターンに分離される、請求項8に記載のコンピュータ読取可能記憶媒体。
  10. 前記フィーチャは、モデルベース分解プロセスを使用して前記第1パターンおよび前記第2パターンに分離される、請求項8に記載のコンピュータ読取可能記憶媒体。
  11. 前記第1光近接効果補正プロセスと前記第2光近接効果補正プロセスは同じプロセスである、請求項8に記載のコンピュータ読取可能記憶媒体。
  12. 前記第1光近接効果補正プロセスと前記第2光近接効果補正はルールベース補正プロセスを使用する、請求項11に記載のコンピュータ読取可能記憶媒体。
  13. 前記第1光近接効果補正プロセスと前記第2光近接効果補正はモデルベース補正プロセスを使用する、請求項11に記載のコンピュータ読取可能記憶媒体。
  14. 前記第1誤差および前記第2誤差は前記第1パターンおよび前記第2パターンに伴うステッチング領域において決定される、請求項8に記載のコンピュータ読取可能記憶媒体。
  15. (a)放射感応性材料層により少なくとも部分的に覆われている基板を設けるステップ、
    (b)結像システムを使用して放射投影ビームを提供するステップ、
    (c)前記投影ビームにその断面にてパターンを与えるためのマスク上のパターンを使用するステップ、
    (d)パターン形成された放射ビームを前記放射感応性材料層のターゲット部分に投影するステップ、
    を含み、
    前記ステップ(c)において、マスクにパターンを提供するステップは、
    印刷されるフィーチャを第1パターンと第2パターンに分離するステップ、
    前記第1パターンおよび前記第2パターンに第1光近接効果補正プロセスを行うステップ、
    前記第1パターンおよび前記第2パターンの結像結像性能を決定するステップ、
    前記第1パターンと前記第1パターンの前記結像結像性能との間の第1誤差、および前記第2パターンと前記第2パターンの前記結像結像性能との間の第2誤差を決定するステップ、
    前記第1誤差を使用して前記第1パターンを調整し、修正第1パターンを作成するステップ、
    前記第2誤差を使用して前記第2パターンを調整し、修正第2パターンを作成するステップ、および
    前記修正第1パターンおよび前記修正第2パターンに第2光近接効果補正プロセスを適用するステップ、
    を含む、デバイス製造方法。
  16. フォトリソグラフィプロセスにおいて利用されるマスクを製作するための方法であって、
    印刷されるフィーチャを第1パターンと第2パターンに分離するステップによりウェーハ上に印刷される前記フィーチャを含むターゲット回路パターンを複数パターンに分解するステップ、
    前記第1パターンおよび前記第2パターンに第1光近接効果補正プロセスを行うステップ、
    前記第1パターンおよび前記第2パターンの結像結像性能を決定するステップ、
    前記第1パターンと前記第1パターンの前記結像結像性能との間の第1誤差、および前記第2パターンと前記第2パターンの前記結像結像性能との間の第2誤差を決定するステップ、
    前記第1誤差を使用して前記第1パターンを調整し、修正第1パターンを作成するステップ、
    前記第2誤差を使用して前記第2パターンを調整し、修正第2パターンを作成するステップ、
    前記修正第1パターンおよび前記修正第2パターンに第2光近接効果補正プロセスを適用するステップ、および
    前記第2光近接効果補正プロセスの後に前記修正第1パターンに対応した第1マスク、および前記第2光近接効果補正プロセスの後に前記修正第2パターンに対応した第2マスクを製作するステップ、
    を含む、マスクを製作するための方法。
JP2007237170A 2006-09-13 2007-09-12 パターン分解フィーチャのためのモデルベースopcを行うための方法および装置 Expired - Fee Related JP4922112B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US84407406P 2006-09-13 2006-09-13
US60/844,074 2006-09-13

Publications (2)

Publication Number Publication Date
JP2008096991A true JP2008096991A (ja) 2008-04-24
JP4922112B2 JP4922112B2 (ja) 2012-04-25

Family

ID=38870358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007237170A Expired - Fee Related JP4922112B2 (ja) 2006-09-13 2007-09-12 パターン分解フィーチャのためのモデルベースopcを行うための方法および装置

Country Status (7)

Country Link
US (3) US8111921B2 (ja)
EP (1) EP1901122B1 (ja)
JP (1) JP4922112B2 (ja)
KR (1) KR100882260B1 (ja)
CN (1) CN101276141B (ja)
SG (1) SG141386A1 (ja)
TW (1) TWI382282B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009139938A (ja) * 2007-11-13 2009-06-25 Brion Technologies Inc フルチップ設計のパターン分解を行うための方法
JP2009294308A (ja) * 2008-06-03 2009-12-17 Nec Electronics Corp パターン検証方法、パターン検証装置、プログラム、及び半導体装置の製造方法
JP2012220955A (ja) * 2011-04-04 2012-11-12 Asml Netherlands Bv リソグラフィ装置と多重パターニングプロセスを含むマスク最適化プロセスとの統合
TWI418928B (zh) * 2011-04-05 2013-12-11 Nanya Technology Corp 定義光阻圖案倒線規則之模型,及用以改善光阻圖案倒線之光罩佈局、半導體基板及方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101271483B (zh) * 2006-09-13 2012-02-22 Asml蒙片工具有限公司 分解图案的方法、器件制造方法及产生掩模的方法
US7861196B2 (en) * 2008-01-31 2010-12-28 Cadence Design Systems, Inc. System and method for multi-exposure pattern decomposition
DE102008019341B4 (de) * 2008-04-15 2020-09-24 Carl Zeiss Smt Gmbh Verfahren zur Analyse von Masken für die Photolithographie
US8069423B2 (en) 2008-08-11 2011-11-29 Cadence Design Systems, Inc. System and method for model based multi-patterning optimization
US8209656B1 (en) * 2008-10-14 2012-06-26 Cadence Design Systems, Inc. Pattern decomposition method
KR100990880B1 (ko) 2008-11-12 2010-11-01 주식회사 동부하이텍 핫 스팟 라이브러리 생성 방법
NL2003919A (en) * 2008-12-24 2010-06-28 Asml Netherlands Bv An optimization method and a lithographic cell.
WO2010085714A2 (en) * 2009-01-22 2010-07-29 Mentor Graphics Corporation Pre-opc layout editing for improved image fidelity
JP4989687B2 (ja) * 2009-06-30 2012-08-01 株式会社日立ハイテクノロジーズ パターン形状評価方法およびパターン形状評価装置
EP2317388A3 (en) * 2009-10-28 2014-05-14 Imec Method and system for wafer inspection
US8296695B1 (en) 2010-06-11 2012-10-23 Altera Corporation Method and apparatus for performing fast incremental resynthesis
US8404403B2 (en) 2010-06-25 2013-03-26 Intel Corporation Mask design and OPC for device manufacture
US8365108B2 (en) * 2011-01-06 2013-01-29 International Business Machines Corporation Generating cut mask for double-patterning process
US8516402B1 (en) 2011-08-22 2013-08-20 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
US8473874B1 (en) 2011-08-22 2013-06-25 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
CN104025255B (zh) * 2011-12-30 2016-09-07 英特尔公司 用于工艺优化的相位调谐的技术
US8683394B2 (en) * 2012-01-31 2014-03-25 Mentor Graphics Corporation Pattern matching optical proximity correction
US8782571B2 (en) 2012-03-08 2014-07-15 Globalfoundries Inc. Multiple patterning process for forming trenches or holes using stitched assist features
US8745552B2 (en) * 2012-05-31 2014-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. EDA tool and method, and integrated circuit formed by the method
US8677289B1 (en) * 2012-09-14 2014-03-18 Nanya Technology Corporation Method of generating assistant feature
US8741507B1 (en) 2013-01-16 2014-06-03 United Microelectronics Corp. Method for separating photomask pattern
US8701052B1 (en) 2013-01-23 2014-04-15 United Microelectronics Corp. Method of optical proximity correction in combination with double patterning technique
TWI588595B (zh) * 2013-01-24 2017-06-21 聯華電子股份有限公司 光學鄰近修正方法
EP2871588A1 (en) * 2013-11-12 2015-05-13 Synopsys, Inc. Method for circuit design pattern recognition in a circuit description, system and computer program product
US9122835B2 (en) 2014-01-09 2015-09-01 United Microelectronics Corp. Method for generating layout of photomask
KR102253129B1 (ko) 2014-02-07 2021-05-18 삼성전자주식회사 더블 패터닝 공정을 위한 디자인 레이아웃 디콤포지션 방법
US9448467B2 (en) * 2014-02-18 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Mask shift resistance-inductance method for multiple patterning mask design and a method for performing the same
KR102219460B1 (ko) 2014-09-04 2021-02-24 삼성전자주식회사 반도체 장치의 레이아웃 분리 방법 및 이를 사용한 반도체 장치 제조 방법
KR102274837B1 (ko) 2014-09-04 2021-07-08 삼성전자주식회사 쿼드러플 패터닝 기술 공정을 위한 레이아웃 분리 방법 및 이를 사용한 반도체 장치 제조 방법
CN105679656B (zh) * 2014-11-21 2019-09-17 联华电子股份有限公司 图案验证方法
TWI585512B (zh) * 2015-03-12 2017-06-01 力晶科技股份有限公司 提升圖案精密度的方法
CN111443576B (zh) 2015-04-07 2023-04-07 联华电子股份有限公司 照明系统以及使用其形成鳍状结构的方法
US9524361B2 (en) 2015-04-20 2016-12-20 United Microelectronics Corp. Method for decomposing a layout of an integrated circuit
CN106292174B (zh) * 2016-09-27 2019-12-20 上海华力微电子有限公司 一种提高光学临近修正准确性的方法
TWI745351B (zh) 2017-02-24 2021-11-11 聯華電子股份有限公司 半導體佈局圖案分割方法
US11380516B2 (en) 2017-04-13 2022-07-05 Fractilia, Llc System and method for generating and analyzing roughness measurements and their use for process monitoring and control
US10522322B2 (en) 2017-04-13 2019-12-31 Fractilia, Llc System and method for generating and analyzing roughness measurements
US10176966B1 (en) 2017-04-13 2019-01-08 Fractilia, Llc Edge detection system
CN109309091A (zh) 2017-07-28 2019-02-05 联华电子股份有限公司 图案化方法
US10762595B2 (en) 2017-11-08 2020-09-01 Steelcase, Inc. Designated region projection printing of spatial pattern for 3D object on flat sheet in determined orientation
KR102545141B1 (ko) 2017-12-01 2023-06-20 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US10387602B2 (en) 2018-01-25 2019-08-20 United Microelectronics Corp. Method for generating masks for manufacturing of a semiconductor structure and method for manufacturing a semiconductor structure using the same
US10444622B2 (en) 2018-02-09 2019-10-15 United Microelectronics Corp. Method for generating masks for manufacturing of a semiconductor structure
EP3640735A1 (en) * 2018-10-18 2020-04-22 ASML Netherlands B.V. Methods and apparatus for inspection of a structure and associated apparatuses
TWI679490B (zh) * 2018-11-13 2019-12-11 華邦電子股份有限公司 產生雙圖案光罩的處理方法以及其記錄媒體
KR20240052072A (ko) * 2018-12-28 2024-04-22 에이에스엠엘 네델란즈 비.브이. 패치 경계에서 패터닝 디바이스 패턴을 생성하는 방법
US11237485B2 (en) * 2020-01-21 2022-02-01 Applied Materials, Inc. System, software application, and method for lithography stitching
CN113296369B (zh) * 2021-05-14 2022-09-23 长鑫存储技术有限公司 用于光学临近修正的图形量测方法及装置
CN114953794A (zh) * 2022-05-20 2022-08-30 中国航空制造技术研究院 一种飞行器智能蒙皮线路制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004079586A (ja) * 2002-08-09 2004-03-11 Toshiba Corp 露光装置判定システム、露光装置判定方法、露光装置判定プログラム及び半導体装置の製造方法
JP2005227666A (ja) * 2004-02-16 2005-08-25 Toshiba Corp マスクデータ補正方法と半導体装置の製造方法
JP2006023649A (ja) * 2004-07-09 2006-01-26 Toshiba Corp 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム
JP2006106757A (ja) * 2004-10-05 2006-04-20 Samsung Electronics Co Ltd 半導体素子製造用マスク及びその製造方法
JP2007279759A (ja) * 2000-07-10 2007-10-25 Mentor Graphics Corp モデルベース光近接補正用収束技術

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997033205A1 (en) * 1996-03-06 1997-09-12 Philips Electronics N.V. Differential interferometer system and lithographic step-and-scan apparatus provided with such a system
DE69717975T2 (de) * 1996-12-24 2003-05-28 Asml Netherlands Bv In zwei richtungen ausgewogenes positioniergerät, sowie lithographisches gerät mit einem solchen positioniergerät
US7425391B2 (en) * 2001-10-02 2008-09-16 Guobiao Zhang Highly-corrected mask
SG144749A1 (en) * 2002-03-25 2008-08-28 Asml Masktools Bv Method and apparatus for decomposing semiconductor device patterns into phase and chrome regions for chromeless phase lithography
US6842889B2 (en) * 2002-08-06 2005-01-11 Micron Technology, Inc. Methods of forming patterned reticles
US7147975B2 (en) * 2003-02-17 2006-12-12 Matsushita Electric Industrial Co., Ltd. Photomask
US7350183B2 (en) * 2004-11-05 2008-03-25 International Business Machines Corporation Method for improving optical proximity correction
KR100721205B1 (ko) 2006-04-21 2007-05-23 주식회사 하이닉스반도체 이중 노광을 위한 패턴 분할 및 광 근접 효과 보정 방법
KR100735535B1 (ko) 2006-07-10 2007-07-04 삼성전자주식회사 마스크 제작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007279759A (ja) * 2000-07-10 2007-10-25 Mentor Graphics Corp モデルベース光近接補正用収束技術
JP2004079586A (ja) * 2002-08-09 2004-03-11 Toshiba Corp 露光装置判定システム、露光装置判定方法、露光装置判定プログラム及び半導体装置の製造方法
JP2005227666A (ja) * 2004-02-16 2005-08-25 Toshiba Corp マスクデータ補正方法と半導体装置の製造方法
JP2006023649A (ja) * 2004-07-09 2006-01-26 Toshiba Corp 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム
JP2006106757A (ja) * 2004-10-05 2006-04-20 Samsung Electronics Co Ltd 半導体素子製造用マスク及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009139938A (ja) * 2007-11-13 2009-06-25 Brion Technologies Inc フルチップ設計のパターン分解を行うための方法
JP2009294308A (ja) * 2008-06-03 2009-12-17 Nec Electronics Corp パターン検証方法、パターン検証装置、プログラム、及び半導体装置の製造方法
JP2012220955A (ja) * 2011-04-04 2012-11-12 Asml Netherlands Bv リソグラフィ装置と多重パターニングプロセスを含むマスク最適化プロセスとの統合
US8819601B2 (en) 2011-04-04 2014-08-26 Asml Netherlands B.V. Integration of lithography apparatus and mask optimization process with multiple patterning process
US9262579B2 (en) 2011-04-04 2016-02-16 Asml Netherlands B.V. Integration of lithography apparatus and mask optimization process with multiple patterning process
TWI418928B (zh) * 2011-04-05 2013-12-11 Nanya Technology Corp 定義光阻圖案倒線規則之模型,及用以改善光阻圖案倒線之光罩佈局、半導體基板及方法

Also Published As

Publication number Publication date
SG141386A1 (en) 2008-04-28
US8111921B2 (en) 2012-02-07
EP1901122A2 (en) 2008-03-19
TW200821768A (en) 2008-05-16
US20130182940A1 (en) 2013-07-18
EP1901122A3 (en) 2011-12-21
EP1901122B1 (en) 2014-05-07
CN101276141B (zh) 2011-04-13
TWI382282B (zh) 2013-01-11
US8391605B2 (en) 2013-03-05
JP4922112B2 (ja) 2012-04-25
KR100882260B1 (ko) 2009-02-06
US20080069432A1 (en) 2008-03-20
US8644589B2 (en) 2014-02-04
CN101276141A (zh) 2008-10-01
KR20080024457A (ko) 2008-03-18
US20120122023A1 (en) 2012-05-17

Similar Documents

Publication Publication Date Title
JP4922112B2 (ja) パターン分解フィーチャのためのモデルベースopcを行うための方法および装置
US8132130B2 (en) Method, program product and apparatus for performing mask feature pitch decomposition for use in a multiple exposure process
JP4617272B2 (ja) 二重露光リソグラフィを実行するための方法、プログラム製品及びデバイス製造方法
JP4751866B2 (ja) ターゲットパターンを複数のパターンに分解するための方法、そのコンピュータプログラムを記憶するコンピュータ読取可能記憶媒体、デバイス製造方法、およびマスクを生成するための方法
JP5032948B2 (ja) Dptプロセスで用いられるパターン分解を行うための方法、プログラムおよび装置
JP2007183630A (ja) 多重露光プロセスに用いられるモデルベースのジオメトリ分解のための方法、プログラム製品及び装置
US7617476B2 (en) Method for performing pattern pitch-split decomposition utilizing anchoring features
JP4700664B2 (ja) アンカーリングフィーチャを利用したパターンピッチ分割分解を行うための方法
US7998355B2 (en) CPL mask and a method and program product for generating the same
US7892703B2 (en) CPL mask and a method and program product for generating the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees