TWI418928B - 定義光阻圖案倒線規則之模型,及用以改善光阻圖案倒線之光罩佈局、半導體基板及方法 - Google Patents
定義光阻圖案倒線規則之模型,及用以改善光阻圖案倒線之光罩佈局、半導體基板及方法 Download PDFInfo
- Publication number
- TWI418928B TWI418928B TW100116425A TW100116425A TWI418928B TW I418928 B TWI418928 B TW I418928B TW 100116425 A TW100116425 A TW 100116425A TW 100116425 A TW100116425 A TW 100116425A TW I418928 B TWI418928 B TW I418928B
- Authority
- TW
- Taiwan
- Prior art keywords
- pattern
- photoresist pattern
- line
- photoresist
- defining
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
本發明係關於一種定義光阻圖案倒線規則之模型,及用以改善光阻圖案倒線之光罩佈局、半導體基板及方法,特別是一種應用於光學近接修正(post-optical proximity correction,post-OPC)之定義光阻圖案倒線規則之模型,及用以改善光阻圖案倒線之光罩佈局、半導體基板及方法。
由於積體電路製程技術的快速發展,現代積體電路中的單元更為緊密,比傳統的積體電路中的的單元間之間隔更小。例如,積體電路製程技術已從微米級變成奈米等級。因此,在圖案被映射至半導體晶圓之前,為使透過光罩進行曝光以準確地形成圖案佈局,微影技術必需更為精確地被執行。
光阻材料應用於圖案化及刻蝕技術,以形成如積體電路佈局之結構。因積體電路佈局間隔減小,用於圖案化積體電路佈局特徵的光阻材料的佈局間隔也減小。光阻材料經過沉積、曝光,然後顯影製造出光阻圖案。顯影時,顯影液須在積體電路佈局中,以去離子水沖洗移除。由於圖案特徵具有較小的尺寸,光阻材料與抗反射層(anti-reflective coating,ARC)間或與沉積於抗反射層之附著力改善層間之附著力,在乾燥水分時,其毛細力可能超過其附著力。當毛細力超過附著力時,圖案可能會倒線,尤其是在包括密集的線型和稀疏的線型彼此相鄰的地區。如果圖案倒線,積體電路佈局即出現缺陷,因為積體電路佈局之圖案無法進行有效的蝕刻。
因此,有必要提供一創新且富有進步性之定義光阻圖案倒線規則之模型,以及用以改善光阻圖案倒線之光罩佈局、半導體基板及方法,以解決上述問題。
本發明提供一種用於光學近接修正之定義光阻圖案倒線規則之模型,用以檢查光阻圖案之倒線。
在本發明之一實施例中,一定義光阻圖案倒線規則之模型包括二第一尺寸、一第二尺寸、一第三尺寸及一第四尺寸。該等第一尺寸及該第二尺寸相對應一光罩佈局之二第一線型圖案之二第一寬度b,及一第二線型圖案之一第二寬度c。該第二線型圖案係位於該等第一線型圖案之間且實質上平行該等第一線型圖案。該第三尺寸及該第四尺寸相對應該第二線型圖案與該等第一線型圖案間之一第一距離a及一第二距離d。其中,若d≧5a且c≧1.5b,或5a>d≧3a且c≧1.2b,定義相對應該第二線型圖案之該光阻圖案的一部分為非倒線。
本發明並提供一種於光學近接修正用於防止光阻圖案倒線之光罩佈局。在本發明之一實施例中,一用於防止光阻圖案倒線之光罩佈局包括至少一區域,該區域包括二第一線型圖案及一第二線型圖案,該第一線型圖案具有一第一寬度b,該第二線型圖案具有一第二寬度c。該第二線型圖案係位於該等第一線型圖案之間且實質上平行該等第一線型圖案,該第二線型圖案與該等第一線型圖案之間具有一第一距離a及一第二距離d。其中,若d≧5a且c≧1.5b,或5a>d≧3a且c≧1.2b,定義相對應該第二線型圖案之該光阻圖案的一部分為非倒線。
本發明並提供一種於光學近接修正用於防止光阻圖案倒線之半導體基板。在本發明之一實施例中,一用於防止光阻圖案倒線之半導體基板包括一具有光阻圖案之光阻層,該光阻圖案包括至少一區域,該區域包括二第一線型圖案及至少一第二線型圖案,該光阻圖案相對應一光罩佈局。該光罩佈局包括至少一區域,該光罩佈局之該區域包括具有一第一寬度b之二第一線型圖案及具有一第二寬度c之一第二線型圖案。該光罩佈局之該第二線型圖案係位於該等第一線型圖案之間且實質上平行該等第一線型圖案,該光罩佈局之該第二線型圖案與該等第一線型圖案之間具有一第一距離a及一第二距離d。其中,若d≧5a且c≧1.5b或5a>d≧3a且c≧1.2b,定義相對應該光罩佈局之該第二線型圖案之該光阻圖案的一部分為非倒線。
本發明並提供一種光阻圖案倒線之定義方法,用以檢查光阻圖案之倒線。在本發明之一實施例中,一光阻圖案倒線之定義方法包括以下步驟:依據至少一測試光阻圖案之倒線部分收集至少一測試光罩佈局之倒線條件,其中該至少一測試光阻圖案係利用該至少一測試光罩佈局所形成;依據該倒線條件建立光阻圖案倒線規則;進行一光學近接修正,利用一光罩佈局定義一光阻圖案;及依據該光阻圖案倒線規則檢查該光阻圖案之倒線。
上文已相當廣泛地概述本發明之技術特徵,俾使下文之本發明詳細描述得以獲得較佳瞭解。構成本發明之申請專利範圍標的之其它技術特徵將描述於下文。本發明所屬技術領域中具有通常知識者應瞭解,可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本發明相同之目的。本發明所屬技術領域中具有通常知識者亦應瞭解,這類等效建構無法脫離後附之申請專利範圍所界定之本發明的精神和範圍。
參考圖1,其顯示本發明一實施例之一光罩佈局10。如圖1所示之光罩佈局10包括複數個第一線型圖案11-17及一第二線型圖案18。在本實施例中,該光罩佈局10包括至少一區域10A,該區域10A包括二第一線型圖案13、14及一第二線型圖案18。該第一線型圖案13、14具有一第一寬度b,該第二線型圖案18具有一第二寬度c。該第二線型圖案18係位於該等第一線型圖案13、14之間且實質上平行該等第一線型圖案13、14。該第二線型圖案18與該等第一線型圖案13、14之間具有一第一距離a及一第二距離d。
參考圖2,其顯示本發明一實施例之相對應該光罩佈局10之一光阻圖案20。配合參考圖1及2,在本實施例中,該光阻圖案20之複數個第一線型圖案21-27及一第二線型圖案28分別相對應該光罩佈局10之該等第一線型圖案11-17及該第二線型圖案18。相對應該第二線型圖案28之該光阻圖案20包含一區域20A,該區域20A包括二第一線型圖案23、24及一第二線型圖案28。該二第一線型圖案23、24具有一第一寬度b',該第二線型圖案28具有一第二寬度c'。該第二線型圖案28係位於該等第一線型圖案23、24之間且實質上平行該等第一線型圖案23、24。該第二線型圖案28與該等第一線型圖案23、24之間具有一第一距離a'及一第二距離d'。要注意的是,該光阻圖案20可為一雙層光阻圖案,但不以此為限。
在進行光學近接修正後,該光阻圖案20可能會與該光罩佈局10不同(亦即,a'、b'、c'及d'不同於a、b、c及d),在該光阻圖案20之某些區域可能會有倒線產生。
在本發明之一實施例中,一定義光阻圖案倒線規則之模型包括二第一尺寸、一第二尺寸、一第三尺寸及一第四尺寸。該等第一尺寸及該第二尺寸分別相對應該光罩佈局10之二第一線型圖案13、14之二第一寬度b及一第二線型圖案18之一第二寬度c。在該模型中,若d≧5a且c≧1.5b,或5a>d≧3a且c≧1.2b(較佳地,該第一寬度b≦130奈米(nm)且該第一距離a≦1.2b),定義相對應該第二線型圖案18之該光阻圖案20的一部分(例如:區域20A)為非倒線。
圖3及4顯示本發明一實施例之於光學近接修正用於防止光阻圖案倒線之半導體基板30。該半導體基板30包括一具有光阻圖案20之光阻層32。配合參考圖2至4,在本實施例中,該半導體基板30包括一第一層31及一光阻層32,其中該光阻層32具有一光阻圖案20且設置於該第一層31上。要注意的是,該第一層31係可包括複數個分層。
配合參考圖1至4,該光阻圖案20相對應該光罩佈局10,其中該光罩佈局10包括至少一區域10A,該區域10A具有一第一寬度b之二第一線型圖案13、14及具有一第二寬度c之一第二線型圖案18。在該光罩佈局10中,該第二線型圖案18與該等第一線型圖案13、14之間具有一第一距離a及一第二距離d。該半導體基板30具有該光阻層32,該光阻層32具有該光阻圖案20,而該光阻圖案20具有非倒線之條件:d≧5a且c≧1.5b,或5a>d≧3a且c≧1.2b,因此可於光學近接修正防止光阻圖案倒線。
為了檢查光阻圖案倒線,本發明提供一種光阻圖案倒線之定義方法。
圖5顯示本發明一實施例之光阻圖案倒線之定義方法流程圖。參考步驟501,依據至少一測試光阻圖案之倒線部分收集至少一測試光罩佈局(未圖示)之倒線條件,其中該至少一測試光阻圖案(未圖示)係利用該至少一測試光罩佈局所形成。
參考步驟502,依據該倒線條件建立光阻圖案倒線規則。在該光阻圖案倒線規則中,光阻圖案非倒線之條件設定為d≧5a且c≧1.5b,或5a>d≧3a且c≧1.2b。
參考步驟503,進行一光學近接修正,利用一光罩佈局10定義一光阻圖案20。參考步驟504,依據該光阻圖案倒線規則檢查該光阻圖案20之倒線。
在本發明之一實施例中,本發明之光阻圖案倒線之定義方法另包括一修正步驟,修正經由該光阻圖案倒線規則定義之倒線部分,以符合該光阻圖案倒線規則所需之非倒線要求,藉此防止該光阻圖案20之倒線。
本發明之技術內容及技術特點已揭示如上,然而本發明所屬技術領域中具有通常知識者應瞭解,在不背離後附申請專利範圍所界定之本發明精神和範圍內,本發明之教示及揭示可作種種之替換及修飾。例如,上文揭示之許多製程可以不同之方法實施或以其它製程予以取代,或者採用上述二種方式之組合。
此外,本案之權利範圍並不侷限於上文揭示之特定實施例的製程、機台、製造、物質之成份、裝置、方法或步驟。本發明所屬技術領域中具有通常知識者應瞭解,基於本發明教示及揭示製程、機台、製造、物質之成份、裝置、方法或步驟,無論現在已存在或日後開發者,其與本案實施例揭示者係以實質相同的方式執行實質相同的功能,而達到實質相同的結果,亦可使用於本發明。因此,以下之申請專利範圍係用以涵蓋用以此類製程、機台、製造、物質之成份、裝置、方法或步驟。
10...光罩佈局
11-17...光罩佈局之第一線型圖案
18...光罩佈局之第二線型圖案
20...光阻圖案
21-27...光阻圖案之第一線型圖案
28...光阻圖案之第二線型圖案
30...半導體基板
31...第一層
32...光阻層
10A...光罩佈局之一區域
20A...光阻圖案之一區域
50...光阻圖案倒線之定義方法
501-504...步驟
a...光罩佈局之第二線型圖案與第一線型圖案間之第二距離
b...光罩佈局之第一線型圖案之第一寬度
c...光罩佈局之第二線型圖案之第二寬度
d...光罩佈局之第二線型圖案與第一線型圖案間之第二距離
a'...光阻圖案之第二線型圖案與第一線型圖案間之第二距離
b'...光阻圖案之第一線型圖案之第一寬度
c'...光阻圖案之第二線型圖案之第二寬度
d'...光阻圖案之第二線型圖案與第一線型圖案間之第二距離
藉由參照前述說明及下列圖式,本發明之技術特徵得以獲得完全瞭解。
圖1顯示本發明一實施例之一光罩佈局;
圖2顯示本發明一實施例之相對應該光罩佈局之一光阻圖案;
圖3及4顯示本發明一實施例之於光學近接修正用於防止光阻圖案倒線之半導體基板;及
圖5顯示本發明一實施例之光阻圖案倒線之定義方法流程圖。
50...光學近接修正定義光阻圖案倒線之方法
501-504...步驟
Claims (5)
- 一種光阻圖案倒線之定義方法,應用於光學近接修正,包括以下步驟:依據至少一測試光阻圖案之倒線部分收集至少一測試光罩佈局之倒線條件,其中該至少一測試光阻圖案係利用該至少一測試光罩佈局所形成;依據該倒線條件建立光阻圖案倒線規則;進行一光學近接修正,利用一光罩佈局定義一光阻圖案;及依據該光阻圖案倒線規則檢查該光阻圖案之倒線。
- 如申請專利範圍第1項所述之光阻圖案倒線之定義方法,其中該光罩佈局包括具有一第一寬度之二第一線型圖案及具有一第二寬度之一第二線型圖案,該第二線型圖案係位於該等第一線型圖案之間且實質上平行該等第一線型圖案,該第二線型圖案與該等第一線型圖案之間具有一第一距離及一第二距離;其中,若d≧5a且c≧1.5b,或5a>d≧3a且c≧1.2b,定義相對應該第二線型圖案之該光阻圖案的一部分為非倒線圖案;其中,a為第一距離,b為第一寬度,c為第二寬度,d為第二距離,且a、b、c、d為大於零之實數。
- 如申請專利範圍第2項所述之光阻圖案倒線之定義方法,其中b≦130奈米,且a≦1.2b。
- 如申請專利範圍第1項所述之光阻圖案倒線之定義方法, 另包括一修正步驟,修正經由該光阻圖案倒線規則定義之倒線部分,以符合該光阻圖案倒線規則所需之非倒線要求。
- 如申請專利範圍第1項所述之光阻圖案倒線之定義方法,其中該光阻圖案係為雙層光阻圖案。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/079,869 US8533638B2 (en) | 2011-04-05 | 2011-04-05 | Post-optical proximity correction photoresist pattern collapse rule |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201250376A TW201250376A (en) | 2012-12-16 |
TWI418928B true TWI418928B (zh) | 2013-12-11 |
Family
ID=46966362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100116425A TWI418928B (zh) | 2011-04-05 | 2011-05-11 | 定義光阻圖案倒線規則之模型,及用以改善光阻圖案倒線之光罩佈局、半導體基板及方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8533638B2 (zh) |
CN (1) | CN102737959A (zh) |
TW (1) | TWI418928B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101866448B1 (ko) * | 2011-02-10 | 2018-06-11 | 삼성전자주식회사 | 포토마스크 형성 방법, 이를 수행하는 프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한 저장 매체 및 마스크 이미징 시스템 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008096991A (ja) * | 2006-09-13 | 2008-04-24 | Asml Masktools Bv | パターン分解フィーチャのためのモデルベースopcを行うための方法および装置 |
TWI306567B (en) * | 2002-06-07 | 2009-02-21 | Cadence Design Systems Inc | Characterization and reduction of variation for integrated circuits |
US20090199137A1 (en) * | 2008-01-31 | 2009-08-06 | Judy Huckabay | System and method for multi-exposure pattern decomposition |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6467076B1 (en) * | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
JP2002075830A (ja) * | 2000-08-29 | 2002-03-15 | Nikon Corp | 荷電粒子線露光方法、レチクル及びデバイス製造方法 |
US7611825B2 (en) * | 2004-09-15 | 2009-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photolithography method to prevent photoresist pattern collapse |
JP2006126614A (ja) * | 2004-10-29 | 2006-05-18 | Toshiba Corp | マスクパターンデータ生成方法、フォトマスクの製造方法、及び半導体デバイスの製造方法 |
JP2006243499A (ja) * | 2005-03-04 | 2006-09-14 | Oki Electric Ind Co Ltd | フォトレジストパターンの形成方法および半導体装置の製造方法 |
JP4914272B2 (ja) * | 2007-04-02 | 2012-04-11 | エルピーダメモリ株式会社 | 投影露光用のレチクル、該投影露光用のレチクルの製造方法及び該レチクルを用いた半導体装置 |
JP4896898B2 (ja) * | 2008-01-18 | 2012-03-14 | 株式会社東芝 | パターン作成方法および半導体装置の製造方法 |
-
2011
- 2011-04-05 US US13/079,869 patent/US8533638B2/en active Active
- 2011-05-11 TW TW100116425A patent/TWI418928B/zh active
- 2011-07-08 CN CN2011101904118A patent/CN102737959A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI306567B (en) * | 2002-06-07 | 2009-02-21 | Cadence Design Systems Inc | Characterization and reduction of variation for integrated circuits |
JP2008096991A (ja) * | 2006-09-13 | 2008-04-24 | Asml Masktools Bv | パターン分解フィーチャのためのモデルベースopcを行うための方法および装置 |
US20090199137A1 (en) * | 2008-01-31 | 2009-08-06 | Judy Huckabay | System and method for multi-exposure pattern decomposition |
Also Published As
Publication number | Publication date |
---|---|
CN102737959A (zh) | 2012-10-17 |
US8533638B2 (en) | 2013-09-10 |
TW201250376A (en) | 2012-12-16 |
US20120258386A1 (en) | 2012-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100843870B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
US20100311244A1 (en) | Double-exposure method | |
KR101082103B1 (ko) | 광 근접효과 보정의 검증방법 | |
US10755016B2 (en) | Hot spot and process window monitoring | |
CN102156382B (zh) | 光学邻近修正的判断方法 | |
US7913196B2 (en) | Method of verifying a layout pattern | |
US8443309B2 (en) | Multifeature test pattern for optical proximity correction model verification | |
TWI421908B (zh) | 光學鄰近校正模型的建立方法 | |
US8881069B1 (en) | Process enhancing safe SRAF printing using etch aware print avoidance | |
JP3968209B2 (ja) | フォトマスク欠陥転写特性評価方法、フォトマスク欠陥修正方法及び半導体装置の製造方法 | |
TWI418928B (zh) | 定義光阻圖案倒線規則之模型,及用以改善光阻圖案倒線之光罩佈局、半導體基板及方法 | |
CN108459461B (zh) | 光掩模及其制造方法 | |
CN101634806A (zh) | 一种细线宽硅化物阻挡层图案形成方法 | |
US20030233629A1 (en) | Mask manufacturing method | |
KR101080008B1 (ko) | 하드마스크용 원판 및 이를 이용한 하드마스크 제조방법 | |
JP4774917B2 (ja) | マスクパターンの検査装置及び検査方法 | |
KR101154004B1 (ko) | 스페이서 패터닝 공정의 패턴 레이아웃 검증 방법 | |
JP2007081292A (ja) | 検査方法、検査システムおよびプログラム | |
TWI406145B (zh) | 光罩缺陷判定方法 | |
JP3967327B2 (ja) | マスク欠陥検査方法 | |
CN104375378B (zh) | 光掩模制造方法 | |
KR100924334B1 (ko) | 얼라인 및 라이트 캘리브레이션을 위한 보정 패턴 | |
KR100866725B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
JP2970043B2 (ja) | レチクルのパターン検査方法 | |
KR100914282B1 (ko) | 포토마스크의 패턴선폭 보정방법 |