JP2008072887A - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP2008072887A JP2008072887A JP2006265614A JP2006265614A JP2008072887A JP 2008072887 A JP2008072887 A JP 2008072887A JP 2006265614 A JP2006265614 A JP 2006265614A JP 2006265614 A JP2006265614 A JP 2006265614A JP 2008072887 A JP2008072887 A JP 2008072887A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pulse signal
- power supply
- output
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】正確なPWM制御を行うことができるようにする。
【解決手段】コントローラ1が、A/Dコンバータ7でシャント抵抗5の電圧値を検出できるまでに必要な時間をパルス信号のオン時間の下限値とし、パルス信号の周期を変化させて所望のデューティー比を得るようにした。また、負荷4に印加されたピーク電圧を保持するピークホールド回路41を設け、A/Dコンバータ7は任意の時にピーク電圧値を検出するようにした。
【選択図】 図1
【解決手段】コントローラ1が、A/Dコンバータ7でシャント抵抗5の電圧値を検出できるまでに必要な時間をパルス信号のオン時間の下限値とし、パルス信号の周期を変化させて所望のデューティー比を得るようにした。また、負荷4に印加されたピーク電圧を保持するピークホールド回路41を設け、A/Dコンバータ7は任意の時にピーク電圧値を検出するようにした。
【選択図】 図1
Description
本発明は、FET(Field Effect Transister)等の駆動素子を使用してPWM(Pulse Width Modulation)制御を行うデジタル電源等の電源装置に関する。
従来の電源装置は、出力回路より出力される電圧を出力電圧検出器により出力電圧の変動が検出されると、この検出信号がPWM制御回路に供給され、PWM制御回路は駆動素子のオン・オフを制御することにより、出力するパルス信号のデューティー比を調整して出力回路より出力される電圧が所望の値になるように制御している(例えば、特許文献1参照)。
また、このような制御方法を利用するものとして電流検出器により直流モータに供給する実電流を検出し、その検出した電流値をPWM制御回路にフィードバックし、駆動素子のオン・オフを制御することにより、出力するパルス信号のデューティー比を調整し、直流モータへ供給する電流値を適正なものにして直流モータの回転速度の制御の精度を向上させているものもある(例えば、特許文献2参照)。
特開2001−268909号公報(段落「0052」〜段落「0055」、図1)
特開平5−213173号公報(段落「0019」〜段落「0023」、図1)
しかしながら、上述した従来の技術においては、出力回路より出力される電圧(電流)を出力電圧(電流)検出器により出力電圧(電流)の変動が検出できるのは駆動素子がオンしているときだけであり、その駆動素子をオンする時間が短い場合、回路の遅延等の原因により出力電圧(電流)の変動が正しく検出できないことがあり、また、駆動素子をオンする時間が充分であっても、出力電圧(電流)の変動が正しく検出できるのは駆動素子をオンしているときであるため、回路に与える負荷等の影響により駆動素子をオンしているときに出力電圧(電流)を検知できない場合、フィードバックが正しく行われず適正なPWM制御を行うことができないという問題がある。
本発明は、このような問題を解決することを課題とする。
そのため、本発明は、入力されたオン/オフのパルス信号にしたがって電源電圧を負荷に印加するスイッチング手段と、前記スイッチング手段により負荷に印加された電源電圧値を検出する電圧検出手段と、前記電圧検出手段で検出した電圧値にしたがって前記スイッチング手段に与えるパルス信号のデューティー比を変化させるパルス幅制御手段とを備える電源装置において、前記パルス幅制御手段が、パルス信号のオン時間を所定の下限値以上とするとともに周期を変化させて所望のデューティー比のパルス信号を前記スイッチング手段に与えるようにしたことを特徴とする。
また、負荷に印加されたピーク電圧を保持するピーク電圧保持手段を設け、前記電圧検出手段は、前記ピーク電圧を保持している任意の時に前記ピーク電圧値を検出するようにしたことを特徴とする。
このようにした本発明は、新たな回路等を追加することなく、所望のデューティー比のパルス信号を生成することができるとともに電圧検出手段で負荷に印加される電圧値を正確に読み出すことができ、正確なPWM制御を行うことができるという効果が得られる。
また、パルス幅制御手段は、オフのパルス信号を駆動素子(スイッチング手段)に出力した後であっても、負荷に印加されるピーク電圧値を読み出すことができ、正確なPWM制御を行うことができるという効果が得られる。
また、パルス幅制御手段は、オフのパルス信号を駆動素子(スイッチング手段)に出力した後であっても、負荷に印加されるピーク電圧値を読み出すことができ、正確なPWM制御を行うことができるという効果が得られる。
以下、図面を参照して本発明による電源装置の実施例を説明する。
図1は第1の実施例における電源装置の構成を示すブロック図である。
図1において、1はコントローラであり、CPU(Central Processing Unit)やDSP(Digital Signal Processor)、FPGA(Field Programmable Gate Array)等で構成されたものである。このコントローラ1は、図示しないクロック等の発振器が発振する信号を計数するカウンタを備え、予め設定された設定値に到達したこと、すなわち所望の時間が経過したことを検知することができるものである。
図1において、1はコントローラであり、CPU(Central Processing Unit)やDSP(Digital Signal Processor)、FPGA(Field Programmable Gate Array)等で構成されたものである。このコントローラ1は、図示しないクロック等の発振器が発振する信号を計数するカウンタを備え、予め設定された設定値に到達したこと、すなわち所望の時間が経過したことを検知することができるものである。
また、コントローラ1は、カウンタにより計測された時間にしたがって生成されるパルス信号、すなわちPWM制御(パルス幅制御)されたパルス信号を出力することができる出力端子を備えたパルス幅制御手段である。
さらに、コントローラ1は、情報を記憶させ、その情報を読み出すことができる記憶素子等で構成される記憶手段も備えている。
さらに、コントローラ1は、情報を記憶させ、その情報を読み出すことができる記憶素子等で構成される記憶手段も備えている。
2は駆動素子(スイッチング手段)であり、FET等で構成されたスイッチング機能を有するものである。この駆動素子2はコントローラ1から出力されるPWM制御されたパルス信号を入力する入力端子を備え、入力されたパルス信号がオン(ハイレベル)のとき導通させ、オフ(ローレベル)のとき不通にさせるスイッチングを行うことができるようになっている。
4は負荷であり、変圧器やアクチュエータ等である。コントローラ1から入力されるPWM制御されたパルス信号にしたがって駆動素子2が導通すると負荷4に電源3から出力される電圧が印加され、一方、不通にするとその電圧は印加されない。このようにPWM制御されたパルス信号にしたがって負荷4に対して電源3から出力される電圧をパルス的に印加することができる。
5はシャント抵抗であり、一の端子が駆動素子2に接続され、他の端子が接地されたものである。上述したようにコントローラ1から入力されるパルス信号にしたがって駆動素子2が切り替えられ、負荷4に電圧が印加されるとシャント抵抗5にも電流が流れるようになっている。
6は増幅回路であり、オペアンプ等で構成されたものである。この増幅回路6は、シャント抵抗5の両端子に接続され、その端子間の電圧を増幅させて出力するものである。
6は増幅回路であり、オペアンプ等で構成されたものである。この増幅回路6は、シャント抵抗5の両端子に接続され、その端子間の電圧を増幅させて出力するものである。
7はA/Dコンバータであり、入力されたアナログ信号をデジタル信号として出力するものである。このA/Dコンバータ7の入力端子は増幅回路6の出力端子と接続され、また出力端子がコントローラ1の入力端子に接続され、増幅回路6から出力されたシャント抵抗5の端子間の電位差のアナログ信号を電圧値のデジタル信号に変換してコントローラ1へ出力するものである。
コントローラ1は、増幅回路6およびA/Dコンバータ7で構成される電圧/電流検出手段でシャント抵抗5の端子間の電圧値/電流値を知ることができる。
このように電源装置はコントローラ1、駆動素子2、電源3、負荷4、シャント抵抗5、増幅回路6、およびA/Dコンバータ7等で構成され、コントローラ1でPWM制御されたパルス信号により、負荷4に印加される電圧を変えることができ、またシャント抵抗5の電圧値をA/Dコンバータ7から入力することでコントローラ1によるフィードバック制御が可能になる。
このように電源装置はコントローラ1、駆動素子2、電源3、負荷4、シャント抵抗5、増幅回路6、およびA/Dコンバータ7等で構成され、コントローラ1でPWM制御されたパルス信号により、負荷4に印加される電圧を変えることができ、またシャント抵抗5の電圧値をA/Dコンバータ7から入力することでコントローラ1によるフィードバック制御が可能になる。
上述した構成の作用について説明する。
図2は第1の実施例における電圧検出を示す説明図であり、(a)は時間の経過と時間設定値の関係を示し、(b)は駆動素子2に入力されるPWM制御されたパルス信号の波形を示し、(c)は増幅回路6が出力する電圧レベルを示している。
図2(a)において、T1はオンのパルス信号を出力してから増幅回路6が出力する電圧レベルが安定するまでの時間、T2はPWM制御されたパルス信号のオン時間、T3はPWM制御されたパルス信号の周期である。
図2は第1の実施例における電圧検出を示す説明図であり、(a)は時間の経過と時間設定値の関係を示し、(b)は駆動素子2に入力されるPWM制御されたパルス信号の波形を示し、(c)は増幅回路6が出力する電圧レベルを示している。
図2(a)において、T1はオンのパルス信号を出力してから増幅回路6が出力する電圧レベルが安定するまでの時間、T2はPWM制御されたパルス信号のオン時間、T3はPWM制御されたパルス信号の周期である。
コントローラ1は図2(b)に示すように周期がT3、オン時間がT2、オフ時間がT3−T2であるPWM制御されたパルス信号を駆動素子2に出力する。
駆動素子2にオンのパルス信号が出力されると電源3から負荷4に電圧が印加されるとともにシャント抵抗5にも電圧が印加される。
シャント抵抗5に印加された電圧は増幅回路6で増幅され、A/Dコンバータ7に出力される。
駆動素子2にオンのパルス信号が出力されると電源3から負荷4に電圧が印加されるとともにシャント抵抗5にも電圧が印加される。
シャント抵抗5に印加された電圧は増幅回路6で増幅され、A/Dコンバータ7に出力される。
A/Dコンバータ7は入力されたアナログ信号をデジタル信号に変換し、シャント抵抗5に発生する電圧値をコントローラ1へ出力する。
コントローラ1はA/Dコンバータ7から入力した電圧値にしたがって、パルス信号のデューティー比を決定し、駆動素子2へ出力する。コントローラ1は、このようにしてシャント抵抗5に発生する電圧値が所望の電圧値となるようにPWM制御されたパルス信号を駆動素子2へ出力する。
コントローラ1はA/Dコンバータ7から入力した電圧値にしたがって、パルス信号のデューティー比を決定し、駆動素子2へ出力する。コントローラ1は、このようにしてシャント抵抗5に発生する電圧値が所望の電圧値となるようにPWM制御されたパルス信号を駆動素子2へ出力する。
ここで、コントローラ1がオンのパルス信号を駆動素子2に出力した場合、図2(c)に示すようにシャント抵抗5に発生する電圧を増幅回路6で増幅した出力は、駆動素子2等の遅延によりコントローラ1がオンのパルス信号を出力してから電圧レベルが安定するまでの時間T1が経過した後、安定する。したがって、T1はシャント抵抗5に発生する電圧を検出できるまでに必要な時間である。
したがって、コントローラ1は、オンのパルス信号を出力してから電圧レベルが安定するまでの時間T1が経過するまではA/Dコンバータ7が出力する電圧値を読み出すことができず、電圧レベルが安定するまでの時間T1が経過した後にその電圧値を読み出すようにしなければならないため、オンのパルス信号を出力する時間を電圧レベルが安定するまでの時間T1よりも短くしたパルス信号を出力することができない。
そこで、本実施例では、図3に示すPWM制御を行う。
図3は第1の実施例におけるPWM制御の説明図であり、T4はPWM制御されたパルス信号のオン時間、T5はPWM制御されたパルス信号の周期である。
PWM制御は、通常、パルス信号の周期T5を固定とし、パルス信号のオン時間T4を電圧レベルが安定するまでの時間T1以上の時間となるように変化させ、所望のデューティー比が得られるように行うが、所望のデューティー比を得るとき、パルス信号のオン時間T4が、電圧レベルが安定するまでの時間T1未満になってしまう場合、パルス信号のオン時間T4を電圧レベルが安定するまでの時間T1(下限値)とし、パルス信号の周期T5を可変としてPWM制御する。
図3は第1の実施例におけるPWM制御の説明図であり、T4はPWM制御されたパルス信号のオン時間、T5はPWM制御されたパルス信号の周期である。
PWM制御は、通常、パルス信号の周期T5を固定とし、パルス信号のオン時間T4を電圧レベルが安定するまでの時間T1以上の時間となるように変化させ、所望のデューティー比が得られるように行うが、所望のデューティー比を得るとき、パルス信号のオン時間T4が、電圧レベルが安定するまでの時間T1未満になってしまう場合、パルス信号のオン時間T4を電圧レベルが安定するまでの時間T1(下限値)とし、パルス信号の周期T5を可変としてPWM制御する。
ここで、電圧レベルが安定するまでの時間T1は、予めコントローラ1の記憶素子等の記憶手段に記憶されているものとする。
例えば、パルス信号の周期T5を固定としたとき、パルス信号のオン時間T4を電圧レベルが安定するまでの時間T1未満の時間となるようなデューティー比のパルス信号を生成する必要がある場合、パルス信号のオン時間T4を下限値である電圧レベルが安定するまでの時間T1とし、パルス信号の周期T5を長く変化させて所望のデューティー比のパルス信号を生成するようにする。
例えば、パルス信号の周期T5を固定としたとき、パルス信号のオン時間T4を電圧レベルが安定するまでの時間T1未満の時間となるようなデューティー比のパルス信号を生成する必要がある場合、パルス信号のオン時間T4を下限値である電圧レベルが安定するまでの時間T1とし、パルス信号の周期T5を長く変化させて所望のデューティー比のパルス信号を生成するようにする。
これによりコントローラ1は、所望のデューティー比のパルス信号を生成することができるとともにシャント抵抗5に発生する電圧値を正確に読み出すことができ、正確なPWM制御を行うことができるようになる。
以上説明したように、第1の実施例では、PWM制御されたパルス信号のオン時間T4を電圧レベルが安定するまでの時間T1以上の時間とし、パルス信号の周期T5を可変としてPWM制御することにより、新たな回路等を追加することなく、所望のデューティー比のパルス信号を生成することができるとともにシャント抵抗5に発生する電圧値を正確に読み出すことができ、正確なPWM制御を行うことができるという効果が得られる。
以上説明したように、第1の実施例では、PWM制御されたパルス信号のオン時間T4を電圧レベルが安定するまでの時間T1以上の時間とし、パルス信号の周期T5を可変としてPWM制御することにより、新たな回路等を追加することなく、所望のデューティー比のパルス信号を生成することができるとともにシャント抵抗5に発生する電圧値を正確に読み出すことができ、正確なPWM制御を行うことができるという効果が得られる。
次に、第2の実施例を説明する。
図4は第2の実施例における電源装置の構成を示すブロック図である。
図4において、41はピークホールド回路(ピーク電圧保持手段)であり、オペアンプやコンデンサ等で構成された通常のピークホールド回路である。このピークホールド回路41は、シャント抵抗5の両端子に接続され、その端子間の電圧を増幅させるとともに入力される電圧のピーク電圧を保持してそのピーク電圧をA/Dコンバータ7へ出力するものである。
図4は第2の実施例における電源装置の構成を示すブロック図である。
図4において、41はピークホールド回路(ピーク電圧保持手段)であり、オペアンプやコンデンサ等で構成された通常のピークホールド回路である。このピークホールド回路41は、シャント抵抗5の両端子に接続され、その端子間の電圧を増幅させるとともに入力される電圧のピーク電圧を保持してそのピーク電圧をA/Dコンバータ7へ出力するものである。
42は放電回路であり、トランジスタ等で構成されたスイッチング機能を有するものである。この放電回路42の一端子はピークホールド回路41に接続されるとともに他の端子が接地され、コントローラ1からオン信号が入力されると両端子を導通し、ピークホールド回路41に蓄積した電荷を放出させることができる。一方、オフ信号が入力されると両端子を不通とし、ピークホールド回路41はピーク電圧を保持することができる。
7はA/Dコンバータであり、入力されたアナログ信号をデジタル信号として出力するものである。このA/Dコンバータ7の入力端子はピークホールド回路41の出力端子と接続され、また出力端子がコントローラ1の入力端子に接続され、ピークホールド回路41から出力されたシャント抵抗5の端子間の電位差のアナログ信号を電圧値のデジタル信号に変換してコントローラ1へ出力するものである。
コントローラ1は、ピークホールド回路41およびA/Dコンバータ7で構成される電圧検出手段でシャント抵抗5の端子間の電位差(電圧値)を知ることができる。
なお、上述した第1の実施例と同様の部分は、同一の符号を付してその説明を省略する。
上述した構成の作用について説明する。
なお、上述した第1の実施例と同様の部分は、同一の符号を付してその説明を省略する。
上述した構成の作用について説明する。
図5は第2の実施例における電圧検出を示す説明図であり、(a)は時間の経過と時間設定値の関係を示し、(b)は駆動素子2に入力されるPWM制御されたパルス信号の波形を示し、(c)は放電回路42に入力される放電制御信号の波形を示し、(d)はピークホールド回路41が出力する電圧レベルを示している。
図5(a)において、T51はPWM制御されたパルス信号のオン時間、T52は電圧レベルを検出する時間、T53は放電制御信号を出力する時間、T54はPWM制御されたパルス信号の周期である。
図5(a)において、T51はPWM制御されたパルス信号のオン時間、T52は電圧レベルを検出する時間、T53は放電制御信号を出力する時間、T54はPWM制御されたパルス信号の周期である。
コントローラ1は、図5(b)に示すように周期がT54、オン時間がT51、オフ時間がT54−T51であるPWM制御されたパルス信号を駆動素子2に印加する。
駆動素子2にオンのパルス信号が印加されると電源3から負荷4に電圧が印加されるとともにシャント抵抗5にも電圧が印加される。
シャント抵抗5に印加された電圧はピークホールド回路41で増幅されるとともにピーク電圧が保持され、そのピーク電圧がA/Dコンバータ7に出力される。
駆動素子2にオンのパルス信号が印加されると電源3から負荷4に電圧が印加されるとともにシャント抵抗5にも電圧が印加される。
シャント抵抗5に印加された電圧はピークホールド回路41で増幅されるとともにピーク電圧が保持され、そのピーク電圧がA/Dコンバータ7に出力される。
A/Dコンバータ7は入力されたアナログ信号をデジタル信号に変換し、シャント抵抗5に発生するピーク電圧値をコントローラ1へ出力する。
電圧レベルを検出する時間T52が経過するとコントローラ1はA/Dコンバータ7から読み出した電圧値にしたがって、パルス信号のデューティー比を決定しておき、パルス信号の周期T54が経過するとそのデューティー比のパルス信号を駆動素子2へ出力する。コントローラ1は、このようにしてシャント抵抗5に発生する電圧値が所望の電圧値となるようにPWM制御されたパルス信号を駆動素子2へ出力する。
電圧レベルを検出する時間T52が経過するとコントローラ1はA/Dコンバータ7から読み出した電圧値にしたがって、パルス信号のデューティー比を決定しておき、パルス信号の周期T54が経過するとそのデューティー比のパルス信号を駆動素子2へ出力する。コントローラ1は、このようにしてシャント抵抗5に発生する電圧値が所望の電圧値となるようにPWM制御されたパルス信号を駆動素子2へ出力する。
また、コントローラ1はA/Dコンバータ7から電圧値を読取る(T53が経過)と放電回路42にオン信号を出力してピークホールド回路41に蓄積した電荷を放出させる。
ここで、コントローラ1がオンのパルス信号を駆動素子2に出力した場合、図5(d)に示すように、ピークホールド回路41が出力する電圧が安定するのは、コントローラ1がオンのパルス信号を出力してから電圧レベルが安定(飽和)するまでの時間T55が経過した後であることは第1の実施例で説明したとおりである。
ここで、コントローラ1がオンのパルス信号を駆動素子2に出力した場合、図5(d)に示すように、ピークホールド回路41が出力する電圧が安定するのは、コントローラ1がオンのパルス信号を出力してから電圧レベルが安定(飽和)するまでの時間T55が経過した後であることは第1の実施例で説明したとおりである。
したがって、コントローラ1は放電回路42にオン信号を出力してピークホールド回路41に蓄積した電荷を放出させてからオンのパルス信号を出力してピークホールド回路41の電圧レベルが安定(飽和)するまでは正しいピーク電圧値を読み出すことができないが、ピークホールド回路41が放電しているとき以外はいつでも正しいピーク電圧値を読み出すことができる。
また、コントローラ1がオフのパルス信号を駆動素子2に出力すると、すなわちパルス信号のオン時間T51が経過するとシャント抵抗5に発生する電圧は降下してしまうがピークホールド回路41はシャント抵抗5に発生するピーク電圧を保持するため、コントローラ1はパルス信号のオン時間T51が経過した後であってもシャント抵抗5に発生するピーク電圧値をA/Dコンバータ7から読み出すことができる。
ただし、コントローラ1は放電制御信号をオンするT53が経過するまでにA/Dコンバータ7からシャント抵抗5に発生するピーク電圧値を読み出す必要がある。
なお、本実施例でも第1の実施例で説明したPWM制御を行うようにしてもよい。
以上説明したように、第2の実施例では、シャント抵抗5に発生するピーク電圧を保持するピークホールド回路41を設けたことにより、コントローラ1に処理等の負荷がかかりA/Dコンバータ7からシャント抵抗5に発生する電圧値を読み出すタイミングが遅れ、オフのパルス信号を駆動素子2に出力した後であっても、図5におけるT56で示すタイミング以外であればピーク電圧値を読み出すことができ正確なPWM制御を行うことができるという効果が得られる。
なお、本実施例でも第1の実施例で説明したPWM制御を行うようにしてもよい。
以上説明したように、第2の実施例では、シャント抵抗5に発生するピーク電圧を保持するピークホールド回路41を設けたことにより、コントローラ1に処理等の負荷がかかりA/Dコンバータ7からシャント抵抗5に発生する電圧値を読み出すタイミングが遅れ、オフのパルス信号を駆動素子2に出力した後であっても、図5におけるT56で示すタイミング以外であればピーク電圧値を読み出すことができ正確なPWM制御を行うことができるという効果が得られる。
次に、第3の実施例を説明する。
図6は第3の実施例における電源装置の構成を示すブロック図である。
図6において、411はピークホールド回路(1)、412はピークホールド回路(2)であり、第2の実施例で説明した通常のピークホールド回路である。このピークホールド回路411、412はシャント抵抗5の両端子に接続され、その端子間の電圧を増幅させるとともに入力される電圧のピーク電圧を保持してそのピーク電圧をA/Dコンバータ7へ出力するのは上述したとおりである。
図6は第3の実施例における電源装置の構成を示すブロック図である。
図6において、411はピークホールド回路(1)、412はピークホールド回路(2)であり、第2の実施例で説明した通常のピークホールド回路である。このピークホールド回路411、412はシャント抵抗5の両端子に接続され、その端子間の電圧を増幅させるとともに入力される電圧のピーク電圧を保持してそのピーク電圧をA/Dコンバータ7へ出力するのは上述したとおりである。
421は放電回路(1)、422は放電回路(2)であり、第2の実施例で説明した放電回路と同様のものである。
この放電回路421の一端子はピークホールド回路411に接続されるとともに他の端子が接地され、コントローラ1からオン信号が入力されると両端子を導通し、ピークホールド回路411に蓄積した電荷を放出させることができる。一方、オフ信号が入力されると両端子を不通とし、ピークホールド回路411はピーク電圧を保持することができる。
この放電回路421の一端子はピークホールド回路411に接続されるとともに他の端子が接地され、コントローラ1からオン信号が入力されると両端子を導通し、ピークホールド回路411に蓄積した電荷を放出させることができる。一方、オフ信号が入力されると両端子を不通とし、ピークホールド回路411はピーク電圧を保持することができる。
また、放電回路422の一端子はピークホールド回路412に接続されるとともに他の端子が接地され、コントローラ1からオン信号が入力されると両端子を導通し、ピークホールド回路412に蓄積した電荷を放出させることができる。一方、オフ信号が入力されると両端子を不通とし、ピークホールド回路412はピーク電圧を保持することができる。
61はセレクト回路であり、シャント抵抗5に発生するピーク電圧を保持させるピークホールド回路を選択するものである。例えば、コントローラ1からオフ信号が入力されるとピークホールド回路411が選択され、ピークホールド回路411はシャント抵抗5の両端子に接続されるものとする。一方、オン信号が入力されるとピークホールド回路412が選択され、ピークホールド回路412はシャント抵抗5の両端子に接続されるものとする。
71はA/Dコンバータであり、入力されたアナログ信号をデジタル信号として出力するものである。このA/Dコンバータ71は2チャネル備えそれぞれチャネルに入力端子および出力端子を備えている。
A/Dコンバータ71のそれぞれの入力端子はピークホールド回路411、412の出力端子と接続され、またそれぞれの出力端子がコントローラ1の入力端子に接続され、ピークホールド回路411、412から出力されたシャント抵抗5の端子間の電位差のアナログ信号を電圧値のデジタル信号に変換してコントローラ1へ出力する。
A/Dコンバータ71のそれぞれの入力端子はピークホールド回路411、412の出力端子と接続され、またそれぞれの出力端子がコントローラ1の入力端子に接続され、ピークホールド回路411、412から出力されたシャント抵抗5の端子間の電位差のアナログ信号を電圧値のデジタル信号に変換してコントローラ1へ出力する。
コントローラ1はA/Dコンバータ71のそれぞれの出力端子から出力される電圧値、すなわちピークホールド回路411、およびピークホールド回路412が出力する電圧値を読み出すことができるようになっている。
なお、上述した第1の実施例と同様の部分は、同一の符号を付してその説明を省略する。
なお、上述した第1の実施例と同様の部分は、同一の符号を付してその説明を省略する。
上述した構成の作用について説明する。
図7は第3の実施例における電圧検出を示す説明図であり、(a)は時間の経過と時間設定値の関係を示し、(b)は駆動素子2に入力されるPWM制御されたパルス信号の波形を示し、(c)はセレクト回路61に入力されるセレクト制御信号の波形を示し、(d)は放電回路421に入力される放電制御信号の波形を示し、(e)はピークホールド回路411が出力する電圧レベルを示し、(f)は放電回路422に入力される放電制御信号の波形を示し、(g)はピークホールド回路412が出力する電圧レベルを示している。
図7は第3の実施例における電圧検出を示す説明図であり、(a)は時間の経過と時間設定値の関係を示し、(b)は駆動素子2に入力されるPWM制御されたパルス信号の波形を示し、(c)はセレクト回路61に入力されるセレクト制御信号の波形を示し、(d)は放電回路421に入力される放電制御信号の波形を示し、(e)はピークホールド回路411が出力する電圧レベルを示し、(f)は放電回路422に入力される放電制御信号の波形を示し、(g)はピークホールド回路412が出力する電圧レベルを示している。
図7(a)において、T71はPWM制御されたパルス信号のオン時間、T72はPWM制御されたパルス信号の周期、T73はピークホールド回路412が出力する電圧レベルを検出する時間、T76はPWM制御されたパルス信号のオン時間、T77はPWM制御されたパルス信号の周期、T78はピークホールド回路411が出力する電圧レベルを検出する時間である。
コントローラ1は、図7(b)に示すように周期がT72、オン時間がT71、オフ時間がT72−T71であるPWM制御されたパルス信号を駆動素子2に出力する。
また、コントローラ1は、図7(c)に示すようにT72で示される周期のパルス信号を出力するとき、セレクト回路61にオンのセレクト制御信号を出力し、ピークホールド回路412を選択する。
また、コントローラ1は、図7(c)に示すようにT72で示される周期のパルス信号を出力するとき、セレクト回路61にオンのセレクト制御信号を出力し、ピークホールド回路412を選択する。
駆動素子2にオンのパルス信号が出力されると電源3から負荷4に電圧が印加されるとともにシャント抵抗5にも電圧が印加される。
シャント抵抗5に印加された電圧はピークホールド回路412で増幅されるとともにピーク電圧が保持され、そのピーク電圧がA/Dコンバータ71に出力される。
パルス信号の周期T72が経過すると、コントローラ1は、図7(b)に示すように周期がT77、オン時間がT76、オフ時間がT77−T76であるPWM制御されたパルス信号を駆動素子2に印加する。
シャント抵抗5に印加された電圧はピークホールド回路412で増幅されるとともにピーク電圧が保持され、そのピーク電圧がA/Dコンバータ71に出力される。
パルス信号の周期T72が経過すると、コントローラ1は、図7(b)に示すように周期がT77、オン時間がT76、オフ時間がT77−T76であるPWM制御されたパルス信号を駆動素子2に印加する。
また、コントローラ1は、図7(c)に示すようにT77で示される周期のパルス信号を出力するとき、セレクト回路61にオフのセレクト制御信号を出力し、ピークホールド回路411を選択する。
ここで、コントローラ1は、ピークホールド回路412が出力する電圧レベルを検出する時間T73が経過するとA/Dコンバータ71からシャント抵抗5に発生するピーク電圧値、すなわちピークホールド回路412で保持されたピーク電圧値を読み出す。
ここで、コントローラ1は、ピークホールド回路412が出力する電圧レベルを検出する時間T73が経過するとA/Dコンバータ71からシャント抵抗5に発生するピーク電圧値、すなわちピークホールド回路412で保持されたピーク電圧値を読み出す。
なお、電圧レベルを検出する時間T73は、図7(a)、(g)に示すようにピークホールド回路412が出力する電圧レベルが安定するT74を経過した後、次のパルス信号の周期T77までの間とし、T74<T73<T77の関係があるものとする。
コントローラ1はA/Dコンバータ71から読み出した電圧値にしたがって、パルス信号のデューティー比を決定しておき、パルス信号の周期T77が経過した後、そのデューティー比のパルス信号を駆動素子2へ出力する。コントローラ1は、このようにしてシャント抵抗5に発生する電圧値が所望の電圧値となるようにPWM制御されたパルス信号を駆動素子2へ出力する。
コントローラ1はA/Dコンバータ71から読み出した電圧値にしたがって、パルス信号のデューティー比を決定しておき、パルス信号の周期T77が経過した後、そのデューティー比のパルス信号を駆動素子2へ出力する。コントローラ1は、このようにしてシャント抵抗5に発生する電圧値が所望の電圧値となるようにPWM制御されたパルス信号を駆動素子2へ出力する。
A/Dコンバータ71から電圧値を読取る(T73が経過後)とコントローラ1は放電回路422にオン信号を出力してピークホールド回路412に蓄積した電荷を放出させる。
一方、駆動素子2にオンのパルス信号が出力されると電源3から負荷4に電圧が印加されるとともにシャント抵抗5にも電圧が印加される。
一方、駆動素子2にオンのパルス信号が出力されると電源3から負荷4に電圧が印加されるとともにシャント抵抗5にも電圧が印加される。
シャント抵抗5に印加された電圧はピークホールド回路411で増幅されるとともにピーク電圧が保持され、そのピーク電圧がA/Dコンバータ71に出力される。
ここで、コントローラ1は、ピークホールド回路411が出力する電圧レベルを検出する時間T78が経過するとA/Dコンバータ71が出力するシャント抵抗5に発生するピーク電圧値、すなわちピークホールド回路411で保持されたピーク電圧値を読み出す。
ここで、コントローラ1は、ピークホールド回路411が出力する電圧レベルを検出する時間T78が経過するとA/Dコンバータ71が出力するシャント抵抗5に発生するピーク電圧値、すなわちピークホールド回路411で保持されたピーク電圧値を読み出す。
なお、電圧レベルを検出する時間T78は、図7(a)、(e)に示すようにピークホールド回路411が出力する電圧レベルが安定するT79を経過した後、次のPWM制御されたパルス信号の周期までの間となるのは上述したとおりである。
コントローラ1はA/Dコンバータ71から入力した電圧値にしたがって、パルス信号のデューティー比を決定しておき、PWM制御されたパルス信号の周期が経過した後、そのデューティー比のパルス信号を駆動素子2へ出力する。コントローラ1は、このようにしてシャント抵抗5に発生する電圧値が所望の電圧値となるようにPWM制御されたパルス信号を駆動素子2へ出力する。
コントローラ1はA/Dコンバータ71から入力した電圧値にしたがって、パルス信号のデューティー比を決定しておき、PWM制御されたパルス信号の周期が経過した後、そのデューティー比のパルス信号を駆動素子2へ出力する。コントローラ1は、このようにしてシャント抵抗5に発生する電圧値が所望の電圧値となるようにPWM制御されたパルス信号を駆動素子2へ出力する。
このように、コントローラ1は、パルス信号の周期であるT72が経過した後であっても、PWM制御されたオンのパルス信号(T71)によりシャント抵抗5に発生したピーク電圧値をA/Dコンバータ71から読み出すことができる。
本実施例では、ピークホールド回路をふたつ備えた構成で説明したが、ふたつに限られることなく3以上のピークホールド回路を備えた構成としてもよい。この場合、コントローラ1は任意のタイミング(機会)でピーク電圧値をA/Dコンバータ71から読み出すことができ、負荷が軽減される。
本実施例では、ピークホールド回路をふたつ備えた構成で説明したが、ふたつに限られることなく3以上のピークホールド回路を備えた構成としてもよい。この場合、コントローラ1は任意のタイミング(機会)でピーク電圧値をA/Dコンバータ71から読み出すことができ、負荷が軽減される。
なお、本実施例でも第1の実施例で説明したPWM制御を行うようにしてもよい。
以上説明したように、第3の実施例では、シャント抵抗5に発生するピーク電圧を保持するふたつのピークホールド回路を設け、交互にピーク電圧を保持させるようにしたことにより、コントローラ1に処理等の負荷がかかりA/Dコンバータ71からシャント抵抗5に発生する電圧値を読み出すタイミングが遅れ、ひとつのPWM制御の周期が経過し、次のPWM制御のオンのパルス信号を駆動素子2に出力した後であっても、ピーク電圧値を読み出すことができ正確なPWM制御を行うことができるという効果が得られる。
次に、第4の実施例を説明する。
以上説明したように、第3の実施例では、シャント抵抗5に発生するピーク電圧を保持するふたつのピークホールド回路を設け、交互にピーク電圧を保持させるようにしたことにより、コントローラ1に処理等の負荷がかかりA/Dコンバータ71からシャント抵抗5に発生する電圧値を読み出すタイミングが遅れ、ひとつのPWM制御の周期が経過し、次のPWM制御のオンのパルス信号を駆動素子2に出力した後であっても、ピーク電圧値を読み出すことができ正確なPWM制御を行うことができるという効果が得られる。
次に、第4の実施例を説明する。
図9は第4の実施例における電源装置の構成を示すブロック図である。
図9において、90は積分回路(電圧積分手段)であり、抵抗やコンデンサ等で構成された通常のCR回路である。この積分回路90は、シャント抵抗5の両端子に接続された増幅回路6から出力される電圧信号を積分して出力するものである。
72はA/Dコンバータであり、入力されたアナログ信号をデジタル信号として出力するものである。このA/Dコンバータ72の入力端子は増幅回路6の出力端子および積分回路90の出力端子と接続され、セレクト回路73(セレクト手段)により増幅回路6の出力端子に接続された入力端子または積分回路90の出力端子と接続された入力端子から入力された信号が選択される。A/Dコンバータ72はこのセレクト回路73により選択されたアナログ信号をデジタル信号に変換する。なお、A/Dコンバータ72はコントローラ1から出力されたセレクト信号を入力し、そのセレクト信号にしたがって入力端子から入力されたアナログ信号が選択されるものとする。
図9において、90は積分回路(電圧積分手段)であり、抵抗やコンデンサ等で構成された通常のCR回路である。この積分回路90は、シャント抵抗5の両端子に接続された増幅回路6から出力される電圧信号を積分して出力するものである。
72はA/Dコンバータであり、入力されたアナログ信号をデジタル信号として出力するものである。このA/Dコンバータ72の入力端子は増幅回路6の出力端子および積分回路90の出力端子と接続され、セレクト回路73(セレクト手段)により増幅回路6の出力端子に接続された入力端子または積分回路90の出力端子と接続された入力端子から入力された信号が選択される。A/Dコンバータ72はこのセレクト回路73により選択されたアナログ信号をデジタル信号に変換する。なお、A/Dコンバータ72はコントローラ1から出力されたセレクト信号を入力し、そのセレクト信号にしたがって入力端子から入力されたアナログ信号が選択されるものとする。
また、A/Dコンバータ72の出力端子はコントローラ1の入力端子に接続されている。
したがって、A/Dコンバータ72は増幅回路6から出力されたシャント抵抗5の端子間の電位差のアナログ信号、または積分回路90から出力されたシャント抵抗5の端子間の電位差のアナログ信号を電圧値のデジタル信号に変換してコントローラ1へ出力するものである。
したがって、A/Dコンバータ72は増幅回路6から出力されたシャント抵抗5の端子間の電位差のアナログ信号、または積分回路90から出力されたシャント抵抗5の端子間の電位差のアナログ信号を電圧値のデジタル信号に変換してコントローラ1へ出力するものである。
コントローラ1は、増幅回路6、積分回路90、およびA/Dコンバータ72で構成される電圧検出手段でシャント抵抗5の端子間の電位差(電圧値)を知ることができ、セレクト信号をA/Dコンバータ72に出力することにより、増幅回路6から直接出力されたシャント抵抗5の端子間の電位差(電圧値)、または増幅回路6から出力され、積分回路90で積分されたシャント抵抗5の端子間の電位差(電圧値)を知ることができる。
なお、上述した第1の実施例と同様の部分は、同一の符号を付してその説明を省略する。
上述した構成の作用について説明する。
図10は第4の実施例における電圧検出を示す説明図であり、(a)は時間の経過と時間設定値の関係を示し、(b)は駆動素子2に入力されるPWM制御されたパルス信号の波形を示し、(c)は積分回路90から出力される電圧レベル108および増幅回路6から直接出力される電圧レベル109を示している。
上述した構成の作用について説明する。
図10は第4の実施例における電圧検出を示す説明図であり、(a)は時間の経過と時間設定値の関係を示し、(b)は駆動素子2に入力されるPWM制御されたパルス信号の波形を示し、(c)は積分回路90から出力される電圧レベル108および増幅回路6から直接出力される電圧レベル109を示している。
図10(a)において、T101、T104は電圧レベルを検出する時間、T102はPWM制御されたパルス信号のオン時間、T103はPWM制御されたパルス信号の周期である。
図10(c)で示される電圧レベルは、PWM制御されたオンのパルス信号(T102)が出力されても飽和しないことを示している。本実施例では、このようにシャント抵抗5の端子間の電位差が飽和しない場合、例えばオンのパルス信号(T102)が出力される時間が短くシャント抵抗5の端子間の電位差が飽和しない場合を説明する。
図10(c)で示される電圧レベルは、PWM制御されたオンのパルス信号(T102)が出力されても飽和しないことを示している。本実施例では、このようにシャント抵抗5の端子間の電位差が飽和しない場合、例えばオンのパルス信号(T102)が出力される時間が短くシャント抵抗5の端子間の電位差が飽和しない場合を説明する。
コントローラ1は、図10(b)に示すように周期がT103、オン時間がT102、オフ時間がT103−T102であるPWM制御されたパルス信号を駆動素子2に印加する。
駆動素子2にオンのパルス信号が印加されると電源3から負荷4に電圧が印加されるとともにシャント抵抗5にも電圧が印加される。
駆動素子2にオンのパルス信号が印加されると電源3から負荷4に電圧が印加されるとともにシャント抵抗5にも電圧が印加される。
シャント抵抗5に印加された電圧は増幅回路6で増幅され、その電圧が積分回路90に出力される。
積分回路90は入力された電圧信号を積分し、その積分された電圧信号(電圧レベル108)をA/Dコンバータ72へ出力する。
A/Dコンバータ72は入力されたアナログ信号をデジタル信号に変換し、シャント抵抗5に発生する電圧値をコントローラ1へ出力する。
積分回路90は入力された電圧信号を積分し、その積分された電圧信号(電圧レベル108)をA/Dコンバータ72へ出力する。
A/Dコンバータ72は入力されたアナログ信号をデジタル信号に変換し、シャント抵抗5に発生する電圧値をコントローラ1へ出力する。
なお、A/Dコンバータ72はコントローラ1から出力されたセレクト信号により積分回路90から出力されるアナログ信号が選択され、そのアナログ信号をデジタル信号に変換するものとする。
電圧レベルを検出する時間T101が経過するとコントローラ1はA/Dコンバータ72から読み出した電圧値(電圧レベル108)にしたがって、パルス信号のデューティー比を決定しておき、パルス信号の周期T103が経過するとそのデューティー比のパルス信号を駆動素子2へ出力する。コントローラ1は、このようにしてシャント抵抗5に発生する電圧値が所望の電圧値となるようにPWM制御されたパルス信号を駆動素子2へ出力する。
電圧レベルを検出する時間T101が経過するとコントローラ1はA/Dコンバータ72から読み出した電圧値(電圧レベル108)にしたがって、パルス信号のデューティー比を決定しておき、パルス信号の周期T103が経過するとそのデューティー比のパルス信号を駆動素子2へ出力する。コントローラ1は、このようにしてシャント抵抗5に発生する電圧値が所望の電圧値となるようにPWM制御されたパルス信号を駆動素子2へ出力する。
また、図10(a)に示すようにコントローラ1が処理の負荷などにより電圧レベルを検出する時間T101が経過してもA/Dコンバータ72から電圧値を読み出すことができず、時間T104(T104>T101)が経過した後にA/Dコンバータ72から電圧値を読み出す場合であっても読み出した電圧値(電圧レベル108)にしたがってパルス信号のデューティー比を決定するようにする。
コントローラ1はA/Dコンバータ72から読み出した電圧値(電圧レベル108)をデューティー比の逆数等の係数を乗算することにより所望の電圧値を算出することができる。
ここで、コントローラ1がオンのパルス信号を駆動素子2に出力した場合、増幅回路6が出力する電圧が安定するのは、コントローラ1がオンのパルス信号を出力してから電圧レベルが安定(飽和)するまでの所定の時間が経過した後であることは第1の実施例で説明したとおりである。
ここで、コントローラ1がオンのパルス信号を駆動素子2に出力した場合、増幅回路6が出力する電圧が安定するのは、コントローラ1がオンのパルス信号を出力してから電圧レベルが安定(飽和)するまでの所定の時間が経過した後であることは第1の実施例で説明したとおりである。
しかし、本実施例では、パルス信号の周期T103が短い場合、すなわちコントローラ1がオンのパルス信号を駆動素子2に出力し、増幅回路6が出力する電圧が安定する前にオフのパルス信号を駆動素子2に出力する場合であってもコントローラ1は積分回路90により積分されたばらつきの少ない電圧値を読み出してPWM制御されたパルス信号を駆動素子2へ出力することができるようになる。
また、パルス信号の周期T103が長い場合、すなわちコントローラ1がオンのパルス信号を駆動素子2に出力し、増幅回路6が出力する電圧が安定した後にオフのパルス信号を駆動素子2に出力する場合、A/Dコンバータ72はコントローラ1から出力された信号により増幅回路6から出力されるアナログ信号を選択し、そのアナログ信号をデジタル信号に変換するようにする。そして、コントローラ1は増幅回路6が出力する電圧値(電圧レベル109)を読み出してPWM制御されたパルス信号を駆動素子2へ出力する。
なお、第1の実施例から第4の実施例で説明したA/Dコンバータは図8に示すようにコントローラ1に内蔵した構成とし、増幅回路6、ピークホールド回路80、積分回路90からの出力をコントローラ1のA/Dコンバータに入力させるようにしてもよい。
以上説明したように、第4の実施例では、パルス信号の周期T103が短い場合、すなわちコントローラ1がオンのパルス信号を駆動素子2に出力し、増幅回路6が出力する電圧が安定する前にオフのパルス信号を駆動素子2に出力する場合であってもコントローラ1は積分回路90により積分されたばらつきの少ない電圧値を読み出してPWM制御されたパルス信号を駆動素子2へ出力することができるという効果が得られる。
以上説明したように、第4の実施例では、パルス信号の周期T103が短い場合、すなわちコントローラ1がオンのパルス信号を駆動素子2に出力し、増幅回路6が出力する電圧が安定する前にオフのパルス信号を駆動素子2に出力する場合であってもコントローラ1は積分回路90により積分されたばらつきの少ない電圧値を読み出してPWM制御されたパルス信号を駆動素子2へ出力することができるという効果が得られる。
また、パルス信号の周期T103が長い場合、すなわちコントローラ1がオンのパルス信号を駆動素子2に出力し、増幅回路6が出力する電圧が安定した後にオフのパルス信号を駆動素子2に出力する場合、コントローラ1は増幅回路6が出力する電圧値を読み出してPWM制御されたパルス信号を駆動素子2へ出力することができるようになるという効果が得られる。
さらに、CR回路等の積分回路を使用することで回路の簡素化を図ることができるとともに製造コストを低減させることができるという効果が得られる。
1 コントローラ
2 駆動素子
3 電源
4 負荷
5 シャント抵抗
6 増幅回路
7、71、72 A/Dコンバータ
41、411、412 ピークホールド回路
42、421、422 放電回路
61、73 セレクト回路
90 積分回路
2 駆動素子
3 電源
4 負荷
5 シャント抵抗
6 増幅回路
7、71、72 A/Dコンバータ
41、411、412 ピークホールド回路
42、421、422 放電回路
61、73 セレクト回路
90 積分回路
Claims (6)
- 入力されたオン/オフのパルス信号にしたがって電源電圧を負荷に印加するスイッチング手段と、前記スイッチング手段により負荷に印加された電源電圧値を検出する電圧検出手段と、前記電圧検出手段で検出した電圧値にしたがって前記スイッチング手段に与えるパルス信号のデューティー比を変化させるパルス幅制御手段とを備える電源装置において、
前記パルス幅制御手段が、パルス信号のオン時間を所定の下限値以上とするとともに周期を変化させて所望のデューティー比のパルス信号を前記スイッチング手段に与えるようにしたことを特徴とする電源装置。 - 請求項1の電源装置において、
前記下限値を、前記電圧検出手段で電源電圧値を検出できるまでに必要な時間としたことを特徴とする電源装置。 - 入力されたオン/オフのパルス信号にしたがって電源電圧を負荷に印加するスイッチング手段と、前記スイッチング手段により負荷に印加された電源電圧値を検出する電圧検出手段と、前記電圧検出手段で検出した電圧値にしたがって前記スイッチング手段に与えるパルス信号のデューティー比を変化させるパルス幅制御手段とを備える電源装置において、
負荷に印加されたピーク電圧を保持するピーク電圧保持手段を設け、
前記電圧検出手段は、前記ピーク電圧を保持している任意の時に前記ピーク電圧値を検出するようにしたことを特徴とする電源装置。 - 請求項3の電源装置において、
複数の前記ピーク電圧保持手段と、
前記複数のピーク電圧保持手段のうちピーク電圧を保持しているピーク電圧保持手段を選択する選択手段とを設け、
前記電圧検出手段は、任意の時に前記ピーク電圧値を検出するようにしたことを特徴とする電源装置。 - 入力されたオン/オフのパルス信号にしたがって電源電圧を負荷に印加するスイッチング手段と、前記スイッチング手段により負荷に印加された電源電圧値を検出する電圧検出手段と、前記電圧検出手段で検出した電圧値にしたがって前記スイッチング手段に与えるパルス信号のデューティー比を変化させるパルス幅制御手段とを備える電源装置において、
負荷に印加された電圧を積分する電圧積分手段を設け、
前記電圧検出手段は、任意の時に前記電圧積分手段で積分された電圧値を検出するようにしたことを特徴とする電源装置。 - 請求項5の電源装置において、
前記電圧積分手段で積分された電圧または積分されていない電圧を選択するセレクト手段を設け、
前記電圧検出手段は、前記セレクト手段で選択された電圧値を検出するようにしたことを特徴とする電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006265614A JP2008072887A (ja) | 2006-08-14 | 2006-09-28 | 電源装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006221005 | 2006-08-14 | ||
JP2006265614A JP2008072887A (ja) | 2006-08-14 | 2006-09-28 | 電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008072887A true JP2008072887A (ja) | 2008-03-27 |
Family
ID=39293975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006265614A Pending JP2008072887A (ja) | 2006-08-14 | 2006-09-28 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008072887A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014150667A (ja) * | 2013-02-01 | 2014-08-21 | Brother Ind Ltd | 電源システム |
US9473015B2 (en) | 2013-02-06 | 2016-10-18 | Brother Kogyo Kabushiki Kaisha | Power supply system |
US9509219B2 (en) | 2013-02-18 | 2016-11-29 | Brother Kogyo Kabushiki Kaisha | Power supply system, image forming apparatus having the power supply system, and control method of the power supply system |
-
2006
- 2006-09-28 JP JP2006265614A patent/JP2008072887A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014150667A (ja) * | 2013-02-01 | 2014-08-21 | Brother Ind Ltd | 電源システム |
US9473015B2 (en) | 2013-02-06 | 2016-10-18 | Brother Kogyo Kabushiki Kaisha | Power supply system |
US9509219B2 (en) | 2013-02-18 | 2016-11-29 | Brother Kogyo Kabushiki Kaisha | Power supply system, image forming apparatus having the power supply system, and control method of the power supply system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6486139B2 (ja) | デッドタイム調整回路 | |
JP2007116804A5 (ja) | ||
US9602000B2 (en) | Power supply circuit and control method thereof | |
US9239365B2 (en) | Magnetic element control device, magnetic element control method and magnetic detection device | |
WO2005078910A1 (ja) | スイッチング電源装置及び携帯機器 | |
JP2007033180A (ja) | 平均電流検出回路 | |
JP2006320042A (ja) | 昇圧コンバータ | |
JP2005150550A (ja) | ソレノイド駆動装置 | |
JP2005157743A5 (ja) | ||
JP2008072887A (ja) | 電源装置 | |
JP2013255309A (ja) | モータ駆動回路およびそれを用いた電子機器 | |
JP2008199705A (ja) | 電流モード型スイッチング電源 | |
JP2006020177A5 (ja) | ||
JP2016021506A (ja) | レーザ光源制御装置及びレーザポインタ | |
JP2009276223A (ja) | ステッピングモータ駆動回路及びアナログ電子時計 | |
JP2010045876A (ja) | Dc/dcコンバータの制御回路および制御方法 | |
JP2010096634A (ja) | 電圧検出装置 | |
JP2010035302A (ja) | 電源制御回路 | |
JP2007132861A (ja) | 検出回路 | |
JP7542455B2 (ja) | スイッチング電源装置 | |
JP4526030B2 (ja) | 帰還型パルス幅変調方式ad変換器 | |
JP5632321B2 (ja) | スイッチング電源装置 | |
JP2010171790A (ja) | バイアス電位発生回路 | |
JP5234336B2 (ja) | 電磁流量計 | |
JP2002156393A (ja) | 電池電圧測定回路 |