JP2008065308A - 電気光学素子の駆動方法、画素回路、電気光学装置および電子機器 - Google Patents

電気光学素子の駆動方法、画素回路、電気光学装置および電子機器 Download PDF

Info

Publication number
JP2008065308A
JP2008065308A JP2007152425A JP2007152425A JP2008065308A JP 2008065308 A JP2008065308 A JP 2008065308A JP 2007152425 A JP2007152425 A JP 2007152425A JP 2007152425 A JP2007152425 A JP 2007152425A JP 2008065308 A JP2008065308 A JP 2008065308A
Authority
JP
Japan
Prior art keywords
electrode
potential
period
data
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007152425A
Other languages
English (en)
Other versions
JP5089252B2 (ja
Inventor
Norio Ozawa
徳郎 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007152425A priority Critical patent/JP5089252B2/ja
Priority to US11/781,538 priority patent/US7855706B2/en
Priority to KR1020070077365A priority patent/KR101471195B1/ko
Priority to TW096128854A priority patent/TW200823855A/zh
Priority to CN2007101399697A priority patent/CN101122721B/zh
Publication of JP2008065308A publication Critical patent/JP2008065308A/ja
Application granted granted Critical
Publication of JP5089252B2 publication Critical patent/JP5089252B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3659Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0434Flat panel display in which a field is applied parallel to the display plane
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0814Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • G09G2300/0842Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0297Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0204Compensation of DC component across the pixels in flat panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0219Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】液晶を理想的に交流駆動する。
【解決手段】走査信号Yiがハイレベルになると、トランジスタ11がオン状態となり、第1電極1aに第1電位Xjaを供給される一方、トランジスタ12がオン状態となり、第2電極1bに第2電位Xjbが供給される。第1フレーム期間では、第1電位Xjaは表示すべき階調に応じた電位となり、第2電位Xjbは接地電位GNDとなる。また、第2フレーム期間では、第1電位Xjaは接地電位GNDとなり、第2電位Xjbは表示すべき階調に応じた電位となる。これによって、電気光学素子13の液晶LCは理想的に交流駆動される。
【選択図】図2

Description

本発明は、液晶などの電気光学素子を駆動する技術に関する。
液晶装置において、光の射出方向の縦電界を液晶に印加する駆動方法と、光の射出方向と直交する方向の横電界を液晶に印加する駆動方法とが知られている。液晶に直流電圧を印加すると、焼き付きなどの画質劣化を招くため、いずれの駆動方法においても液晶に交流電圧を印加する交流駆動が用いられる。
縦電界を液晶に印加する駆動方法では、例えば、図22に示す画素回路が用いられる。この画素回路では、走査信号Yがハイレベルになると、トランジスタTrがオン状態となり、データ線10を介して供給されるデータ電位Vdataが液晶素子5に印加されると共に保持容量Cに保持される。液晶素子5は画素電極5aと共通電極5bとの間に液晶LCが挟持して構成される。トランジスタTrおよび画素電極5aは素子基板に形成され、共通電極5bは対向基板に形成される。そして、素子基板と対向基板とは間隙を持って貼り合わせられており、それらの間に液晶が注入されている。対向基板に形成された共通電極5bは複数の画素回路で兼用されており、そこには共通電位VCOMが供給される。このような回路構成において、共通電位VCOMを基準としてデータ電位Vdataの電位を高電位とする期間と低電位とする期間を交互に繰り返して液晶LCに交流電圧を印加する。
横電界の駆動方法が適用される画素回路では、スイッチング用のトランジスタが形成される素子基板において、第1電極と第2電極とが形成される。そして、固定電位に対して正極性および負極性の映像信号であって絶対値が等しい信号を第1電極と第2電極とに各々印加する技術が知られている(例えば、特許文献1)。
特開2003−149654号公報(段落番号0033)
ところで、図22に示す画素回路において、走査信号Yがハイレベルからローレベルに切り替わるタイミングでは、液晶LCの印加電圧が低下するプッシュダウン現象が発生する。プッシュダウン現象は、走査線20に印加される走査信号Yが、トランジスタTrをオン状態にする電圧レベルから、オフ状態にする電圧レベルに変化する瞬間に、走査線20と液晶LCとの結合容量によって、液晶素子5に書き込まれた電荷が走査線20へ逃げることに起因する。結合容量は、主に、トランジスタTrのゲート電極と液晶LCとの間の容量成分Cgd、並びに走査線20と画素電極5aとの間の容量成分Cgd’からなる。このうち、容量成分Cgdはゲート電極とドレイン電極との間に印加される電圧Vgdによって変化し、ゲート電極とドレイン電極との間に印加される電圧Vgdが上がるに従って、容量成分Cgdは増加する。そして、結合容量が大きいほど、液晶LCの印加電圧の低下が大きくなる。
図23を参照してプッシュダウン現象による印加電圧の降下を具体的に説明する。例えば、図22に示す画素回路において、第1フレーム期間F1においては共通電位VCOMを基準として正極性のデータ電位Vdataを第1電極に印加し、第2フレーム期間F2においては共通電位VCOMを基準として負極性のデータ電位Vdataを第1電極に印加する。この場合、トランジスタTrのゲート・ドレイン電圧Vgdに応じて液晶LCの印加電圧が減少する。この例の液晶LCはノーマリホワイトであり、ΔV1<ΔV2<ΔV3<ΔV4となる。例えば、黒レベルを表示する場合、第1フレーム期間F1では液晶LCの印加電圧がΔV1だけ減少し、第2フレーム期間F2では液晶LCの印加電圧がΔV4だけ増加する。すなわち、第1フレーム期間F1では液晶LCの印加電圧が白側にシフトし、第2フレーム期間F2では液晶LCの印加電圧が黒側にシフトする。
このため、図22に示す画素回路を採用する場合には、液晶LCの印加電圧のシフトを補正するために共通電位VCOMを調整して液晶LCに直流電圧が印加されるのを防止する必要があった。さらに、ガンマ補正処理を印加電圧の極性に応じて切り替える必要があった。くわえて、横電界の駆動方法が適用される画素回路においても、固定電位に対して正極性および負極性の映像信号であって絶対値が等しい信号を第1電極と第2電極とに各々印加するので、同様の問題があった。
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
[適用例1]本適用例にかかる電気光学素子の駆動方法は、第1電極、第2電極、並びに、前記第1電極および前記第2電極の間に設けられ印加電圧に応じて光学特性が変化する電気光学物質を有する電気光学素子を駆動する方法であって、第1期間(例えば、実施形態の第1フレーム期間F1)において、前記第1電極に固定電位(例えば、接地電位GND)を印加すると共に前記第2電極に表示すべき階調に応じたデータ電位を印加し、第2期間(例えば、実施形態の第1フレーム期間F1)において、前記第2電極に前記データ電位を印加すると共に前記第1電極に前記固定電位を印加し、前記第1期間の駆動と前記第2期間の駆動とを交互に繰り返すことを特徴とする。
この方法によれば、第1期間において電気光学素子の一方の電極に固定電位を供給すると共に他方の電極にデータ電位を供給し、第2期間において電気光学素子の他方の電極に固定電位を供給すると共に一方の電極にデータ電位を供給するので、電気光学素子を交流駆動することができる。この駆動方式は、固定電位を基準としてデータ電位を高電位または低電位の一方に設定するので、従来の駆動方法のように所定電位を基準として極性を反転させたデータ電位を電気光学素子に供給する必要がない。極性を反転させたデータ電位を供給する場合には、電気光学素子の印加電圧がプッシュダウン現象の影響を受けてデータ電位の極性に応じて変化するため、直流成分が電気光学素子に印加される。これに対して、この駆動方法は、電気光学素子のいずれか一方の電極には固定電位が供給されるので、プッシュダウン現象によって印加電圧が減少しても直流成分が電気光学素子に印加されることがない。
[適用例2]上記適用例にかかる電気光学素子の駆動方法において、表示すべき階調を示す入力画像信号を、前記電気光学物質の光学特性に応じて人の視感度特性に合うように補正して前記データ電位を生成するガンマ補正を施し、当該ガンマ補正において、前記第1期間の前記データ電位と前記第2期間のデータ電位とを同一の処理で生成することが好ましい。従来の駆動方法では、電気光学素子の印加電圧がプッシュダウン現象の影響を受けてデータ電位の極性に応じて変化するため、データ電位の極性に応じてガンマ補正を設定する必要がある。これに対して、この駆動方法は、電気光学素子のいずれか一方の電極には固定電位が供給されるので、プッシュダウン現象によって印加電圧が減少してもガンマ補正を切り替える必要がないので、処理を簡略化することができる。
[適用例3]本適用例にかかる画素回路(例えば、第1実施形態の画素回路P1)は、第1電極、第2電極、並びに、前記第1電極および前記第2電極の間に設けられ印加電圧に応じて光学特性が変化する電気光学物質を有する電気光学素子と、第1期間において固定電位が供給され第2期間において表示すべき階調に応じたデータ電位が供給される第1データ線と前記第1電極との間に設けられ、オン・オフが制御される第1スッチング素子(例えば、トランジスタ11)と、前記第1期間において前記データ電位が供給され前記第2期間において前記固定電位が供給される第2データ線と前記第2電極との間に設けられ、前記第1スイッチング素子がオン状態のときオン状態となり、前記第1スイッチング素子がオフ状態のときオフ状態となるように制御される第2スッチング素子(例えば、トランジスタ12)とを備えることを特徴とする。この構成によれば、第1期間において電気光学素子の一方の電極に固定電位を供給すると共に他方の電極にデータ電位を供給し、第2期間において電気光学素子の他方の電極に固定電位を供給すると共に一方の電極にデータ電位を供給することができる。これにより、プッシュダウン現象によって電気光学素子の印加電圧が減少しても電気光学素子に直流成分を印加することなく、理想的な交流駆動を実現することができる。しかも、電気光学素子の印加電圧の極性に応じてガンマ補正を切り替える必要もない。
[適用例4]上記適用例にかかる画素回路において、前記第1スイッチング素子と前記第2スイッチング素子とは同一の導電型のトランジスタで構成され、同一の制御信号によってオン・オフが制御されることが好ましい。この構成によれば、同一の導電型のトランジスタを用いるので、画素回路の製造工程を簡略化できる。
[適用例5]本適用例にかかる画素回路(例えば、第2実施形態の画素回路P2)は、第1電極、第2電極、並びに、前記第1電極および前記第2電極の間に設けられ印加電圧に応じて光学特性が変化する電気光学物質を有する電気光学素子と、表示すべき階調に応じたデータ電位が供給される第1データ線と前記第1電極との間に設けられ、第1期間においてオン状態となり第2期間においてオフ状態となる第1スイッチング素子と、前記データ電位が供給される第2データ線と前記第2電極との間に設けられ、前記第1期間においてオフ状態となり前記第2期間においてオン状態となる第2スイッチング素子と、固定電位が供給される電位線と前記第1電極との間に設けられ、前記第1期間においてオフ状態となり前記第2期間においてオン状態となる第3スイッチング素子と、前記電位線と前記第2電極との間に設けられ、前記第1期間においてオン状態となり前記第2期間においてオフ状態となる第4スイッチング素子とを備えることを特徴とする。この構成によれば、第1期間において電気光学素子の一方の電極に固定電位を供給すると共に他方の電極にデータ電位を供給し、第2期間において電気光学素子の他方の電極に固定電位を供給すると共に一方の電極にデータ電位を供給することができる。これにより、プッシュダウン現象によって電気光学素子の印加電圧が減少しても電気光学素子に直流成分を印加することなく、理想的な交流駆動を実現することができる。しかも、電気光学素子の印加電圧の極性に応じてガンマ補正を切り替える必要もない。
[適用例6]上記適用例にかかる画素回路において、前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、および前記第4スイッチング素子は同一の導電型のトランジスタで構成することが、画素回路の製造工程を簡略化する観点から好ましい。
[適用例7]本適用例にかかる電気光学装置(例えば、第1実施形態)は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素回路と、複数のデータ線の各々は、第1データ線(例えば、図1に示す10a)と第2データ線(例えば、図1に示す10b)との組からなり、第1期間において、前記複数のデータ線の各々において、前記第1データ線と前記第2データ線との組のうち、一方に表示すべき階調に応じたデータ電位を供給すると共に他方に固定電位を供給し、第2期間において、前記データ電位と前記固定電位とを入れ替えて前記第1データ線と前記第2データ線とに電位を供給するデータ線駆動手段とを備え、前記複数の画素回路の各々は、第1電極、第2電極、並びに、前記第1電極および前記第2電極の間に設けられ印加電圧に応じて光学特性が変化する電気光学物質を有する電気光学素子と、前記第1データ線と前記第1電極との間に設けられ、前記走査線を介して供給される走査信号に従って前記第1期間においてオン状態となり前記第2期間にオフ状態となる第1スッチング素子と、前記第2データ線と前記第2電極との間に設けられ、前記走査線を介して供給される走査信号に従って前記第1期間においてオン状態となり前記第2期間にオフ状態となる第2スッチング素子とを備えることを特徴とする。
この構成によれば、画素回路内の第1スイッチング素子と第2スイッチング素子とを同一の走査信号によって制御するので、複数種類の走査線を用意する必要がない。そして、第1データ線および第2データ線に供給するデータ電位と固定電位とを第1期間と第2期間とで入れ替える。この場合、固定電位が基準となって電気光学素子の印加電圧が定まるので、直流成分が重畳することなく、理想的な交流駆動を実現できる。しかも、電気光学素子の印加電圧の極性に応じてガンマ補正を切り替える必要もない。
[適用例8]本適用例にかかる電気光学装置(例えば、第2実施形態)は、m(mは、2以上の自然数)組の走査線と、n+1(nは、2以上の自然数)本のデータ線と、前記データ線と前記走査線との交差に対応して設けられたm×n個の画素回路と、第1期間において、奇数番目のデータ線に表示すべき階調に応じたデータ電位を供給すると共に偶数番目のデータ線に固定電位を供給し、第2期間において、前記奇数番目のデータ線に前記固定電位を供給すると共に前記偶数番目のデータ線に前記データ電位を供給するデータ線駆動手段と、1組の走査線は第1走査線と第2走査線とからなり、前記第1走査線に第1走査信号(例えば、図10のYia)を供給し、前記第2走査線に第2走査信号(例えば、図10のYib)を供給し、前記第1期間において、前記m組の走査線を順次選択し、1組の走査線を選択する際に前記第1走査信号と前記第2走査信号とのうち一方を有効とし他方を無効とし、前記第2期間において、前記m組の走査線を順次選択し、1組の走査線を選択する際に前記第1走査信号と前記第2走査信号のうち前記第1期間で有効とした信号を無効とし、無効とした信号を有効とする走査線駆動手段とを備え、前記m×n個の画素回路の各々は、左側のデータ線と前記第1電極との間に設けられ、前記第1走査信号に従ってオン・オフが制御される第1スイッチング素子(例えば、図10の15)と、右側のデータ線と前記第2電極との間に設けられ、前記第2走査信号に従ってオン・オフが制御される第2スイッチング素子(例えば、図10の16)と、固定電位が供給される電位線と前記第1電極との間に設けられ、前記第2走査信号に従ってオン・オフが制御される第3スイッチング素子(例えば、図10の17)と、前記電位線と前記第2電極との間に設けられ、前記第2走査信号に従ってオン・オフが制御される第4スイッチング素子(例えば、図10の18)とを備えることを特徴とする。
この構成によれば、列方向に隣接する画素回路の間でデータ線を共用するので、データ線の本数を削減することが可能となる。また、固定電位が基準となって電気光学素子の印加電圧が定まるので、直流成分が重畳することなく、理想的な交流駆動を実現できる。しかも、電気光学素子の印加電圧の極性に応じてガンマ補正を切り替える必要もない。
[適用例9]本適用例にかかる電子機器は上述した電気光学装置を備えることを特徴とする。この電子機器としては、例えばパーソナルコンピュータ、携帯電話機、および情報携帯端末等が含まれる。
<1.第1実施形態>
本発明の第1実施形態に係る電気光学装置は、電気光学材料として液晶を用いる。電気光学装置1は、主要部として液晶パネルAA(電気光学パネルの一例)を備える。液晶パネルAAは、スイッチング素子として薄膜トランジスタ(Thin Film Transistor:以下、「TFT」と称する)を形成した素子基板と対向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、この間隙に液晶が挟持されている。
図1は第1実施形態に係る電気光学装置1の全体構成を示すブロック図である。この電気光学装置1は、液晶パネルAA、制御回路300、および画像処理回路400を備える。この液晶パネルAAは透過型であるが、半透過型であってもよいしあるいは反射型であってもよい。液晶パネルAAは、その素子基板上に画像表示領域A、走査線駆動回路100、およびデータ線駆動回路200を備える。制御回路300は、X転送開始パルスDX、Xクロック信号XCKおよび第1フレーム信号Sf1を生成してデータ線駆動回路200に供給すると共に、Y転送開始パルスDYおよびYクロック信号YCKを生成して走査線駆動回路100に供給する。画像表示領域Aには、複数の画素回路P1がマトリクス状に形成されており、画素回路P1ごとに透過率を制御することができる。バックライト(図示略)からの光は、画素回路P1を介して射出される。これによって、光変調による階調表示が可能となる。また、画像処理回路400は入力画像データDinに画像処理を施して出力画像データDoutを生成し、これをデータ線駆動回路200に出力する。
次に、画像表示領域Aについて説明する。画像表示領域Aには、m(mは2以上の自然数)本の走査線20が、X方向に沿って平行に配列して形成される一方、n(nは2以上の自然数)組の第1データ線10aおよび第2データ線10bが、Y方向に沿って平行に配列して形成されている。くわえて、接地電位GNDを供給する電位線(図示略)がX方向に沿って平行に配列して形成される。そして、走査線20と第1データ線10aおよび第2データ線10bとの交差に対応して、m(行)×n(列)個の画素回路P1が配置される。
n本の第1データ線10aには第1電位X1a〜Xnaが各々供給され、n本の第2データ線10bには第2電位X1b〜Xnbが各々供給される。また、各走査線20には、走査信号Y1、Y2、…、Ymが、パルス的に線順次で印加される。i(iは1≦i≦mの自然数)行、j(jは1≦j≦nの自然数)列の画素回路P1(i,j)は、i行の走査線20の走査信号Yiがアクティブになると、第1データ線10aを介して供給される第1電位Xjaおよび第2データ線10bを介して供給される第2電位Xjbを取り込む。
図2にi行j列の画素回路P1(i,j)の回路図を示す。なお、他の画素回路P1も同様に構成されている。この図に示すように画素回路P1(i,j)は、導電型がnチャネルのトランジスタ11および12、第1保持容量Ca、第2保持容量Cb、第3保持容量Cc、並びに電気光学素子13を備える。
電気光学素子13は、第1電極1aと第2電極1bの間に電気光学物質を挟持して構成される。電気光学物質は、印加電圧に応じて光学特性が変化するものであればいかなるものであってもよいが、この例では、液晶LCを用いる。
電気光学素子13の第1電極1aは第1ノードZaに接続される一方、その第2電極1bが第2ノードZbに接続される。また、第1ノードZaと電位線30との間には第1保持容量Caが設けられ、第2ノードZbと電位線30との間には第2保持容量Cbが設けられる。さらに、電気光学素子13と並列に第3保持容量Ccが設けられる。ここで、第1乃至第3保持容量Ca、Cb、およびCcの一部または全部は、容量素子として形成してもよいし、あるいは、第1電極1aと第2電極1bとの間に付随する寄生容量や第1ノードZaまたは第2ノードZbと電位線30との間に発生する寄生容量であってもよい。
また、トランジスタ11は第1ノードZaと第1データ線10aとの間に設けられており、トランジスタ12は第2ノードZbと第2データ線10bとの間に設けられている。さらに、トランジスタ11および12のゲートは走査線20と接続される。走査信号Yiがハイレベル(アクティブ)になると、トランジスタ11および12は共にオン状態となる。すると、第1電位Xjaが電気光学素子13の第1電極1aに印加されると共に第1保持容量Caによって保持される。また、第2電位Xjbが電気光学素子13の第2電極1bに印加されると共に第2保持容量Cbによって保持される。これによって、電気光学物質たる液晶に電圧が印加され、透過率が制御される。
図3は、電気光学装置の一例としてFFS(Fringe Field Switching)モードの液晶装置の構造の一部分を拡大して示す模式図である。(a)は、液晶装置の一部の構造を示す模式平面図である。(b)は、(a)に示す液晶装置の一部を示す模式断面図である。以下、FFSモードの液晶装置の構造を、図3を参照しながら説明する。
図3(a)に示すように、液晶装置の画素回路P1には、走査線20と第1データ線10a及び第2データ線10bとが交差するように配置されている。走査線20と第1データ線10aとの交差に対応する位置には、トランジスタ11が形成されている。一方、走査線20と第2データ線10bとの交差に対応する位置には、トランジスタ12が形成されている。トランジスタ11には、スリットが設けられていない第1電極1aが電気的に接続されている。ここで、第1電極1aは、略長方形となっている。また、トランジスタ12には、スリット状の第2電極1bが電気的に接続されている。以下、第2電極1bと接続されているトランジスタ12の構造を主体に、図3(b)を参照しながら説明する。
図3(b)に示すように、ガラス基板21上には、下地絶縁膜22が形成され、その上には、半導体層23aが積層されている。半導体層23aは、例えば、ポリシリコン層から構成することができ、走査線20からの電界によりチャネルが形成されるチャネル領域24と、これを挟むソース領域25及びドレイン領域26とを有して構成される。また、リーク電流をさらに低減させるために、半導体層23aは、ソース領域25及びドレイン領域26の一部に低濃度領域を設けたLDD(Lightly Doped Drain)構造とすることが好ましい。
半導体層23aの上層には、酸化シリコン等からなるゲート絶縁膜27を挟んで、チタン、クロム、タングステン、タンタル、モリブデン等の高融点金属又はこれらを含む合金等からなる走査線20が積層されている。走査線20は、ゲート電極として機能する。走査線20は、U字状に形成された半導体層23aと2箇所で対向するように配置されている。従って、トランジスタ12は、ダブルゲート構造を有している。トランジスタ12は、半導体層23a、ゲート絶縁膜27、走査線20を含んで構成される。
走査線20の上層には、酸化シリコン等からなる層間絶縁膜28を挟んで第2データ線10bが積層されている。第2データ線10bは、アルミニウム、クロム、タングステン等の金属又はこれらを含む合金等から構成されている。第2データ線10bは、図3(a)に示すように、走査線20と直交するように配置され、半導体層23aの一端側と電気的に接続されている。詳述すると、第2データ線10bは、ゲート絶縁膜27及び層間絶縁膜28を貫通して設けられたコンタクトホール29aを介して、半導体層23aのソース領域25と電気的に接続されている。
第2データ線10bと同一層には、第2データ線10bと同一の材料からなる中継電極31が形成されている。中継電極31は、ゲート絶縁膜27及び層間絶縁膜28を貫通して設けられたコンタクトホール29bを介して、半導体層23aのドレイン領域26と電気的に接続されている。
第2データ線10b及び中継電極31の上層には、酸化シリコン等からなる層間絶縁膜32を挟んで透光性を有するITO(Indium Tin Oxide)からなる第1電極1aが積層されている。第1電極1aは、画素回路P1ごとに独立して設けられている。第1電極1aは、コンタクトホールを介して、図示しないトランジスタ11のドレイン領域に電気的に接続されている。なお、トランジスタ11は、上記したトランジスタ12と同様の構成になっている。
第1電極1aの上層には、酸化シリコン等からなる層間絶縁膜33を挟んでITOからなる透光性を有する第2電極1bが形成されている。第2電極1bには、第1電極1aに重なる部分において、多数のスリットが形成されている。各スリットは、互いに平行であり、一定の間隔をおいて配置されている。第2電極1bは、画素回路P1ごとに独立して設けられている。第2電極1bは、層間絶縁膜32,33を貫通して設けられたコンタクトホール29cを介して中継電極31に接続されている。対向配置された第1電極1a及び第2電極1bと、その間に配置された層間絶縁膜33とによって、第3保持容量Ccが構成される。
なお、第2電極1bの各スリットは、互いに平行であり、一定の間隔をおいて配置されているが、この形状に限られず、第1電極1aと第2電極1bとの間の斜め方向の電界により、液晶LC内の液晶分子が制御されるように形成されていればよい。例えば、第2電極1bの各スリットは、図3のように第1データ線10aもしくは第2データ線10bの延在方向に沿って設けられていてもよいし、走査線20の延在方向に沿って設けられていてもよい。また、第2電極1bの各スリットは、走査線20の延在方向に対し、所定の角度を持つように設けられていてもよいし、走査線20の延在方向に対し、第1の角度を持つように設けられた第1スリットと、第2の角度を持つように設けられた第2スリットとが有していてもよい。
第2電極1b上には、図示しないポリイミドからなる配向膜が積層されている。配向膜は、図示しない液晶に接する部材であり、配向膜をラビングすることで、駆動無印加時(すなわち電界の非印加時)に、液晶をラビング方向に沿って配向させることができる。
また、走査線20と同一層には、走査線20と平行して定電位線35が配置されている。定電位線35の電位は、例えば、接地電位GNDに保たれている。半導体層23aの他端(ドレイン領域26側)は、ゲート絶縁膜27を挟んで定電位線35と重なる領域まで延在して形成されている。ここで、定電位線35と半導体層23aとによって挟まれたゲート絶縁膜27は、第2保持容量Cbの役割りを果たす。
同様にトランジスタ11の半導体層23bにおける他端(ドレイン領域側)は、ゲート絶縁膜27を挟んで定電位線35と重なる領域まで延在して形成されている。そして、定電位線35と半導体層23bとによって挟まれたゲート絶縁膜27は、第1保持容量Caの役割りを果たす。
また、第1データ線10aは、図3(b)に図示しないが、上記した第2データ線10bと同一層に形成されている。第1データ線10aは、ゲート絶縁膜27及び層間絶縁膜28を貫通して設けられたコンタクトホール(図示せず)を介して、半導体層23bのソース領域(図示せず)と電気的に接続されている。
上記した半導体層23a,23b及び定電位線35を用いて保持容量Ca,Cbを作ることにより、半導体層23a,23bや走査線20を形成するのに合わせて同時に形成することが可能となり、製造工程を増やすことなく作ることができる。また、対向配置された第1電極1a及び第2電極1bと、その間に配置された層間絶縁膜33とによって、第3保持容量Ccが構成されるため、別途保持容量を形成する必要がなく、第2電極1bと同等の面積の保持容量を形成できる。この第3保持容量Ccにより、第1電極1aと第2電極1bとの間の電位差を保持することができる。
このような構成において、第1電極1aと第2電極1bとの間に駆動電圧を印加すると、これらの電極の形状に応じた電界が生じる。より詳しくは、第2電極1bの上面から出て第2電極1bのスリットを通り第1電極1aの上面に至る電気力線を有する電界が発生する。このとき、第2電極1bの上方(すなわち液晶が配置されている領域)における電界は、ガラス基板21に平行な成分を有する横電界となる。液晶分子は、この横電界によって駆動され、ガラス基板21に平行な面内で配向方向を変える。FFSモードの液晶装置によれば、上記のように液晶分子が常にガラス基板21に対して平行な状態で駆動されることに起因して、広い視野角が得られる。
図4にデータ線駆動回路200の構成を示す。データ線駆動回路200は、n列の画素回路P1に対応したn個の処理ユニットU1〜Un、インバータINV、基準電位発生回路210、および画像データ分配回路220を備える。このうち、画像データ分配回路220は、n段のシフトレジスタとラッチ回路を備える。シフトレジスタはX転送開始パルスDXをXクロック信号XCKに従って順次転送してn個のサンプリングパルスを順次生成する。ラッチ回路は、サンプリングパルスを用いて出力画像データDoutをサンプリングしたデータをラッチする。さらに、ラッチ回路は、ラッチして得たデータを画像データD1〜Dnとして各処理ユニットU1〜Unに出力する。画像データD1〜Dnはk(kは2以上の自然数)個の階調を指定する。また、基準電位発生回路210は、接地電位GNDとk個の階調に対応した基準電位V1〜Vkを生成する。各基準電位V1〜Vkはガンマ補正を考慮して設定されている。また、第1フレーム信号Sf1は第1フレーム期間F1においてハイレベルなり、第2フレーム期間F2においてローレベルとなる。インバータINVは第1フレーム信号Sf1を反転して第2フレーム信号Sf2を生成する。第2フレーム信号Sf2は第2フレーム期間F2においてハイレベルとなる一方、第1フレーム期間F1においてローレベルとなる。
図5に処理ユニットUjの構成を示す。なお、他の処理ユニットも同様に構成されている。処理ユニットUjはDA変換回路250とスイッチSa1、Sa2、Sb1およびSb2を備える。DA変換回路250は、k入力1出力のデマルチプレクサによって構成されており、画像データDjの示す階調に応じて基準電位V1〜Vkの中から一つを選択して出力する。これによって、画像データDjをデジタル信号からアナログ信号に変換することができる。
スイッチSa1は第1フレーム期間F1でオン状態となり、DA変換回路250から出力されるデータ電位Vdataを第1電位Xjaとして第1データ線10aに供給する。また、スイッチSa2は第2フレーム期間F2でオン状態となり、接地電位GNDを第1電位Xjaとして第1データ線10aに供給する。一方、スイッチSb1は第1フレーム期間F1でオン状態となり、接地電位GNDを第2電位Xjbとして第2データ線10bに供給する。また、スイッチSb2は第2フレーム期間F2でオン状態となり、データ電位Vdataを第2電位Xjbとして第2データ線10bに供給する。この結果、第1フレーム期間F1において、第1電位Xjaはデータ電位Vdata、第2電位Xjbは接地電位GNDとなる。第2フレーム期間F2において、第1電位Xjaは接地電位GND、第2電位Xjbはデータ電位Vdataとなる。データ電位Vdataは表示すべき階調に応じた電位である。
ところで、液晶LCの透過率と印加電圧との関係は、液晶LCの材料によって区々である。さらに、画像データDjの示す階調値と人間の視感度特性を調整する必要もある。そこで、これらの点を考慮して液晶LCに印加する電圧を調整するガンマ補正を施す必要がある。本実施形態では、基準電位V1〜Vkを調整することによってガンマ補正を施している。より具体的には、基準電位発生回路210に抵抗ラダーを設け、抵抗ラダーを構成する抵抗値を調整すればよい。あるいは、基準電位発生回路210に不揮発性のメモリを設け、当該メモリに基準電位V1〜Vkを指定する指定データを記憶し、指定データをメモリから読み出し、これをDA変換して基準電位V1〜Vkを生成してもよい。
仮に、共通電位VCOMを中心として正極性の電位と負極性の電位を発生させる場合には、プッシュダウン現象の影響を受けて、液晶LCの印加電圧がシフトするため、正極性用の基準電位の他に負極性用の基準電位を別途生成する必要がある。これに対して、本実施形態では、第1電極1aと第2電極1bの一方に接地電位GND(固定電位)を供給し、他方に表示すべき階調に応じたデータ電位Vdataを供給し、これを入れ替えることによって液晶LCに交流電圧を印加する。このため、プッシュダウン現象によって液晶LCの印加電圧が減少しても極性によって印加電圧の大きさを一定にすることができる。この結果、印加電圧の極性に応じてガンマ補正を切り替える必要がなくなるので、基準電位発生回路210を簡易に構成することができる。すなわち、本実施形態では、第1フレーム期間F1と第2フレーム期間F2とで同じガンマ補正を施して、データ電位Vdataを同一の処理で生成する。
図6に電気光学装置1の動作を説明するためのタイミングチャートを示す。この図に示すように、第1フレーム期間F1(第1期間)の第i番目の水平走査期間Hiにおいて、走査信号Yiがアクティブになる。すると、画素回路P1(i,j)のトランジスタ11および12がオン状態となり、第1電極1aに第1電位Xjaが印加され、第2電極1bに第2電位Xjbが印加される。このとき、第1電位Xjaは表示すべき階調に応じたデータ電位Vdataとなり、第2電位Xjbは接地電位GND(固定電位)となる。そして、第1保持容量Caによって階調に応じた電位が保持され、第2保持容量Cbに接地電位GNDが保持される。この結果、第1フレーム期間F1では、第1電極1aの電位が第2電極1bの接地電位GNDを基準として高電位となる。
第2フレーム期間F2(第2期間)の第i番目の水平走査期間Hiでも画素回路P1(i,j)のトランジスタ11および12がオン状態となり、第1電極1aに第1電位Xjaが印加され、第2電極1bに第2電位Xjbが印加される。但し、第2フレーム期間F2における第1電位Xjaおよび第2電位Xjbの関係は、第1フレーム期間F1と逆転している。即ち、第2フレーム期間F2では、第1電位Xjaが接地電位GNDとなり第2電位Xjbがデータ電位Vdataとなる。したがって、第2フレーム期間F2では、第2電極1bの電位が第1電極1aの接地電位GNDを基準として高電位となる。
このように第1フレーム期間F1と第2フレーム期間F2とで電気光学素子13に印加される電圧の向きを反転させることによって、交流電圧を液晶LCに印加することができる。交流駆動の方式としては、以下に述べる各種の方式がある。なお、以下の説明では、液晶LCに印加される電圧の極性を、第1電極1aの電位が第2電極1bの電位よりも高電位となる場合を正極性と称し、第1電極1aの電位が第2電極1bの電位よりも低電位となる場合を負極性と称する。
V反転方式は、あるフレーム(垂直走査)期間中は全ての第1電極1aに高電位を供給すると共に第2電極1bに接地電位GNDを供給し、次のフレーム期間中は全ての第1電極1aに接地電位GNDを供給すると共に第1電極1aに高電位を供給する反転方式である。V反転方式では、全ての画素回路P1において液晶LCに印加する電圧の極性が共通し、隣接するフレーム間で印加電圧の極性が反転する。
S反転方式は、あるフレーム期間においてデータ線毎に(列毎に)第1電極1aに高電位と接地電位GNDとを交互に供給して、列毎に液晶LCに印加する電圧の極性を反転させる。そして、次のフレーム期間では前のフレーム期間で高電位を供給した第1電極1aには接地電位GNDを供給し、接地電位GNDを供給した第1電極1aには高電位を供給する。このようにS反転方式では、列毎に液晶LCに印加する電圧の極性を反転し、隣接するフレーム間で液晶LCに印加する電圧の極性を反転する。
H反転方式は、あるフレーム期間中に走査線毎に(行毎に)第1電極1aに高電位と接地電位GNDとを交互に供給して、列毎に液晶LCに印加する電圧の極性を反転させる。そして、次のフレーム期間では前のフレーム期間で高電位を供給した第1電極1aには接地電位GNDを供給し、接地電位GNDを供給した第1電極1aには高電位を供給する。このようにH反転方式では、行毎に液晶LCに印加する電圧の極性を反転し、隣接するフレーム間で液晶LCに印加する電圧の極性を反転する。
ドット反転方式は、S反転方式とH反転方式とを組み合わせたものである。ドット反転方式は、あるフレーム期間中において走査線およびデータ線毎に(すなわち画素単位毎に)第1電極1aに高電位と接地電位GNDとを交互に供給して、行および列毎に液晶LCに印加する電圧の極性を反転させる。そして、次のフレーム期間では前のフレーム期間で高電位を供給した第1電極1aには接地電位GNDを供給し、接地電位GNDを供給した第1電極1aには高電位を供給する。このようにドット反転方式は、行および列毎に液晶LCに印加する電圧の極性を反転し、隣接するフレーム間で液晶LCに印加する電圧の極性を反転する。
本実施形態の電気光学装置1は、上述した各種の方式のいずれを採用することもできるが、この例では、S反転方式を採用する。図6に示すように、第1フレーム期間F1のi番目の水平走査期間Hiにおいて、画素回路P1(i,j)では、第1電極1aに第1電位Xjaとしてデータ電位Vdataが供給される一方、第2電極1bに第2電位Xjbとして接地電位GNDが供給される。したがって、第1フレーム期間F1において画素回路P1(i,j)の液晶LCに印加される電圧の極性は正極性となる。次に、第1フレーム期間F1のi+1番目の水平走査期間Hi+1において、画素回路P1(i+1,j)では、第2電極1bに第2電位Xjbとしてデータ電位Vdataが供給される一方、第1電極1aに第1電位Xjaとして接地電位GNDが供給される。したがって、第1フレーム期間F1において画素回路P1(i+1,j)の液晶LCに印加される電圧の極性は負極性となる。
また、第2フレーム期間F2のi番目の水平走査期間Hiにおいて、画素回路P1(i,j)では、第2電極1bに第2電位Xjbとしてデータ電位Vdataが供給される一方、第1電極1aに第1電位Xjaとして接地電位GNDが供給される。したがって、第2フレーム期間F2において画素回路P1(i,j)の液晶LCに印加される電圧の極性は負極性となる。次に、第2フレーム期間F2のi+1番目の水平走査期間Hi+1において、画素回路P1(i+1,j)では、第1電極1aに第1電位Xjaとしてデータ電位Vdataが供給される一方、第2電極1bに第2電位Xjbとして接地電位GNDが供給される。したがって、第2フレーム期間F2において画素回路P1(i+1,j)の液晶LCに印加される電圧の極性は正極性となる。
この結果、図7に示すように第1フレーム期間F1および第2フレーム期間F2において、画素回路P1(i,j)の液晶LCと画素回路P1(i+1,j)の液晶LCに印加される電圧の極性は反転し、且つ、フレーム間で画素回路P1(i,j)の液晶LCおよび画素回路P1(i+1,j)の液晶LCに印加される電圧の極性が反転する。
ところで、走査信号Yiがアクティブから非アクティブに切り替わるタイミングでは、液晶LCの印加電圧がシフトするプッシュダウン現象が発生する。この点について、図8を参照して説明する。図8に示すようにプッシュダウン現象によって黒レベルではΔVa、白レベルではΔVbの電圧降下が発生する。しかしながら、本実施形態では、接地電位GNDを中心とした極性反転ではないので、第1フレーム期間F1と第2フレーム期間F2とで同様の電圧降下が発生する。したがって、ガンマ補正を切り替える必要がなく、さらに、固定電位としての接地電位GNDを極性反転に応じて調整する必要もない。この結果、電気光学装置1の構成を簡略化することができ、さらに固定電位の調整工程を省略することができる。
<2.第2実施形態>
次に、第2実施形態に係る電気光学装置は、画像表示領域Aの詳細な構成、走査線駆動回路およびデータ線駆動回路の詳細な構成を除いて、図1に示す第1実施形態の電気光学装置と同様に構成されている。
図9に第2実施形態に係る電気光学装置における画像表示領域Aの構成を示す。この図に示すように、画像表示領域Aには、m行n列の画素回路P2が形成されている。この例では、第1走査線20aと第2走査線20bとの組が各行に配列され、n+1本のデータ線10abが列方向に配列されている。m本の第1走査線20aには第1走査信号Y1a〜Ymaが供給される一方、m本の第2走査線20bには第2走査信号Y1b〜Ymbが供給される。
図10にi行j列目の画素回路P2(i,j)とi行j+1列目の画素回路P2(i,j+1)の回路図を示す。なお、他の画素回路P2も同様に構成されている。また、以下の説明では、左端のデータ線10abを「101」、中央のデータ線10abを「102」、右端のデータ線10abを「103」と称する。
画素回路P2(i,j)において、第1電極1aとデータ線101との間にはトランジスタ15が設けられており、そのゲートは第1走査線20aに接続される。また、第2電極1bとデータ線102との間にはトランジスタ16が設けられており、そのゲートは第2走査線20bに接続される。さらに、第1電極1aと電位線30との間にはトランジスタ17が設けられており、そのゲートは第2走査線20bに接続される。また、第2電極1bと電位線30との間にはトランジスタ18が設けられており、そのゲートは第1走査線20aに接続される。
第1電極1aは第1ノードZaに接続され、第2電極1bは第2ノードに接続される。また、第1ノードZaと電位線30との間には第1保持容量Caが設けられており、第2ノードZbと電位線30との間には第2保持容量Cbが設けられており、第1ノードZaと第2ノードZbの間には第3保持容量Ccが設けられている。
以上の構成において、トランジスタ15および18は同時にオン状態となり、トランジスタ16および17は同時にオン状態となる。画素回路P2(i,j)において、トランジスタ15および18がオン状態になると、第1電極1aにはデータ線101を介してデータ電位Xiが供給される一方、第2電極1bには接地電位GNDが供給される。また、トランジスタ15および18がオン状態になると、第1電極1aには接地電位GNDが供給される一方、第2電極1bにはデータ線102を介してデータ電位Xi+1が供給される。
図11および図12は、第2実施形態の電気光学装置の動作を説明するためのタイミングチャートである。図11に示すように、第1フレーム期間F1において、走査信号はY1a→Y2b→Y3a→Y4b…Yia→Yi+1b→…→Ymaの順にハイレベルとなり、第2フレーム期間F2において、走査信号はY1b→Y2a→Y3b→Y4a…Yib→Yi+1a→…→Ymbの順にハイレベルとなる。第2フレーム期間F2では、各行において、第1走査線20aと第2走査線20bの組のうち第1フレーム期間F1で選択した走査線以外の走査線が選択される。すなわち、本実施形態の走査線駆動回路100は、第1フレーム期間F1において、m組の走査線を順次選択し、1組の走査線を選択する際に第1走査信号Y1a〜Ymaと第2走査信号Y1b〜Ymbとのうち一方を有効とし他方を無効とし、第2フレーム期間F2において、m組の走査線を順次選択し、1組の走査線を選択する際に第1走査信号Y1a〜Ymaと第2走査信号Y1b〜Ymbとのうち第1フレーム期間F1で有効とした信号を無効とし、無効とした信号を有効とする。
また、図12に示す例では、第1フレーム期間F1のi番目の水平走査期間Hiにおいて、第1走査信号Yiaがハイレベルとなり、第2走査信号Yibはローレベルを維持する。このとき、図13に示すようにトランジスタ15および18がオン状態となり、トランジスタ16および17がオフ状態となる。したがって、画素回路P2(i,j)においては、データ線101を介して供給されるデータ電位Xjが第1電極1aに印加される一方、第2電極1bが電位線30に接続される。また、画素回路P2(i,j+1)においては、データ線102を介して供給されるデータ電位Xj+1が第1電極1aに印加される一方、第2電極1bが電位線30に接続される。
次に、第2フレーム期間F2のi番目の水平走査期間Hiにおいて、第2走査信号Yibがハイレベルとなり、第1走査信号Yiaはローレベルを維持する。このとき、図14に示すようにトランジスタ16および17がオン状態となり、トランジスタ15および18がオフ状態となる。したがって、画素回路P2(i,j)においては、データ線102を介して供給されるデータ電位Xj+1が第2電極1bに印加される一方、第1電極1aが電位線30に接続される。また、画素回路P2(i,j+1)においては、データ線103介して供給されるデータ電位Xj+1が第2電極1bに印加される一方、第1電極1aが電位線30に接続される。
すなわち、この例のデータ線駆動回路200は、第1フレーム期間F1において、奇数番目のデータ線101、103に表示すべき階調に応じたデータ電位Vdataを供給すると共に偶数番目のデータ線102に接地電位GNDを供給し、第2フレーム期間F2において、奇数番目のデータ線101、103に接地電位GNDを供給すると共に偶数番目のデータ線102にデータ電位Vdataを供給する。このように、データ線102は、画素回路P2(i,j)および画素回路P2(i,j+1)で兼用されるので、データ線10abの本数を約1/2に削減できる。
<3.第3実施形態>
次に、第3実施形態に係る電気光学装置は、画像表示領域Aの詳細な構成、走査線駆動回路およびデータ線駆動回路の詳細な構成を除いて、図1に示す第1実施形態の電気光学装置と同様に構成されている。
図15に第3実施形態に係る電気光学装置における画像表示領域Aの構成を示す。この図に示すように、画像表示領域Aには、m行n列の画素回路P3が形成されている。この例では、第1走査線20nと第2走査線20pとの組が各行に配列され、n本の第1データ線10aとn本の第2データ線10bが列方向に配列されている。m本の第1走査線20nには第1走査信号Y1n〜Ymnが供給される一方、m本の第2走査線20pには第2走査信号Y1p〜Ympが供給される。さらに、n本の第1データ線10aには第1電位X1a〜Xnaが供給され、n本の第2データ線10bには第2電位X1b〜Xnbが供給される。
図16にi行j列目の画素回路P3(i,j)の回路図を示す。なお、他の画素回路P3も同様に構成されている。画素回路P3(i,j)は、nチャネル型のトランジスタTrn、Pチャネル型のトランジスタTrp、保持容量Cc、および電気光学素子13を備える。トランジスタTrnのゲートは第1走査線20nと接続され、トランジスタTrpのゲートは第2走査線20pと接続される。また、トランジスタTrnは第1データ線10aと第1ノードZaとの間に設けられており、トランジスタTrpは第2データ線10bと第2ノードZbとの間に設けられている。
図17は、第3実施形態の電気光学装置の動作を説明するためのタイミングチャートである。図17に示すように、第1走査信号Y1n〜Ymnは順次アクティブ(ハイレベル)となる。一方、第2走査信号Y1p〜Ympは第1走査信号Y1n〜Ymnを反転したものである。したがって、各行が順次選択され、選択された行の各画素回路P3において、第1電位X1a〜Xnaと第2電位X1b〜Xnbとが書き込まれる。
第1フレーム期間F1のi番目の水平走査期間Hiにおいて、第1走査信号Yiaがローレベルからハイレベルに遷移し、第2走査信号Yibがハイレベルからローレベルに遷移すると、画素回路P3(i,j)において、トランジスタTrnとトランジスタTrpがオン状態になる。このとき、第1電極1aには第1電位Xjaが供給され、第2電極1bには第2電位Xjbが供給され、液晶LCに電圧が印加されると共に、保持容量Ccによって印加電圧が保持される。この例では、第1電位Xjaと第2電位Xjbは、振幅中心を基準として互いに極性が相違し、且つ、1水平走査期間毎、および1フレーム期間毎に極性が反転する。この結果、画素回路P3(i,j)では、第1フレーム期間F1において第1電極1aの電位が第2電極1bの電位と比較して高く、第2フレーム期間F2において第1電極1aの電位が第2電極1bの電位と比較して低い。これにより、液晶LCの印加電圧の極性を反転することができる。なお、この例では、交流駆動の方式としてドット反転を採用したが、V反転方式、S反転方式、H反転方式を採用することもできる。また、第3実施形態の画素回路P3によれば、第1電位Xjaと第2電位Xjbとの電位差によって液晶LCに電圧を印加するので、第1電位Xjaおよび第2電位Xjbの振幅を小さくすることができる。この結果、データ線駆動回路200および走査線駆動回路100を低電圧化することが可能となる。
<4.電子機器>
次に、上述した実施形態に係る電気光学装置1を適用した電子機器について説明する。図18に、電気光学装置1を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ2000は、表示ユニットとしての電気光学装置1と本体部2010を備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。
図19に、電気光学装置1を適用した携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002、並びに表示ユニットとしての電気光学装置1を備える。スクロールボタン3002を操作することによって、電気光学装置1に表示される画面がスクロールされる。
図20に、電気光学装置1を適用した情報携帯端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001および電源スイッチ4002、並びに表示ユニットとしての電気光学装置1を備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置1に表示される。
なお、電気光学装置1が適用される電子機器としては、図18〜図20に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置1が適用可能である。
なお、実施形態は上記に限定されず、以下のような形態で実施することもできる。
(変形例1)
上記した電気光学装置1の適用例として、FFSモードの液晶装置に限定されず、例えば、IPS(In Plane Switching)モードの液晶装置に適用するようにしてもよい。図21は、IPSモードの液晶装置の一部分を拡大して示す模式図である。(a)は、液晶装置の構造の一部を示す模式平面図である。(b)は、(a)に示す液晶装置の一部を示す模式断面図である。以下、IPSモードの液晶装置の構造を、FFSモードの液晶装置と異なる部分を主体に、図21を参照しながら説明する。
画素回路P1には、走査線20と第1データ線10a及び第2データ線10bとが交差するように配置されている。走査線20と第1データ線10aとの交差に対応する位置には、トランジスタ11が形成されている。一方、走査線20と第2データ線10bとの交差に対応する位置には、トランジスタ12が形成されている。トランジスタ11には、第1電極1aが電気的に接続されている。また、トランジスタ12には、第2電極1bが電気的に接続されている。以下、第1電極1aと接続されているトランジスタ11の構造を主体に、図21(b)を参照しながら説明する。
第1データ線10a及び中継電極31の上層には、層間絶縁膜32を挟んで定電位線35が積層されている。また、定電位線35の上層には、層間絶縁膜33を挟んで、透光性を有するITO(Indium Tin Oxide)からなる第1電極1a及び第2電極1bが積層されている。第1電極1a及び第2電極1bは、共に櫛歯状の電極であり、互いの櫛歯が平行に互い違いに入り込むようにして配置されている。
第1電極1aは、層間絶縁膜32,33を貫通して設けられたコンタクトホール29c、中継電極31及びコンタクトホール29bを介して、トランジスタのドレイン領域26と電気的に接続されている。また、第2電極1bは、コンタクトホールを介して、図示しないトランジスタ12のドレイン領域と電気的に接続されている。
第1電極1aと定電位線35とによって挟まれた層間絶縁膜33は、第1保持容量Caの役割りを果たす。また、第2電極1bと定電位線35とによって挟まれた層間絶縁膜33は、第2保持容量Cbの役割りを果たす。なお、第1保持容量Ca及び第2保持容量Cbは、FFSモードの液晶装置で説明した、定電位線35と半導体層23a,23bとによって構成するようにしてもよい。
トランジスタ11のドレイン電極とトランジスタ12のドレイン電極は、図21(a)中の領域36まで延設されている。より詳しくは、トランジスタ11のドレイン電極とトランジスタ12のドレイン電極は、領域36において異なる層に延設され、かつガラス基板21の法線方向から見て互いに重なるように配置されている。領域36において対向配置されたトランジスタ11のドレイン電極とトランジスタ12のドレイン電極とによって、第3保持容量Ccが構成される。
このような構成において、第1電極1aと第2電極1bとの間に駆動電圧を印加すると、これらの電極の形状に応じた電界が生じる。より詳しくは、第1電極1aの表面から出て第2電極1bの表面に至る電気力線を有する電界が発生する。このとき、第1電極1a及び第2電極1bの上方(すなわち液晶が配置されている領域)における電界は、ガラス基板21に平行な成分を有する横電界となる。液晶分子は、この横電界によって駆動され、ガラス基板21に平行な面内で配向方向を変える。IPSモードの液晶装置によれば、上記のように液晶分子が常にガラス基板21に対して平行な状態で駆動されることに起因して、広い視野角が得られる。
第1実施形態に係る電気光学装置の全体構成を示すブロック図である。 同装置の画素回路の構成例を示す回路図である。 同装置の一例として液晶装置の構造を示す模式図であり、(a)は模式平面図、(b)は模式断面図である。 同装置のデータ線駆動回路の構成を示すブロック図である。 同回路に用いる処理ユニットの詳細な構成を示すブロック図である。 同装置の画像表示領域の構成例を示す回路図である。 第1フレーム期間および第2フレーム期間における印加電圧の極性を説明するための概念図である。 同装置におけるプッシュダウン現象を説明するための説明図である。 本発明の第2実施形態に係る電気光学装置における画像表示領域の構成を示すブロック図である。 同装置に用いる画素回路の回路図である。 同装置の動作を説明するためのタイミングチャートである。 同装置の動作を説明するためのタイミングチャートである。 同装置の画素回路における信号の流れを説明するための説明図である。 同装置の画素回路における信号の流れを説明するための説明図である。 本発明の第3実施形態に係る電気光学装置における画像表示領域の構成を示すブロック図である。 同装置に用いる画素回路の回路図である。 同装置の動作を説明するためのタイミングチャートである。 電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。 電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。 電気光学装置を適用した電子機器の一例たる携帯情報端末の構成を示す斜視図である。 液晶装置の変形例を示す模式図であり、(a)は平面図、(b)は断面図である。 従来の画素回路の構成を示す回路図である。 プッシュダウン現象を説明するための説明図である。
符号の説明
1…電気光学装置、10a…第1データ線、10b…第2データ線、10ab…データ線、20…走査線、P1,P2,P3…画素回路、11,12,15〜18…トランジスタ、1a…第1電極、1b…第2電極、13…電気光学素子、LC…液晶、100…走査線駆動回路、200…データ線駆動回路、F1…第1フレーム期間、F2…第2フレーム期間、GND…接地電位、21…ガラス基板、22…下地絶縁膜、23a,23b…半導体層、24…チャネル領域、25…ソース領域、26…ドレイン領域、27…ゲート絶縁膜、28…層間絶縁膜、29a,29b…コンタクトホール、31…中継電極、32…層間絶縁膜、33…層間絶縁膜。

Claims (9)

  1. 第1電極、第2電極、並びに、前記第1電極および前記第2電極の間に設けられ印加電圧に応じて光学特性が変化する電気光学物質を有する電気光学素子を駆動する電気光学素子の駆動方法であって、
    第1期間において、前記第1電極に固定電位を印加すると共に前記第2電極に表示すべき階調に応じたデータ電位を印加し、
    第2期間において、前記第2電極に前記データ電位を印加すると共に前記第1電極に前記固定電位を印加し、
    前記第1期間の駆動と前記第2期間の駆動とを交互に繰り返す、
    ことを特徴とする電気光学素子の駆動方法。
  2. 表示すべき階調を示す入力画像信号を、前記電気光学物質の光学特性に応じて人の視感度特性に合うように補正して前記データ電位を生成するガンマ補正を施し、
    当該ガンマ補正において、前記第1期間の前記データ電位と前記第2期間のデータ電位とを同一の処理で生成する、
    ことを特徴とする請求項1に記載の電気光学素子の駆動方法。
  3. 第1電極、第2電極、並びに、前記第1電極および前記第2電極の間に設けられ印加電圧に応じて光学特性が変化する電気光学物質を有する電気光学素子と、
    第1期間において固定電位が供給され第2期間において表示すべき階調に応じたデータ電位が供給される第1データ線と前記第1電極との間に設けられ、オン・オフが制御される第1スッチング素子と、
    前記第1期間において前記データ電位が供給され前記第2期間において前記固定電位が供給される第2データ線と前記第2電極との間に設けられ、前記第1スイッチング素子がオン状態のときオン状態となり、前記第1スイッチング素子がオフ状態のときオフ状態となるように制御される第2スッチング素子と、
    を備えることを特徴とする画素回路。
  4. 前記第1スイッチング素子と前記第2スイッチング素子とは同一の導電型のトランジスタで構成され、同一の制御信号によってオン・オフが制御されることを特徴とする請求項3に記載の画素回路。
  5. 第1電極、第2電極、並びに、前記第1電極および前記第2電極の間に設けられ印加電圧に応じて光学特性が変化する電気光学物質を有する電気光学素子と、
    表示すべき階調に応じたデータ電位が供給される第1データ線と前記第1電極との間に設けられ、第1期間においてオン状態となり第2期間においてオフ状態となる第1スイッチング素子と、
    前記データ電位が供給される第2データ線と前記第2電極との間に設けられ、前記第1期間においてオフ状態となり前記第2期間においてオン状態となる第2スイッチング素子と、
    固定電位が供給される電位線と前記第1電極との間に設けられ、前記第1期間においてオフ状態となり前記第2期間においてオン状態となる第3スイッチング素子と、
    前記電位線と前記第2電極との間に設けられ、前記第1期間においてオン状態となり前記第2期間においてオフ状態となる第4スイッチング素子と、
    を備えることを特徴とする画素回路。
  6. 前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、および前記第4スイッチング素子は同一の導電型のトランジスタで構成されることを特徴とする請求項5に記載の画素回路。
  7. 複数の走査線と、
    複数のデータ線と、
    前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素回路と、
    複数のデータ線の各々は、第1データ線と第2データ線との組からなり、第1期間において、前記複数のデータ線の各々において、前記第1データ線と前記第2データ線との組のうち、一方に表示すべき階調に応じたデータ電位を供給すると共に他方に固定電位を供給し、第2期間において、前記データ電位と前記固定電位とを入れ替えて前記第1データ線と前記第2データ線とに電位を供給するデータ線駆動手段とを備え、
    前記複数の画素回路の各々は、
    第1電極、第2電極、並びに、前記第1電極および前記第2電極の間に設けられ印加電圧に応じて光学特性が変化する電気光学物質を有する電気光学素子と、
    前記第1データ線と前記第1電極との間に設けられ、前記走査線を介して供給される走査信号に従って前記第1期間においてオン状態となり前記第2期間にオフ状態となる第1スッチング素子と、
    前記第2データ線と前記第2電極との間に設けられ、前記走査線を介して供給される走査信号に従って前記第1期間においてオン状態となり前記第2期間にオフ状態となる第2スッチング素子とを備える、
    ことを特徴とする電気光学装置。
  8. m(mは、2以上の自然数)組の走査線と、
    n+1(nは、2以上の自然数)本のデータ線と、
    前記データ線と前記走査線との交差に対応して設けられたm×n個の画素回路と、
    第1期間において、奇数番目のデータ線に表示すべき階調に応じたデータ電位を供給すると共に偶数番目のデータ線に固定電位を供給し、第2期間において、前記奇数番目のデータ線に前記固定電位を供給すると共に前記偶数番目のデータ線に前記データ電位を供給するデータ線駆動手段と、
    1組の走査線は第1走査線と第2走査線とからなり、前記第1走査線に第1走査信号を供給し、前記第2走査線に第2走査信号を供給し、前記第1期間において、前記m組の走査線を順次選択し、1組の走査線を選択する際に前記第1走査信号と前記第2走査信号とのうち一方を有効とし他方を無効とし、前記第2期間において、前記m組の走査線を順次選択し、1組の走査線を選択する際に前記第1走査信号と前記第2走査信号のうち前記第1期間で有効とした信号を無効とし、無効とした信号を有効とする走査線駆動手段とを備え、
    前記m×n個の画素回路の各々は、
    左側のデータ線と前記第1電極との間に設けられ、前記第1走査信号に従ってオン・オフが制御される第1スイッチング素子と、
    右側のデータ線と前記第2電極との間に設けられ、前記第2走査信号に従ってオン・オフが制御される第2スイッチング素子と、
    固定電位が供給される電位線と前記第1電極との間に設けられ、前記第2走査信号に従ってオン・オフが制御される第3スイッチング素子と、
    前記電位線と前記第2電極との間に設けられ、前記第2走査信号に従ってオン・オフが制御される第4スイッチング素子とを備える、
    ことを特徴とする電気光学装置。
  9. 請求項7または8に記載の電気光学装置を備えた電子機器。
JP2007152425A 2006-08-07 2007-06-08 電気光学素子の駆動方法、画素回路、電気光学装置および電子機器 Expired - Fee Related JP5089252B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007152425A JP5089252B2 (ja) 2006-08-07 2007-06-08 電気光学素子の駆動方法、画素回路、電気光学装置および電子機器
US11/781,538 US7855706B2 (en) 2006-08-07 2007-07-23 Method of driving electro-optical element, pixel circuit, electro-optical device and electronic apparatus
KR1020070077365A KR101471195B1 (ko) 2006-08-07 2007-08-01 전기 광학 소자의 구동 방법, 화소 회로, 전기 광학 장치및 전자 기기
TW096128854A TW200823855A (en) 2006-08-07 2007-08-06 Method of driving electro-optical element, pixel circuit, electro-optical device, and electronic apparatus
CN2007101399697A CN101122721B (zh) 2006-08-07 2007-08-07 电光学元件的驱动方法、像素电路、电光学装置和电子仪器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006214189 2006-08-07
JP2006214189 2006-08-07
JP2007152425A JP5089252B2 (ja) 2006-08-07 2007-06-08 電気光学素子の駆動方法、画素回路、電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
JP2008065308A true JP2008065308A (ja) 2008-03-21
JP5089252B2 JP5089252B2 (ja) 2012-12-05

Family

ID=39260622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007152425A Expired - Fee Related JP5089252B2 (ja) 2006-08-07 2007-06-08 電気光学素子の駆動方法、画素回路、電気光学装置および電子機器

Country Status (5)

Country Link
US (1) US7855706B2 (ja)
JP (1) JP5089252B2 (ja)
KR (1) KR101471195B1 (ja)
CN (1) CN101122721B (ja)
TW (1) TW200823855A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010217484A (ja) * 2009-03-17 2010-09-30 Seiko Epson Corp 電気光学装置及び電子機器
JP2010217486A (ja) * 2009-03-17 2010-09-30 Seiko Epson Corp 電気光学装置及び電子機器
JP2010217487A (ja) * 2009-03-17 2010-09-30 Seiko Epson Corp 電気光学装置及び電子機器
JP2010230889A (ja) * 2009-03-26 2010-10-14 Seiko Epson Corp 電気光学装置および電子機器
JP2010243627A (ja) * 2009-04-02 2010-10-28 Seiko Epson Corp 電気光学装置および電子機器
JP2011039513A (ja) * 2009-08-13 2011-02-24 Samsung Electronics Co Ltd 液晶表示装置
CN101630491B (zh) * 2008-07-17 2012-02-08 立景光电股份有限公司 显示面板的驱动系统及方法
KR20130026759A (ko) * 2011-09-06 2013-03-14 엘지디스플레이 주식회사 유기전계발광표시장치
JP2013050738A (ja) * 2009-12-18 2013-03-14 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2015502579A (ja) * 2011-12-20 2015-01-22 リクアビスタ ビー ヴィ エレクトロウェッティング表示装置の駆動
JP2015143847A (ja) * 2013-12-27 2015-08-06 株式会社半導体エネルギー研究所 液晶表示装置
JPWO2019123130A1 (ja) * 2017-12-22 2021-01-14 株式会社半導体エネルギー研究所 表示装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4735328B2 (ja) * 2006-02-28 2011-07-27 セイコーエプソン株式会社 電気光学装置および電子機器
JP4420080B2 (ja) * 2007-08-01 2010-02-24 エプソンイメージングデバイス株式会社 走査線駆動回路、電気光学装置及び電子機器
US8237643B2 (en) * 2008-11-12 2012-08-07 Himax Technologies Limited Transreflective display apparatus and driving method thereof
KR101641538B1 (ko) * 2008-12-24 2016-07-22 삼성디스플레이 주식회사 표시 패널
JP5366051B2 (ja) 2009-04-20 2013-12-11 株式会社ジャパンディスプレイ 情報入力装置、表示装置
JP5439114B2 (ja) * 2009-10-21 2014-03-12 株式会社ジャパンディスプレイ 静電容量型入力装置および入力装置付き電気光学装置
KR101579272B1 (ko) * 2009-10-30 2015-12-22 삼성디스플레이 주식회사 표시장치
CN102073180B (zh) * 2009-11-25 2012-05-30 群康科技(深圳)有限公司 液晶显示装置
US20110279427A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
TWI489437B (zh) * 2010-06-02 2015-06-21 Novatek Microelectronics Corp 驅動模組、驅動方法及液晶顯示裝置
US9721514B2 (en) * 2010-07-26 2017-08-01 Himax Display, Inc. Method for driving reflective LCD panel
CN103413519B (zh) 2013-07-18 2016-05-11 京东方科技集团股份有限公司 一种像素电路及其驱动方法、阵列基板和显示装置
JP2015109067A (ja) * 2013-10-22 2015-06-11 パナソニックIpマネジメント株式会社 入力装置および表示装置
CN104483787B (zh) * 2014-12-31 2017-07-21 深圳市华星光电技术有限公司 一种阵列基板、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09189897A (ja) * 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置およびその駆動方法
JP2003302942A (ja) * 2002-04-09 2003-10-24 Hitachi Displays Ltd 画像表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001092411A (ja) * 1999-09-17 2001-04-06 Denso Corp 有機el表示装置
JP2003149654A (ja) 2001-11-08 2003-05-21 Canon Inc 液晶素子の製造方法、及び液晶素子の製造装置
KR100652215B1 (ko) * 2003-06-27 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시장치
JP2005070110A (ja) * 2003-08-26 2005-03-17 Hitachi Displays Ltd 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09189897A (ja) * 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置およびその駆動方法
JP2003302942A (ja) * 2002-04-09 2003-10-24 Hitachi Displays Ltd 画像表示装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630491B (zh) * 2008-07-17 2012-02-08 立景光电股份有限公司 显示面板的驱动系统及方法
JP2010217484A (ja) * 2009-03-17 2010-09-30 Seiko Epson Corp 電気光学装置及び電子機器
JP2010217486A (ja) * 2009-03-17 2010-09-30 Seiko Epson Corp 電気光学装置及び電子機器
JP2010217487A (ja) * 2009-03-17 2010-09-30 Seiko Epson Corp 電気光学装置及び電子機器
JP2010230889A (ja) * 2009-03-26 2010-10-14 Seiko Epson Corp 電気光学装置および電子機器
JP2010243627A (ja) * 2009-04-02 2010-10-28 Seiko Epson Corp 電気光学装置および電子機器
JP2011039513A (ja) * 2009-08-13 2011-02-24 Samsung Electronics Co Ltd 液晶表示装置
JP2013050738A (ja) * 2009-12-18 2013-03-14 Semiconductor Energy Lab Co Ltd 液晶表示装置
US8698717B2 (en) 2009-12-18 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
US9105256B2 (en) 2009-12-18 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
KR20130026759A (ko) * 2011-09-06 2013-03-14 엘지디스플레이 주식회사 유기전계발광표시장치
KR101966862B1 (ko) 2011-09-06 2019-04-09 엘지디스플레이 주식회사 유기전계발광표시장치
JP2015502579A (ja) * 2011-12-20 2015-01-22 リクアビスタ ビー ヴィ エレクトロウェッティング表示装置の駆動
US9466247B2 (en) 2011-12-20 2016-10-11 Amazon Technologies, Inc. Driving of electrowetting display device
JP2015143847A (ja) * 2013-12-27 2015-08-06 株式会社半導体エネルギー研究所 液晶表示装置
JPWO2019123130A1 (ja) * 2017-12-22 2021-01-14 株式会社半導体エネルギー研究所 表示装置
JP7321942B2 (ja) 2017-12-22 2023-08-07 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
JP5089252B2 (ja) 2012-12-05
KR20080013736A (ko) 2008-02-13
US7855706B2 (en) 2010-12-21
US20080079679A1 (en) 2008-04-03
KR101471195B1 (ko) 2014-12-09
CN101122721A (zh) 2008-02-13
CN101122721B (zh) 2011-09-07
TW200823855A (en) 2008-06-01

Similar Documents

Publication Publication Date Title
JP5089252B2 (ja) 電気光学素子の駆動方法、画素回路、電気光学装置および電子機器
US8456400B2 (en) Liquid crystal device and electronic apparatus
TWI383361B (zh) 驅動電路、液晶裝置、電子機器及液晶裝置之驅動方法
US20080123002A1 (en) Liquid crystal display and driving method thereof
JP2006292854A (ja) 電気光学装置、駆動方法および電子機器
JP2012068599A (ja) 液晶表示装置
US7847775B2 (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2008083320A (ja) 電気光学装置、その駆動方法および電子機器
JP4241858B2 (ja) 液晶装置、および電子機器
JP4428255B2 (ja) 電気光学装置、駆動方法および電子機器
US7675496B2 (en) Liquid crystal display and driving method thereof
US20070146291A1 (en) Active matrix liquid crystal display and driving method
US20060125813A1 (en) Active matrix liquid crystal display with black-inserting circuit
JP5136350B2 (ja) 液晶表示装置
JP4569367B2 (ja) 電気光学装置、駆動方法および電子機器
JP4270442B2 (ja) 表示装置およびその駆動方法
JP5285256B2 (ja) 電気光学装置及び電子機器
JP2011013420A (ja) 電気光学装置、その駆動方法および電子機器
JP2008158385A (ja) 電気光学装置、その駆動方法および電子機器
JP2010044295A (ja) 電気光学装置、その駆動方法および電子機器
JP2009175278A (ja) 電気光学装置、駆動回路および電子機器
JP5046230B2 (ja) 液晶装置、および電子機器
JP2008165135A (ja) 電気光学装置、その駆動方法および電子機器
JP2007328085A (ja) 液晶装置および電子機器
JP4695476B2 (ja) メモリ性液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100602

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110203

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110203

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120911

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5089252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees