JP2010230889A - 電気光学装置および電子機器 - Google Patents

Abstract

【課題】第１中間導電層や第２中間導電層に起因したデッドスペースを削減する。
【解決手段】第１スイッチング素子Ｑ1と第２スイッチング素子Ｑ2とは走査線２２をゲートとして動作する。第１スイッチング素子Ｑ1は、第１データ線２４Aと第１中間導電層５４１との間に電気的に介在し、第２スイッチング素子Ｑ2は、第２データ線２４Bと第２中間導電層５４２との間に電気的に介在する。第１中間導電層５４１は第１電極３１に導通し、第２中間導電層５４２は第２電極３２に導通する。第１中間導電層５４１の少なくとも一部と第２中間導電層５４２の少なくとも一部とは、平面視で走査線２２に重なる。
【選択図】図３

Description

本発明は、電気的な作用に応じて光学的な特性が変化する電気光学物質（例えば液晶）を制御する技術に関する。

所定の基準電位と指定階調に応じた階調電位とを２本のデータ線に交互に供給することで電気光学物質の階調（透過率や反射率）を制御する技術が従来から提案されている（例えば特許文献１）。特許文献１には、図１１のような構造の画素回路が開示されている。図１１に示すように、走査線９１に交差するように第１データ線９２１および第２データ線９２２が形成される。第１データ線９２１と第１中間導電層９３１とが第１スイッチング素子９４１を介して接続され、第２データ線９２２と第２中間導電層９３２とが第２スイッチング素子９４２を介して接続される。第１中間導電層９３１に導通する第１電極９５１と第２中間導電層９３２に導通する第２電極９５２との電位差（フリンジ電界）に応じて電気光学物質が駆動される。

特開２００８−６５３０８号公報

しかし、図１１の構成では、第１中間導電層９３１と第２中間導電層９３２とを形成する領域が平面視で走査線９１とは別個に確保されるから、画素回路内のデッドスペース（例えば図１１の領域９６）が増加し、結果的に画素回路の高精細化が制約されるという問題がある。以上の事情を考慮して、本発明は、第１中間導電層や第２中間導電層に起因したデッドスペースを削減することをひとつの目的とする。

以上の課題を解決するために、本発明の第１の態様に係る電気光学装置は、相対向する第１基板と第２基板との間に電気光学物質が配置された電気光学装置であって、第１基板のうち第２基板との対向面の面上に形成された走査線と、走査線をゲートとする第１スイッチング素子および第２スイッチング素子と、走査線と第１スイッチング素子および第２スイッチング素子とを覆う第１絶縁層と、第１絶縁層の面上に形成された第１中間導電層および第２中間導電層と、走査線に交差する方向に延在する第１データ線および第２データ線と、第１中間導電層および第２中間導電層を覆う第２絶縁層と、第２絶縁層の面上に形成されるとともに第２絶縁層の導通孔（例えば図３や図６の導通孔ＨC1）を介して第１中間導電層に導通する第１電極と、第１電極を覆う第３絶縁層と、第３絶縁層の面上に形成されるとともに第３絶縁層および第２絶縁層の導通孔（例えば図３や図６の導通孔ＨC2）を介して第２中間導電層に導通する第２電極とを具備し、第１スイッチング素子は、第１データ線と第１中間導電層との間に電気的に介在し、第２スイッチング素子は、第２データ線と第２中間導電層との間に電気的に介在し、第１中間導電層の少なくとも一部と第２中間導電層の少なくとも一部とは、平面視で走査線に重なる。後述の第１実施形態および第２実施形態の双方が第１の態様に包含される。

また、本発明の第２の態様に係る電気光学装置は、相対向する第１基板と第２基板との間に配置された電気光学物質と、第１基板のうち第２基板との対向面の面上に形成された第１走査線および第２走査線と、第１走査線および第２走査線に交差する方向に延在する第１データ線（例えば図６のデータ線２４１），第２データ線（例えば図６のデータ線２４２）および第３データ線（例えば図６のデータ線２４３）と、第１画素回路（例えば図６の画素回路ＰA）および第２画素回路（例えば図６の画素回路ＰB）とを具備し、第１画素回路および第２画素回路の各々は、第１スイッチング素子および第２スイッチング素子と、第１走査線および第２走査線と第１スイッチング素子および第２スイッチング素子とを覆う第１絶縁層と、第１絶縁層の面上に形成された第１中間導電層および第２中間導電層と、第１中間導電層および第２中間導電層を覆う第２絶縁層と、第２絶縁層の面上に形成されるとともに第２絶縁層の導通孔（例えば図６の導通孔ＨC1）を介して第１中間導電層に導通する第１電極と、第１電極を覆う第３絶縁層と、第３絶縁層の面上に形成されるとともに第２絶縁層および第３絶縁層の導通孔（例えば図６の導通孔ＨC2）を介して第２中間導電層に導通する第２電極とを具備し、第１画素回路において、第１スイッチング素子および第２スイッチング素子は、第１走査線をゲートとして動作し、かつ、第１スイッチング素子は、第１データ線と第１中間導電層との間に電気的に介在し、第２スイッチング素子は、第２データ線と第２中間導電層との間に電気的に介在し、第２画素回路において、第１スイッチング素子および第２スイッチング素子は、第２走査線をゲートとして動作し、かつ、第１スイッチング素子は、第２データ線と第１中間導電層との間に電気的に介在し、第２スイッチング素子は、第３データ線と第２中間導電層との間に電気的に介在し、第１中間導電層の少なくとも一部と第２中間導電層の少なくとも一部とは、平面視で第１走査線および第２走査線の少なくとも一方に重なる。第２の態様の具体例は第２実施形態として後述される。

第１の態様および第２の態様においては、第１中間導電層の少なくとも一部と第２中間導電層の少なくとも一部とが走査線に重なるから、第１中間導電層や第２中間導電層が走査線に重ならない構成と比較して、第１中間導電層や第２中間導電層に起因したデッドスペースが削減される。したがって、画素回路の高精細化や開口率の向上を実現することが可能である。本発明（第１の態様および第２の態様）に係る電気光学装置は、画像を表示する機器として各種の電子機器に利用される。本発明に係る電子機器の典型例は、パーソナルコンピュータや携帯電話機である。

なお、本発明（第１の態様および第２の態様）において、「要素Ａの面上に要素Ｂが形成される」とは、要素Ａの表面に接触するように要素Ｂが形成される場合のほか、要素Ａと要素Ｂとの間に他の要素が介在する場合（例えば要素Ａを覆う他の要素の表面に要素Ｂが形成される場合）をも含む概念であり、「要素Ａの上方に要素Ｂが形成される」と換言することができる。

本発明の第２の態様に係る第１画素回路および第２画素回路の各々において、第１絶縁層に形成されて第１中間導電層を第１スイッチング素子に導通させる導通孔（例えば図６の導通孔ＨB1）と、第１絶縁層に形成されて第２中間導電層を第２スイッチング素子に導通させる導通孔（例えば図６の導通孔ＨB2）とは、平面視で第１走査線と第２走査線との間隙内に位置する。以上の態様においては、第１走査線と第２走査線との間隙内の領域を、第１中間導電層と第１スイッチング素子との導通用の導通孔と、第２中間導電層と第２スイッチング素子との導通用の導通孔との形成のために有効に利用できる（第１走査線と第２走査線との間のデッドスペースを削減できる）という利点がある。

本発明（第１の態様および第２の態様）の好適な態様において、第１中間導電層が走査線に重なる面積と、第２中間導電層が走査線に重なる面積とは等しい。以上の態様においては、第１中間導電層と走査線との間に付随する容量の容量値と、第２中間導電層と走査線との間に付随する容量の容量値とが略一致するから、走査線の電位が変動したときの第１中間導電層の電位の変動量と第２中間導電層の電位の変動量とを略一致させることが可能である。具体的には、第１中間導電層の形状と第２中間導電層の形状とを合同または対称とすることで、第１中間導電層が走査線に重なる面積と、第２中間導電層が走査線に重なる面積とを容易に近似させ得る。

なお、第１中間導電層の形状と第２中間導電層の形状との「合同」とは、第１中間導電層と第２中間導電層とで平面的な形状および寸法（サイズ）の双方が実質的に一致することを意味する。また、第１中間導電層の形状と第２中間導電層の形状との「対称」とは、所定の対象軸（典型的には走査線やデータ線に垂直な方向の軸線）に関して第１中間導電層および第２中間導電層の一方を反転させた形状が他方の形状と合同であることを意味する。「合同」および「対称」は実質を考慮して解釈される。すなわち、第１中間導電層や第２中間導電層の形状に製造上の誤差（加工誤差やアライメント誤差）がある場合でも以上の定義における「合同」または「対称」の概念に包含される。

また、第１中間導電層が走査線に重なる面積と第２中間導電層が走査線に重なる面積とが「等しい」とは、双方の面積が完全に一致する場合のほか、双方の面積が実質的に一致する場合も含む。「実質的に一致する場合」には、例えば、走査線の電位が変動したときの第１中間導電層の電位の変動量と第２中間導電層の電位の変動量との相違が電気光学装置の主要な用途のもとで利用者に認識されない程度に（例えば、電気光学装置を画像の表示に利用した場合には画像の階調の差異を利用者が認識できない程度に）、第１中間導電層が走査線に重なる面積と第２中間導電層が走査線に重なる面積とが相違する場合を含む。

本発明の第１実施形態に係る電気光学装置のブロック図である。 第１実施形態における画素回路の回路図である。 第１実施形態における画素回路の平面図である。 図３におけるIV−IV線の断面図である。 本発明の第２実施形態に係る電気光学装置の画素部の回路図である。 第２実施形態における画素回路の平面図である。 図６におけるVII−VII線の断面図である。 電子機器の形態（パーソナルコンピュータ）を示す斜視図である。 電子機器の形態（携帯電話機）を示す斜視図である。 電子機器の形態（携帯情報端末）を示す斜視図である。 従来の画素回路の平面図である。

＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置１００の電気的な構成を示すブロック図である。図１に示すように、電気光学装置１００は、複数の画素回路Ｐが配列された画素部（表示領域）１４と、各画素回路Ｐを駆動する駆動回路４０とを具備する。複数の画素回路Ｐは、相対向する第１基板１１と第２基板１２との間隙内に配置される。

画素部１４には、Ｘ方向に延在するｍ本の走査線２２と、Ｘ方向に交差（直交）するＹ方向に延在するｎ組の配線対２４０とが形成される。複数の画素回路Ｐは、走査線２２と配線対２４０との各交差に対応した位置に配置される。したがって、画素部１４内には、複数の画素回路Ｐが縦ｍ行×横ｎ列の行列状に配列する。

図２は、画素回路Ｐの回路図である。図２においては第ｉ行（ｉ＝１〜ｍ）の第ｊ列（ｊ＝１〜ｎ）に位置する１個の画素回路Ｐが代表的に図示されている。図２に示すように、画素回路Ｐは、電気光学素子Ｅと第１スイッチング素子Ｑ1と第２スイッチング素子Ｑ2とを含む。

電気光学素子Ｅは、第１電極３１および第２電極３２と、両電極間の電圧（電界）に応じて光学的な特性が変化する電気光学物質２６とで構成される。電気光学物質２６の典型例は、第１電極３１と第２電極３２との間の電圧に応じて透過率（反射率）が変化する液晶である。電気光学物質２６は、第１基板１１と第２基板１２との間隙内に封止される。

図１の配線対２４０は、図２に示すように第１データ線２４Aと第２データ線２４Bとで構成される。画素回路Ｐの第１スイッチング素子Ｑ1は、第ｊ列の配線対２４０の第１データ線２４Aと第１電極３１との間に電気的に介在して両者の電気的な接続（導通／非導通）を制御する。他方、画素回路Ｐの第２スイッチング素子Ｑ2は、第ｊ列の配線対２４０の第２データ線２４Bと第２電極３２との間に電気的に介在して両者の電気的な接続を制御する。第１スイッチング素子Ｑ1のゲートと第２スイッチング素子Ｑ2のゲートとは第ｉ行の走査線２２に接続される。なお、スイッチング素子Ｑ1およびスイッチング素子Ｑ2の導電型は任意である。

電気光学素子Ｅの第１電極３１と第２電極３２との間には容量Ｃ0が介在する。また、第１電極３１と定電位線（例えば接地線）１６との間には容量Ｃ1が介在し、第２電極３２と定電位線１６との間には容量Ｃ2が介在する。各容量（Ｃ0，Ｃ1，Ｃ2）は、電気光学素子Ｅの第１電極３１と第２電極３２との間の電圧を保持する。なお、画素回路Ｐの各部の寄生容量を容量（Ｃ0，Ｃ1，Ｃ2）として利用した構成や容量（Ｃ0，Ｃ1，Ｃ2）を省略した構成も採用される。

図１の駆動回路４０は、走査線駆動回路４２とデータ線駆動回路４４とを含んで構成される。走査線駆動回路４２は、垂直走査期間内の各水平走査期間にて走査線２２を順次に選択する。第ｉ番目の水平走査期間にて第ｉ行の走査線２２が選択されると、第ｉ行に属する各画素回路Ｐのスイッチング素子Ｑ1およびスイッチング素子Ｑ2がオン状態に制御される。したがって、第１データ線２４Aが第１電極３１に導通するとともに第２データ線２４Bが第２電極３２に導通する。

データ線駆動回路４４は、走査線駆動回路４２による走査線２２の選択に同期して、ｎ本の第１データ線２４Aにデータ信号ＸA[1]〜ＸA[n]を出力するとともにｎ本の第２データ線２４Bにデータ信号ＸB[1]〜ＸB[n]を出力する。第ｉ行の走査線２２が選択される水平走査期間において、第ｊ列の第１データ線２４Aに出力されるデータ信号ＸA[j]は、第ｉ行の第ｊ列に位置する画素回路Ｐの指定階調に応じた階調電位ＶXおよび所定の基準電位（共通電位）ＶCOMの一方に設定され、第ｊ列の第２データ線２４Bに出力されるデータ信号ＸB[j]は、階調電位ＶXおよび基準電位ＶCOMの他方に設定される。したがって、電気光学素子Ｅは、階調電位ＶXが第１電極３１に供給されるとともに基準電位ＶCOMが第２電極３２に供給された状態（以下「第１状態」という）と、階調電位ＶXが第２電極３２に供給されるとともに基準電位ＶCOMが第１電極３１に供給された状態（以下「第２状態」という）との何れかに駆動される。

データ線駆動回路４４は、第１状態の電気光学素子Ｅと第２状態の電気光学素子Ｅとが画素部１４内に分散的に混在し、かつ、各電気光学素子Ｅの状態が第１状態および第２状態の一方から他方に順次に変化するように、データ信号ＸA[1]〜ＸA[n]およびデータ信号ＸB[1]〜ＸB[n]を生成する。例えば、第１状態の電気光学素子Ｅと第２状態の電気光学素子ＥとがＸ方向およびＹ方向の少なくとも一方に沿って隣合い、かつ、電気光学素子Ｅの状態が垂直走査期間毎に第１状態および第２状態の一方から他方に順次に変化するように、データ信号ＸA[j]およびデータ信号ＸB[j]と階調電位ＶXおよび基準電位ＶCOMとの組合せが設定される。以上が電気光学装置１００の電気的な構成である。

図３は、画素回路Ｐのうち走査線２２と配線対２４０（第１データ線２４Aおよび第２データ線２４B）とが交差する部分の構造を示す平面図であり、図４は、図３におけるIV−IV線の断面図である。各画素回路Ｐの構造は共通するから、以下では１個の画素回路Ｐに注目して構造を説明する。なお、図３と図４とで共通する要素には便宜的に同じ態様のハッチングが付されている。また、図３および図４では、容量（Ｃ0，Ｃ1，Ｃ2）の図示が便宜的に省略されている。

図３および図４に示すように、第１基板１１のうち第２基板１２との対向面の面上には、第１スイッチング素子Ｑ1の半導体層５２１と第２スイッチング素子Ｑ2の半導体層５２２とが、半導体材料（例えばポリシリコン）で形成される。半導体層５２１と半導体層５２２とはゲート絶縁層Ｌ0で覆われる。走査線２２は、Ｘ方向に延在するようにゲート絶縁層Ｌ0の面上に形成される。走査線２２のうち半導体層５２１（チャネル領域）と重なる部分が第１スイッチング素子Ｑ1のゲートとして機能し、走査線２２のうち半導体層５２２（チャネル領域）と重なる部分が第２スイッチング素子Ｑ2のゲートとして機能する。

図４に示すように、走査線２２が形成されたゲート絶縁層Ｌ0の表面を覆う（すなわち、走査線２２と半導体層５２１および半導体層５２２とを覆う）ように第１絶縁層Ｌ1が形成される。第１絶縁層Ｌ1は、例えば酸化珪素や窒化珪素などの絶縁材料で形成される。第１絶縁層Ｌ1の面上には、図３および図４に示すように、Ｙ方向に延在する第１データ線２４Aおよび第２データ線２４Bが、Ｘ方向に相互に間隔をあけて形成される。第１データ線２４Aは、第１絶縁層Ｌ1とゲート絶縁層Ｌ0とを貫通する導通孔（コンタクトホール）ＨA1を介して半導体層５２１（ソース領域またはドレイン領域）に導通する。同様に、第２データ線２４Bは、第１絶縁層Ｌ1とゲート絶縁層Ｌ0とを貫通する導通孔ＨA2を介して半導体層５２２（ソース領域またはドレイン領域）に導通する。

また、第１絶縁層Ｌ1の面上には第１中間導電層５４１と第２中間導電層５４２とが形成される。具体的には、第１中間導電層５４１および第２中間導電層５４２は、第１データ線２４Aと第２データ線２４Bとの間隙内に形成されるとともに走査線２２に沿ってＸ方向に配列する。

第１中間導電層５４１および第２中間導電層５４２は、第１データ線２４Aや第２データ線２４Bと同層から形成される。すなわち、第１絶縁層Ｌ1の面上に形成された導電膜を選択的に除去する工程で、第１中間導電層５４１および第２中間導電層５４２と第１データ線２４Aおよび第２データ線２４Bとが一括的に形成される。第１中間導電層５４１および第２中間導電層５４２（さらには第１データ線２４Aや第２データ線２４B）の形成には、アルミニウムやクロムなどの低抵抗な金属が好適に採用される。第１中間導電層５４１は、第１絶縁層Ｌ1とゲート絶縁層Ｌ0とを貫通する導通孔ＨB1を介して半導体層５２１（ソース領域またはドレイン領域）に導通する。同様に、第２中間導電層５４２は、第１絶縁層Ｌ1とゲート絶縁層Ｌ0とを貫通する導通孔ＨB2を介して半導体層５２２（ソース領域またはドレイン領域）に導通する。

図３および図４に示すように、第１中間導電層５４１および第２中間導電層５４２は、第１基板１１の表面に垂直な方向からみると（すなわち平面視すると）、走査線２２に部分的に重なる。すなわち、第１中間導電層５４１および第２中間導電層５４２の各々は、第１絶縁層Ｌ1を挟んで走査線２２に対向する部分を含む。また、第１中間導電層５４１と第２中間導電層５４２とは、Ｙ方向の軸線に対して線対称な平面形状であり、かつ、Ｙ方向の位置が共通する。したがって、第１中間導電層５４１のうち走査線２２に重なる部分の面積と、第２中間導電層５４２のうち走査線２２に重なる部分の面積とは実質的に等しい。

図４に示すように、第１中間導電層５４１および第２中間導電層５４２と第１データ線２４Aおよび第２データ線２４Bとを覆う第２絶縁層Ｌ2が第１絶縁層Ｌ1の面上に形成される。第２絶縁層Ｌ2は、保護絶縁層Ｌ2Aと平坦化絶縁層Ｌ2Bとの積層体である。保護絶縁層Ｌ2Aは、第１中間導電層５４１および第２中間導電層５４２と第１データ線２４Aおよび第２データ線２４Bとを保護するための絶縁膜であり、平坦化絶縁層Ｌ2Bは、第１絶縁層Ｌ1の表面の段差（例えば第１絶縁層Ｌ1の下方に位置する各要素に起因した段差）を平坦化するための絶縁膜である。もっとも、第２絶縁層Ｌ2を単層とした構成も採用される。

第２絶縁層Ｌ2（平坦化絶縁層Ｌ2B）の面上には、第１電極３１が、画素回路Ｐ毎に相互に離間して形成される。図３では第１電極３１の外形が便宜的に鎖線で図示されている。第１電極３１は、第２絶縁層Ｌ2を貫通する導通孔ＨC1を介して第１中間導電層５４１に導通する。すなわち、第１スイッチング素子Ｑ1（半導体層５２１）は、第１データ線２４Aと第１電極３１との間に電気的に介在する。第１中間導電層５４１は、第１スイッチング素子Ｑ1と第１電極３１との間のノードＮ1（図２）に相当する。導通孔ＨC1は、平面視で走査線２２に重なるように形成される。

図４に示すように、第１電極３１を覆う第３絶縁層Ｌ3が第２絶縁層Ｌ2の面上に絶縁材料（例えば酸化珪素や窒化珪素）で形成される。第３絶縁層Ｌ3の面上には、第２電極３２が、画素回路Ｐ毎に相互に離間して形成される。図３では第２電極３２の外形が便宜的に破線で図示されている。第１電極３１および第２電極３２の材料には、例えばＩＴＯ（Indium Tin Oxide）などの光透過性の導電材料が好適に採用される。第２電極３２が形成された第３絶縁層Ｌ3を覆うように配向膜（図示略）が形成される。

図３および図４に示すように、第２電極３２は、第３絶縁層Ｌ3と第２絶縁層Ｌ2とを貫通する導通孔ＨC2を介して第２中間導電層５４２に導通する。すなわち、第２スイッチング素子Ｑ2（半導体層５２２）は、第２データ線２４Bと第２電極３２との間に電気的に介在する。第２中間導電層５４２は、第２スイッチング素子Ｑ2と第２電極３２との間のノードＮ2（図２）に相当する。導通孔ＨC2は、平面視で走査線２２に重なるように形成される。

第１電極３１と第２電極３２とは第３絶縁層Ｌ3を挟んで重なる。また、第２電極３２には、第１電極３１との間に電界を発生させるための複数のスリット３２１が形成される。以上の構成において、データ信号ＸA[j]（階調電位ＶXおよび基準電位ＶCOMの一方）が第１データ線２４Aと第１スイッチング素子Ｑ1と第１中間導電層５４１とを経由して第１電極３１に供給され、データ信号ＸB[j]（階調電位ＶXおよび基準電位ＶCOMの他方）が第２データ線２４Bと第２スイッチング素子Ｑ2と第２中間導電層５４２とを経由して第２電極３２に供給される。そして、第１電極３１と第２電極３２との電位差（階調電位ＶXと基準電位ＶCOMとの差分）に応じて両電極間に発生する電界（フリンジ電界）の作用で電気光学物質２６の階調が変化する。

以上の形態においては、第１中間導電層５４１と第２中間導電層５４２とが走査線２２に重なるように形成されるから、第１中間導電層５４１と第２中間導電層５４２とが走査線２２に重ならない図１１の構成と比較して、第１中間導電層５４１や第２中間導電層５４２に起因したデッドスペースが削減される。したがって、画素回路Ｐの高精細化や開口率の向上を実現することが可能である。

また、走査線２２と電気光学物質２６との間に第１中間導電層５４１と第２中間導電層５４２とが配置されるから、第１電極３１や第２電極３２の電位（電気光学物質２６に作用する電界）が走査線２２の電位の変動時に変化することが抑制される。すなわち、第１中間導電層５４１および第２中間導電層５４２は、第１電極３１や第２電極３２の電位の変動を抑制するシールドとして機能する。したがって、走査線２２の電位の変動に連動した電気光学物質２６の階調の変化（特に高階調の低下や低階調の上昇）が低減され、結果的にコントラストの低下を抑制することが可能である。

なお、例えば基準電位ＶCOMを第２電極３２に固定的に供給する構成では、第２電極３２と第２データ線２４Bとの間に第２スイッチング素子Ｑ2を介在させる必要がないから、第２中間導電層５４２を画素回路Ｐ内に形成する必要はない。他方、図２のように第１電極３１と第２電極３２とに対して階調電位ＶXと基準電位ＶCOMとを交互に供給する構成（すなわち、第１スイッチング素子Ｑ1と第２スイッチング素子Ｑ2とが必要な構成）では、１個の画素回路Ｐについて第１中間導電層５４１および第２中間導電層５４２の双方が必要であるから、以上の各効果は格別に有効である。

なお、第１中間導電層５４１や第２中間導電層５４２が走査線２２と近接する構成では、第１中間導電層５４１と走査線２２との間や第２中間導電層５４２と走査線２２との間に容量が付随する。したがって、第１中間導電層５４１や第２中間導電層５４２の電位は、走査線２２の電位の変動（選択／非選択）に連動して変化し得る。いま、走査線２２に重なる面積が第１中間導電層５４１と第２中間導電層５４２とで相違する構成（例えば、第１中間導電層５４１と第２中間導電層５４２との一方のみが走査線２２に重なる構成）を本実施形態との対比例として想定する。対比例のもとでは、走査線２２との間に付随する容量の容量値が第１中間導電層５４１と第２中間導電層５４２とで相違するから、走査線２２の電位が変動したときの第１中間導電層５４１の電位の変動量と第２中間導電層５４２の電位の変動量とは相違する。したがって、指定階調が同じ場合であっても、電気光学素子Ｅが第１状態にある場合と第２状態にある場合とでは実際の階調が相違し、結果的にフリッカやクロストーク（階調斑）が発生するという問題がある。

他方、第１実施形態では、第１中間導電層５４１のうち走査線２２に重なる面積と第２中間導電層５４２のうち走査線２２に重なる面積とが略同等となるように第１中間導電層５４１および第２中間導電層５４２の態様（形状や寸法）および位置が選定されるから、第１中間導電層５４１および走査線２２の間の容量（寄生容量）と第２中間導電層５４２および走査線２２の間の容量とは容量値が略一致する。したがって、走査線２２の電位が変動したときの第１中間導電層５４１の電位の変動量と第２中間導電層５４２の電位の変動量とが近似（理想的には一致）し、対比例で問題となるフリッカやクロストークが抑制されるという利点もある。

＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態において作用や機能が第１実施形態と同等である要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。

図５は、第２実施形態における画素部１４の模式図である。図５に示すように、画素部１４内にはＸ方向に延在するｍ組の配線対２２０と、Ｙ方向に延在する(n+1)本のデータ線２４とが形成される。Ｘ方向に隣合う２本のデータ線２４の間に１列分のｍ個の画素回路Ｐが配列する。すなわち、Ｘ方向に隣合う各画素回路Ｐの間には１本のデータ線２４が介在する。画素回路Ｐの電気的な構成は第１実施形態と同様である。なお、図５では画素回路Ｐ内の容量（Ｃ0，Ｃ1，Ｃ2）の図示が省略されている。

ｍ組の配線対２２０の各々は、第１走査線２２Aと第２走査線２２Bとで構成される。第ｉ行のｎ個の画素回路Ｐのうちの画素回路ＰA（例えば奇数列目の画素回路Ｐ）における第１スイッチング素子Ｑ1および第２スイッチング素子Ｑ2は、第ｉ行の配線対２２０の第１走査線２２Aにゲートが接続される。他方、第ｉ行のｎ個の画素回路Ｐのうちの画素回路ＰB（例えば偶数列目の画素回路Ｐ）における第１スイッチング素子Ｑ1および第２スイッチング素子Ｑ2は、第ｉ行の配線対２２０の第２走査線２２Bにゲートが接続される。

駆動回路４０は、各行の画素回路ＰAと画素回路ＰBとを時分割で駆動する。具体的には、走査線駆動回路４２は、垂直走査期間内の第ｉ番目の水平走査期間において、第ｉ行の配線対２２０の第１走査線２２Aおよび第２走査線２２Bを時分割で選択する。例えば、走査線駆動回路４２は、第ｉ番目の水平走査期間内の第１期間（例えば前半の期間）にて第ｉ行の配線対２２０の第１走査線２２Aを選択し、第ｉ番目の水平走査期間内の第２期間（例えば後半の期間）にて第ｉ行の配線対２２０の第２走査線２２Bを選択する。

データ線駆動回路４４は、各水平走査期間内の第１期間では各画素回路ＰAにデータ信号ＸA[j]およびデータ信号ＸB[j]を供給し、各水平走査期間内の第２期間では各画素回路ＰBにデータ信号ＸA[j]およびデータ信号ＸB[j]を供給する。第ｊ列の画素回路Ｐには、第ｊ列のデータ線２４を介してデータ信号ＸA[j]が供給されるとともに第(j+1)のデータ線２４を介してデータ信号ＸB[j]が供給される。すなわち、第(j+1)列のデータ線２４は、第ｊ列の画素回路Ｐ（例えば画素回路ＰA）に対するデータ信号ＸB[j]の供給と第(j+1)列の画素回路Ｐ（例えば画素回路ＰB）に対するデータ信号ＸA[j]の供給とに共用される。したがって、画素回路Ｐの列毎に２本のデータ線２４（第１データ線２４A，第２データ線２４B）が形成される第１実施形態と比較して、データ線２４の本数を約半分に削減することが可能である。なお、第１実施形態と同様に、第１状態の電気光学素子Ｅと第２状態の電気光学素子Ｅとが画素部１４内に分散的に混在し、かつ、各電気光学素子Ｅの状態が第１状態および第２状態の一方から他方に順次に変化するように、データ線駆動回路４４は、データ信号ＸA[j]およびデータ信号ＸB[j]を階調電位ＶXおよび基準電位ＶCOMに設定する。

図６は、画素回路Ｐの構造を示す平面図であり、図７は、図６におけるVII−VII線の断面図である。図６においては、３本のデータ線２４（２４１〜２４３）と、データ線２４１およびデータ線２４２の間に位置する画素回路ＰAと、データ線２４２およびデータ線２４３との間に位置する画素回路ＰBとが代表的に図示されている。

第１実施形態と同様に、第１基板１１のうち第２基板１２との対向面の面上には、半導体層５２１（第１スイッチング素子Ｑ1）と半導体層５２２（第２スイッチング素子Ｑ2）とが画素回路Ｐ毎に形成される。また、半導体層５２１および半導体層５２２を覆うゲート絶縁層Ｌ0の面上には、Ｘ方向に延在する第１走査線２２Aおよび第２走査線２２Bが、Ｙ方向に相互に間隔をあけて形成される。第１走査線２２Aは、画素回路ＰAの半導体層５２１および半導体層５２２に重なるように形成されてゲートとして機能し、第２走査線２２Bは、画素回路ＰBの半導体層５２１および半導体層５２２に重なるように形成されてゲートとして機能する。

図７に示すように、半導体層５２１および半導体層５２２と第１走査線２２Aおよび第２走査線２２Bとを覆う第１絶縁層Ｌ1がゲート絶縁層Ｌ0の面上に形成される。第１絶縁層Ｌ1の面上には(n+1)本のデータ線２４が形成される。第(j+1)列のデータ線２４には、第(j+1)列の画素回路Ｐの半導体層５２１（第１スイッチング素子Ｑ1）が第１絶縁層Ｌ1およびゲート絶縁層Ｌ0の導通孔ＨA1を介して接続され、第ｊ列の画素回路Ｐの半導体層５２２（第２スイッチング素子Ｑ2）が第１絶縁層Ｌ1およびゲート絶縁層Ｌ0の導通孔ＨA2を介して接続される。

第１絶縁層Ｌ1の面上には第１中間導電層５４１と第２中間導電層５４２とが画素回路Ｐ毎にデータ線２４と同層から形成される。第１中間導電層５４１は、第１絶縁層Ｌ1とゲート絶縁層Ｌ0とを貫通する導通孔ＨB1を介して半導体層５２１に導通し、第２中間導電層５４２は、第１絶縁層Ｌ1とゲート絶縁層Ｌ0とを貫通する導通孔ＨB2を介して半導体層５２２に導通する。画素回路ＰAおよび画素回路ＰBの各々における導通孔ＨB1および導通孔ＨB2は、第１走査線２２Aと第２走査線２２Bとの間隙内に位置する。

画素回路ＰAおよび画素回路ＰBの何れにおいても、第１実施形態と同様に、第１中間導電層５４１と第２中間導電層５４２とは平面視で第１走査線２２Aに重なる。また、第１中間導電層５４１と第２中間導電層５４２とは、Ｙ方向の軸線に対して線対称な平面形状であり、かつ、Ｙ方向の位置が共通する。したがって、第１実施形態と同様に、第１走査線２２Aに重なる面積は第１中間導電層５４１と第２中間導電層５４２とで実質的に等しい。

第１電極３１や第２電極３２の構造は第１実施形態と同様である。すなわち、第１電極３１は、第１中間導電層５４１および第２中間導電層５４２と各データ線２４とを覆う第２絶縁層Ｌ2（保護絶縁層Ｌ2A，平坦化絶縁層Ｌ2B）の面上に形成され、第２絶縁層Ｌ2の導通孔ＨC1を介して第１中間導電層５４１に導通する。また、第２電極３２は、第１電極３１を覆う第３絶縁層Ｌ3の面上に形成され、第３絶縁層Ｌ3と第２絶縁層Ｌ2とを貫通する導通孔ＨC2を介して第２中間導電層５４２に導通する。したがって、図６における画素回路ＰAにおいては、第１中間導電層５４１（第１電極３１）とデータ線２４１との間に第１スイッチング素子Ｑ1が電気的に介在するとともに第２中間導電層５４２（第２電極３２）とデータ線２４２との間に第２スイッチング素子Ｑ2が電気的に介在する。他方、図６の画素回路ＰBにおいては、第１中間導電層５４１（第１電極３１）とデータ線２４２との間に第１スイッチング素子Ｑ1が電気的に介在するとともに第２中間導電層５４２（第２電極３２）とデータ線２４３との間に第２スイッチング素子Ｑ2が電気的に介在する。導通孔ＨC1および導通孔ＨC2は、平面視で第１走査線２２Aに重なるように形成される。

第２実施形態においても、第１中間導電層５４１と第２中間導電層５４２とが第１走査線２２Aに重なるように形成されるから、第１実施形態と同様の効果が実現される。また、第１中間導電層５４１を第１スイッチング素子Ｑ1に導通させる導通孔ＨB1と、第２中間導電層５４２を第２スイッチング素子Ｑ2に導通させる導通孔ＨB2とが第１走査線２２Aと第２走査線２２Bとの間に形成される。すなわち、第１走査線２２Aと第２走査線２２Bとの間の領域が有効に利用される（デッドスペースとならない）。したがって、第１中間導電層５４１や第２中間導電層５４２に起因したデッドスペースを削減できるという効果は格別に顕著となる。

＜Ｃ：変形例＞
以上の各形態には様々な変形が加えられる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の例示から２以上の態様を任意に選択して組合わせてもよい。

（１）変形例１
以上の各形態においては第１中間導電層５４１と第２中間導電層５４２とを線対称な形状としたが、第１中間導電層５４１と第２中間導電層５４２とが合同の形状である構成も採用される。また、第１中間導電層５４１と第２中間導電層５４２とはデータ線２４とは別層から形成され得る。

（２）変形例２
第１実施形態においては第１中間導電層５４１の一部と第２中間導電層５４２の一部とが平面視で走査線２２に重なる場合を例示したが、第１中間導電層５４１の全部と第２中間導電層５４２の全部とが走査線２２に重なる構成も採用される。また、第２実施形態においては、第１中間導電層５４１と第２中間導電層５４２とが第１走査線２２Aに重なる場合を例示したが、第１中間導電層５４１と第２中間導電層５４２とが第１走査線２２Aおよび第２走査線２２Bの双方に重なる構成も採用される。

（３）変形例３
走査線２２（第２実施形態では第１走査線２２A）と重なる面積が第１中間導電層５４１と第２中間導電層５４２とで略一致するという構成は、走査線２２の電位が変動したときの第１中間導電層５４１の電位の変動量と第２中間導電層５４２の電位の変動量とを近似させる（さらにはフリッカやクロストークを抑制する）という格別の効果を実現するための構成であって、第１中間導電層５４１や第２中間導電層５４２に起因したデッドスペースを削減するという所期の課題の解決にとっては必須の要件ではない。したがって、走査線２２（第２実施形態では第１走査線２２A）と重なる面積は第１中間導電層５４１と第２中間導電層５４２とで相違し得る。具体的には、第１中間導電層５４１と第２中間導電層５４２とで形状が相違する（合同でも対称でもない）構成や、第１中間導電層５４１と第２中間導電層５４２とでＹ方向の位置が相違する構成が採用される。

（４）変形例４
電気光学物質２６は液晶に限定されない。すなわち、第１電極３１と第２電極３２との間の電圧（電界）に応じて光学的な特性（透過率や輝度）が変化する特性の各種の物質（例えば電気泳動素子）が以上の各形態における電気光学物質２６として採用される。

＜Ｄ：応用例＞
次に、本発明に係る電気光学装置を利用した電子機器について説明する。図８ないし図１０には、以上に例示した何れかの形態に係る電気光学装置１００を表示装置として採用した電子機器の形態が図示されている。

図８は、電気光学装置１００を採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する電気光学装置１００と、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。

図９は、電気光学装置１００を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置１００とを備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。

図１０は、電気光学装置１００を適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する電気光学装置１００とを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が電気光学装置１００に表示される。

なお、本発明に係る電気光学装置が適用される電子機器としては、図８から図１０に例示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。

１００……電気光学装置、１１……第１基板、１２……第２基板、１４……画素部、Ｐ……画素回路、２２……走査線、２２０……配線対、２２A……第１走査線、２２B……第２走査線、２４……データ線、２４０……配線対、２４A……第１データ線、２４B……第２データ線、２６……電気光学物質、３１……第１電極、３２……第２電極、Ｅ……電気光学素子、Ｑ1……第１スイッチング素子、Ｑ2……第２スイッチング素子、Ｌ0……ゲート絶縁層、Ｌ1……第１絶縁層、Ｌ2……第２絶縁層、Ｌ3……第３絶縁層、５２１……半導体層、５２２……半導体層、５４１……第１中間導電層、５４２……第２中間導電層、ＨA1，ＨA2，ＨB1，ＨB2，ＨC1，ＨC2……導通孔。

Claims (6)

1. 相対向する第１基板と第２基板との間に電気光学物質が配置された電気光学装置であって、
   前記第１基板のうち前記第２基板との対向面の面上に形成された走査線と、
   前記走査線をゲートとする第１スイッチング素子および第２スイッチング素子と、
   前記走査線と前記第１スイッチング素子および前記第２スイッチング素子とを覆う第１絶縁層と、
   前記第１絶縁層の面上に形成された第１中間導電層および第２中間導電層と、
   前記走査線に交差する方向に延在する第１データ線および第２データ線と、
   前記第１中間導電層および前記第２中間導電層を覆う第２絶縁層と、
   前記第２絶縁層の面上に形成されるとともに前記第２絶縁層の導通孔を介して前記第１中間導電層に導通する第１電極と、
   前記第１電極を覆う第３絶縁層と、
   前記第３絶縁層の面上に形成されるとともに前記第３絶縁層および前記第２絶縁層の導通孔を介して前記第２中間導電層に導通する第２電極とを具備し、
   前記第１スイッチング素子は、前記第１データ線と前記第１中間導電層との間に電気的に介在し、
   前記第２スイッチング素子は、前記第２データ線と前記第２中間導電層との間に電気的に介在し、
   前記第１中間導電層の少なくとも一部と前記第２中間導電層の少なくとも一部とは、平面視で前記走査線に重なる
   電気光学装置。
2. 相対向する第１基板と第２基板との間に配置された電気光学物質と、
   前記第１基板のうち前記第２基板との対向面の面上に形成された第１走査線および第２走査線と、
   前記第１走査線および前記第２走査線に交差する方向に延在する第１データ線，第２データ線および第３データ線と、
   第１画素回路および第２画素回路とを具備し、
   前記第１画素回路および前記第２画素回路の各々は、
   第１スイッチング素子および第２スイッチング素子と、
   前記第１走査線および前記第２走査線と前記第１スイッチング素子および前記第２スイッチング素子とを覆う第１絶縁層と、
   前記第１絶縁層の面上に形成された第１中間導電層および第２中間導電層と、
   前記第１中間導電層および前記第２中間導電層を覆う第２絶縁層と、
   前記第２絶縁層の面上に形成されるとともに前記第２絶縁層の導通孔を介して前記第１中間導電層に導通する第１電極と、
   前記第１電極を覆う第３絶縁層と、
   前記第３絶縁層の面上に形成されるとともに前記第２絶縁層および前記第３絶縁層の導通孔を介して前記第２中間導電層に導通する第２電極とを具備し、
   前記第１画素回路において、前記第１スイッチング素子および前記第２スイッチング素子は、前記第１走査線をゲートとして動作し、かつ、前記第１スイッチング素子は、前記第１データ線と前記第１中間導電層との間に電気的に介在し、前記第２スイッチング素子は、前記第２データ線と前記第２中間導電層との間に電気的に介在し、
   前記第２画素回路において、前記第１スイッチング素子および前記第２スイッチング素子は、前記第２走査線をゲートとして動作し、かつ、前記第１スイッチング素子は、前記第２データ線と前記第１中間導電層との間に電気的に介在し、前記第２スイッチング素子は、前記第３データ線と前記第２中間導電層との間に電気的に介在し、
   前記第１中間導電層の少なくとも一部と前記第２中間導電層の少なくとも一部とは、平面視で前記第１走査線および前記第２走査線の少なくとも一方に重なる
   電気光学装置。
3. 前記第１画素回路および前記第２画素回路の各々において、前記第１絶縁層に形成されて前記第１中間導電層を前記第１スイッチング素子に導通させる導通孔と、前記第１絶縁層に形成されて前記第２中間導電層を前記第２スイッチング素子に導通させる導通孔とは、平面視で前記第１走査線と前記第２走査線との間隙内に位置する
   請求項２の電気光学装置。
4. 前記第１中間導電層と前記第２中間導電層とは形状が合同または対称である
   請求項１から請求項３の何れかの電気光学装置。
5. 前記第１中間導電層が前記走査線に重なる面積と、前記第２中間導電層が前記走査線に重なる面積とは等しい
   請求項１から請求項４の何れかの電気光学装置。
6. 請求項１から請求項５の何れかの電気光学装置を具備する電子機器。
   

Images