JP2008060915A - ハイブリッド回路 - Google Patents

Abstract

【課題】従来のハイブリッド回路は、所望の結合量を得るため、基板の表・裏面に結合線路を構成し、スルーホールを用いた複雑な加工が必要である。
【解決手段】グランドと第１のストリップ導体で形成され使用周波数電波の約４分の１波長の長さからなる第１の伝送線路と、グランドと第２のストリップ導体で形成され使用周波数電波の約４分の１波長の長さからなり、第１の伝送線路と平行に配設された第２の伝送線路からなる結合線路を用いたハイブリッド回路の、第１のストリップ導体の少なくとも１箇所を延在させて、第２のストリップ導体とオーバーラップさせて形成された容量部を備える。
【選択図】図１

Description

この発明は、簡単な加工で、密結合が得られるハイブリッド回路に関するものである。

図１４は、特開平９−１８２０８号公報「ハイブリッド回路」による従来のハイブリッド回路を示す構成図である。同図（ａ）は第１層パターン図、同図（ｂ）は第２層パターン図、同図（ｃ）は同図（ａ）及び（ｂ）のＩ−Ｉ線に沿う断面図を示す。同図（ｃ）に示すように、従来のハイブリッド回路は、プリント基板１の表面と裏面に対称な第１及び第２のコプレナーライン２及び３を配置している。第１のコプレナーライン２は中央に設けられた第１のストリップライン４とその周辺に設けられたグランド５からなる。第２のコプレナーライン３は中央に設けられた第２のストリップライン６とその周辺に設けられたグランド７からなる。

また、図１４（ａ）に示すように、ストリップライン４の中央部の間にはプリント基板１の両面の結合度を確保するための集中定数容量８が配置されている。また、ライン両端の基板両面のストリップライン４及び６の間に集中定数容量９及び１０を配置し、全部で４ケ所のライン端を入出力ポートａ、ｂ、ｃ及びｄとしている。更に、ポートインピーダンスを５０Ωに整合するための集中定数容量１１、１２、１３及び１４が配置されている。

ここで、実装上、各ポートａ〜ｄ及び集中定数容量８〜１４はプリント基板１の第１層面にある必要があるので、第２層面のポートは図１４（ａ）及び（ｂ）に示すように、スルーホール１５及び１６により第１層面へ伝送されることにより、第２層面のポートを第１層面に形成し、集中定数容量９及び１０と１１及び１３をプリント基板１の第１層面に配置できるようにしている。また、集中定数容量８を第１層面上に配置するため、スルーホール１７により第２層面のコプレナーライン３の中央部を第１層面へ導通させている。
以上のように、基板の表面および裏面の結合線路および集中結合容量により、所望の結合量を得ていた。

特開平９−１８２０８号公報 第１図

従来のハイブリッド回路は、上記のように基板の表面および裏面に対称なコプレナーラインが構成されているので、スルーホールを用いた複雑な加工が必要となってしまう問題があった。
この発明は上記のような問題点を解決するためになされたもので、基板の表面のみの簡単な構造で密結合が得られるハイブリッド回路を得ることを目的とする。

この発明に係るハイブリッド回路は、グランドと第１のストリップ導体で形成され使用周波数電波の約４分の１波長の長さからなる第１の伝送線路と、グランドと第２のストリップ導体で形成され使用周波数電波の約４分の１波長の長さからなり、第１の伝送線路と平行に配設された第２の伝送線路からなる結合線路を用いたハイブリッド回路において、第１のストリップ導体の少なくとも１箇所を延在させて、第２のストリップ導体とオーバーラップさせて形成された容量部を備える。

この発明に係るハイブリッド回路は、一方のストリップ導体の一部を他方のストリップ導体にオーバーラップするように延在させて容量部を形成し結合量を得ることで、密結合を得るための両ストリップ導体の導体間結合量を緩和することができる。両ストリップ導体の導体間結合量が緩和されることにより、線路間隔をばらつきの影響の小さい範囲まで広くすることができる。

実施の形態1.
図１(a)は、この発明の実施の形態１によるハイブリッド回路の構成を、同図(b)は、X-X'の断面を示す図である。図１において、10aおよび10bは第１および第２の伝送線路を構成する長さが使用周波数電波の約1/4波長のストリップ導体、21は入力端子、22は通過端子、23は結合端子、24はアイソレーション端子、30は容量部、40a、40b、40cおよび40dはグランド、50は基板である。
同図(b)において、10aおよび10bは、第１および第２の伝送線路を構成するストリップ導体、30は容量部、40bおよび40dはグランド、50は基板である。第１および第２の伝送線路10a、10bを用いてコプレーナ結合線路を構成しているストリップ導体10aは、その中央部において、一部分を突起させ、突起の上端部をストリップ導体10bの上部へ小さな隙間おいて直角にオーバーラップするように延在させて容量部30を形成している。

ストリップ導体10aは、その両端が外側に直角に折り曲げられ、その両先端にそれぞれ入力端子21と通過端子22が形成される。同様にストリップ導体10bは、その両端が外側に直角即ち、ストリップ導体10aとは反対の方向に折り曲げられ、その両先端にそれぞれに結合端子23とアイソレーション端子24が形成される。そして、ストリップ導体10a、10bは平行になるよう配設され、さらに夫々のストリップ導体10a、10bの外側にグランド40d、40bが平行になるよう配設される。グランド40a、40cは、それぞれストリップ導体10a、10bの両端外側にストリップ導体10a、10bと直角になるよう配設される。

次に動作について説明する。
入力端子21から信号が入力されると、コプレーナ結合線路に用いる伝送線路を構成するストリップ導体10aおよび10bの導体間の結合量、および容量部30で得られる結合量に応じて、入力された信号は通過端子22および結合端子23に分配され、アイソレーション端子24には信号は出力されない。コプレーナ結合線路のみの結合量で密結合を得ようとすると、ストリップ導体10aおよび10bの導体間隔を狭くする必要があるため加工のばらつきによる特性変化が大きくなってしまう。そこで、一方のストリップ導体10aの一部を他方のストリップ導体10bにオーバーラップするように延在させることで容量部30を形成し結合量を得ることで、密結合を得るためのストリップ導体10aおよび10bの導体間の結合量を緩和することができる。ストリップ導体10aおよび10bの導体間の結合量が緩和されることにより、線路間隔をばらつきの影響の小さい範囲まで広くすることができる。

図２に、本回路の等価回路を示す。図２において、10a、10b、10c、および10dは伝送線路を構成するストリップ導体、21は入力端子、22は通過端子、23は結合端子、24はアイソレーション端子、30は容量部、40a、40b、40cおよび40dはグランドである。10a、10cと10b、10d２本の伝送線路を用いてコプレーナ結合線路を構成している。ここで、W、S、Lはそれぞれストリップ導体幅、ストリップ導体間隔、ストリップ導体長である。Cは所望の結合量を得るための容量である。

たとえば、Ku帯で本回路の設計を行う場合、従来形の回路では、(W、S、L)=(70μｍ、5μｍ、2300μｍ)であるのに対し、本構成では、(W、S、L、C)=(70μｍ、10μｍ、2300μｍ、0.045pF)で、所望の特性が得られる計算結果となった。図３に従来形のカプラの特性計算値を、図４に本構成を用いて設計したカプラの特性計算値を示す。図３において、10は入力端子21から入力された信号の入力端子21への出力、20は入力端子21から入力された信号の通過端子22への出力、30は入力端子21から入力された信号の結合端子23への出力、40は入力端子21から入力された信号のアイソレーション端子24への出力である。図４において、10は入力端子21から入力された信号の入力端子21への出力、20は入力端子21から入力された信号の通過端子22への出力、30は入力端子21から入力された信号の結合端子23への出力、40は入力端子21から入力された信号のアイソレーション端子24への出力である。本構成により、必要な結合度を得るためのS値が5μｍから10μｍに広がった。また、本構成を用いたハイブリッドカプラは、従来形のハイブリッドカプラと比べてと高アイソレーションとなった。

次に、ばらつきの影響について示す。図５に、従来形の回路において、所望の結合量を得るための(W、S、L)=(70μｍ、5μｍ、2300μｍ)が加工ばらつきにより導体間隔が広まり、(W、S、L)=(70μｍ、6μｍ、2300μｍ)となった場合の通過および結合特性を示す。図６に、本構成を用いた場合の所望の結合量を得るための(W、S、L、C)=(70μｍ、10μｍ、2300μｍ、0.045pF)が加工ばらつきにより導体間隔が広まり、(W、S、L、C)=(70μｍ、11μｍ、2300μｍ、0.045pF)となった場合の通過および結合特性を示す。図５において、10はS=5μｍにおける入力端子21から入力された信号の通過端子22への出力、20はS=5μｍにおける入力端子21から入力された信号の結合端子23への出力、30はS=6μｍにおける入力端子21から入力された信号の通過端子22への出力、40はS=6μｍにおける入力端子21から入力された信号の結合端子23への出力である。図６において、10はS=10μｍにおける入力端子21から入力された信号の通過端子22への出力、20はS=10μｍにおける入力端子21から入力された信号の結合端子23への出力、30はS=11μｍにおける入力端子21から入力された信号の通過端子22への出力、40はS=11μｍにおける入力端子21から入力された信号の結合端子23への出力である。図５および図６から、本構成を用いることにより、導体間隔Sがばらついても特性の変化が小さいことがわかる。

従って、実施の形態１によれば、容量部30により、ストリップ導体で形成された伝送線路10aおよび10bの結合線路間での結合量を緩和でき、ばらつきに強い簡単な構造で密結合を得ることができる。

また、実施の形態１において、結合線路としてマイクロストリップ導体を用いた場合でも容量部30を用いることで同様な効果が得られる。

実施の形態２.
図７は、この発明の実施の形態２によるハイブリッド回路の構成を示す図である。図７において、10aおよび10bは、第１および第２の伝送線路を構成する長さ約1/4波長のストリップ導体、21は入力端子、22は通過端子、23は結合端子、24はアイソレーション端子、30は容量部、40はグランド、50は基板である。第１および第２の伝送線路を用いてマイクロストリップ結合線路を構成している。この実施の形態においても実施の形態１と同様にストリップ導体10aの中央部において、一部をストリップ10bの上部へオーバーラップするように延在させて容量部30を形成している。
なお、この実施の形態においては、グランド40はストリップ導体10aおよび10bが形成された基板５０の裏面側に設けられている。

次に動作について説明する。
入力端子21から信号が入力されると、マイクロストリップ結合線路に用いる伝送線路を構成するストリップ導体10aおよび10bの導体間の結合量、および容量部30で得られる結合量に応じて、入力された信号は通過端子22および結合端子23に分配され、アイソレーション端子24には信号は出力されない。マイクロストリップ結合線路のみの結合量で密結合を得ようとすると、ストリップ導体10aおよび10bの導体間隔を狭くする必要があるため加工ばらつきによる特性変化が大きくなってしまう。そこで、ストリップ導体の一部をオーバーラップするように延在させることで容量部を形成し結合量を得ることで、密結合を得るためのストリップ導体10aおよび10bの導体間の結合量を緩和することができる。ストリップ導体10aおよび10bの導体間の結合量が緩和されることにより、線路間隔をばらつきの影響の小さい範囲まで広くすることができる。

従って、実施の形態２によれば、容量部30により、伝送線路10aおよび10bの結合線路間での結合量を緩和でき、ばらつきに強い簡単な構造で密結合を得ることができる。

実施の形態３.
図８は、この発明の実施の形態３によるハイブリッド回路の構成を示す図である。図８において、10aおよび10bは、第１および第２の伝送線路を構成する長さが使用周波数電波の約1/4波長のストリップ導体、21は入力端子、22は通過端子、23は結合端子、24はアイソレーション端子、30は容量部、40a〜40dはグランド、50は基板である。第１および第２の伝送線路を用いてコプレーナ結合線路を構成している。
ストリップ導体10aは、その中央部において一部をストリップ導体10bの方向に同一平面上で直角に延在させた延在部を形成している。ストリップ導体10bは、その中央部、ストリップ導体10aの延在部に対応する部分に、上方に折り曲げて側面鎹形状の折り曲げ部を形成している。そしてこの鎹形状折り曲げ部の下方に、ストリップ導体10aの延在部を挿入して容量部30を形成している。即ち、このとき伝送線路10bは、ストリップ導体10aの延在部と接触しないように組み合わされたエアブリッジ構造となっている。
なお、ストリップ導体10a、10bおよびグランド40a〜40dの配置関係は実施の形態１と同様である。

次に動作について説明する。
入力端子21から信号が入力されると、コプレーナ結合線路に用いる伝送線路を構成するストリップ導体10aおよび10bの導体間の結合量、および容量部30で得られる結合量に応じて、入力された信号は通過端子22および結合端子23に分配され、アイソレーション端子24には信号は出力されない。コプレーナ結合線路のみの結合量で密結合を得ようとすると、ストリップ導体10aおよび10bの導体間隔を狭くする必要があるため加工ばらつきによる特性変化が大きくなってしまう。そこで、ストリップ導体10aの一部をストリップ導体10bにオーバーラップするように延在させ、ストリップ導体10bの延在部に対応する部分を側面鎹状に上方に折り曲げて基板50との空隙を形成させこの空隙部に延在部を挿入することで容量部30を形成し結合量を得る。このことで、密結合を得るためのストリップ導体10aおよび10bの導体間の結合量を緩和することができる。ストリップ導体10aおよび10bの導体間の結合量が緩和されることにより、ストリップ導体10a、10bの間隔、即ち伝送線路間隔をばらつきの影響の小さい範囲まで広くすることができる。

従って、実施の形態２によれば、容量部30により、ストリップ導体で形成される伝送線路10a、10bの結合線路間での結合量を緩和でき、ばらつきに強い簡単な構造で密結合を得ることができる。

また、実施の形態２において、結合線路としてマイクロストリップ導体を用いた場合でも容量部30を用いることで同様な効果が得られる。

実施の形態４.
図９は、この発明の実施の形態４によるハイブリッド回路の主要部の構成を示す図である。図９において、10aおよび10bはコプレーナ結合線路を構成するストリップ導体の伝送線路で長さが使用周波数電波の約1/4波長である。21は入力端子、22は通過端子、23は結合端子、24はアイソレーション端子、30aおよび30bは容量部、40a、40b、40cおよび40dはグランド、50は基板である。第１および第２の伝送線路10a、10bを用いてコプレーナ結合線路を構成している。ストリップ導体10aの中央部近傍の少々入力端子21側において、一部分を突起させ、その突起部をストリップ導体10bの上部へ小さな隙間おいて直角にオーバーラップするように延在部を形成し、このオーバーラップ部で容量部30aを形成している。また、ストリップ導体10aの延在部と対称な位置であるストリップ導体10bの中央部近傍のアイソレーション端子24側において、一部分を突起させ、その突起部をストリップ導体10aの上部へ小さな隙間おいて直角にオーバーラップするように延在部を形成し、このオーバーラップ部で容量部30bを形成している。
なお、ストリップ導体10a、10bおよびグランド40a〜40dの配置関係は実施の形態１と同様である。

次に動作について説明する。
入力端子21から信号が入力されると、コプレーナ結合線路に用いる伝送線路を構成するストリップ導体10aおよび10bの導体間の結合量、および容量部30a、30bで得られる結合量に応じて、入力された信号は通過端子22および結合端子23に分配され、アイソレーション端子24には信号は出力されない。コプレーナ結合線路のみの結合量で密結合を得ようとすると、ストリップ導体10aおよび10bの導体間隔を狭くする必要があるため加工のばらつきによる特性変化が大きくなってしまう。そこで、それぞれのストリップ導体の一部を延在させて他方のストリップ導体にオーバーラップさせそれぞれ容量部を形成し結合量を得ることで、密結合を得るためのストリップ導体10aおよび10bの導体間の結合量を緩和することができる。ストリップ導体10aおよび10bの導体間の結合量が緩和されることにより、ストリップ導体で形成される伝送線路間隔をばらつきの影響の小さい範囲まで広くすることができる。また、１つの容量部で所望の結合量が得られない場合でも、容量部を２つ用いることで、所望の結合量を得ることができる。容量部30aおよび30bを交互に装荷することで、ハイブリッド回路が物理的に対称となり、各端子間で対称的な特性が得られる。

従って、実施の形態４によれば、容量部30a、30bにより、ストリップ導体で形成される伝送線路10aおよび10bの結合線路間での結合量を緩和でき、ばらつきに強い簡単な構造で密結合を得ることができる。

また、実施の形態４において、結合線路としてマイクロストリップ導体を用いた場合でも容量部30aおよび30bを用いることで同様な効果が得られる。

実施の形態５.
図１０は、この発明の実施の形態５によるハイブリッド回路の主要部の構成を示す図である。図１０において、10aおよび10bはコプレーナ結合線路を構成する伝送線路で、長さが使用周波数電波の約1/4波長のストリップ導体により形成される。21は入力端子、22は通過端子、23は結合端子、24はアイソレーション端子、30aおよび30bは容量部、40a、40b、40cおよび40dはグランド、50は基板である。
第１および第２の伝送線路を用いてコプレーナ結合線路を構成しているストリップ導体10aの中央部近傍の少々入力端子21側において、一部をストリップ導体10bの方向に同一平面上で直角に延在させた延在部を形成している。ストリップ導体10bは、その中央部近傍の少々結合端子23側、ストリップ導体10aの延在部に対応する部分に、上方に折り曲げて側面鎹形状の折り曲げ部を形成している。そしてこの鎹形状折り曲げ部の下方に、ストリップ導体10aの延在部を挿入してストリップ導体10bとオーバーラップさせ容量部30aを形成している。

また、ストリップ導体10bの中央部近傍のアイソレーション端子24側で、ストリップ導体10aの延在部と対称な位置において、一部をストリップ導体10aの方向に同一平面上で直角に延在させた延在部を形成している。ストリップ導体10aは、その中央部近傍の少々通過端子22側、ストリップ導体10bの延在部に対応する部分に、上方に折り曲げて側面鎹形状の折り曲げ部を形成している。そしてこの鎹形状折り曲げ部の下方に、ストリップ導体10bの延在部を挿入してストリップ導体10aとオーバーラップさせ容量部30bを形成している。即ち、このとき伝送線路10bは、ストリップ導体10aの延在部と接触しないように組み合わされたエアブリッジ構造となり、伝送線路10aは、ストリップ導体10bの延在部と接触しないように組み合わされたエアブリッジ構造となっている。
なお、ストリップ導体10a、10bおよびグランド40a〜40dの配置関係は実施の形態１と同様である。

次に動作について説明する。
入力端子21から信号が入力されると、コプレーナ結合線路に用いる伝送線路を構成するストリップ導体10aおよび10bの導体間の結合量、および容量部30a、30bで得られる結合量に応じて、入力された信号は通過端子22および結合端子23に分配され、アイソレーション端子24には信号は出力されない。コプレーナ結合線路のみの結合量で密結合を得ようとすると、ストリップ導体10aおよび10bの導体間隔を狭くする必要があるため加工ばらつきによる特性変化が大きくなってしまう。そこで、それぞれのストリップ導体の一部を延在させて他方のストリップ導体にオーバーラップさせてそれぞれに容量部を形成し結合量を得ることで、密結合を得るためのストリップ導体10aおよび10bの導体間の結合量を緩和することができる。ストリップ導体10aおよび10bの導体間の結合量が緩和されることにより、線路間隔をばらつきの影響の小さい範囲まで広くすることができる。また、１つの容量部で所望の結合量が得られない場合でも、容量部を２つ用いることで、所望の結合量を得ることができる。容量部30aおよび30bを交互に装荷することで、ハイブリッド回路が物理的に対称となり、各端子間で対称的な特性が得られる。

従って、実施の形態５によれば、容量部30a、30bにより、ストリップ導体で形成された伝送線路10aおよび10bの結合線路間での結合量を緩和でき、ばらつきに強い簡単な構造で密結合を得ることができる。

また、実施の形態５において、結合線路としてマイクロストリップ導体を用いた場合でも容量部30aおよび30bを用いることで同様な効果が得られる。

実施の形態６.
この実施の形態は実施の形態４における容量部30a、30bを２組以上持つ構成にされたハイブリッド回路である。
たとえば、図１１は、この発明の実施の形態６によるハイブリッド回路の主要部の構成を示す図である。この実施の形態は実施の形態４におけるハイブリッド回路の容量結合部30a、30bを２組持つ構成にされる。図１１において、10aおよび10bはコプレーナ結合線路を構成する長さが使用周波数電波の約1/4波長の伝送線路であり、ストリップ導体で形成される。21は入力端子、22は通過端子、23は結合端子、24はアイソレーション端子、30a、30b、30cおよび30dは容量部、40a、40b、40cおよび40dはグランド、50は基板である。

第１および第２の伝送線路を用いてコプレーナ結合線路を構成しているストリップ導体10aの中央部近傍の少々入力端子21側において、一部分を突起させ、その突起部をストリップ10bの上部へ小さな隙間おいて直角にオーバーラップするように延在部を形成し、このオーバーラップ部で容量部30aを形成している。また、ストリップ導体10aの延在部より中央部側のストリップ導体10bに一部分を突起させ、その突起部をストリップ導体10aの上部へ小さな隙間おいて直角にオーバーラップするように延在部を形成し、このオーバーラップ部で容量部30bを形成している。

さらに、ストリップ導体10aの中央部近傍の少々通過端子22側において、一部分を突起させ、その突起部をストリップ導体10bの上部へ小さな隙間おいて直角にオーバーラップするように延在部を形成し、このオーバーラップ部で容量部30cを形成し、この容量部30cよりアイソレーション端子24側のストリップ導体10bに一部分を突起させ、その突起部をストリップ導体10aの上部へ小さな隙間おいて直角にオーバーラップするように延在部を形成し、このオーバーラップ部で容量部30dを形成している。即ち、これらの容量部はストリップ導体10a、10bの中心点に対して点対称に形成されている。
なお、ストリップ導体10a、10bおよびグランド40a〜40dの配置関係は実施の形態１と同様である。

次に動作について説明する。
入力端子21から信号が入力されると、コプレーナ結合線路に用いる伝送線路を構成するストリップ導体10aおよび10bの導体間の結合量、および容量部30a、30b、30cおよび30dで得られる結合量に応じて、入力された信号は通過端子22および結合端子23に分配され、アイソレーション端子24には信号は出力されない。コプレーナ結合線路のみの結合量で密結合を得ようとすると、ストリップ導体10aおよび10bの導体間隔を狭くする必要があるため加工のばらつきによる特性変化が大きくなってしまう。そこで、夫々のストリップ導体の一部を他のストリップ導体に２箇所でオーバーラップするように夫々のストリップ導体の２箇所を延在させることで４個の容量部を形成し結合量を得ることで、密結合を得るためのストリップ導体10aおよび10bの導体間の結合量を緩和することができる。ストリップ導体10aおよび10bの導体間の結合量が緩和されることにより、線路間隔をばらつきの影響の小さい範囲まで広くすることができる。また、１つの容量部で所望の結合量が得られない場合でも容量部を２組以上用いることで、所望の結合量を得ることができる。

従って、実施の形態６によれば、容量部30a、30b、30c、および30dにより、ストリップ導体で形成された伝送線路10aおよび10bの結合線路間での結合量を緩和でき、ばらつきに強い簡単な構造で密結合を得ることができる。

また、実施の形態６において、結合線路としてマイクロストリップ導体を用いた場合でも容量部30a、30b、30c、および30dを用いることで同様な効果が得られる。

実施の形態７.
実施の形態１から６において容量部は何れも伝送線路の中央部近傍に設けるものについて説明したが、この容量部は伝送線路の両端に持つハイブリッド回路であってもよい。
たとえば、図１２はこの発明の実施の形態７におけるハイブリッド回路の容量結合部を両端に持つ構成を示す図である。図１２において、10aおよび10bはコプレーナ結合線路を構成する長さ約1/4波長の伝送線路、21は入力端子、22は通過端子、23は結合端子、24はアイソレーション端子、30a、30b、30cおよび30dは容量部、40a、40b、40cおよび40dはグランド、50は基板である。第１および第２の伝送線路を用いてコプレーナ結合線路を構成しているストリップ導体10aの両端において、一部をストリップ10bの上部へオーバーラップするように延在させて容量部30aおよび30cを形成し、ストリップ導体10bの両端において、一部をストリップ10aの上部へオーバーラップするように延在させて容量部30bおよび30dを形成している。
なお、容量部は第１、第２のストリップ導体の中心点において点対称に形成される。

次に動作について説明する。
入力端子21から信号が入力されると、コプレーナ結合線路に用いる伝送線路を構成するストリップ導体10aおよび10bの導体間の結合量、および４個の容量部30a、30b、30cおよび30dで得られる結合量に応じて、入力された信号は通過端子22および結合端子23に分配され、アイソレーション端子24には信号は出力されない。コプレーナ結合線路のみの結合量で密結合を得ようとすると、ストリップ導体10aおよび10bの導体間隔を狭くする必要があるため加工ばらつきによる特性変化が大きくなってしまう。そこで、夫々のストリップ導体の両端部近傍の一部を夫々オーバーラップするように延在させることで４個の容量部を形成し結合量を得る。このように構成することで、密結合を得るためのストリップ導体10aおよび10bの導体間の結合量を緩和することができる。ストリップ導体10aおよび10bの導体間の結合量が緩和されることにより、線路間隔をばらつきの影響の小さい範囲まで広くすることができる。また、１つの容量部で所望の結合量が得られない場合でも、容量部を２つ用いることで、所望の結合量を得ることができる。容量部30aおよび30bを交互に装荷することで、ハイブリッド回路が物理的に対称となり、各端子間で対称的な特性が得られる。

従って、実施の形態７によれば、４個の容量部により、ストリップ導体で形成された両伝送線路の結合線路間での結合量を緩和でき、ばらつきに強い簡単な構造で密結合を得ることができる。

また、実施の形態７において、結合線路としてマイクロストリップ導体を用いた場合でも４個の容量部を用いることで同様な効果が得られる。

実施の形態８.
図１３(a)はこの発明の実施の形態８によるハイブリッド回路の構成を、同図(b)は(a)の容量部X-X'の断面を示す図である。図１３(a)において、10aおよび10bはコプレーナ結合線路を構成する長さが使用周波数電波の約1/4波長の伝送線路、21は入力端子、22は通過端子、23は結合端子、24はアイソレーション端子、30は容量部、40a、40b、40cおよび40dはグランド、50は基板である。同図(b)において、60aおよび60bは第１層の導体、70は第２層の導体、80は犠牲層である。容量部30は、はじめに、第１層の導体60aおよび60bを形成し、つぎに、60bの上部に犠牲層80を形成した後、第１層の導体60aの上部および犠牲層80の上部に第２層の導体70を形成し、最後に、犠牲層80を除去することにより形成されている。

次に動作について説明する。
入力端子21から信号が入力されると、コプレーナ結合線路に用いる伝送線路を構成するストリップ導体10aおよび10bの導体間の結合量、および容量部30で得られる結合量に応じて、入力された信号は通過端子22および結合端子23に分配され、アイソレーション端子24には信号は出力されない。コプレーナ結合線路のみの結合量で密結合を得ようとすると、ストリップ導体10aおよび10bの導体間隔を狭くする必要があるため加工ばらつきによる特性変化が大きくなってしまう。そこで、ストリップ導体の一部をオーバーラップするように延在させることで容量部を形成し結合量を得ることで、密結合を得るためのストリップ導体10aおよび10bの導体間の結合量を緩和することができる。ストリップ導体10aおよび10bの導体間の結合量が緩和されることにより、線路間隔をばらつきの影響の小さい範囲まで広くすることができる。この構造により、半導体やMEMS（Micro Electro Mechanical Systems）における微細加工技術を用いることで、ウェハ上に一括形成できる。

従って、実施の形態８によれば容量部30により、伝送線路10a、10bの結合線路間での結合量を緩和でき、ばらつきに強い簡単な構造で密結合を得ることができる。

また、実施の形態８において、結合線路としてマイクロストリップ導体を用いた場合でも容量部30を用いる。ことで同様な効果が得られる。

この発明は、高周波信号を分配・合成するハイブリッド回路に適用され、ばらつきに強い簡単な構造で密結合を得ることができる。

この発明の実施の形態１によるハイブリッド回路の構成図と断面図である。 図１に示すハイブリッド回路の等価回路図である。 従来のハイブリッド回路のカプラの特性図である。 実施の形態１によるハイブリッド回路のカプラの特性図である。 従来のハイブリッド回路において伝送線路が異なる間隔のカプラの特性図である。 実施の形態１のハイブリッド回路の伝送線路が異なる間隔のカプラの特性図である。 この発明の実施の形態２によるハイブリッド回路の構成図である。 この発明の実施の形態３によるハイブリッド回路の構成図である。 この発明の実施の形態４によるハイブリッド回路の構成図である。 この発明の実施の形態５によるハイブリッド回路の構成図である。 この発明の実施の形態６によるハイブリッド回路の構成図である。 この発明の実施の形態７によるハイブリッド回路の構成図である。 この発明の実施の形態８によるハイブリッド回路の構成図と断面図である。 従来のハイブリッド回路の構成図である。

符号の説明

10a、10b；ストリップ導体、21；入力端子、22；通過端子、23；結合端子、24；アイソレーション端子、30、30a、30b、30c、30d；容量部、40a、40b、40c、40d；グランド、50；基板、60a、60b；第１層の導体、70；第２層の導体、80；犠牲層。

Claims (2)

1. 基板の表面に形成されたグランドと使用周波数電波の約４分の１波長の長さからなり第１のストリップ導体による第１の伝送線路と、同じく基板の表面に形成されたグランドと使用周波数電波の約４分の１波長の長さからなり第２のストリップ導体により、第１の伝送線路と平行に配設された第２の伝送線路からなる結合線路を用いたハイブリッド回路において、第１のストリップ導体の少なくとも１箇所を第２のストリップ導体の方向に延在させて、第２のストリップ導体とオーバーラップさせ、容量部を形成することを特徴としたハイブリッド回路。
2. さらに、第２のストリップ導体の少なくとも１箇所を第１のストリップ導体の方向に延在させて、第１のストリップ導体とオーバーラップさせ、容量部を形成することを特徴とした請求項１記載のハイブリッド回路。

Images