JP2008036774A - Memsデバイス及びmemsデバイスの製造方法、並びに、電子機器 - Google Patents

Memsデバイス及びmemsデバイスの製造方法、並びに、電子機器 Download PDF

Info

Publication number
JP2008036774A
JP2008036774A JP2006214592A JP2006214592A JP2008036774A JP 2008036774 A JP2008036774 A JP 2008036774A JP 2006214592 A JP2006214592 A JP 2006214592A JP 2006214592 A JP2006214592 A JP 2006214592A JP 2008036774 A JP2008036774 A JP 2008036774A
Authority
JP
Japan
Prior art keywords
substrate
mems device
feedthrough
plating
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006214592A
Other languages
English (en)
Other versions
JP5039929B2 (ja
Inventor
Ryuta Mitsusue
竜太 光末
Kazunari Oka
一成 岡
Hiroshi Takahashi
寛 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2006214592A priority Critical patent/JP5039929B2/ja
Publication of JP2008036774A publication Critical patent/JP2008036774A/ja
Application granted granted Critical
Publication of JP5039929B2 publication Critical patent/JP5039929B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Gyroscopes (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】パターニングすることなく、スルーホールの底部に確実にフィードスルーを形成して、シリコン基板と外部との導通を確実に図るとともに、工程数の削減を図ることが可能なMEMSデバイスの製造方法及びMEMSデバイス並びに電子機器を提供する。
【解決手段】MEMSデバイス1は、シリコン基板2と、シリコン基板2に接合された絶縁性を有するリッド基板3と、リッド基板3に形成されたスルーホール6に設けられ、シリコン基板2と外部とを導通させるフィードスルー7とを備えたものであり、リッド基板3にスルーホール6を形成するスルーホール形成工程と、スルーホール6が形成されたリッド基板3をシリコン基板2に接合させる接合工程と、メッキ溶液に浸漬させた状態でシリコン基板2に電圧を印加して、スルーホール6にメッキ材を成長させることでフィードスルー7を形成するフィードスルー形成工程とを備えた製造方法で製造される。
【選択図】図1

Description

本発明は、シリコン基板とリッド基板とで構成されたMEMSデバイス及びMEMSデバイスの製造方法、並びに、MEMSデバイスを備えた電子機器に関する。
近年、半導体プロセス技術を用いて1つの基板上に電子と機械機構とを融合させた微小デバイスであるMEMS(Micro Electro Mechanical System)デバイスが注目されている。このMEMSデバイスは、シリコン基板上で半導体技術を利用して製造されることから、加工精度の高さ、量産の容易さ、電子回路と機械部品とを一体形成することで精密な動作制御が可能等といった利点があり、IT関連のみならず、通信や化学、医療やバイオ等といった様々な分野に応用され始めている。その1つとして、例えば、加速度センサや角速度センサなどの力学量センサに応用したものが知られている。
また、MEMSデバイスにおいて使用されるシリコン基板は、シリコン基板を支持、あるいは密閉するとともに、外部との絶縁を図る目的としてリッド基板と接合されている。そして、リッド基板には、スルーホールが形成され、このスルーホールに導電性を有するフィードスルーが形成されていることで、所定の位置でシリコン基板と外部との導通を図ることを可能としている。フィードスルーとしては、例えば、ステンシルマスクを用いたスパッタ法あるいは蒸着法によってスルーホールに金属膜を形成するとともに、金属膜上に、さらにメッキ処理を施してメッキ膜を形成する方法が提案されている(例えば、特許文献1参照)。
このようなフィードスルーは、より具体的にはフォトリソグラフィー技術を用いて、以下に示す第1の方法あるいは第2の方法で形成される。図56に第1の方法におけるフィードスルーの製造工程を表わす断面図を、図57に第2の方法におけるフィードスルーの製造工程を表わす断面図を示す。
第1の方法においては、図56(a)に示すように、まず、予めスルーホール200aが形成され、シリコン基板201と接合されたリッド基板200上に、蒸着法、スパッタ法などによって金属膜202を成膜する。次に、図56(b)に示すように、金属膜202に電圧を印加してメッキ処理を施して、メッキ膜203を形成する。そして、図56(c)に示すように、フォトリソグラフィー技術によってフィードスルーの所定パターンとなるようにレジスト膜204をパターニングし、この状態でエッチングを行って金属膜202及びメッキ膜203の不要な部分を除去する。最後に、レジスト膜204を除去することで、図56(d)に示すように、所定のパターンでスルーホール200aの壁面と、その底部に露出するシリコン基板201上とに成膜されたフィードスルー205を得ることができる。
第2の方法においては、図57(a)に示すように、まず、予めスルーホール200aが形成されてシリコン基板201と接合されたリッド基板200上に、フォトリソグラフィー技術によってフィードスルーの所定パターン以外の部分にレジスト膜206をパターニングする。次に、図57(b)に示すように、蒸着法、スパッタ法などによって金属膜207を成膜する。さらに、図57(c)に示すように、金属膜207に電圧を印加してメッキ処理を施して、メッキ膜208を形成する。最後に、レジスト膜206とともに、金属膜207及びメッキ膜208の不要な部分を除去(リフトオフ加工)することで、図57(d)に示すように、所定のパターンでスルーホール200aの壁面と、その底部に露出するシリコン基板201上とに成膜されたフィードスルー209を得ることができる。
特開2004−12326号公報
しかしながら、特許文献1においては、上記のいずれの方法によっても凹状に形成されたスルーホールの壁面及び底部に金属膜をスパッタ法や蒸着法などで成膜する必要がある。このため、底部においては気泡が閉じ込められるなどして巣が形成されてしまう場合があり、このようの場合には断線して外部とシリコン基板との導通が図れなくなってしまう問題があった。このような巣の発生は、特にスルーホールのアスペクト比が大きくなるほど顕著となる。
また、フィードスルーを形成するに際して、フォトリソグラフィー技術を利用してパターニングを行う必要があり、また、不要な金属膜及びメッキ膜を除去するために第1の方法ではエッチングを、第2の方法ではリフトオフ加工をする必要がある。このため、工程数が増加して、製造コストが増大してしまう問題があった。
また、第1の方法では、レジスト膜をパターニングするためにレジストを塗布する必要あり、凹状に形成されたスルーホールの底部に確実に塗布することは困難であった。このため、レジストの塗布が不確実な場合には、エッチング時にスルーホールの底部のメッキ膜を損傷させて断線させてしまう可能性があった。一方、第2の方法では、リフトオフ加工によって不要な部分を除去するため、フィードスルーにバリが生じる、あるいは、パターン精度が悪くなるなどの問題があった。
この発明は、上述した事情に鑑みてなされたものであって、パターニングすることなく、スルーホールの底部に確実にフィードスルーを形成して、シリコン基板と外部との導通を確実に図るとともに、工程数の削減を図ることが可能なMEMSデバイスの製造方法及びそのMEMSデバイス、並びに、MEMSデバイスを備えた電子機器を提供するものである。
上記課題を解決するために、この発明は以下の手段を提案している。
本発明は、シリコン基板と、該シリコン基板に接合された絶縁性を有するリッド基板と、該リッド基板に形成されたスルーホールに設けられ、前記シリコン基板と外部とを電気的に導通させるフィードスルーとを備えたMEMSデバイスの製造方法であって、前記リッド基板に前記スルーホールを形成するスルーホール形成工程と、該スルーホールが形成された前記リッド基板を前記シリコン基板に接合させる接合工程と、接合された前記リッド基板と前記シリコン基板とをメッキ溶液に浸漬させ、該メッキ溶液に浸漬させた状態で前記シリコン基板に電圧を印加して、前記スルーホールにメッキ材を析出させることで前記フィードスルーを形成するフィードスルー形成工程とを備えることを特徴としている。
この発明に係るMEMSデバイスの製造方法によれば、フィードスルーの形成は、フィードスルー形成工程として、メッキ溶液中においてシリコン基板に電圧を印加することで行われる。ここで、シリコン基板が導電性を有するため、メッキ溶液から析出するメッキ材は、スルーホールの底部に露出するシリコン基板から成長していき、フィードスルーが形成されていく。このため、スルーホールの形状に係らず、また、気泡などによる巣が発生することなく、スルーホールの底部で確実にシリコン基板と導通したフィードスルーを形成することができる。また、リッド基板は絶縁性を有しているため、フィードスルー工程を行っても、析出されたメッキ材がリッド基板上で成長してしまうことが無い。このため、スルーホール内のみにメッキ材を成長させることができ、パターニングすること無くフィードスルーを形成することができる。
また、上記のMEMSデバイスの製造方法において、前記フィードスルー形成工程前に、前記シリコン基板の前記リッド基板が接合された一面とは反対側の他面にメッキ防止膜を形成するメッキ防止膜形成工程と、前記フィードスルー形成工程後に、前記シリコン基板から前記メッキ防止膜を除去するメッキ防止膜除去工程とを備えることがより好ましいとされている。
この発明に係るMEMSデバイスの製造方法によれば、メッキ防止膜形成工程としてシリコン基板の他面にメッキ防止膜を形成した後に、フィードスルー形成工程を行っている。このため、メッキ防止膜として絶縁性を有するものを選択すれば、フィードスルー形成工程としてメッキ溶液中でシリコン基板に電圧を印加したとしても、シリコン基板の内、スルーホールの底部に露出した部分以外からメッキ材が成長してしまうことが無い。このため、フィードスルー形成工程後はメッキ防止膜除去工程としてメッキ防止膜を除去するだけで良く、フィードスルー形成工程後に、不必要に成長したメッキ材をエッチングなどの方法で除去する工程を設ける必要が無い。また、メッキ防止膜として導電性を有するものを選択したとしても、メッキ材はメッキ防止膜上に成長するので、メッキ防止膜除去工程において、メッキ防止膜とともに容易に除去することができる。
また、上記のMEMSデバイスの製造方法において、前記シリコン基板上の前記フィードスルーと対応する位置に、メッキ用電極を形成するメッキ用電極形成工程をさらに備え、前記フィードスルー形成工程は、前記メッキ用電極形成工程後に行われることがより好ましいとされている。
この発明に係るMEMSデバイスの製造方法によれば、メッキ用電極形成工程としてメッキ用電極がシリコン基板上のフィードスルーと対応する位置に形成されることで、フィードスルー形成工程において、メッキ材はシリコン基板及びメッキ用電極から成長することとなる。このため、メッキ材によって形成されたフィードスルーとシリコン基板との密着性を良好なものとするとともに、コンタクト抵抗を低減し、確実にオーミックコンタクトの状態を確保することができる。
また、上記のMEMSデバイスの製造方法において、前記シリコン基板は、二つのシリコン層と、二つの該シリコン層の間に介装される酸化膜層とで構成されたSOI基板であり、該SOI基板の前記フィードスルーと対応する位置で、前記リッド基板が接合される前記二つのシリコン層のうちの一方のシリコン層から他方のシリコン層にまで達して前記酸化膜層を貫通するコンタクトホールを形成するコンタクトホール形成工程をさらに備え、前記フィードスルー形成工程は、前記コンタクトホール形成工程の後に、前記SOI基板のシリコン層の他方に電圧を印加して行うことがより好ましいとされている。
この発明に係るMEMSデバイスの製造方法によれば、シリコン基板としてSOI基板を使用することで、シリコン基板の内部構造をエッチングなどによって高精度に形成することができる。また、酸化膜層によって、リッド基板と接合した一方のシリコン層と、酸化膜層を介した他方のシリコン層との絶縁を図ることができる。一方、コンタクトホール形成工程としてコンタクトホールを形成した後にフィードスルー工程によってフィードスルーを形成することで、スルーホールが形成された所定の位置においては、他方のシリコン層と外部との導通を図ることができる。この際、コンタクトホールの底部を形成する他方のシリコン層に電圧を印加することで、メッキ材は、コンタクトホールの底部から確実に成長させることができる。このため、例えばリッド基板と接合した一方のシリコン層側からメッキ材が成長して、コンタクトホールの底部に巣が形成されてしまうことなどが無く、確実に導通を図ることができる。
また、上記のMEMSデバイスの製造方法において、前記スルーホール形成工程は、前記スルーホールとなる位置で、前記リッド基板を両面から削り込んで前記スルーホールを形成することがより好ましいとされている。
この発明に係るMEMSデバイスの製造方法によれば、スルーホール形成工程において、リッド基板を両面から削り込んでスルーホールが形成される。このため、スルーホールをアスペクト比が大きく孔径の小さいものとしてフィードスルーを狭ピッチで設置可能である一方、スルーホールは、底部の孔径よりも中間部の孔径の方が小さい形状になってしまう。しかしながら、フィードスルー形成工程としてスルーホールの底部に露出するシリコン基板からメッキ材を成長させることが可能である。このため、スルーホールの形状に係らず、気泡などに起因する巣を発生させること無く、確実にシリコン基板との導通が図られたフィードスルーを形成することができる。
また、上記のMEMSデバイスの製造方法において、前記フィードスルー形成工程で形成された前記フィードスルー上に、導電性を有する耐酸材料で形成された電極保護膜を形成する電極保護膜形成工程をさらに備えることがより好ましいとされている。
この発明に係るMEMSデバイスの製造方法によれば、電極保護膜形成工程として、フィードスルー形成工程で形成されたフィードスルー上に電極保護膜が形成され、外部とフィードスルーとの導通を可能とするとともに、フィードスルーを酸による腐食から保護することができる。このため、フィードスルーを形成するメッキ材の種類に係らず、後工程として例えばフォトリソグラフィー技術に係るレジスト膜の除去など酸を使用する工程を実施することが可能となる。
また、上記のMEMSデバイスの製造方法において、前記フィードスルー形成工程は、前記メッキ材が前記スルーホールから溢れ出るまで該メッキ材を析出させることで、前記リッド基板から突出したバンプを形成することがより好ましいとされている。
この発明に係るMEMSデバイスの製造方法によれば、フィードスルー形成工程において、電圧を印加させる時間を制御することによってスルーホール内で成長するメッキ材の容量を容易に調整することができる。すなわち、電圧を印加する時間の制御によって、スルーホールから溢れ出る状態までメッキ材を成長させてリッド基板から突出させることで、フリップチップ実装が可能なバンプを、容易に、かつ、バンプを作製する工程を別工程とすることなく形成することができる。
また、上記のMEMSデバイスの製造方法において、前記フィードスルー形成工程後に、前記シリコン基板の前記リッド基板が接合された一面とは反対側の他面側から前記シリコン基板を所定の形状にエッチングして内部構造を形成する内部構造形成工程と、前記シリコン基板の前記他面に、前記一面に接合した前記リッド基板とは異なる他のリッド基板を接合する他リッド基板接合工程とをさらに備えることがより好ましいとされている。
この発明に係るMEMSデバイスの製造方法によれば、シリコン基板の両面にリッド基板が接合される、いわゆる封止型のデバイスである。このような封止型のデバイスであったとしても、接合工程で一方のリッド基板をシリコン基板と接合した状態で、上述の各工程を行った後、内部構造工程として内部構造を形成し、他リッド基板接合工程として他のリッド基板を接合することで、同様に作製することができる。
また、本発明のMEMSデバイスは、上記のMEMSデバイスの製造方法によって製造されたMEMSデバイスであることを特徴としている。
この発明に係るMEMSデバイスによれば、上記の製造方法で製造されることで、製造コストを低減して安価で提供可能であるとともに、外部とシリコン基板との導通をフィードスルーによって確実に図ることができる。
また、本発明は、MEMSデバイスの製造方法で製造されたMEMSデバイスにおいて、前記内部構造として、前記リッド基板と前記他のリッド基板との間を気密に閉塞してセンサ室を形成するフレームと、前記センサ室に収容され、力学量を検出する検出部とを備えた力学量センサであることを特徴としている。
この発明に係るMEMSデバイスによれば、上記の製造方法で製造されることで、製造コストを低減して安価であるとともに、外部とシリコン基板との導通を良好なものとした力学量センサとすることができる。
また、本発明の電子機器は、上記のMEMSデバイスを備えたことを特徴としている。
この発明に係る電子機器は、上記のMEMSデバイスを備えることで安価で提供可能であるとともに、信頼性の向上を図ることができる。
本発明のMEMSデバイスの製造方法によれば、フィードスルー形成工程を備えることで、パターニングすることなく、スルーホールの底部に確実にフィードスルーを形成することができる。このため、シリコン基板と外部との導通を確実なものとするとともに、工程数の削減を図り、製造コストの低減を図ることができる。
また、本発明のMEMSデバイスによれば、製造コストを低減して安価のものとすることができるとともに、外部とシリコン基板との導通を確実なものとすることができる。
また、本発明の電子機器によれば、上記MEMSデバイスを備えることで、安価なものとすることができるとともに、信頼性の向上を図ることができる。
(第1の実施形態)
図1及び図7は、この発明に係る第1の実施形態を示している。図1は、本実施形態のMEMSデバイスの断面図を示している。MEMS(Micro Electro Mechanical System)デバイスは、加速度センサ、角速度センサ、圧力センサなどである各力学量センサなどの微小素子を示すものであり、図1に示すように、本実施形態のMEMSデバイス1は、シリコン基板2と、シリコン基板2の一面2aに接合されたリッド基板3とを備える。シリコン基板2は、MEMSデバイスの使用目的に応じて密閉空間を形成するフレーム、所望の力学量を計測するためのセンサ、あるいは、外部から電流を導通させる導通路などが内部構造として形成され機能するものである。本実施形態においては、シリコン基板2は、内部構造として、外郭をなすフレーム4と、フレーム4と隙間2bを有して形成されて外部からの電気信号を受信するアイランド5とを有している。
リッド基板3は、例えば耐熱ガラスやソーダライムガラスなどのホウ珪酸ガラスである。また、リッド基板3において、シリコン基板2のアイランド5と対応する位置には、外面3aからシリコン基板2と接合する内面3bへ貫通するスルーホール6が形成されている。スルーホール6の内部には、シリコン基板2のアイランド5と接触してフィードスルー7が設けられている。フィードスルー7は、導電性の材料で形成されていて外部とアイランド5との導通をとるためのもので、メッキ処理によって形成可能な材質であり、例えば、ニッケルで形成されている。
次に、MEMSデバイス1の製造方法について説明する。図2から図7は、MEMSデバイス1を製造する際の各工程を示す断面図である。なお、以下に示す製造工程は、多数のMEMSデバイスを製造可能なシリコン基板及びリッド基板によって行われ、最終的に微小な各MEMSデバイスに個片化されるものであるが、図2から図7においては、説明の簡略化のため、単体のMEMSデバイスを製造するものとして表現している。
図2に示すように、まず、スルーホール形成工程として、リッド基板3にスルーホール6を形成する。すなわち、図2(a)に示すように、平板状のガラス板3cを用意して、所定の位置にスルーホール6となるようにガラス板3cを削り込む。ガラス板3cを削り込む方法としては、例えばサンドブラスト、超音波加工、あるいは、レーザー加工などが選択されるが、サンドブラストが直径100μm程度の孔を精度良く、かつ、低コストで形成することができて好適である。そして、これらの方法のいずれかによってスルーホール6を形成することによって、図2(b)に示すリッド基板3を作製することができる。
次に、図3に示すように、接合工程として、リッド基板3とシリコン基板2とを接合させる。本実施形態においてリッド基板3はホウ珪酸ガラスであるので、シリコン基板2と陽極接合によって接合される。なお、接合方法は、陽極接合に限られるものでは無い。リッド基板3としてホウ珪酸ガラス以外の材料を選択した場合には、例えば、シリコン基板2及びリッド基板3の一方にAu(金)膜、他方にSn(錫)膜を成膜した後に加熱接合する金−錫共晶接合としても良い。あるいは、シリコン基板2の一面2a及びリッド基板3の内面3bにプラズマやイオンビームを照射して活性化した後に接合する常温接合などとしても良い。
次に、図4に示すように、メッキ防止膜形成工程を行う。すなわち、シリコン基板2の内、リッド基板3が接合された一面2aと反対側の他面2cにメッキ防止膜8を成膜する。メッキ防止膜8は、レジスト膜であり、絶縁性を有するとともに、シリコン基板2から剥離可能な程度の付着性を有するものが好適である。また、メッキ防止膜8を形成する際、後述するフィードスルー形成工程における電源9とシリコン基板2とを接続するために、予め電源接続部8aだけ、シリコン基板2の他面2cを露出させておくことがより好ましい。
次に、図5に示すように、フィードスルー形成工程として、スルーホール6の内部にフィードスルー7を形成する。まず、互いに接合したシリコン基板2及びリッド基板3を図示しないメッキ溶液に浸漬させた状態で、シリコン基板2の電源接続部8aに電源9を接続する。図示しないメッキ溶液はフィードスルー7を形成するニッケルをメッキ材として析出可能なものであり、硫酸ニッケルや塩化ニッケルなどの溶液が選択される。なお、本実施形態においてはメッキ材としてニッケルを選択したがこれに限るものでは無く、銅(Cu)、金(Au)、ロジウム(Rh)、白金(Pt)、パラジウム(Pd)などでも良い。メッキ材を銅とする場合には、メッキ溶液としてピロリン酸銅や硫酸銅などの溶液が選択される。また、メッキ材を金とする場合にはジシアノ金(I)酸カリウム水溶液などが、ロジウムではロジウムと硫酸、ロジウムとリン酸などの溶液が、白金では白金とジアミノ亜硝酸などの溶液が、パラジウムではジニトロジアンミンパラジウム(II)(Pd(NH3)2(NO2)2)水溶液などが選択される。
そして、電源9によってシリコン基板2に負電圧を印加することで、図示しないメッキ溶液からメッキ材であるニッケルが析出され、シリコン基板2の内、メッキ溶液と曝される部分に成長していく。本実施形態においては、シリコン基板2は、一面2a側においては絶縁性のリッド基板3が接合されていて、スルーホール6の底部に一部が露出するのみとなっている。このため、リッド基板3が接合されたシリコン基板2の一面2a側において、メッキ材であるニッケルは、スルーホール6の底部に露出するシリコン基板2の一面2aから成長し始める。そして、これを一定時間継続することで、スルーホール6の内部にメッキ材であるニッケルが充填されてフィードスルー7が形成されることになる。
なお、図5ではフィードスルー7の上面7aは、リッド基板3の外面3aよりも内側に位置しているが、これに限ることは無い。すなわち、リッド基板3の外面3aの位置と略等しい位置までメッキ材を成長させて形成しても良いし、さらには、図示しない他のフィードスルー等と短絡しない程度に外面3aよりも盛り上げるように形成しても良く、電圧の印加時間によって正確に制御可能である。また、シリコン基板2の一面2aと反対側の他面2c側においては、電源接続部8aを除いて絶縁性のメッキ防止膜8で覆われている。このため、シリコン基板2の他面2cにメッキ材が成長してしまうのを防止することができる。なお、露出する電源接続部8aにはメッキ材が成長してしまうので、電源接続部8aをメッキ溶液に浸漬させないように、上記工程を行うことが好適である。
次に、図6に示すように、メッキ防止膜除去工程として、レジスト膜であるメッキ防止膜8を除去する。そして、図7に示すように、内部構造形成工程として、シリコン基板2の他面2c側から、シリコン基板2の内部構造であるフレーム4及びアイランド5の形成を行う。フレーム4及びアイランド5の形成は、ドライエッチング(ボッシュプロセスを利用したDeep−RIE(ディープリアクティブイオンエッチング)など)やウエットエッチングなどによって隙間2bを削り込むことで行われる。
以上のように、フィードスルー形成工程において、シリコン基板2が導電性を有するため、メッキ溶液から析出するメッキ材であるニッケルは、スルーホール6の底部に露出するシリコン基板2から成長していき、フィードスルー7が形成されていく。このため、スルーホール6の形状に係らず、また、気泡などによる巣が発生することなく、スルーホール6の底部で確実にシリコン基板2と導通したフィードスルー7を形成することができ、外部からの電気信号をアイランド5へ好適に伝送することができる。また、リッド基板3は絶縁性を有しているため、フィードスルー工程を行っても、析出されたメッキ材がリッド基板3上で成長してしまうことが無い。このため、スルーホール6の内部のみにメッキ材を成長させることができ、パターニングする必要が無いので、工程数の削減を図って、製造コストの低減も図ることができる。
また、メッキ防止膜形成工程としてシリコン基板2の他面2cにメッキ防止膜8を形成することで、他面2cからもメッキ材が成長してしまうことが無い。すなわち、フィードスルー形成工程後はメッキ防止膜除去工程としてメッキ防止膜8を除去するだけで良く、フィードスルー形成工程後に、不必要に成長したメッキ材をエッチングなどの方法で除去する工程を設ける必要が無い。このため、さらに工程数を削減して製造コストの低減を図ることができる。なお、メッキ防止膜8は絶縁性を有するレジスト膜としたが、導電性を有するものとしても良い。導電性を有するメッキ防止膜を選択したとしても、メッキ材はメッキ防止膜上に成長するので、メッキ防止膜除去工程において、メッキ防止膜とともに容易に除去することができ、工程数の削減を図ることができる。
(第2の実施形態)
図8から図12は、この発明に係る第2の実施形態を示している。この実施形態において、前述した実施形態で用いた部材と共通の部材には同一の符号を付して、その説明を省略する。
図8は、本実施形態のMEMSデバイスの断面図を示している。図8に示すように、本実施形態のMEMSデバイス10は、フレーム4及びアイランド5を有するシリコン基板2と、スルーホール6が形成されたリッド基板3と、スルーホール6の内部に設けられ、ニッケルで形成されたフィードスルー11を備える。また、スルーホール6の底部に位置するシリコン基板2の一面2aには、メッキ用電極12が形成されている。メッキ用電極12は、導電性を有する膜材で形成されていて、例えばAl(アルミニウム)膜で形成されている。そして、フィードスルー11は、スルーホール6の内部において、シリコン基板2のアイランド5と接触するとともに、その表面に設けられたメッキ用電極12にも接触して設けられている。
次に、MEMSデバイス10の製造方法について説明する。図9から図12は、MEMSデバイス10を製造する際の各工程を示す断面図である。なお、スルーホール形成工程については、上述の第1の実施形態と同様であるので、説明及び図示を省略する。本実施形態の製造工程では、まず、図9に示すように、スルーホール形成工程と別にメッキ用電極形成工程として、シリコン基板2の所定位置にメッキ用電極12を形成する。すなわち、リッド基板3のスルーホール6の位置と対応する位置で成膜可能にレジスト膜をパターニングして、スパッタリングや真空蒸着法などでアルミニウム膜を成膜することで、メッキ用電極12が形成される。本実施形態においては、メッキ用電極12としてAl膜を選択したがこれに限るものでは無い。Cr(クロム)膜上にAu(金)膜を積層した構成や、Ti(チタン)膜上にAu(金)膜を積層した構成などとしても良く、少なくとも導電性を有するとともに、シリコン基板2との付着性が良好な膜材であれば良い。また、シリコンとのコンタクトがオーミックコンタクトとなるような膜材であることがより好ましい。
次に、図10に示すように、接合工程として、リッド基板3とシリコン基板2とを陽極接合する。接合方法は、第1の実施形態同様であり、リッド基板3がホウ珪酸ガラスであるので、陽極接合が選択される。そして、図11に示すように、メッキ防止膜形成工程として、シリコン基板2の他面2cにメッキ防止膜8を形成した後に、フィードスルー形成工程を行う。すなわち、第1の実施形態同様に、互いに接合したシリコン基板2及びリッド基板3を図示しないメッキ溶液に浸漬させた状態で、シリコン基板2の電源接続部8aに電源9を接続して負電圧を印加する。このため、メッキ溶液からメッキ材であるニッケルが析出され、スルーホール6の底部で露出するシリコン基板2の一面2aから成長していくとともに、シリコン基板2と導通しているメッキ用電極12からも成長していく。そして、これを一定時間継続することで、スルーホール6の内部にメッキ材であるニッケルが充填されてフィードスルー7が形成されることになる。そして、図12に示すように、メッキ防止膜除去工程としてメッキ防止膜8の除去を行った後、内部構造形成工程として隙間2bを削り込んでフレーム4及びアイランド5を形成することで、MEMSデバイス10が完成する。
以上のように、メッキ用電極形成工程でメッキ用電極12を形成した後に、フィードスルー形成工程を行うことで、メッキ材であるニッケルは、シリコン基板2及びメッキ用電極12から成長することとなる。このため、メッキ材によって形成されたフィードスルー11とシリコン基板2との密着性を良好なものとするとともに、コンタクト抵抗を低減し、確実にオーミックコンタクトの状態を確保することができる。なお、メッキ用電極12を形成する材料としては上述のものに限られるものでは無く、少なくともシリコン基板2とのオーミックコンタクトを容易に実現可能な良導体であれば良い。また、メッキ用電極形成工程は独立した工程である必要なものではなく、他の電極と同様の膜材を使用することで、同時に形成して工程数の削減を図ることも可能である。
(第3の実施形態)
図13から図17は、この発明に係る第3の実施形態を示している。この実施形態において、前述した実施形態で用いた部材と共通の部材には同一の符号を付して、その説明を省略する。
図13は、本実施形態のMEMSデバイスの断面図を示している。図13に示すように、本実施形態のMEMSデバイス20は、フレーム4及びアイランド5を有するシリコン基板であるSOI(Silicon On Insulator)基板21と、スルーホール6が形成されたリッド基板3と、スルーホール6の内部に設けられ、ニッケルで形成されたフィードスルー22を備える。SOI基板21は、シリコン活性層23及びシリコン支持層24と称する二つのシリコン層と、シリコン活性層23とシリコン支持層24との間に介装され、二酸化珪素(SiO)で形成されたBOX(Buried Oxide)層25と称する酸化膜層とで構成されている。また、SOI基板21において、リッド基板3と接合される一面21aで、リッド基板3のスルーホール6と対応する位置には、コンタクトホール26が形成されている。コンタクトホール26は、シリコン活性層23からBOX層25を貫通してシリコン支持層24の表面に達するまで形成された有底状の穴である。なお、コンタクトホール26の径は、リッド基板3の内面3bにおけるスルーホール6の径と略等しいか、若しくは、小さい方が好ましい。また、フィードスルー22は、コンタクトホール26と、スルーホール6の少なくとも一部に充填された状態になっている。
次に、MEMSデバイス20の製造方法について説明する。図14から図17は、MEMSデバイス10を製造する際の各工程を示す断面図である。なお、スルーホール形成工程については、上述の第1の実施形態と同様であるので、説明及び図示を省略する。図14に示すように、本実施形態の製造工程では、まず、スルーホール形成工程と別にコンタクトホール形成工程として、SOI基板21にコンタクトホール26を形成する。すなわち、SOI基板21において、リッド基板3のスルーホール6と対応する位置で、一面21aからドライエッチングやウェットエッチングなどで削り込みを行う。そして、シリコン活性層23及びBOX層25を貫通してシリコン支持層24が露出したところでエッチングを終了させる。この際、SOI基板21はシリコン層と酸化膜層の互層であることで、このような加工を高精度に行うことができる。
次に、図15に示すように、接合工程として、リッド基板3とSOI基板21とを陽極接合する。接合方法は、第1の実施形態同様であり、リッド基板3がホウ珪酸ガラスであるので陽極接合が選択される。そして、図16に示すように、メッキ防止膜形成工程として、シリコン基板2の他面21bにメッキ防止膜8を形成した後に、フィードスルー形成工程を行う。すなわち、互いに接合したSOI基板21及びリッド基板3を図示しないメッキ溶液に浸漬させるとともに、SOI基板21に電源9を接続する。この際、電源9は、他面21bに面した電源接続部8aにおいて、SOI基板21の内、リッド基板3と接合されたシリコン活性層23と異なるシリコン層であるシリコン支持層24に接続する。
このようにして電源9からSOI基板21に負電圧を印加すれば、シリコン支持層24は負電圧が印加された状態となる一方、絶縁性のBOX層25及びBOX層25によってシリコン支持層24と絶縁されているシリコン活性層23には負電圧が印加されない。このため、析出されるメッキ材であるニッケルは、コンタクトホール26の底部に位置するシリコン支持層24から成長し始める。そして、これを一定時間継続することで、コンタクトホール26の内部及びスルーホール6の内部にメッキ材であるニッケルが充填されてフィードスルー22が形成されることになる。そして、図17に示すように、メッキ防止膜除去工程としてメッキ防止膜8の除去を行った後、内部構造形成工程として隙間2bを削り込んでフレーム4及びアイランド5を形成することで、MEMSデバイス10が完成する。
以上のように、シリコン基板としてSOI基板21を使用することで、内部構造であるフレーム4やアイランド5などをエッチングなどによって高精度に形成することができる。また、BOX層25によって、リッド基板3と接合したシリコン活性層23と、BOX層25を介したシリコン支持層24との絶縁を図ることができる。一方、コンタクトホール形成工程としてコンタクトホール26を形成した後にフィードスルー工程によってフィードスルー22を形成することで、フィードスルー22が形成された所定の位置においては、シリコン支持層24と外部との導通を図ることができる。この際、コンタクトホール26の底部を形成するシリコン支持層24に電圧を印加することで、メッキ材は、コンタクトホール26の底部から確実に成長させることができる。このため、例えばリッド基板3と接合したシリコン活性層23からメッキ材が成長して、コンタクトホール26の底部に巣が形成されてしまうことなどが無く、シリコン支持層24と外部とで、確実に導通を図ることができる。
(第4の実施形態)
図18から図22は、この発明に係る第4の実施形態を示している。この実施形態において、前述した実施形態で用いた部材と共通の部材には同一の符号を付して、その説明を省略する。
図18は、本実施形態のMEMSデバイスの断面図を示している。図18に示すように、本実施形態のMEMSデバイス30は、フレーム4及びアイランド5を有するシリコン基板2と、スルーホール31が形成されたリッド基板3と、スルーホール6の内部に設けられ、ニッケルで形成されたフィードスルー32とを備える。リッド基板3のスルーホール31は、外面3aに開口する開口部31aの径、及び、内面3bに位置する底部31bの径と比較して、中間部31cの径が小さくなるような略鼓状のテーパ形状を呈している。これは、スルーホール31の形成方法に起因するものであり、その詳細は後述する。また、フィードスルー32は、スルーホール31に充填されていて、スルーホール31と対応した形状を呈している。
次に、MEMSデバイス30の製造方法について説明する。図19から図22は、MEMSデバイス30を製造する際の各工程を示す断面図である。図19に示すように、まず、スルーホール形成工程として、リッド基板3にスルーホール31を形成する。すなわち、図19(a)に示すように、平板状のガラス板3cを用意して、外面3aとなる側からガラス板3cを削り込む。削り込む方法は第1の実施形態で述べたとおり、様々の方法が選択されるが、本実施形態においてもサンドブラストによって行うものとする。
この際、図19(b)に示すように、外面3aとなる側から徐々に削り込まれていくことで、形成される穴33の形状は開口部31aとなる部分よりも底側の方が小さい径を有する略テーパ状に形成されていく。そして、ガラス板3cの厚さ方向中程で、削り込みを一度中止し、内面3bとなる面から穴33と連通するまで再度削り込みを行う。この場合も形成される穴34の形状は略テーパ状となる。このため、図19(c)に示すように、穴33、34が連通して形成されるスルーホール31は、開口部31a及び底部31bの径と比較して中間部31cの径が小さくなる略鼓状のテーパ形状を呈することとなる。ここで、第1の実施形態のように、一方の面からのみスルーホールの削り込みを行えば、一方の面に形成される開口部から他方の面に形成される底部へ縮径するテーパ状に形成される(図19(c)中において符号6)。このため、本実施形態のスルーホール形成工程のように、両面から削り込むことで、同じ厚さのガラス板3cに削り込んだ場合、スルーホール31の開口部31aにおける径を小さなものとすることができる。
次に、図20に示すように、接合工程として、リッド基板3とシリコン基板2とを陽極接合する。そして、図21に示すように、メッキ防止膜形成工程として、シリコン基板2の他面2cにメッキ防止膜8を形成した後に、フィードスルー形成工程を行う。すなわち、第1の実施形態同様に、互いに接合したシリコン基板2及びリッド基板3を図示しないメッキ溶液に浸漬させた状態で、シリコン基板2の電源接続部8aに電源9を接続して負電圧を印加する。このため、メッキ溶液からメッキ材であるニッケルが析出され、スルーホール31の底部31bから露出するシリコン基板2の一面2aから成長していく。ここで、本実施形態のスルーホール31の形状が略鼓状であるため、底部31bに露出しているシリコン基板2に対して中間部31cがスルーホール31の中心側へ突出するような形状を呈している。しかしながら、このような形状に係らず、析出されたメッキ材をシリコン基板2の一面2aから確実に成長させることができる。すなわち、従来スパッタリングや真空蒸着法では中間部31cによって影となってしまう部分に成膜することは不可能であり巣が発生してしまうおそれがあった。一方、本実施形態のフィードスルー形成工程とすることで、メッキ材はメッキ溶液と曝されて負電圧が印加された部分から成長し始めることができる。このため、巣を発生させること無く、シリコン基板2の一面2aからフィードスルー32を確実に形成することが可能できる。そして、図22に示すように、メッキ防止膜除去工程としてメッキ防止膜8の除去を行った後、内部構造形成工程として隙間2bを削り込んでフレーム4及びアイランド5を形成することで、MEMSデバイス30が完成する。
以上のように、本実施形態のスルーホール形成工程とすることで、スルーホール31をアスペクト比が大きく孔径の小さいものとし、それ故にフィードスルーを狭ピッチで設置することが可能となる。一方、フィードスルー形成工程によって、スルーホール31の形状に係らず、確実にシリコン基板2との導通が図られたフィードスルー32を形成することができる。
(第5の実施形態)
図23から図26は、この発明に係る第5の実施形態を示している。この実施形態において、前述した実施形態で用いた部材と共通の部材には同一の符号を付して、その説明を省略する。
図23は、本実施形態のMEMSデバイスの断面図を示している。図23に示すように、本実施形態のMEMSデバイス40は、フレーム4及びアイランド5を有するシリコン基板2と、スルーホール6が形成されたリッド基板3と、スルーホール6の内部に設けられ、ニッケルで形成されたフィードスルー7とを備える。さらに、フィードスルー7上には、電極保護膜41が形成されている。電極保護膜41は、導電性を有する耐酸材料で形成されていて、例えばAu(金)膜で形成されている。
次に、MEMSデバイス40の製造方法について説明する。図24から図26は、MEMSデバイス40を製造する際の各工程を示す断面図である。なお、スルーホール形成工程、接合工程及びメッキ防止膜形成工程については、上述の第1の実施形態と同様であるので、説明及び図示を省略する。また、図24に示すように、接合工程を完了後、第1の実施形態同様に、互いに接合したシリコン基板2及びリッド基板3を図示しないメッキ溶液に浸漬させた状態で、シリコン基板2の電源接続部8aに電源9を接続して負電圧を印加することで、フィードスルー7が形成される。次に、図25に示すように、シリコン基板2と電源9を接続したまま、次工程として電極保護膜41を形成する電極保護膜形成工程を行う。すなわち、図示しないメッキ溶液として、電極保護膜41の膜材となる金を析出可能な、例えばジシアノ金(I)酸カリウム溶液を選択して、このメッキ溶液に互いに接合したシリコン基板2及びリッド基板3を浸漬させる。そして、この状態で再び電源9により負電圧を印加すれば、シリコン基板2と導通しているフィードスルー7の表面に金で形成された電極保護膜41が形成される。そして、図26に示すように、メッキ防止膜除去工程としてメッキ防止膜8の除去を行った後、内部構造形成工程として隙間2bを削り込んでフレーム4及びアイランド5を形成することで、MEMSデバイス40が完成する。
以上のように、電極保護膜形成工程として、フィードスルー形成工程で形成されたフィードスルー7上に電極保護膜41が形成することで、外部とフィードスルー7との導通を可能とするとともに、フィードスルー7を酸による腐食から保護することができる。このため、フィードスルー7を形成するメッキ材が本実施形態のニッケルのように酸に弱い膜材であったとしても、後工程として例えばフォトリソグラフィー技術に係るレジスト膜の除去など酸を使用する工程を実施することが可能となる。
なお、本実施形態においては、電極保護膜41としてAu膜が選択されたが、これに限るものでは無い。少なくとも、導電性を有する耐酸材料であれば良く、ロジウム(Rh)、パラジウム(Pd)、白金(Pt)などとしても良い。これらをメッキ材とする場合に使用するメッキ溶液については上述しているので省略する。また、電極保護膜41の形成方法としてスパッタリングや真空蒸着法なども選択可能ではあるが、フィードスルー形成工程と継続して実施可能である点、パターニングの工程が不要である点、並びに、フィードスルーとの密着性及び導通性を確実なものとすることができる点でメッキ処理による方法が好適である。
(第6の実施形態)
図27から図29は、この発明に係る第6の実施形態を示している。この実施形態において、前述した実施形態で用いた部材と共通の部材には同一の符号を付して、その説明を省略する。
図27は、本実施形態のMEMSデバイスの断面図を示している。図27に示すように、本実施形態のMEMSデバイス50は、フレーム4及びアイランド5を有するシリコン基板2と、スルーホール6が形成されたリッド基板3と、スルーホール6の内部に設けられ、ニッケルで形成されたフィードスルー51を備える。本実施形態において、フィードスルー51は、スルーホール6の内部に充填されているとともに、その一部はリッド基板3から外面3a側へ突出したバンプ52を形成している。
このようなバンプ52を有するフィードスルー51でも、第1の実施形態におけるフィードスルー形成工程と同様に電圧を印加させる時間を制御することによって、容易に作製することが可能である。図28は、本実施形態のフィードスルー形成工程を示す断面図である。すなわち、図28に示すように、ニッケルを析出可能な図示しないメッキ溶液中でシリコン基板2に負電圧を印加すれば、シリコン基板2の一面2aからメッキ材が成長し始めて、時間経過とともにスルーホール6の内部を充填していく。そして、さらにメッキ材を成長させて一定量だけリッド基板3の外面3aから突出したら、電圧の印加を中止すれば良い。
このように、MEMSデバイス50をフィードスルー51の一部で形成されたバンプ52を有するものとすることで、容易に、かつ、バンプを形成する工程を別工程とする必要無くバンプ52を作製することができるとともに、フリップチップ実装可能なものとすることができる。図29は、回路基板53にMEMSデバイス50をフリップチップ実装させた場合の断面図を示している。図29に示すように、バンプ52を回路基板53上の回路基板配線54に当接させて、接合させる。接合させる方法としては、導電性樹脂によって接着させる方法や圧接による方法など公知の方法を選択可能である。
(第7の実施形態)
図30から図54は、この発明に係る第7の実施形態を示している。この実施形態において、前述した実施形態で用いた部材と共通の部材には同一の符号を付して、その説明を省略する。
図30は、本実施形態のMEMSデバイスにおいて、シリコン基板とリッド基板を分解した斜視図を示している。また、図31は、本実施形態のMEMSデバイスにおいて、リッド基板を透過してシリコン基板を上方視した平面図を示している。さらに、図32は図31におけるA−A線で切断した断面図、図33は図31におけるB−B線で切断した断面図を示している。
図30に示すように、本実施形態のMEMSデバイスは、角速度を検出可能な角速度センサ60であり、一対のリッド基板61、62と、一対のガラス基板61、62の間に挟まれた状態で接合されたシリコン基板であるSOI基板63とを備えている。リッド基板61、62は、例えばホウ珪酸ガラスで形成されていて、SOI基板63と陽極接合されている。また、SOI基板63は、シリコン活性層64と、シリコン支持層65と、BOX層66とを備えている。そして、このSOI基板63によって、一対のリッド基板61、62の間に、内部構造63aが形成されている。
図30から図33に示すように、角速度センサ60の内部構造63aとしては、外郭をなすフレーム70と、作用する角速度(力学量)を検出する検出部71と、電気信号の入出力を行うためのアイランド73、74、75、76、77とを備える。フレーム70は、一対のリッド基板61、62との間で、気密に閉塞されたセンサ室78を形成していて、検出部71を収容している。また、検出部71は、フレーム70に支持された4本のビーム79によってセンサ室78の内部でリッド基板61、62に接触しないように吊り下げられたプルーフマス80と、リッド基板61、62の相対する内面61a、62aにプルーフマス80と離隔をもって形成された検出電極81及び駆動電極82とを備える。センサ室78は真空状態に保たれている。また、4本のビーム79は、四角形状に形成されたフレーム70の四辺の各中間位置からそれぞれ内側に向けて延びた状態とされ、プルーフマス80を支持している。本実施形態では、ビーム79を4本としているため、X軸及びY軸方向の角速度を最も効率良く検出することができる。しかし、本発明はこれに限定されるものではなく、ビーム79は少なくとも1本以上あれば良い。ビーム79が1本であっても、検出部71の形状を工夫することにより2軸の角速度検出が可能となる。また、本実施形態では、センサ室78を真空とすることによりダンピングによる感度低下を十分に防止できるが、例えば10torr程度であってもセンサとして動作させることが可能である。
リッド基板61の内面61aに形成された検出電極81は、複数設けられ、本実施形態においてはプルーフマス80の矩形形状と対応して4枚配置される。そして、プルーフマス80が傾斜した場合には、各検出電極81とプルーフマス80との間に生じる静電容量の違いから、プルーフマス80の傾きを計測することが可能である。また、リッド基板62の内面62aに形成された駆動電極82は、少なくとも1枚設けられ、本実施形態においてはプルーフマス80の矩形形状と対応した1枚の電極として配置されている。そして、この駆動電極82に所定の波形の電気信号を入力することで、その電気信号に応じて駆動電極82とプルーフマス80との間には静電引力が発生し、ビーム79によって吊り下げられた状態のプルーフマス80を振動させることが可能である。なお、検出電極81及び駆動電極82を形成する膜材としては、導電性の良好な金属膜が選択され、Al(アルミニウム)膜や、Cr(クロム)膜上にAu(金)膜を積層した積層膜などが好適であるが、本実施形態では例えばAl膜で形成されている。
また、アイランド73、74、75、76、77は、フレーム70とプルーフマス80との間の各所定位置において、両端が一対のリッド基板61、62と当接、陽極接合されて形成されている。これら複数のアイランド73、74、75、76、77は、各々所定の離隔をもって設けられており、隣り合うアイランド同士が電気的に影響を受けないようになっている。アイランド73において、下端73bには凹状のコンタクトギャップ73dが形成されていて、そこに支持層側電極73cが形成されている。また、支持層側電極73cは接続部82aによって駆動電極82と接続されていて、これによりアイランド73と駆動電極82とは電気的に導通されている。また、他のアイランド74、75、76、77において、各上端74a、75a、76a、77aには、コンタクトギャップ74d、75d、76d、77dが形成されていて、そこに各々活性層側電極74c、75c、76c、77cが形成されている。また、活性層側電極74c、75c、76c、77cは、接続部81aによってそれぞれ対応する検出電極81と接続されていて、これによりアイランド74、75、76、77と各検出電極81とは電気的に導通されている。なお、上記の接続部81a、82a、支持層側電極73c、及び、活性層側電極74c、75c、76c、77cとしては、導電性を有するとともにシリコン基板との付着性が良好な金属膜が選択され、Al(アルミニウム)膜や、Cr(クロム)膜上にAu(金)膜を積層した積層膜などが好適であるが、本実施形態では検出電極81及び駆動電極82同様にAl膜で形成されている。
また、リッド基板61において、アイランド73、74、75、76、77と対応する位置には、外面61bから内面61aまで連通するスルーホール83が形成されている。また、アイランド73、74、75、76、77には、スルーホール83と対応して、各上端73a、74a、75a、76a、77aからシリコン活性層64及びBOX層66を貫通して底部がシリコン支持層65にまで達するコンタクトホール84が形成されている。なお、図32及び図33に示すように、コンタクトホール84の径は、リッド基板61の内面61aにおけるスルーホール83の径と略等しく設定されているが、第3の実施形態同様に、コンタクトホール84の径を小さくしても良い。また、コンタクトホール84の底部にはメッキ用電極85が形成されているとともに、コンタクトホール84及びスルーホール83の少なくとも一部には、フィードスルー86が充填されて形成されている。さらに、フィードスルー86の外側には電極保護膜87が形成されている。フィードスルー86は上記実施形態と同様に導電性を有する材料であり、例えばニッケルで形成されている。電極保護膜87は、上記実施形態同様に導電性を有する耐酸材料で形成され、例えば金で形成されている。また、メッキ用電極85は、上記実施形態同様に導電性を有する材料であり、本実施形態においては活性層側電極74c、75c、76c、77cと同様のAl膜で形成されている。このため、各アイランド73、74、75、76、77と接続された検出電極81及び駆動電極82のそれぞれは、フィードスルー86を介して電気信号を入出力することが可能である。
すなわち、外部からアイランド73と対応したフィードスルー86に電圧を印加すれば、アイランド73、支持層側電極73c及び接続部82aを介して駆動電極82に電圧が印加される。駆動電極82に電圧が印加されると、駆動電極82からプルーフマス80の下部に静電引力が作用する。すなわち、プルーフマス80は、駆動電極82による静電引力によって所定の入力波形で励振され振動する。そして、この励振状態で外部から角速度を受けると、プルーフマス80は、慣性力が作用し、4本のビーム79を回転中心として、図30に示すX方向或いはY方向回りに捩れて変位し、振動方向が傾いた状態となる。そして、検出電極81は、プルーフマス80との距離変化を静電容量の変化として検出する。これにより、プルーフマス80の傾きを、変位に応じた静電容量として検出でき、また、検出した静電容量を電気信号として、各検出電極81、接続部81a、活性層側電極74c、75c、76c、77c、及びアイランド74、75、76、77を経由してフィードスルー86から外部へ出力することができる。なお、上記においては、プルーフマス80を駆動電極82で振動させるものとしたが、振動させなければ加速度のみを測定可能な加速度センサとしても動作させることができる。
次に、この実施形態の角速度センサ60の製造方法について説明する。図34から図54は、角速度センサ60を製造する際の各工程を示す断面図である。なお、各図において、(a)は図31におけるA−A線で切断した断面を、(b)は図31におけるB−B線で切断した断面を示している。また、以下に示す製造工程は、多数の角速度センサを製造可能なSOI基板及びリッド基板によって行われて最終的に微小な各角速度センサに個片化されるものであるが、図34から図54においては、説明の簡略化のため、単体の角速度センサを製造するものとして表現している。
まず、図34に示すように、活性層コンタクトギャップ形成工程として、板状のSOI基板63において、アイランド74、75、76、77のコンタクトギャップ74d、75d、76d、77dをシリコン活性層64上に形成する。より詳しくは、一面63b上にフォトリソグラフィー技術によってレジスト膜をパターニングした後に、ドライエッチングまたはウェットエッチングを行って形成する。次に、図35に示すように、支持層コンタクトギャップ形成工程として、アイランド73のコンタクトギャップ73dをシリコン支持層65上に形成する。具体的な方法は活性層コンタクトギャップ形成工程と同様である。
次に、図36に示すように、活性層センサギャップ形成工程として、プルーフマス80とリッド基板61との隙間、すなわち活性層センサギャップ78aを形成する。具体的な方法は活性層コンタクトギャップ形成工程と同様である。この際、最終的にセンサ室78を形成する部分については、活性層センサギャップ78aとともに同様にエッチングを行う。
次に、図37に示すように、支持層センサギャップ形成工程として、プルーフマス80とリッド基板62との隙間、すなわち支持層センサギャップ78bを形成する。具体的な方法は活性層コンタクトギャップ形成工程と同様である。この際、最終的にセンサ室78を形成する部分については、支持層センサギャップ78bとともに同様にエッチングを行う。
次に、図38及び図39に示すように、コンタクトホール形成工程として、各アイランド73、74、75、76、77にコンタクトホール84を形成する。まず、図38に示すように、第1の工程として、シリコン活性層64の範囲をエッチングする。さらに、図39を示すように、第2の工程として、BOX層66の範囲をエッチングすることで、コンタクトホール84の底部にシリコン支持層65を露出させることができる。ここで、本実施形態では、シリコン基板としてシリコン層と酸化膜層が互層をなすSOI基板63を用いていることで、コンタクトホール84の底部となる位置を容易にかつ精度良く形成することができる。
次に、図40に示すように、活性層側電極形成工程として、各コンタクトギャップ74d、75d、76d、77dに、活性層側電極74c、75c、76c、77cを形成する。また、メッキ用電極形成工程として、各コンタクトホール84の底部にメッキ用電極85を形成する。これらは共にAl膜で形成されているため、活性層側電極形成工程及びメッキ用電極形成工程は同一の成膜工程として同時に行われる。具体的には、活性層側に表面にAl膜を成膜した後、フォトリソグラフィー技術によってレジスト膜をパターニングし、エッチングによって活性層側電極74c、75c、76c、77c及びメッキ用電極85以外の部分を除去する。さらに、図41に示すように、支持層側電極形成工程として、各コンタクトギャップ73dに、支持層側電極73cを形成する。具体的方法は活性層側電極工程と同様なので省略する。
次に、図42に示すように、シリコン活性層除去工程として、シリコン活性層64の内、フレーム70、アイランド73、74、75、76、77、ビーム79、及びプルーフマス80以外の部分、すなわちセンサ室78を形成する残りの部分をドライエッチングやウェットエッチングなどによって除去する。続いて図43に示すように、第1のBOX層除去工程として、BOX層66の内、センサ室78を形成する残りの部分で、除去可能な部分をドライエッチングやウェットエッチングなどによって除去する。
次に、図44に示すように、スルーホール形成工程として、SOI基板63のシリコン活性層64側に接合されるリッド基板61の所定位置にスルーホール83を形成する。本実施形態でも同様にサンドブラストによって形成されるが、超音波加工やレーザー加工などでも良い。続いて図45に示すように、活性層側リッド基板電極形成工程として、リッド基板61の内面61aに、検出電極81及び接続部81aを形成する。具体的には、リッド基板61の内面61aにAl膜を成膜した後、レジスト膜をパターニングしてエッチングによって除去することで、検出電極81及び接続部81aが形成される。なお、本実施形態においては、リッド基板61に検出電極81が形成されるものとして説明しているが、リッド基板61に駆動電極が形成される場合には本工程において形成するものとし、また、検出電極と駆動電極を併設させる場合には、本工程において同時に形成することが可能である。
次に、図46に示すように、活性層側リッド基板接合工程(接合工程)として、SOI基板63と、リッド基板61とを接合する。本実施形態においてはリッド基板61がホウ珪酸ガラスで形成されているので、陽極接合によって行われる。具体的には、図46に示すように、リッド基板61の内面61aと、SOI基板63の一面63bとを当接する。この状態で、リッド基板61を接地するとともに、SOI基板63のシリコン活性層64に正電圧を印加する。印加電圧は1000V程度若しくはそれ以下とし、加熱温度は400℃以下、接合時間は数分程度である。なお、リッド基板61としてホウ珪酸ガラス以外の材料を選択した場合には、接合方法として常温接合や共晶接合なども選択される。
次に、図47に示すように、メッキ防止膜形成工程として、SOI基板63において、リッド基板61と接合した一面63bと反対側の他面63cとして露出する部分にメッキ防止膜90を成膜する。メッキ防止膜90はレジスト膜である。この際、次工程のフィードスルー形成工程において電源9を接続する電源接続部90aのみレジスト膜を除去する。なお、電源接続部90aは基板中に一箇所のみ設けられていれば良い。
次に、図48に示すように、フィードスルー形成工程として、スルーホール83及びコンタクトホール84にフィードスルー86を形成する。すなわち、電源接続部90aに電源9を接続し、メッキ溶液中で負電圧を印加する。本実施形態では、フィードスルー86はニッケルで形成されているので、メッキ溶液としては上述の硫酸ニッケル溶液や塩化ニッケル溶液が選択される。フィードスルーを形成する材料として選択される他の例については第1の実施形態で述べたとおりである。他面63c側はメッキ防止膜90で覆われていて、一面63b側はリッド基板61が接合されている。また、シリコン活性層64は電源9が接続されたシリコン支持層65とBOX層66によって絶縁されている。このため、負電圧を印加することによってメッキ材であるニッケルが析出されるが、この析出されたメッキ材は、コンタクトホール84の底部に露出するシリコン支持層65及びシリコン支持層65と導通したメッキ用電極85から成長し始める。このため、スルーホール83及びコンタクトホール84によってアスペクト比が非常に大きい形状を呈していても、気泡などによって巣が発生してしまうことなく確実にシリコン支持層65と導通したフィードスルーを形成することができる。さらに、メッキ用電極85を設けることで、コンタクト抵抗を低減し、確実にオーミックコンタクトの状態を確保することができる。そして、電源9により一定時間電圧を印加して所定の容量のニッケル材が成長したところで、電圧印加を停止させる。
次に、図49に示すように、電極保護膜形成工程として、フィードスルー86上に電極保護膜87を形成する。すなわち、電源9をSOI基板63のシリコン支持層65に接続したまま、メッキ材として金を析出可能なメッキ溶液であるジシアノ金(I)酸カリウム水溶液に浸漬させる。そして、この状態で電源9によって再び負電圧を印加すれば、電源9と導通したフィードスルー86の表面からメッキ材である金が成長し始めて、電極保護膜87が形成される。そして、図50に示すように、メッキ防止膜除去工程として、メッキ防止膜90であるレジスト膜の除去を行う。
次に、内部構成形成工程としてシリコン支持層除去工程及び第2のBOX層除去工程を行う。まず、図51に示すように、シリコン支持層除去工程として、シリコン支持層65の内、フレーム70、アイランド73、74、75、76、77、ビーム79、及びプルーフマス80以外の部分、すなわちセンサ室78を形成する残りの部分をDeep RIEなどによって除去する。続いて図52に示すように、第2のBOX層除去工程として、BOX層66の内、センサ室78を形成する残りの部分で、第1のBOX層除去工程で除去できなかった部分を、ドライエッチングやウェットエッチングなどによって除去し、これによって、SOI基板63の各内部構成が形成される。なお、これらの内部構成形成工程においては、所定箇所をエッチングするために、フォトリソグラフィー技術を利用してレジスト膜のパターニングが行われ、このレジスト膜の除去には硝酸水溶液などが使用される。フィードスルー86はニッケルで形成されているため、硝酸水溶液などでは腐食して損傷してしまうおそれがある。しかしながら、本実施形態においては、前工程において、フィードスルー86上に、耐酸材料であるAu膜からなる電極保護膜87が形成されていることで、レジスト膜の除去に伴ってフィードスルー86が損傷してしまうことは無い。
次に、図53に示すように、支持層側リッド基板電極形成工程として、リッド基板62の内面62aに、駆動電極82及び接続部82aを形成する。具体的には、リッド基板62の内面62aにAl膜を成膜した後、パターニングを行いエッチングによって除去することで、駆動電極82及び接続部82aが形成される。なお、本実施形態においては、リッド基板62に駆動電極82が形成されるものとして説明しているが、リッド基板62に検出電極が形成される場合には本工程において形成するものとし、また、検出電極と駆動電極を併設させる場合には、本工程において同時に形成することが可能である。
最後に、図54に示すように、支持層側リッド基板接合工程(他リッド基板接合工程)として、SOI基板63と、リッド基板62とを接合する。具体的な接合方法については活性層側リッド基板接合工程と同様なのでその説明を省略する。
本実施形態の角速度センサ60は、シリコン基板の両面をリッド基板で接合して内部にセンサ室78を設けた、いわゆる封止型のMEMSデバイスである。そして、このような封止型のMEMSデバイスにおいても、一方のリッド基板61を接合した後に、フィードスルー形成工程や内部構成形成工程等を行い、その後に、他方のリッド基板62を接合させることで同様に作製することができる。また、同様にフィードスルー形成工程を行うことで、本実施形態の角速度センサ60においては、外部とSOI基板63で形成された各アイランド73、74、75、76、77との導通を良好なものとして、信頼性の高い力学量センサとして機能することができる。また、上記工程を経ることで、製造コストを低減して安価で提供することが可能となる。
なお、上記の製造工程において各工程の順序は記載された順序に限られるものではない。例えば、活性層側電極形成工程及びメッキ用電極形成工程を、活性層側リッド基板接合工程の直前に行うようにしても良い。
(第8の実施形態)
図55は、この発明に係る第8の実施形態を示している。この実施形態において、前述した実施形態で用いた部材と共通の部材には同一の符号を付して、その説明を省略する。
図55は、本実施形態の電子機器のブロック図を示している。図55に示すように、電子機器100は、デジタルカメラや携帯電話機等のカメラ機構を有するものであり、カメラモジュール101と、上述の角速度センサ60を有するセンサユニット102とを備えている。カメラモジュール101は、センサユニット102から送られてきた角速度に基づいて、図示しないカメラレンズの補正量の算出を行うレンズ補正量算出回路103と、レンズ補正量算出回路103で算出された補正量に基づいてX軸用レンズアクチュエータ104及びY軸用レンズアクチュエータ105を駆動するレンズ駆動回路106とを備えている。そして、両レンズアクチュエータ104、105は、それぞれカメラレンズをX方向及びY方向に適時変位させることで、手振れ補正等ができるようになっている。
センサユニット102は、角速度センサ60と、角速度センサ60で検出された角速度に応じた静電容量を電圧に変換するC−V変換回路107と、変換された電圧から角速度を算出する角速度算出回路108とを備えている。また、角速度算出回路108は、算出した角速度をレンズ補正量算出回路103に出力するようになっている。
すなわち、電子機器1において、上述の角速度センサ60を備えることにより、角速度センサ60とC−V変換回路107との導通を確実なものとし、C−V変換回路107から角速度センサ60への入力信号の入力及び角速度センサ60で検出された角速度データである出力信号のC−V変換回路107への出力を確実なものとして、電子機器1としての信頼性の向上を図ることができる。また、角速度センサ60を安価で提供可能であることにより、それを搭載する電子機器1も安価で提供することが可能となる。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
この発明の第1の実施形態のMEMSデバイスの断面図である。 この発明の第1の実施形態のMEMSデバイスのスルーホール形成工程を示す断面図である。 この発明の第1の実施形態のMEMSデバイスの接合工程を示す断面図である。 この発明の第1の実施形態のMEMSデバイスのメッキ防止膜形成工程を示す断面図である。 この発明の第1の実施形態のMEMSデバイスのフィードスルー形成工程を示す断面図である。 この発明の第1の実施形態のMEMSデバイスのメッキ防止膜除去工程を示す断面図である。 この発明の第1の実施形態のMEMSデバイスの内部構造形成工程を示す断面図である。 この発明の第2の実施形態のMEMSデバイスの断面図である。 この発明の第2の実施形態のMEMSデバイスのメッキ用電極形成工程を示す断面図である。 この発明の第2の実施形態のMEMSデバイスの接合工程を示す断面図である。 この発明の第2の実施形態のMEMSデバイスのメッキ防止膜形成工程及びフィードスルー形成工程を示す断面図である。 この発明の第2の実施形態のMEMSデバイスのメッキ防止膜除去工程及び内部構造形成工程を示す断面図である。 この発明の第3の実施形態のMEMSデバイスの断面図である。 この発明の第3の実施形態のMEMSデバイスのコンタクトホール形成工程を示す断面図である。 この発明の第3の実施形態のMEMSデバイスの接合工程を示す断面図である。 この発明の第3の実施形態のMEMSデバイスのメッキ防止膜形成工程及びフィードスルー形成工程を示す断面図である。 この発明の第3の実施形態のMEMSデバイスのメッキ防止膜除去工程及び内部構造形成工程を示す断面図である。 この発明の第4の実施形態のMEMSデバイスの断面図である。 この発明の第4の実施形態のMEMSデバイスのスルーホール形成工程を示す断面図である。 この発明の第4の実施形態のMEMSデバイスの接合工程を示す断面図である。 この発明の第4の実施形態のMEMSデバイスのメッキ防止膜形成工程及びフィードスルー形成工程を示す断面図である。 この発明の第4の実施形態のMEMSデバイスのメッキ防止膜除去工程及び内部構造形成工程を示す断面図である。 この発明の第5の実施形態のMEMSデバイスの断面図である。 この発明の第5の実施形態のMEMSデバイスのフィードスルー形成工程を示す断面図である。 この発明の第5の実施形態のMEMSデバイスの電極保護膜形成工程を示す断面図である。 この発明の第5の実施形態のMEMSデバイスのメッキ防止膜除去工程及び内部構造形成工程を示す断面図である。 この発明の第6の実施形態のMEMSデバイスの断面図である。 この発明の第6の実施形態のMEMSデバイスのフィードスルー形成工程を示す断面図である。 この発明の第6の実施形態のMEMSデバイスを回路基板にフリップチップ実装した場合の断面図である。 この発明の第7の実施形態の角速度センサにおいて、シリコン基板とリッド基板を分解した斜視図である。 この発明の第7の実施形態の角速度センサにおいて、リッド基板を透視してシリコン基板を上方視した平面図である。 この発明の第7の実施形態の角速度センサにおいて、図31のA−A線で切断した断面図である。 この発明の第7の実施形態の角速度センサにおいて、図31のB−B線で切断した断面図である。 この発明の第7の実施形態の角速度センサの活性層コンタクトギャップ形成工程を示す断面図である。 この発明の第7の実施形態の角速度センサの支持層コンタクトギャップ形成工程を示す断面図である。 この発明の第7の実施形態の角速度センサの活性層センサギャップ形成工程を示す断面図である。 この発明の第7の実施形態の角速度センサの支持層センサギャップ形成工程を示す断面図である。 この発明の第7の実施形態の角速度センサのコンタクトホール形成工程を示す断面図である。 この発明の第7の実施形態の角速度センサのコンタクトホール形成工程を示す断面図である。 この発明の第7の実施形態の角速度センサの活性層側電極形成工程を示す断面図である。 この発明の第7の実施形態の角速度センサの支持層側電極形成工程を示す断面図である。 この発明の第7の実施形態の角速度センサのシリコン活性層除去工程を示す断面図である。 この発明の第7の実施形態の角速度センサの第1のBOX層除去工程を示す断面図である。 この発明の第7の実施形態の角速度センサのスルーホール形成工程を示す断面図である。 この発明の第7の実施形態の角速度センサの活性層側リッド基板電極形成工程を示す断面図である。 この発明の第7の実施形態の角速度センサの活性層側リッド基板接合工程を示す断面図である。 この発明の第7の実施形態の角速度センサのメッキ防止膜形成工程を示す断面図である。 この発明の第7の実施形態の角速度センサのフィードスルー形成工程を示す断面図である。 この発明の第7の実施形態の角速度センサの電極保護膜形成工程を示す断面図である。 この発明の第7の実施形態の角速度センサのメッキ防止膜除去工程を示す断面図である。 この発明の第7の実施形態の角速度センサのシリコン支持層除去工程を示す断面図である。 この発明の第7の実施形態の角速度センサの第2のBOX層除去工程を示す断面図である。 この発明の第7の実施形態の角速度センサの支持層側リッド基板電極形成工程を示す断面図である。 この発明の第7の実施形態の角速度センサの支持層側リッド基板接合工程を示す断面図である。 この発明の第8の実施形態の電子機器を示すブロック図である。 従来の第1の方法におけるフィードスルーの製造工程を示す断面図である。 従来の第2の方法におけるフィードスルーの製造工程を示す断面図である。
符号の説明
1、10、20、30、40、50 MEMSデバイス
2 シリコン基板
3、61、62 リッド基板
6、31、83 スルーホール
7、11、22、32、51、86 フィードスルー
8、90 メッキ防止膜
12、85 メッキ用電極
21、63 SOI基板(シリコン基板)
23、64 シリコン活性層(シリコン層)
24、66 シリコン支持層(シリコン層)
25、67 BOX層(酸化膜層)
26、84 コンタクトホール
41、87 電極保護膜
52 バンプ
60 角速度センサ(MEMSデバイス)
63a 内部構造
70 フレーム
71 検出部
78 センサ室
100 電子機器

Claims (11)

  1. シリコン基板と、該シリコン基板に接合された絶縁性を有するリッド基板と、該リッド基板に形成されたスルーホールに設けられ、前記シリコン基板と外部とを電気的に導通させるフィードスルーとを備えたMEMSデバイスの製造方法であって、
    前記リッド基板に前記スルーホールを形成するスルーホール形成工程と、
    該スルーホールが形成された前記リッド基板を前記シリコン基板に接合させる接合工程と、
    接合された前記リッド基板と前記シリコン基板とをメッキ溶液に浸漬させ、該メッキ溶液に浸漬させた状態で前記シリコン基板に電圧を印加して、前記スルーホールにメッキ材を析出させることで前記フィードスルーを形成するフィードスルー形成工程とを備えることを特徴とするMEMSデバイスの製造方法。
  2. 前記フィードスルー形成工程前に、前記シリコン基板の前記リッド基板が接合された一面とは反対側の他面にメッキ防止膜を形成するメッキ防止膜形成工程と、
    前記フィードスルー形成工程後に、前記シリコン基板から前記メッキ防止膜を除去するメッキ防止膜除去工程とを備えることを特徴とする請求項1に記載のMEMSデバイスの製造方法。
  3. 前記シリコン基板上の前記フィードスルーと対応する位置に、メッキ用電極を形成するメッキ用電極形成工程をさらに備え、
    前記フィードスルー形成工程は、前記メッキ用電極形成工程後に行われることを特徴とする請求項1または請求項2に記載のMEMSデバイスの製造方法。
  4. 前記シリコン基板は、二つのシリコン層と、二つの該シリコン層の間に介装される酸化膜層とで構成されたSOI基板であり、
    該SOI基板の前記フィードスルーと対応する位置で、前記リッド基板が接合される前記二つのシリコン層のうちの一方のシリコン層から他方のシリコン層にまで達して前記酸化膜層を貫通するコンタクトホールを形成するコンタクトホール形成工程をさらに備え、
    前記フィードスルー形成工程は、前記コンタクトホール形成工程の後に、前記SOI基板のシリコン層の他方に電圧を印加して行うことを特徴とする請求項1から請求項3のいずれか1項に記載のMEMSデバイスの製造方法。
  5. 前記スルーホール形成工程は、前記スルーホールとなる位置で、前記リッド基板を両面から削り込んで前記スルーホールを形成することを特徴とする請求項1から請求項4のいずれか1項に記載のMEMSデバイスの製造方法。
  6. 前記フィードスルー形成工程で形成された前記フィードスルー上に、導電性を有する耐酸材料で形成された電極保護膜を形成する電極保護膜形成工程をさらに備えることを特徴とする請求項1から請求項5のいずれか1項に記載のMEMSデバイスの製造方法。
  7. 前記フィードスルー形成工程は、前記メッキ材が前記スルーホールから溢れ出るまで該メッキ材を析出させることで、前記リッド基板から突出したバンプを形成することを特徴とする請求項1から請求項6のいずれか1項に記載のMEMSデバイスの製造方法。
  8. 前記フィードスルー形成工程後に、前記シリコン基板の前記リッド基板が接合された一面とは反対側の他面側から前記シリコン基板を所定の形状にエッチングして内部構造を形成する内部構造形成工程と、
    前記シリコン基板の前記他面に、前記一面に接合した前記リッド基板とは異なる他のリッド基板を接合する他リッド基板接合工程とをさらに備えることを特徴とする請求項1から請求項7のいずれか1項に記載のMEMSデバイスの製造方法。
  9. 請求項1から請求項8のいずれか1項に記載のMEMSデバイスの製造方法によって製造されたことを特徴とするMEMSデバイス。
  10. 請求項8に記載されたMEMSデバイスの製造方法で製造されたMEMSデバイスにおいて、
    前記内部構造として、前記リッド基板と前記他のリッド基板との間を気密に閉塞してセンサ室を形成するフレームと、
    前記センサ室に収容され、力学量を検出する検出部とを備えた力学量センサであることを特徴とするMEMSデバイス。
  11. 請求項9または請求項10に記載のMEMSデバイスを備えたことを特徴とする電子機器。
JP2006214592A 2006-08-07 2006-08-07 Memsデバイスの製造方法 Expired - Fee Related JP5039929B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006214592A JP5039929B2 (ja) 2006-08-07 2006-08-07 Memsデバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006214592A JP5039929B2 (ja) 2006-08-07 2006-08-07 Memsデバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2008036774A true JP2008036774A (ja) 2008-02-21
JP5039929B2 JP5039929B2 (ja) 2012-10-03

Family

ID=39172376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006214592A Expired - Fee Related JP5039929B2 (ja) 2006-08-07 2006-08-07 Memsデバイスの製造方法

Country Status (1)

Country Link
JP (1) JP5039929B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013011587A (ja) * 2011-05-27 2013-01-17 Denso Corp 力学量センサ装置およびその製造方法
JP2014508648A (ja) * 2011-01-14 2014-04-10 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー.ファオ マイクロメカニカルデバイス
CN113432777A (zh) * 2021-05-28 2021-09-24 歌尔微电子股份有限公司 Mems压力传感器制造方法及mems压力传感器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000186931A (ja) * 1998-12-21 2000-07-04 Murata Mfg Co Ltd 小型電子部品及びその製造方法並びに該小型電子部品に用いるビアホールの成形方法
JP2003197452A (ja) * 2001-12-27 2003-07-11 Mitsubishi Cable Ind Ltd マイクロコイルの製造方法
JP2004209585A (ja) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2006102876A (ja) * 2004-10-05 2006-04-20 Ibiden Co Ltd ウェハ封止部材
JP2006161124A (ja) * 2004-12-09 2006-06-22 Canon Inc 貫通電極の形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000186931A (ja) * 1998-12-21 2000-07-04 Murata Mfg Co Ltd 小型電子部品及びその製造方法並びに該小型電子部品に用いるビアホールの成形方法
JP2003197452A (ja) * 2001-12-27 2003-07-11 Mitsubishi Cable Ind Ltd マイクロコイルの製造方法
JP2004209585A (ja) * 2002-12-27 2004-07-29 Shinko Electric Ind Co Ltd 電子デバイス及びその製造方法
JP2006102876A (ja) * 2004-10-05 2006-04-20 Ibiden Co Ltd ウェハ封止部材
JP2006161124A (ja) * 2004-12-09 2006-06-22 Canon Inc 貫通電極の形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014508648A (ja) * 2011-01-14 2014-04-10 フラウンホッファー−ゲゼルシャフト ツァ フェルダールング デァ アンゲヴァンテン フォアシュンク エー.ファオ マイクロメカニカルデバイス
US9164277B2 (en) 2011-01-14 2015-10-20 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Micromechanical device
JP2013011587A (ja) * 2011-05-27 2013-01-17 Denso Corp 力学量センサ装置およびその製造方法
CN113432777A (zh) * 2021-05-28 2021-09-24 歌尔微电子股份有限公司 Mems压力传感器制造方法及mems压力传感器

Also Published As

Publication number Publication date
JP5039929B2 (ja) 2012-10-03

Similar Documents

Publication Publication Date Title
US8334639B2 (en) Package for electronic component, piezoelectric device and manufacturing method thereof
US6300676B1 (en) Small size electronic part and a method for manufacturing the same, and a method for forming a via hole for use in the same
US6929974B2 (en) Feedthrough design and method for a hermetically sealed microdevice
TWI387065B (zh) 電子裝置封裝件及其形成方法
US20070180916A1 (en) Capacitive micromachined ultrasound transducer and methods of making the same
KR100952027B1 (ko) 마이크로기계 구성요소 및 이를 제작하는 방법
EP1449810B1 (en) Method for manufacturing micro-electro-mechanical system using solder balls
JP6247006B2 (ja) 電子デバイス、発振器及び電子デバイスの製造方法
JP4481323B2 (ja) 物理量センサ及びその製造方法
JPH06217396A (ja) 集積化された容量性トランスデューサの製造方法
US7799595B2 (en) Semiconductor physical quantity sensor of electrostatic capacitance type and method for manufacturing the same
JP2013030759A (ja) パッケージされたデバイス、パッケージング方法及びパッケージ材の製造方法
JP2005129888A (ja) センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法
US20100090297A1 (en) Pressure sensor and method for manufacturing the pressure sensor
JP5039929B2 (ja) Memsデバイスの製造方法
JP4957123B2 (ja) センサーユニットおよびその製造方法
TWI640161B (zh) 電子裝置及電子裝置的製造方法
JP4883688B2 (ja) 真空パッケージ及び電子デバイス並びに真空パッケージの製造方法
JP5329105B2 (ja) 水晶振動子の製造方法
JP5139673B2 (ja) 三次元配線及びその製造方法、力学量センサ及びその製造方法
JP5294375B2 (ja) 角速度センサ及び電子機器
JP6383138B2 (ja) 電子デバイス
JP2011182210A (ja) 電子装置
KR100442824B1 (ko) 마이크로구조물소자및그제조방법
JP4817287B2 (ja) 力学量センサの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120524

R150 Certificate of patent or registration of utility model

Ref document number: 5039929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees