JP2007527106A - 薄膜電子部品の製造方法および製造装置ならびに薄膜電子部品 - Google Patents

薄膜電子部品の製造方法および製造装置ならびに薄膜電子部品 Download PDF

Info

Publication number
JP2007527106A
JP2007527106A JP2006516250A JP2006516250A JP2007527106A JP 2007527106 A JP2007527106 A JP 2007527106A JP 2006516250 A JP2006516250 A JP 2006516250A JP 2006516250 A JP2006516250 A JP 2006516250A JP 2007527106 A JP2007527106 A JP 2007527106A
Authority
JP
Japan
Prior art keywords
embossing
conductive layer
substrate
layer
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006516250A
Other languages
English (en)
Inventor
ケンッパイネン，アンッティ
コロルオマ，テルホ
ツオミコスキ，マルクス
コルホネン，ライモ
ラーッコネン，パシ
コイヴクンナス，ペッカ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Valmet Technologies Oy
Original Assignee
Avantone Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avantone Oy filed Critical Avantone Oy
Publication of JP2007527106A publication Critical patent/JP2007527106A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本発明は、薄膜電子部品の製造方法およびこの方法を実施する装置に関する。また、本発明は、この方法に従って製造された薄膜電子部品に関する。まず、実質的に誘電性を有する基板上に、導電性材料から成るガルヴァニックに均一な最下段の導電層が形成され、この最下段の導電層から導電領域がガルヴァニックに相互に分離して、電極パターンが形成される。この電極パターン上には、薄膜部品に必要とされる上部の不活性層または活性層を１層または数層形成することが可能である。本発明によれば、この最下段の導電層が分離することによる電極パターンの形成は、ダイカットエンボス加工に基づく切断作業を最下段の導電層に行うことによる。すなわち、切断作業に使用する切断部材の浮彫りが、基板上に永久変形が生じさせ、同時に、導電層から、ガルヴァニックに相互に分離した導電領域に至る領域をエンボス加工する。本発明は、ロールツーロール方式における薄膜部品の製造に適している。

Description

発明の詳細な説明
発明の分野
本発明は、添付の請求項１の前提部に係る薄膜電子部品の製造方法に関する。また、本発明は、添付の請求項１５の前提部に係る、この方法を実施する装置に関する。さらに、本発明は、添付の請求項２４に係る薄膜電子部品に関する。
発明の背景
様々な電子部品を相互接続する基板としてプリント基板を使用することは、先行技術からよく知られている。回路基板に半導体、抵抗器、またはコンデンサなどの個々の部品を半田付けして実装する。この場合、これらの部品は、一平面または多層平面に導電パターンを有する回路基板とともに、電気的に作動する作動体を形成するのが典型的である。これらの部品は、単一面または多平面の導電パターンの回路基板とともに、電気的に作動する作動体を形成する。
プリント基板の導電パターンを製造する方法は複数知られている。一般的に使用されている方法として、絶縁基板材料上に形成された金属層から、いわゆるレジストによって保護された部分以外の範囲をエッチングによって除去するエッチングがある。典型的には、感光性材料がレジストとして使用され、導電パターンに応じて、エッチング前に、フォトリソグラフィによってこのレジストパターンを転写する。
導電パターンは、様々な電解コーティング法（電気めっき）によって、または基板材料の表面上の所望の位置に適切な形状、たとえばペースト状に導電性材料を焼付けることによって、絶縁基板材料上に製造してもよい。
米国特許第４３５６６２７号明細書は、導電パターンの製造方法を開示しているが、この製造方法もまた箔押し加工に基づいている。この公報の教示によれば、絶縁層上に生じる安定的な変形によって、導電パターンが金属層から異なる２段階の高さに分離され、導電パターンが電気的に相互に分離されるように、箔押し型を使用して、絶縁層（ＡＢＳ、アセテート、ポリフェニレンスルホン、ポリエーテルスルホン、ポリサルフォン）上に積層する金属層（Ｃｕ）を形成する。さらに、これらの導電パターンには、従来の方法によって電気部品を半田付けして実装してもよい。
電子機器のさらに小さい構造細部に使用するためには、基板同士を結合する回路基板上の導電パターンを小さくする必要もある。そのため、電気接続に求められる部品の位置決め、および半田付け技術がより困難なものとなるので、電気部品の回路基板への実装が複雑になる。その上、特にコンピュータおよび通信技術の急速な発展によって、様々な電子機器、特にピクセル・ディスプレイの製造に関して、より安価な解決手段を開発する必要性がますます高まっている。
電子機器の製造技術が発展した結果、別々のプリント基板を使用する代わりに、適切な基板材料上に、細部の容量はより大きいが全体はより小さい電極構造を形成し、この電極構造上に直接、必要な電気活性層またはその他の層を形成する解決手段に至った。この電極構造は、依然としてこれらの部品の部分であり、結合基板などへ別々に部品を実装する工程を排除することが可能である。電極パターンに対して使用される部品の活性層またはその他の層は、たとえば、種々の蒸着法、コーティング技術、または印刷技術によって形成可能である。したがって、主に薄膜に基づくこれらの解決手段は、従来のプリント基板と非常に高度に集積した集積回路との間の方法であると考えられる。また、これらの解決手段に使用される材料は、従来の集積回路に使用されるシリコン半導体とは、典型的にはある程度異なる。現在、特に光学部品における使用が興味深い有機エレクトロルミネセント物質（ポリマ）が特に注目されている。
回路基板に使用される導電パターンの線幅は、典型的には、ほぼ１００μｍより大きく、数ミリメートルにも及ぶこともある。一方、集積回路に使用される線幅は、現在、ほぼ１００ｎｍである。本発明は、線幅が最初は上述の値の間、典型的には１〜５０μｍの範囲にある線幅を使用する電極パターンに関する。
米国特許出願公開第２００２／００９４５９４号明細書は、有機発光体、いわゆるＯＬＥＤ（有機発光ダイオード）を製造する方法を開示している。原則として、ＯＬＥＤ体は、対向する２層の電極層である陽極および陰極間に形成される活物質の層を１層または数層含む。これに加えて、多層膜であるこのＯＬＥＤ体には、必要に応じて別個の絶縁層が含まれていてよい。
前記米国公報によれば、絶縁基板（ガラス製またはプラスチック製）は有機層によって覆われていてもよく、その有機層上には上部導電電極層（金属製またはインジウムすず酸化物ＩＴＯ製）が形成される。前記公報によれば、この上部電極層は、ダイ打抜きによってパターン形成され、切断部材として使用するダイ・カッタは、上部電極層から持上げられると同時に電極層の導電体部分を除去するように、被覆されていることが好ましい。前記公報によれば、必要に応じて、前記有機層下のパターン形成された下部電極層を、その他の先行技術によって直接絶縁基板上に実装することが可能である（公報第２頁目第１段落、段落番号[００３０]参照）。
したがって、公報第２００２／００９４５９４号明細書は、有機層上に製造される上部電極層において、ダイ打抜きによって電極パターンを形成することを教示しており、上部電極層と有機層との間の粘着力が相対的に低い結果、ダイ・カッタによって導電体を除去することは相対的に容易である。一方、このように上部電極層を機械的にパターン形成するときは、繊細な下部有機層を損傷しないように注意する必要がある。このように使用されるとしても、機械的なダイ打抜きによるパターン形成は、たとえば化学的方法と比較して、一定の利点があると考えられる。なぜなら、繊細な下部有機層は化学的方法によって損傷する場合があるからである。一定の用途において、ダイ打抜きによる方法は、上部電極のパターン形成を行う方法としても高速であることから有利である。
しかしながら、電子機器を大量生産する際、特に絶縁基板上に形成される第１電極パターンの作製は、製造コストと効果について重要な役割を担っている。この最下段の電極パターンによって、その上に、たとえば有機材料層を生長させることによって実装できる部品の性質がほぼ決まる。第１電極パターンを高精度に、かつ、たとえば線幅を充分に小さくしてパターン形成できれば、電極層上に形成される活性層およびその他の上部電極層に必要な要求が緩和され、これらの層の製造工程の選択の自由度を高めることが可能である。
発明の概略および最も重要な利点
したがって、本発明の主な目的は、絶縁基板の表面に層状に実装される薄膜部品およびその他の電気部品において、活性層の前に絶縁層上に直接実装される、いわゆる最下段の電極層のパターン形成にこれまで以上に注目し、新たな解決手段を提供することである。
これらの目的を達成するために、本発明に係る薄膜部品の製造方法の主な特徴は、添付の独立請求項１の特徴部に示す。また、本発明に係る方法の主な特徴は、添付の独立請求項１５の特徴部に示す。本発明に係る薄膜部品の主な特徴は、添付の独立請求項２４の特徴部に示す。その他の従属請求項には、本発明の有利な実施形態を複数示す。
本発明の中心的な考え方は、基板材料である絶縁基板の表面に配置される最下段の導電層に、ダイ打抜き、すなわち、いわゆるダイカットエンボス加工による切断作業によって、電極パターンを形成することであると言える。このダイカットエンボス加工では、切断部材の浮彫りによって、導電層から、ガルヴァニックに相互に分離した各電極部に至る範囲がエンボス加工される。本発明に係るエンボス加工では、最下段の導電層からの物質の除去を目的にしているのではなく、この目的に適した加工条件において、かつ、この目的に適した切断部材によって、エンボス加工を施すことで、基板内に恒久的な変形が生じ、電極部をガルヴァニックに分離する。基板温度などのこれらの加工条件は、基板および導電性材料ならびに、これらの上にエンボス加工によって作成されるパターンの大きさによって、ある程度変更される。
本発明の実施の一形態において、基板上に配置される最下段の電極層は、電極が複数の異なる高さに形成されるように、エンボス加工によって切断される。これらの高さは、基板の平面（基板の厚み）に直交する方向、すなわち垂直方向に異なる位置にある。このように、基板の平面方向の距離、すなわち水平距離に加えて、この垂直方向を利用することによって、電極パターンの密度を大幅に高めることができる。このことは、一定の用途においては重要な利点である。このような用途として、チャネル長が非常に短いＯＦＥＴトランジスタ（有機電界効果トランジスタ）の製造、またはピクセル・ディスプレイの製造が例として挙げられる。上述の部品以外の部品においても、最下段の導電層に施されるエンボス加工によって、部品の最下段の導電層上に形成される上部の不活性層または活性層の垂直方向の大きさを画定することで、本発明から相当の利点を得ることが可能である。
本発明の好適な実施形態によれば、絶縁基板材料は、真空処理または低圧処理で最下段の導電層によって覆われており、これに加えて、少なくとも最下段の導電層の電極パターンは、同じ真空処理におけるエンボス加工によって、かつ好ましくはほぼ同様の作業条件のもとで、実装される。好ましくは、この被覆段階およびエンボス加工段階は、ロールツーロール方式によって行われるので、先行技術の解決法に比べて非常に高速かつ簡易で、大量生産により適した製造工程が可能になる。また、同一工程で、かつ、好ましくは再度ロールツーロール方式によって、製品の他の不活性層またはこの活性層そのものの形成も、その他の上部電極層の形成も実施可能である。詳細は後述するが、これらの層形成は各用途それぞれに最適な方法で実施されればよい。最下段の導電層に対するエンボス加工によって、部品の上部の不活性層または活性層の１層または数層を、同時に形成することも可能である。この一例として、最下段の導電層、およびその上に形成される絶縁層を同時にエンボス加工することが挙げられる。
本発明によって、このように、単一の真空処理または低圧処理で実質的にエンボス加工することによって、たとえば基板を導電電極層で覆うこと、または導電電極層にパターン形成することが可能である。そして、たとえばロール上にある製品は、次の工程に移り、必要であれば、必要な層の実装のために別の状態に移されてもよい。また、一部の実施形態においては、本発明によって、動作中の電子機器が必要とする、電極層、活性層、および保護層すべてを実質的に同一の工程で実装することが可能である。同一工程でより多くの層を実装可能であり、必要となる追加工程（転写、クリーニング、前処理、位置合わせ）の数がより少なくて済み、同時に工程に悪影響が及ぶ危険性が低下することは明らかである。
本発明のより広範囲に及ぶ重要性を理解するために、以下の点に留意する必要がある。本出願人の理解によれば、同一工程（典型的には真空処理）において、まず、電極構造に必要な導電層を基板上に生長させ、その直後に同一工程においてエンボス加工によってパターン形成することは、本発明によって初めて可能になる。固着防止潤滑剤または印刷可能な導体材料よる同様の、または異なる解決法に続いて行われるフォトリソグラフィ、ウェットエッチング工程、およびドライエッチング工程など、パターン形成された電極構造を形成する先行技術の方法は、実際、数層（前後の層）の処理を同一工程に組合わせることができず、典型的にその方法において使用される物質が工程に悪影響を及ぼすことから、問題がある。
本発明によって達成される他の重要な利点は、本発明に係るエンボス工程によって達成される電極構造の線幅が先行技術のシャドウマスク技術によって生長時／パターン形成時に達成される電極構造の線幅よりも狭いことである。同時に、パターン形成時に必要とされる処理時間も非常に短縮される。周知の先行技術である写真パターン形成によってもそのようなものとして充分な解像度は得られるが、複雑な工程（露光およびエッチングが別工程）によってコストがかかるという欠点がある。さらに、本発明に従ってエンボス工程によって作成される電極パターンは、ロールツーロール方式の連続的な製造工程によく適している。このロールツーロール方式の連続的な製造工程には、位置合わせおよびクリーニング工程を繰返し必要とするシャドウマスク技術はあまり適さない。周知技術でも、導電層の形成およびパターン形成などの複数の工程を組合わせて同一工程で行うことは、困難であるか、あるいは完全に不可能である。
本発明に係る方法において、たとえば、ポリエステル（ＰＥＴ）、ポリイミド（ＰＩ）、ポリスチレン（ＰＳ）またはポリカーボネート（ＰＣ）などのプラスチックを基板材料として使用することが可能である。また、適切な状態でエンボス加工を施せば恒久的な変形が生じ得る、その他の絶縁基板材料を使用してもよい。したがって、基板材料は、たとえば、エンボス加工に適したプラスチック層上に好ましくは背景層としてガラス層が重ねられた、プラスチック製またはガラス製の積層体であってもよい。この基板材料は、紙、板紙、またはこれに相当する材料であってもよく、その上に電極構造に必要な導電層が、たとえば金属薄膜として形成されていればよい。
電極構造に必要な導電性材料として、たとえば、透明半導体酸化物（ＩＴＯなど）、金属（Ａｌ，Ａｕ，Ａｇ，またはＣｕ）または導電性ポリマ（ＰＥＤＯＴ：ＰＳＳ，ポリ（３，４-エチレンジオキシチオフェン）：ポリ（スチレンスルホン）など）の使用が可能である。一定の用途においては、導体材料は金属であっても、または炭素粒子インクであってもよい。これらの材料から成る連続的な導電層は、本発明に従ってエンボス加工によるパターン形成がなされる前に、先行技術のいかなる周知方法によって形成されてもよい。
本発明に係る方法によって製造される部品は、たとえばＯＬＥＤ部品、ＯＦＥＴ部品、またはフォトセル部品である。本発明は、発光する様々な光源の製造、または不活性もしくは活性のディスプレイ構造の製造に特に適している。
製造工程の速度および単純な構造に関して、本発明が提供する利点が最も明らかになるのは、フォトセルなどの表面積が大きい部品の製造時である。本発明によって、これまでの先行技術によっては実際上実行できなかった、線幅が狭い電極構造を大きい表面積に同時に製造することも可能である。その結果、本発明によって、様々な各用途において、大幅なコスト削減と製造効率の向上とが実現可能となる。
エンボス加工によって、充分狭い線幅および高品質の電極構造を実現するためには、適切な作業条件が必要であり、また、エンボス加工において使用される押圧用ブロックまたはプレートなどの切断部材が適切な特性を有することが特に必要である。
一定の恒久的な変形は、本発明に係るエンボス加工中に基板材料内に生じるので、たとえばプラスチックの場合、プラスチックのいわゆるガラス転移点（材料によるが、約７０℃）に近い温度でエンボス加工されることが好ましい。この温度にあれば、いわゆるガラス転移点において、プラスチックの特性がガラス状態からゴム状態に変化する。プラスチック基板以外の種類の基板についても、エンボス加工用に加熱すると好都合である。
切断部材である押圧用ブロックの周囲、またはロールツーロール方式においてはリールなどの周囲に配置される押圧用プレートに関して、プレート面に実質的に垂直な「側壁」が浮彫りに用いられることで必要な高さの変形が得られ、かつ、導電層に対する切れ味のよい鋭利なエッジが形成されているような構造が有利である。この側壁の垂直方向における特徴によって、導電層の異なる各導電性範囲は別々の電極パターンとなるように、その間の接点が容易に切断され、また、目的物から出た材料が切断部材の表面に接着することはほとんどない。さらに、上述の浮彫りの形状は、できる限り効果的に基板の表面積を利用すること、それと同時に線幅を狭くすることを目的としている場合、利点となる。浮彫りの刃先が充分に鋭利であれば、エンボス加工工程におけるパターン形成の結果が著しく損なわれることなく、側壁をわずかに傾斜させることが可能である。
本発明、その基本的性質、および本発明によって達成される利点は、以下の記載によって当業者により明らかにされる。以下の記載では、選択された数例と、同時に添付の図面とによって、本発明を詳細に説明する。
発明のより詳細な説明
図１は、ロールツーロール方式を主に示す。このロールツーロール方式では、まず基板であるプラスチックが導電層で真空めっきされ、その後、同じ真空処理におけるエンボス加工によって、リールなどの周囲に配置された押圧用プレートを用いて、電極パターンをこの導電層に形成する。出願人が行った試験は、エンボス加工によって、真空めっきされたプラスチック基板上に１〜５０μｍ程度の非常に狭い幅の線構造を製造可能であることを示している。
図１は、真空めっきおよびエンボス加工の両方が同じチャンバにおいて行われるように構成されていることを示している。しかしながら、本発明の可能な実施形態はこれだけではない。大量生産の観点から、時折ロール／基板を異なる処理装置まで移動させずとも、基板を１つのロールからもう１つのロールへとたった１度の稼動で搬送できることが中心的側面である。したがって、時間を要するものとして知られている押圧工程を繰返し行う必要はない。また、これゆえに、図１のように配置される異なるチャンバを複数、その全部についてほぼ同じ押圧条件で、使用することが可能である。
押圧用ブロックまたはプレートの製造
エンボス加工に適した押圧用ブロックの典型は、他の先行技術文献から周知であるリソグラフィなどの方法によって製造可能なニッケル製押圧用プレート／ブロックである。押圧用プレートの最も重要な製造技術として、ダイレクト・レジスト・リソグラフィ、またはレジスト・リソグラフィとドライエッチング法との組合せが挙げられる。
図２ａ〜図２ｆは、電子ビームを使用し、レジスト層のパターンを形成することによって、エンボス加工に必要な押圧用ブロックに、その表面構造として所望の浮彫りを形成する工程を主に示す。なお、本発明のエンボス加工は、電子ビームを使用するもののみには限定されず、パターン形成の際には、たとえばレーザビームを使用することも可能である。
図２ａは、電子ビームによるエンボス加工に必要なレジスト層２１および導電層２２で基板材料２０（ガラス、石英、シリコンなど）を被覆する工程を主に示す。この導電層２２は、エンボス加工の際に使用される電子ビームによって発生した電荷を外部へ放出することを目的としている。図２ｃは、レジスト層の一部が選択的に除去されて、いわゆるマスタ部分が残る、レジスト層２１の構築過程を示す。図２ｄでは、このマスタ部分上に導電層２３が蒸着されており、その上には、図２ｅに示すニッケル製押圧用ブロック２４がさらに生長される。図２ｆは、図２ｃのマスタ部分から取外されたニッケル製押圧用ブロックを示している。
さらに、浮彫りの別の製造方法として、図２ｃのレジスト構造を使用し、その上に、ドライエッチング工程におけるマスク材料となる金属（Ｃｕ，Ａｌなど）または誘電体層（ＳｉＯ２）を蒸着して図２ｄの構造を得る方法もある。このレジストを溶解する溶液中にこの構造体を置くことによって、レジストパターンの除去が可能であり、残存する金属または誘電体材料は、基板上でパターン形成位置に残される。その後、別のプラズマチャンバに基板を載置し、ガスプラズマを当てて基板およびマスク材料を基板平面に垂直な方向に浸食するドライエッチング工程に移る。この結果、マスク材料によって形成されたパターンが基板に転写される。押圧用ブロック２４は、まず導電層２３を構造体上に被覆し、その上に電解で押圧用ブロックを生長させることによって、パターン形成された基板から形成される。ニッケル製押圧用ブロックのパターン形成方法としては、上述の方法だけでなく、他にもリソグラフィ法として周知の方法が複数あり、またそれらの方法を様々に組合わせた方法がある。
本発明に関して、押圧用ブロックの製造に必要なマスタ部分を形成する際に必要不可欠な側面は、方法が押圧用ブロックの一定の性質を複製できることであり、それらの性質のうち最も重要なものとして、浮彫りの壁の方向が垂直であること、および浮彫りのエッジの品質が挙げられる。したがって、パターンの個々の模様に最適な製造方法を選択する必要がある。１．５μｍよりも大きい線幅には、ダイレクト・レーザ・リソグラフィを使用してもよく、これよりも小さい線幅は、典型的に電子ビームによって製造される。本発明に関する別の必要不可欠な側面として、浮彫り線の深さがある。たとえば、レジストの露光および構築の工程を正確に最適化すれば、線幅が２５μｍ、深さが５０μｍで、ほぼ垂直な壁を有するものを形成できることが知られている。しかしながら、ほとんどの場合において、ほぼ完全に垂直な壁を形成できる上述のドライエッチング工程は容易に使用される。
図２ｆのこのようなニッケル製押圧用ブロック２４は、エンボス加工に使用可能であり、また図２ｅの工程を繰返して、そこから付加的な押圧用ブロックを形成してもよい。
上述のリソグラフィの方法を利用することによって、最新の生産技術で表面積が８”×８”未満であるパターン領域を形成できる。図２ｇが主に示すようなより大きな表面積は、再結合の方法で形成される。図２ｇでは、ＸＹ平面で定められるＸＹ方向の基板表面上に構造体を複製することによって、ホットエンボス加工または成形法を利用して、上述の方法で製造された別個の押圧用ブロック２４がより大きい基板に複製されている。
ホットエンボス加工によって複製する際、当該押圧用ブロックの大きさの金属製の支持プレート上に、上述の方法で作製されたニッケル製押圧用ブロック２４を置き、これを利用して、ホットエンボス加工の方法によって、ＰＭＭＡ（ポリメチル−メタクリレート）材料などの適切なプラスチック材料にパターンを押圧する。この工程を数回繰返して、プラスチック材料の異なる部分で行えば、より表面積の大きい、新たなマスタ部分の形成が可能である。この新たなマスタ部分から、より表面積の大きい押圧用ブロック／押圧用プレートが電解で生長される。
ニッケル製押圧用ブロック２４のパターンが押圧される、より表面積が大きいプラスチック、ガラス、または石英の基板に、液体ポリマ材料を塗布することによって、この結合方法を実施することも可能である。このポリマを局部的に硬化する（たとえば、紫外線で加熱する、または適切な硬化時間をかける）ことによって、基板上の前記の場所にパターン構造を形成してもよい。この工程を異なる複数の地点で繰返し、再度、より表面積の大きいマスタ部分を形成してもよく、これによって、さらにロールなどの周囲に配置されるべき押圧用プレートを形成してもよい。
図３は、本発明のエンボス加工に適した押圧用プレートの表面形状の走査型電子顕微鏡（ＳＥＭ）画像を示す。図３の中央部分は、両端部分よりも２５μｍ高い。このように押圧用ブロックの浮彫りは、壁が実質的に垂直で刃先が鋭利であることが見て取れる。ＩＴＯ／ＰＥＴ構造などをエンボス加工する場合、形状の深さは１〜２５μｍ程度、線幅は最も狭いところで１μｍ程度が好ましい。形状の深さ選択も、最も狭い可能性のある線幅選択も、エンボス加工される導電層およびその下の基板材料によって変化する。
図４は、２０℃の温度下で図３の押圧用プレートによってエンボス加工されたＩＴＯ／ＰＥＴ層構造のＳＥＭ画像を示す。この構造は、２つの異なる高さに押圧されていることを図４は示している。この押圧は、ＰＥＴプラスチック基板上の厚み１００ｎｍのＩＴＯ導電層を切断し、図の中央部分は両端の暗い部分よりも１５μｍ低くなっている。図３の押圧用プレートの構造と比較すると、導電層に形成されたパターンの幅は等しく、刃先は均一である。刃先の粗さは２μｍ以下である。
本発明のエンボス加工において、基板材料としてＰＥＴの使用が可能であり、好ましいが、その他にＰＩ、ＰＳおよびＰＣも可能な材料である。これらの材料のうち、少なくともＰＥＴは簡単にロール上に得られるので、ロールツーロール方式における使用が容易である。
たとえばＯＬＥＤ部品または他の光学部品において、基板上に形成される最下段の電極構造（陽極）の材料として、透明半導体酸化物、典型的にはＩＴＯを使用することが可能である。ＩＴＯの抵抗値は、膜厚数千ナノメートルにおいて数十ｏｈｍ／ｓｑｕａｒｅが典型的であり、可視光域における可視光の透過率は、典型的には７５％よりも大きい。周知の真空成形法によって、ＰＥＴをＩＴＯ膜で覆うことが可能であり、ＰＥＴ層とＩＴＯ層との間に、これらの層同士を接着する層として、たとえば二酸化シリコン（ＳｉＯ２）の薄膜層を使用することが可能である。また、これらの層の間に他の保護層を使用することも可能である。
本発明は、基板上に形成される最下段の電極層をエンボス加工してパターン形成することを主目的としているが、たとえば米国特許出願公開第２００２／００９４５９４号明細書に開示されている方法で、他の上部電極層のパターン形成時にもエンボス加工を施すことは当然、可能である。エンボス加工によって多層構造の導電層をパターン形成する場合、パターン形成されるべき層の下に適切な保護層を使用することが可能であり、その保護層に作製された、本発明に係る変形によって、パターン形成される層部分の接触が分離可能になる。
本発明の実施形態において、まず最初に、たとえば厚み１００ｎｍのほぼ均一なＩＴＯ層を真空でスパッタリングすることによって、同じロールツーロール方式でプラスチック基板を被覆することが可能である。その後、本発明のエンボス加工によって、このＩＴＯ層はパターン形成され、陽極電極を形成する。この陽極電極上には、熱真空蒸着によって１以上の有機材料層が形成される。これらの層の厚みは、たとえば５０〜２００ｎｍである。さらに、金属（たとえばＭｇ、ＡｇまたはＡｌ）の陰極電極が有機層上に形成される。陰極電極は、エンボス加工または別の先行技術の方法によって、パターン形成される。陰極電極の列が陽極電極の列と直角を成すように形成されると、この列同士の交差点に形成されるピクセルを１ピクセルずつ管理することが可能である。このようにして、たとえばＯＬＥＤピクセル・ディスプレイを形成する。部品の最終加工において、構造体は必要な保護層などで保護され、必要に応じて切断および配線されて部品が完成する。
パターン形成される導電層に関し、本発明が最も重視しているのはＩＴＯなどの半導体酸化物である。この材料によって基板上にガラス状の層が形成される。これは、本発明のエンボス加工によって切断可能であるが、その場合は下部の基板材料に作製される永久変形に基づいた切断がなされる。しかしながら、本発明は半導体酸化物から成る電極層のみに限定されず、電極層の透光性が要求されない実施形態においては、金属（Ａｌ，Ａｕ，Ａｇ，Ｃｕ）またはポリマ（ＰＥＤＯＴ，ＰＳＳ）も電極材料として使用可能である。
電極パターンの必要な線幅は、各実施形態に応じて決定され、製造される。本発明のエンボス加工によって、たとえばＩＴＯ層において、１μｍ程度の線幅にすることが可能である。
基板材料がプラスチックの場合、エンボス加工は、プラスチックのガラス転移点をわずかに超える温度で行われる。この温度にあれば、いわゆるガラス転移点において、プラスチックの特性がガラス状態からゴム状態に変化する。一方、このような温度にあれば、プラスチック製の基板上のＩＴＯ層は軟化しない。このことは、エンボス加工によって正確に引かれた線に沿ってＩＴＯ層を確実にカットするために必要である。エンボス加工によって永久変形が得られるような適切な基板温度にするために、エンボス加工前に基板を予熱する、かつ／もしくは、エンボス加工に加熱した押圧用ブロックまたはプレートを使用して調整してもよい。加熱した切断部材の利点は、加工されるべき基板部分のみが一時的に加熱され、基板材料全体を加熱しなくてよいことである。
上述のように、押圧用ブロックまたはプレートは、表面がニッケル製になるように製造されることが好ましい。可能な限り直立する壁および可能な限り鋭利な刃先を有する浮彫りを製造することは困難であるが、たとえば電子ビームによるパターン形成およびドライエッチングに基づいた上述の技術によって実現可能である。また、結晶方向に材料をエッチングすることによって、たとえばシリコンに押圧用ブロックを製造しても好都合である。
以下、ＯＬＥＤおよびＯＦＥＴの製造を具体例として使用し、本発明をより詳細に説明する。これらの例によって、とりわけ、エンボス加工において基板および導電層の垂直方向を効果的に利用できる方法が当業者に明確になる。
ＯＬＥＤ部品によるピクセル・ディスプレイの製造
様々なディスプレイの実施形態においてＯＬＥＤ部品を使用することは、従来のピクセル・ディスプレイと比較して、低コストでディスプレイ部品を製造できる可能性があることから、現在注目されている。本出願人の理解によれば、本発明は、先行技術の方法と比較して、方法がより簡単なだけでなく、よりコストも抑えながらピクセル・ディスプレイを製造することを可能にする。さらに、本発明によって、先行技術よりも効果的に、水平距離だけでなく、隣接する電極の垂直距離を利用して、より良いピクセル解像度で表示することが可能である。
図５ａおよび図５ｂは、先行技術に従って製造された、ＯＬＥＤ部品から成るピクセル・ディスプレイを主に示す。ディスプレイのピクセルは、格子状の電極（典型的には下部の陽極および上部の陰極）間の交点に形成される。一般的に、ＯＬＥＤピクセルの両方の交差している電極は、充分に高い解像度が得られるように、幅１００μｍ未満にパターン形成されなければならないと考えられる。先行技術のシャドウマスクによれば、達成可能な電極幅は、実際には約２００〜３００μｍである。いわゆるＲＧＢフルカラーディスプレイを製造する場合、隣接する３つの基本的なカラーピクセル（赤、緑および青）が総合で形成する、いわゆる事実上のカラーピクセルの全長は１ｍｍ近くになるので、大きすぎて高解像度ディスプレイには適さない。さらに、シャドウマスクの欠点として、位置合わせとクリーニングとを繰返さなければならないことが挙げられる。先行技術のフォトリソグラフィ・パターン形成によれば、解像度を１μｍ未満にすることができるが、製造コストが高く、またロールツーロール方式にあまり適さないという欠点がある。さらに、フォトリソグラフィで使用されるエッチング剤によって問題が生じるか、あるいは異なる各製造工程を組合わせて１工程とすることができなくなる。
したがって、高解像度ディスプレイは、典型的に、先行技術の方法によって充分に小さいピクセルを製造できるシリコン基板に実装される。しかしながら、大量生産する際に有機材料が使用できる程度にまで、シリコン基板のディスプレイの製造コストを下げることは困難である。
図６は、本発明に従って実装された、ＯＬＥＤピクセル・ディスプレイを主に示す。エンボス加工によって、基板平面に直交する方向、すなわち垂直方向に異なる高さに形成された電極を利用することによって、電極パターンの密度を大幅に高めることが可能であることから、これまでになく良好なピクセル解像度も可能になる。２つの異なる高さにエンボス加工された電極パターンの利点は、以下の図９〜図１１においてもより明らかである。電極の線幅が、たとえば５０μｍ程度の場合、カラーディスプレイなどの大多数の実施形態において充分な解像度が得られる。
このように、本発明によれば、ピクセルが高解像度ディスプレイにも充分適する程度に小さくなるようにＯＬＥＤピクセルを製造することが可能である。本発明のもう１つの重要な利点は、ロールツーロール方式でＯＬＥＤピクセルを製造できるようにもなり、大量生産する際のピクセル・ディスプレイの製造コストが大幅に下がることである。
ＯＦＥＴ部品の製造
薄膜に基づく有機電界効果トランジスタに関し、この製造技術に必要である中心的な一要件は、電極間のチャネル長を充分に短く製造する機能であることはそのようなものとして知られており、これらの電極はフィンガ状の構造を有し、相互に重なり合うように配置される。図７は、ＯＦＥＴトランジスタの構造を示すＳＥＭ画像例であり、ここでは重なり合うフィンガ状のソース電極Ｓおよびドレイン電極Ｄが見られる。これに関連して、電界効果トランジスタのチャネルは、これらの両側の電極の隣接する２つのフィンガ間の領域であり、一定の長さ（両側の電極Ｓ，Ｄ間にある電極指間の距離）および幅（両側の電極Ｓ，Ｄが重なり合う範囲の距離）を有する。トランジスタの動作を考慮すると、チャネルの長さと幅との比は不可欠なパラメータである。
ＯＦＥＴトランジスタおよびドレイン−ソース電極間の電流Ｉｄｓは、式（１）によって測定可能である。
Figure 2007527106
μはチャネル材料中の電荷キャリアの移動度、Ｖｇｓはゲート−ソース電圧、Ｃｉは絶縁層の比容量、Ｗはチャネル幅、Ｌはチャネル長、Ｖｔはトランジスタの閾値電圧、ｄｏｘは絶縁層厚、εｒは絶縁材料の誘電率、ε０は真空誘電率を示す。
典型的には、有機チャネル材料の電荷キャリアの移動度は、１０−３〜０．１ｃｍ２／Ｖｓ間で変化するが、結晶形のシリコンについては、１０３ｃｍ２／Ｖｓ程度と非常に高い。これによって、式（１）に従って有機トランジスタから得られる電流が大幅に制限される。一方、電流は、実質的にトランジスタチャネルの幅Ｗおよび長さＬの比によって決まる。図６のフィンガ構造にパターン形成される電極などを製造することによって、このＷ／Ｌ比を最大化することが目的である。さらに、トランジスタの大きさはトランジスタの閾値電圧Ｖに影響し、大きさを小さくすれば必要な閾値電圧が下がる。多くの実施形態では、低い閾値電圧値がトランジスタの必須の条件である。
上述の側面の必然的な結果として、ドレイン電極およびソース電極のパターン形成は、非常に正確に行わなければならない。さらに、時折生じる電極間のショートカットでさえ、典型的にはトランジスタの性能を損なわせるので、パターン形成は良質でなければならない。
フォトリソグラフィおよびエッチングに関する先行技術の周知の方法は、実際に正確な電極のパターン形成を可能にするが、異なる製造工程を数多く必要とし、低速で費用のかかる方法である。したがって、大量生産にはあまり適さず、実際上、ロールツーロール方式に適さない。
シャドウマスク技術など、電極のパターン形成に適した他の先行技術の方法はあるが、一般的には、チャネル長Ｌが充分に高い品質の解像度（１μｍ程度）に達することが可能であるような方法は、大量生産、特にロールツーロール方式には適さないと言える。
また、エンボス加工に基づく本発明の解決手段は、大量生産時にも、ロールツーロール方式としても、ＯＦＥＴトランジスタに必要なドレイン電極およびソース電極を実装するには適している。
図８を参照すると、たとえば金属（Ａｌ，Ｃｕ，ＡｇまたはＡｕなど）、ＩＴＯ、または導電性ポリマ（ｒｒ−ＰＨＴまたは位置規則性ポリ（３−ヘキシルチオフェン）など）で絶縁基板材料上の導電層をまず形成する。ソース電極およびドレイン電極は、本発明のエンボス加工によって、この導電層に形成される。トランジスタチャネルの大きさＬ，Ｗは、この最下段の電極層のパターンによって直接決められることに留意する必要がある。このように、電極上に有機半導体層を塗布すること、次の絶縁層を形成すること、およびゲート電極を形成することは、それらを正確に押圧することを考えればそれほど重要ではない。有機半導体層およびチャネル材料は、ペンタセンなどからできていてもよく、あるいは適切なオリゴチオフェン化合物からなっていてもよい。
絶縁層は、有機チャネル材料上に実装される。この絶縁層は、典型的にはＳｉＯ２からなるか、またはポリエステル、ＰＶＰ（ポリビニルフェノール）もしくはＰＭＭＡなどの誘電体ポリマからなる。絶縁層のパターン形成は、トランジスタチャネルの大きさＬ，Ｗにもはや影響することはなく、これによって、その製造精度の要求が緩和される。しかしながら、トランジスタの機能を考慮すると、式（２）に示されるように、絶縁層の厚みは必須の要素である。絶縁層は、可能な限り薄くしなければならないが、ショートカットを可能にする孔などが含まれていてはならない。絶縁層は、典型的には、真空蒸着、スパッタリングまたはプレッシングなどによって実装可能である。
適切な材料、たとえば金属（Ａｌ，Ｃｕなど）、導電性の黒鉛、金属粒インク、またはポリアニリンなどの導電性ポリマから成るゲート電極も絶縁層上に実装される。トランジスタチャネルの大きさは、最下段の導電層の電極パターンに関連して既に決定されているので、押圧精度を考慮すると、この段階はもはやそれ程重大ではない。
この方法によって、トランジスタの特性に照らせば最も重要である最下段の導電層を非常に正確にパターン形成することができるので、ＯＦＥＴ部品の製造において本発明のエンボス加工を使用することが好都合であることは上述の内容から明らかである。実質的にトランジスタの性能に影響しないような、ある程度の誤差は許容可能となるので、最下段の導電層のドレイン電極およびソース電極の実装後、次の層を実装する時の自由度は大幅に向上する。
図９〜図１１は、エンボス加工によって製造されるＯＦＥＴトランジスタの構造について、いくつかの可能性をより詳細に示す。これらの図は、本発明が基板の垂直方向を新しい方法で利用して、正確で短いチャネル長Ｌを可能にする方法も示している。
図９は、本発明のエンボス加工によって低い方にある、導電層（たとえばＩＴＯ，アルミニウムまたは導電性ポリマ）から分離された幅の狭い電極を主に示す。この電極は、絶縁基板上にあり、図１０および図１１に示すトランジスタ構造の土台として機能する。この図によれば、この電極の幅は１〜５０μｍ程度である。実施形態によっては、元の高さの基板上の残存する導電層のみを利用することも可能であることは明らかであり、その場合、元の高さから低い垂直面に向って分離した、図９に示す導電層部分は電極としては利用されない。また、垂直方向に低い方の電極のみを使用する逆の状況でもよい。
図１０は、図９の構造上に実装された電界効果トランジスタを主に示す。この電界効果トランジスタにおいては、導電層から分離された上述の電極がゲート電極として機能する。ゲート電極上には絶縁層があり、その絶縁層上には、さらに、エンボス加工によってできた凹部を埋める有機半導体層がある。この場合、たとえば真空生長によって作製される、導電層およびその上の不活性絶縁層は、両方同時にエンボス加工されてもよい。ソース電極とドレイン電極とは、上述の凹部の両側にパターン形成される電極上で、たとえばアルミニウムによって接触する。ゲート電極は、類似の方法で、電極に対して適切な範囲を配線することによって、トランジスタ構造の隣に接点を形成してもよい。図１０の構造において、ソース電極およびゲート電極間の距離は、チャネル長Ｌと等しく、この例では、たとえば５μｍ程度である。
図１１は、電界効果トランジスタのさらに別の代替的な構造を示す。この場合、エンボス加工によって導電層から分離された電極は、ソース電極として機能する。このソース電極上には垂直方向の凹部がエンボス加工され、その凹部の内部には有機半導体が形成され、その上にゲート電極が形成される。ドレイン電極は、垂直方向上方の高さに残存する基板表面上の導電層によって形成される。トランジスタチャネルの長さＬがエンボス加工による垂直方向深さによって決まることは本発明の利点である。このように、エンボス加工に使用される押圧用ブロックの浮彫りによって非常に正確に管理される。また、チャネル長を１μｍ未満、たとえば５００ｎｍ程度にすることも可能である。
図１２は、電界効果トランジスタの別の代替的な構造を示す。この場合、垂直方向下方の高さにエンボス加工される導電層部分は、図１１に係る解決手段ではソース電極として機能し、電極として電気的に結合することは全くないが、ドレイン電極およびソース電極は両方とも、半導体チャネル材料が充填されたエンボス加工による凹部の両側で、垂直方向上方の高さに配置される。図１２の解決手段において、有効チャネル長は２×１μｍ程度である。なぜなら、ソース電極およびドレイン電極間の電流は、下方の高さに位置する電気的に浮遊する前記電極を介して図の破線で示される矢印に従って循環するからである。この構成の特別な利点は、導電層のエンボス加工に関連して前記浮遊電極に作製され得る軽度の裂け目またはその他の欠陥が必ずしもトランジスタの動作に影響するものではないということである。
図１０〜図１２に主に示される構造例によって、第１導電層のエンボス加工に基づく電極パターンによって得られる本発明の重要な利点が当業者に明確に明らかになる。第１導電層の電極が正確であることは、製造に明らかな利点があり、この利点は部品の大量生産という観点から重要である。第１導電層の電極が垂直方向および水平方向の両方において充分な精度で実装されると、わずかに精度は劣る可能性があっても大量生産によく適した先行技術の方法によって、部品の性能を下げることなく、次の層の実装を組合わせることが可能である。一方、最下段の導電層のエンボス加工に関連して、同時にその他の上部の不活性(絶縁)層または活性層を形成することが可能である。
当然ながら、本発明は上述の例に示した実施形態のみには限定されず、添付の請求項に規定される限定に従ってのみ理解されるべきであることは明らかである。したがって、本発明は、たとえば上述の部品の製造にのみは限定されず、本発明によって、太陽電池またはフォトセルの製造が可能である。アクティブ・マトリクス・ディスプレイを製造するためには、ＯＦＥＴ構造とＯＬＥＤ構造とを同一基板上で組合わせることが可能である。
上述の工程に加えて、必要に応じて、本発明に関連する他の工程を使用し、たとえば、異なる材料層の間に絶縁層およびそれに適合させる層の実装が可能である。さらに、たとえばＲＩＥエッチング（反応性イオンエッチング）または他のプラズマ処理を利用して、エンボス加工された導電層または同時に形成された他層をクリーニングすること、すなわち、次の層の実装前に切断痕跡を取り除くことが可能である。
絶縁基板を導電層で真空めっきした後、同じ真空処理においてその導電層をエンボス加工する、本発明に係るロールツーロール方式の図を主に示す。 本発明に係るエンボス加工に使用される押圧用ブロックの製造方法を示す。 本発明に係るエンボス加工に使用される押圧用ブロックの製造方法を示す。 本発明に係るエンボス加工に使用される押圧用ブロックの製造方法を示す。 本発明に係るエンボス加工に使用される押圧用ブロックの製造方法を示す。 本発明に係るエンボス加工に使用される押圧用ブロックの製造方法を示す。 本発明に係るエンボス加工に使用される押圧用ブロックの製造方法を示す。 表面積の大きい押圧用プレートへの浮彫りの複製を主に示す。 本発明に係るエンボス加工に適した押圧用ブロックの表面形状を示すＳＥＭ画像例である。 図３の押圧用ブロックによってエンボス加工されたＩＴＯ／ＰＥＴ層構造を示すＳＥＭ画像例である。 先行技術に従って実装された、ＯＬＥＤ部品から成るピクセル・ディスプレイの側面図および上面図を主に示す。 先行技術に従って実装された、ＯＬＥＤ部品から成るピクセル・ディスプレイの側面図および上面図を主に示す。 本発明に従って実装された、ＯＬＥＤピクセル・ディスプレイの上面図を主に示す。 重なり合うフィンガ状のソース電極およびドレイン電極を含む先行技術のＯＦＥＴトランジスタを示すＳＥＭ画像例である。 ＯＦＥＴトランジスタのチャネル構造の断面図を主に示す。 本発明に係るエンボス加工によって絶縁基板上の導電層から分離された電極構造の断面図を主に示す。 図９の電極構造上に実装されたＯＦＥＴ構造の断面図を主に示す。 図９の電極構造上に実装された第２のＯＦＥＴ構造の断面図を主に示す。 図９の電極構造上に実装された第３のＯＦＥＴ構造の断面図を主に示す。

Claims (33)

  1. 実質的に誘電性を有する基板を選択し、
    該基板上に導電性材料から成るガルヴァニックに均一な最下段の導電層を形成し、
    ダイカットエンボス加工、すなわちエンボス加工に基づく切断作業を最下段の導電層に行い、切断作業で使用する切断部材の浮彫りが、基板上に永久変形を生じさせ、同時に、導電層から、ガルヴァニックに相互に分離した各導電領域に至る範囲をエンボス加工することによって、導電領域を該最下段の導電層からガルヴァニックに相互に分離して、電極パターンを形成し、
    さらに、薄膜部品に必要とされる上部の不活性層または活性層を該電極パターン上に数層形成する工程を少なくとも含む方法であって、
    最下段の導電層に対して行われるエンボス加工作業によって、基板平面に直交する方向、すなわち垂直方向の高さが少なくとも２段階の異なる位置に導電領域が形成されることを特徴とする薄膜電子部品の製造方法。
  2. 最下段の導電層に対して行われるエンボス加工作業によって、薄膜部品の１以上の不活性層または活性層が同時に形成されることを特徴とする、請求項１に記載の方法。
  3. エンボス加工によってパターン形成されることになる、基板に形成された最下段の導電層は、真空めっきによって作製されることを特徴とする、請求項１または２に記載の方法。
  4. 真空めっきおよびエンボス加工は、同じ真空処理において行われることを特徴とする、請求項３に記載の方法。
  5. プラスチック、ガラス、紙、および板紙のうちのいずれか１つの材料、またはこれらを組合わせた積層体が選択されることを特徴とする、請求項１〜４のいずれか１項に記載の方法。
  6. 基板材料は、エンボス加工用に加熱されることを特徴とする、請求項５に記載の方法。
  7. 基板材料がプラスチックを含有する場合、最下段の導電層は、該プラスチック材料のガラス転移点よりもわずかに高い温度でエンボス加工されることを特徴とする、請求項６に記載の方法。
  8. 最下段の導電層の材料として、透明または不透明な半導体酸化物、金属、導電性インク、および導電性ポリマのうちのいずれか１つの材料、またはこれらの組合せが選択されることを特徴とする、請求項１〜７のいずれか１項に記載の方法。
  9. エンボス加工に使用される切断部材の垂直方向の深さ、および／または、エンボス加工で使用される水平方向の線幅は、１〜５０μｍの範囲から選択されることを特徴とする、請求項１〜８のいずれか１項に記載の方法。
  10. エンボス加工に使用される切断部材の浮彫りは、垂直方向に実質的に直立する壁を有するように選択されることを特徴とする、請求項１〜９のいずれか１項に記載の方法。
  11. エンボス加工における切断部材として、ニッケル製押圧用ブロックまたはプレートが使用され、該ブロックまたはプレートのマスタなどの浮彫りは、ダイレクト・レジスト・リソグラフィ、またはレジスト・リソグラフィとドライエッチング法との組合せによって、形成されることを特徴とする、請求項１〜１０のいずれか１項に記載の方法。
  12. 請求項１〜１１のいずれか１項に記載した工程のうち、少なくとも数工程は、同じロールツーロール方式で行われることを特徴とする、請求項１〜１１のいずれか１項に記載の方法。
  13. エンボス加工によって形成される電極パターン、または、エンボス加工によって同時に形成される上部の不活性層または活性層は、プラズマ処理によって後処理されることを特徴とする、請求項１〜１２のいずれか１項に記載の方法。
  14. 実質的に誘電性を有する基板上に薄膜電子部品を製造する装置であって、
    該基板上に導電性材料から成るガルヴァニックに均一な最下段の導電層を生長させる第１生長手段と、
    該最下段の導電層から導電領域をガルヴァニックに相互に分離して電極パターンを形成するパターン形成手段であって、ダイカットエンボス加工、すなわちエンボス加工に基づくエンボス加工手段であり、基板上に永久変形を生じさせ、同時に、導電層から、ガルヴァニックに相互に分離した各導電領域に至る範囲をエンボス加工する浮彫りを備えた少なくとも１つの切断部材を有するパターン形成手段と、
    電極パターン上の薄膜部品に必要とされる上部の不活性層または活性層を１層または数層形成する第２生長手段とを少なくとも含み、
    最下段の導電層に対して行われるエンボス加工作業によって、基板平面に直交する方向、すなわち垂直方向の高さが少なくとも２段階の異なる位置に導電領域が形成されるように、パターン形成手段が配置されることを特徴とする、実質的に誘電性を有する基板上に薄膜電子部品を製造する装置。
  15. 最下段の導電層に対して行われるエンボス加工作業によって、薄膜部品の不活性層または活性層の１層または数層が同時に形成されるように、パターン形成手段が配置されることを特徴とする、請求項１４に記載の装置。
  16. 基板のエンボス加工によってパターン形成されることになる最下段の導電層を形成する第１生長手段は、真空めっき手段であることを特徴とする、請求項１４または１５に記載の装置。
  17. 真空めっき手段およびエンボス加工手段は、同じ真空処理で用いられることを特徴とする、請求項１６に記載の装置。
  18. エンボス加工に使用される切断部材の浮彫りの垂直方向の深さ、および／または、エンボス加工で使用される水平方向の線幅は、１〜５０μｍであることを特徴とする、請求項１４〜１７のいずれか１項に記載の装置。
  19. エンボス加工に使用される切断部材の浮彫りは、垂直方向に実質的に直立する壁を有することを特徴とする、請求項１４〜１８のいずれか１項に記載の装置。
  20. エンボス加工に使用される切断部材は、ニッケル製押圧用ブロックまたはプレートであり、該切断部材のマスタなどの浮彫りは、ダイレクト・レジスト・リソグラフィ、またはレジスト・リソグラフィとドライエッチング法との組合せによって、形成されることを特徴とする、請求項１４〜１９のいずれか１項に記載の装置。
  21. 少なくとも第１生長手段およびパターン形成手段は、同じロールツーロール方式で用いられるようには位置されることを特徴とする、請求項１４〜２０のいずれか１項に記載の装置。
  22. 薄膜電子部品であって、
    実質的に誘電性を有する基板と、
    該基板上に形成される導電性材料から成る最下段の導電層であって、ダイカットエンボス加工、すなわちエンボス加工に基づく切断作業を最下段の導電層に行い、切断作業で使用する切断部材の浮彫りが、基板上に永久変形を生じさせ、同時に、導電層から、ガルヴァニックに相互に分離した各導電領域に至る範囲をエンボス加工することによって、ガルヴァニックに相互に分離された導電領域になるようにパターン形成され、電極パターンを形成する導電層と、
    該電極パターン上に形成される１層または数層の上部の活性層または不活性層とを少なくとも含み、
    該エンボス加工作業によって、最下段の導電層から形成される導電領域であって、基板平面に直交する方向、すなわち垂直方向の高さが少なくとも２段階の異なる位置にある導電領域が含まれることを特徴とする薄膜電子部品。
  23. 部品は、最下段の導電層に行われるエンボス加工作業と同じエンボス加工作業によって形成される上部の不活性層または活性層を１層または数層含むことを特徴とする、請求項２２に記載の部品。
  24. 基板材料は、プラスチック、ガラス、紙、および板紙のうちのいずれか１つの材料、またはこれらを組合わせた積層体であることを特徴とする、請求項２２または２３に記載の部品。
  25. 最下段の導電層の材料は、透明または不透明な半導体酸化物、金属、導電性インク、および導電性ポリマのうちのいずれか１つの材料、またはこれらの組合せであることを特徴とする、請求項２２〜２４のいずれか１項に記載の部品。
  26. エンボス加工によって最下段の導電層に形成される電極パターンの水平方向の線幅、または電極パターン間の垂直深さ方向の距離は１〜５０μｍであることを特徴とする、請求項２２〜２５のいずれか１項に記載の部品。
  27. 部品は、有機または無機半導体材料から成る、電極パターン上に形成される上部の活性層を少なくとも１層含むことを特徴とする、請求項２２〜２６のいずれか１項に記載の部品。
  28. 少なくとも１層の上部活性層は、トランジスタのチャネル構造、太陽電池またはフォトセルの光活性層、および発光部品のエレクトロルミネセント層のうち、１構造を形成することを特徴とする、請求項２７に記載の部品。
  29. 部品は、発光ダイオード、電界効果トランジスタ、活性または不活性ピクセル・ディスプレイ、フォトセル、または太陽電池であることを特徴とする、請求項２２〜２８のいずれか１項に記載の部品。
  30. 部品は、１層以上の上部の不活性層または活性層を含み、基板平面に対して垂直な方向における大きさは、最下段の導電層に行われるエンボス加工作業によって決定されることを特徴とする、請求項２２〜２９のいずれか１項に記載の部品。
  31. 部品は、有機電界効果トランジスタＯＦＥＴであり、そのチャネル構造の長さ（Ｌ）は、基板平面に対して垂直な方向に行われるエンボス加工によって決定されることを特徴とする、請求項３０に記載の部品。
  32. 部品は、有機発効ダイオードＯＬＥＤに基づくピクセル・ディスプレイであり、該ピクセル・ディスプレイにおいて、ディスプレイの個々のピクセルは、異なる極性を示す格子状電極の交点に形成され、同じ極性を示す平行に隣接する電極は、基板に対して垂直方向に異なる高さに形成されることを特徴とする、請求項２２〜３１のいずれか１項に記載の部品。
  33. 同じ極性を示す平行に隣接する電極間の垂直方向の距離は、１〜５μｍであることを特徴とする、請求項３２に記載の部品。
JP2006516250A 2003-06-19 2004-06-18 薄膜電子部品の製造方法および製造装置ならびに薄膜電子部品 Pending JP2007527106A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI20030919A FI20030919A (fi) 2003-06-19 2003-06-19 Menetelmä ja laitteisto elektronisen ohutkalvokomponentin valmistamiseksi sekä elektroninen ohutkalvokomponentti
PCT/FI2004/050098 WO2004111729A1 (en) 2003-06-19 2004-06-18 A method and an apparatus for manufacturing an electronic thin-film component and an electronic thin-film component

Publications (1)

Publication Number Publication Date
JP2007527106A true JP2007527106A (ja) 2007-09-20

Family

ID=8566276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006516250A Pending JP2007527106A (ja) 2003-06-19 2004-06-18 薄膜電子部品の製造方法および製造装置ならびに薄膜電子部品

Country Status (9)

Country Link
US (1) US20080012151A1 (ja)
EP (1) EP1636652A1 (ja)
JP (1) JP2007527106A (ja)
CN (1) CN1836190A (ja)
BR (1) BRPI0411591A (ja)
CA (1) CA2529329A1 (ja)
FI (1) FI20030919A (ja)
RU (1) RU2006101405A (ja)
WO (1) WO2004111729A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009516382A (ja) * 2005-11-14 2009-04-16 チバ ホールディング インコーポレーテッド 導電層をパターニングするための方法および装置ならびにそれによって製造されるデバイス
JP2009117650A (ja) * 2007-11-07 2009-05-28 Covalent Materials Corp 導電性パターンの形成方法、積層基板の製造方法及び微細流路構造体の製造方法
JP2010237375A (ja) * 2009-03-31 2010-10-21 Mitsui Chemicals Inc 微細構造体およびそれを用いた光学素子
WO2013018546A1 (ja) * 2011-08-04 2013-02-07 国立大学法人大阪大学 有機トランジスタ及びその製造方法
JP2016046404A (ja) * 2014-08-25 2016-04-04 欣永立企業有限公司 タッチパネル用導電電極の製造方法及びその構造

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005018984A1 (de) * 2005-04-22 2006-11-02 Steiner Gmbh & Co. Kg Verfahren und Vorrichtung zum Herstellen von elektronischen Bauteilen
JP4506605B2 (ja) 2005-07-28 2010-07-21 ソニー株式会社 半導体装置の製造方法
DE102005035589A1 (de) * 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
US9174400B2 (en) * 2006-02-15 2015-11-03 Osram Opto Semiconductors Gmbh Method for producing structures in optoelectronic components and device for this purpose
DE102006047388A1 (de) 2006-10-06 2008-04-17 Polyic Gmbh & Co. Kg Feldeffekttransistor sowie elektrische Schaltung
GB2448730A (en) * 2007-04-25 2008-10-29 Innos Ltd Fabrication of Planar Electronic Circuit Devices
WO2008140425A1 (en) * 2007-05-14 2008-11-20 Nanyang Technological University Embossing printing for fabrication of organic field effect transistors and its integrated devices
PT103951A (pt) * 2008-01-31 2009-07-31 Univ Nova De Lisboa Processamento de elementos eléctricos e/ou electrónicos em substratos de material celulósico
US8329504B2 (en) 2008-02-12 2012-12-11 Konica Minolta Holdings, Inc. Method of forming organic semiconductor layer and method of manufacturing organic thin film transistor
PT103999B (pt) * 2008-03-20 2012-11-16 Univ Nova De Lisboa Processo de utilização e criação de papel à base de fibras celulósicas naturais, fibras sintéticas ou mistas como suporte físico e meio armazenador de cargas elétricas em transístores de efeito de campo com memória autossustentáveis usando óxidos sem
WO2009134697A2 (en) * 2008-04-30 2009-11-05 Applied Materials, Inc. Roll to roll oled production system
CN102396063B (zh) * 2009-04-17 2015-11-25 皇家飞利浦电子股份有限公司 具有高强度的透明oled器件
WO2010132613A2 (en) * 2009-05-13 2010-11-18 The Regents Of The University Of California High resolution light emitting devices
EP2287666B1 (de) * 2009-08-22 2012-06-27 EV Group E. Thallner GmbH Vorrichtung zum Prägen von Substraten
WO2011097585A1 (en) * 2010-02-05 2011-08-11 Energy Focus, Inc. Method of making an arrangement for collecting or emitting light
CN102159032B (zh) * 2011-03-25 2013-06-19 罗小亚 一种采用模切机制造挠性印刷线路板的工艺方法
CN103534204A (zh) * 2011-03-29 2014-01-22 国立大学法人蔚山科学技术大学校产学协力团 石墨烯片，包含石墨烯片的透明电极、有源层以及使用透明电极的显示器、电子装置、光电子装置、电池、太阳能电池和染料敏化太阳能电池
US9525071B2 (en) 2012-02-22 2016-12-20 Massachusetts Institute Of Technology Flexible high-voltage thin film transistors
CN104520971A (zh) * 2012-08-07 2015-04-15 株式会社Lg化学 印刷品及这种印刷品的制造方法
US10040018B2 (en) 2013-01-09 2018-08-07 Imagine Tf, Llc Fluid filters and methods of use
CN103682155A (zh) * 2013-12-10 2014-03-26 京东方科技集团股份有限公司 有机电致发光显示器件、其光学薄膜层叠体及制备方法
US9861920B1 (en) 2015-05-01 2018-01-09 Imagine Tf, Llc Three dimensional nanometer filters and methods of use
GB2526316B (en) * 2014-05-20 2018-10-31 Flexenable Ltd Production of transistor arrays
US10730047B2 (en) 2014-06-24 2020-08-04 Imagine Tf, Llc Micro-channel fluid filters and methods of use
US10124275B2 (en) 2014-09-05 2018-11-13 Imagine Tf, Llc Microstructure separation filters
WO2016042924A1 (ja) * 2014-09-18 2016-03-24 富士フイルム株式会社 トランジスタ、および、トランジスタの製造方法
US9461192B2 (en) 2014-12-16 2016-10-04 Sunpower Corporation Thick damage buffer for foil-based metallization of solar cells
US10758849B2 (en) 2015-02-18 2020-09-01 Imagine Tf, Llc Three dimensional filter devices and apparatuses
US10118842B2 (en) 2015-07-09 2018-11-06 Imagine Tf, Llc Deionizing fluid filter devices and methods of use
US10479046B2 (en) 2015-08-19 2019-11-19 Imagine Tf, Llc Absorbent microstructure arrays and methods of use
WO2017201602A1 (en) * 2015-09-11 2017-11-30 Spectral Devices Inc. Methods for production and transfer of patterned thin films at wafer-scale
KR102054190B1 (ko) * 2017-01-23 2019-12-10 동우 화인켐 주식회사 고성능 필름형 터치 센서 및 그 제조방법
CN108538210A (zh) * 2017-03-06 2018-09-14 浙江斯玛特信息科技有限公司 透明led全彩显示屏
CN108984885B (zh) * 2018-07-05 2023-05-16 中国船舶工业集团公司第七0八研究所 一种基于许可永久变形下的装载甲板板设计方法
CN111525031A (zh) * 2020-04-06 2020-08-11 杭州纤纳光电科技有限公司 一种钙钛矿的三结叠层太阳能电池及其制备方法
CN111525032A (zh) * 2020-04-06 2020-08-11 杭州纤纳光电科技有限公司 一种二维网状背接触式钙钛矿太阳能电池及其制备方法
CN113745366B (zh) * 2020-05-14 2024-03-12 杭州纤纳光电科技有限公司 一种钙钛矿与晶硅的三结叠层太阳能电池及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006510210A (ja) * 2002-12-14 2006-03-23 プラスティック ロジック リミテッド 電子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356627A (en) * 1980-02-04 1982-11-02 Amp Incorporated Method of making circuit path conductors in plural planes
US6294398B1 (en) * 1999-11-23 2001-09-25 The Trustees Of Princeton University Method for patterning devices
EP1171800B1 (en) * 2000-02-07 2006-04-19 Koninklijke Philips Electronics N.V. Stamp for use in a lithographic process, method of manufacturing a stamp, and method of manufacturing a patterned layer on a substrate
AU2001238459A1 (en) * 2000-02-16 2001-08-27 Omlidon Technologies Llc Method for microstructuring polymer-supported materials
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006510210A (ja) * 2002-12-14 2006-03-23 プラスティック ロジック リミテッド 電子装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009516382A (ja) * 2005-11-14 2009-04-16 チバ ホールディング インコーポレーテッド 導電層をパターニングするための方法および装置ならびにそれによって製造されるデバイス
JP2009117650A (ja) * 2007-11-07 2009-05-28 Covalent Materials Corp 導電性パターンの形成方法、積層基板の製造方法及び微細流路構造体の製造方法
JP2010237375A (ja) * 2009-03-31 2010-10-21 Mitsui Chemicals Inc 微細構造体およびそれを用いた光学素子
WO2013018546A1 (ja) * 2011-08-04 2013-02-07 国立大学法人大阪大学 有機トランジスタ及びその製造方法
JP2013038127A (ja) * 2011-08-04 2013-02-21 Osaka Univ 有機トランジスタ及びその製造方法
US9153789B2 (en) 2011-08-04 2015-10-06 Osaka University Transistor with source/drain electrodes on pedestals and organic semiconductor on source/drain electrodes, and method for manufacturing same
JP2016046404A (ja) * 2014-08-25 2016-04-04 欣永立企業有限公司 タッチパネル用導電電極の製造方法及びその構造

Also Published As

Publication number Publication date
FI20030919A0 (fi) 2003-06-19
CN1836190A (zh) 2006-09-20
CA2529329A1 (en) 2004-12-23
US20080012151A1 (en) 2008-01-17
RU2006101405A (ru) 2006-06-27
BRPI0411591A (pt) 2006-08-29
FI20030919A (fi) 2004-12-20
EP1636652A1 (en) 2006-03-22
WO2004111729A1 (en) 2004-12-23

Similar Documents

Publication Publication Date Title
JP2007527106A (ja) 薄膜電子部品の製造方法および製造装置ならびに薄膜電子部品
EP1573831B1 (en) Methods of fabricating devices by low pressure cold welding
US9282648B2 (en) Composite electrode and method of manufacture thereof
CN101926016B (zh) 有机薄膜晶体管、有源矩阵有机光学器件及其制造方法
EP2395551B1 (en) Thin film transistor substrate and method of fabricating the same
US9159925B2 (en) Process for imprint patterning materials in thin-film devices
CN101626029A (zh) 有机发光二极管显示器及其制造方法
JP4713818B2 (ja) 有機トランジスタの製造方法、及び有機ｅｌ表示装置の製造方法
CN107689390A (zh) 像素界定层及其制造方法、显示基板、显示面板
EP1717876A1 (en) Interconnect in polymer light-emitting or light-detecting devices or solar cells
TW200945648A (en) Oganic thin film transistor and pixel and method for manufacturing the same and display panel
CN101587939A (zh) 有机薄膜晶体管与像素结构及其制作方法以及显示面板
JP5396734B2 (ja) 有機半導体素子、有機半導体素子の製造方法、および表示装置
US20170222168A1 (en) Thin-film transistor and method of fabricating the same
CN101582391A (zh) 图样形成方法、半导体装置制造方法以及显示器制造方法
US20060231844A1 (en) Organic optoelectronic device
CN102779785A (zh) 有机薄膜晶体管阵列基板及其制备方法和显示装置
CN105374852B (zh) 一种无像素bank的印刷型发光显示器及其制作方法
CN102646792A (zh) 有机薄膜晶体管阵列基板及其制备方法
TWI297553B (ja)
TWI422085B (zh) 製造電子構件的方法
KR20030075971A (ko) 유기 전자 소자의 박막 패턴 형성 방법
JP6241573B2 (ja) 電子デバイスの製造方法
CN1767705A (zh) 一种有机电致发光显示器件及制作方法
WO2006106321A1 (en) Patterning metal layers

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405