WO2013018546A1 - 有機トランジスタ及びその製造方法 - Google Patents

有機トランジスタ及びその製造方法 Download PDF

Info

Publication number
WO2013018546A1
WO2013018546A1 PCT/JP2012/068219 JP2012068219W WO2013018546A1 WO 2013018546 A1 WO2013018546 A1 WO 2013018546A1 JP 2012068219 W JP2012068219 W JP 2012068219W WO 2013018546 A1 WO2013018546 A1 WO 2013018546A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
electrode
organic
organic transistor
organic semiconductor
Prior art date
Application number
PCT/JP2012/068219
Other languages
English (en)
French (fr)
Inventor
竹谷純一
植村隆文
宇野真由美
Original Assignee
国立大学法人大阪大学
地方独立行政法人大阪府立産業技術総合研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人大阪大学, 地方独立行政法人大阪府立産業技術総合研究所 filed Critical 国立大学法人大阪大学
Priority to US14/237,055 priority Critical patent/US9153789B2/en
Publication of WO2013018546A1 publication Critical patent/WO2013018546A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Definitions

  • the present invention relates to an organic transistor using an organic semiconductor as an active layer, and more particularly to an organic transistor having an element structure suitable for improving response performance by shortening a channel length.
  • organic semiconductor materials have been reported to exhibit the same mobility as amorphous silicon.
  • an organic transistor using an organic semiconductor as an active layer does not require a very high temperature manufacturing process, and an element can be easily manufactured with a low-cost and low environmental load manufacturing apparatus. Due to these advantages, organic transistors are expected as semiconductor elements for new electronics industries.
  • the channel length which is the distance between the source electrode and the drain electrode.
  • the contact resistance between the organic semiconductor layer and the source and drain electrodes increases in proportion to the channel resistance. Therefore, there is a limit to improving the operation speed of the transistor even if the channel length is shortened. there were. For this reason, the response performance of atmospherically stable organic transistors reported up to now has remained at a low value of about 10 kHz to 1 MHz.
  • FIG. 10 is a cross-sectional view showing an example of a general structure of an organic transistor.
  • a gate electrode 32 is provided on an insulating substrate 31, and a gate insulating layer 33 is formed to cover the gate electrode 32.
  • a source electrode 34 and a drain electrode 35 are provided on both sides of the gate electrode 32.
  • An organic semiconductor layer 36 is provided on the source electrode 34 and the drain electrode 35.
  • the cut-off frequency f C which is the highest frequency that the organic transistor can respond to, is generally a frequency at which the relationship between the gate current I G and the drain current I D is
  • the on state of the organic transistor is considered by a so-called capacitor model in which both sides of the gate insulating layer 33 are sandwiched between the gate electrode 32 and the organic semiconductor layer 36 into which carriers are injected.
  • R PS is a contact resistance generated when charges are transferred from the source electrode 34 to the organic semiconductor layer 36
  • R CH is a channel resistance in an on state in the channel of the organic semiconductor layer 36
  • R PD is an organic semiconductor layer 36. The contact resistance at the time of charge transfer from the first electrode to the drain electrode 35.
  • the charge amount ne existing per unit area of the channel is expressed as follows, where c i is the gate capacitance per unit area of the channel of the on-state organic transistor.
  • ne c i V G
  • c i WL corresponds to the capacitance of the channel portion
  • the term (c i WL / C G ) is a ratio between the capacitance of the channel portion and the entire gate capacitance including the parasitic capacitance, and the response It represents that speed is proportional to this ratio.
  • the element structure of a general organic transistor is roughly classified into two types, a top contact type and a bottom contact type.
  • the top contact type has a structure in which a source electrode and a drain electrode are formed on the side opposite to the gate electrode side on the semiconductor layer.
  • the bottom contact type has a structure as shown in FIG. 10 in which a source electrode and a drain electrode are formed below a semiconductor layer.
  • the drain current flows from the upper source electrode through the semiconductor layer in the thickness direction, then through the channel portion, and then again through the semiconductor layer in the thickness direction. It will be a route to reach.
  • the mobility in the thickness direction of the organic semiconductor layer is generally lower than that in the channel direction, and thus a technique for making the organic semiconductor layer very thin is required.
  • a photolithography process is required after an organic semiconductor layer is manufactured.
  • the organic semiconductor layer is often damaged during the photolithography process, and thus such a process cannot be employed. For this reason, the channel length cannot be made very short, and it is difficult to obtain high-speed response performance.
  • the thickness direction of the organic semiconductor layer is not included as a drain current path, and only the source and drain electrodes and the channel plane need be considered.
  • the organic semiconductor layer can be manufactured after forming a fine short channel by forming the source and drain electrodes by photolithography, there is an advantage that the channel length can be further shortened.
  • an element manufactured by the bottom contact type has a problem that the contact resistance between the electrode and the organic semiconductor is larger than that of the top contact type. For this reason, attempts have been made to reduce the contact resistance between the electrode and the organic semiconductor while adopting the bottom contact type in order to increase the response speed of the transistor.
  • Patent Document 1 discloses an alloy mainly composed of gold as an adhesion layer provided between a source / drain electrode made of gold and an insulating substrate, that is, a gold content of 67 atom% or more and 97 atoms. It is disclosed to employ alloys that are in the range of% or less.
  • a material for forming the source and drain electrodes of the p-type organic transistor an electrode made of gold having a work function close to that of the organic semiconductor is often used, but gold has low adhesion to other materials. . For this reason, measures to form an adhesion layer between the gold electrode and the substrate are generally taken, but this adhesion layer may cause parasitic resistance between the source and drain electrodes and the organic semiconductor layer. It has been pointed out.
  • Patent Document 1 discloses a technique for reducing the parasitic resistance between the organic semiconductor layer and the electrode by using an alloy containing gold as the material of the adhesion layer as described above.
  • the organic transistor disclosed in Patent Document 1 has an effective mobility of only about 0.4 to 2.2 cm 2 / Vs.
  • the gap structure is one mode of a bottom contact type element structure.
  • a step structure is provided on the insulating substrate, and a source electrode and a drain electrode are provided independently on the step structure.
  • a single crystal organic semiconductor is supported on the source and drain electrodes on the upper surface of the step, and an element structure in which the single crystal organic semiconductor across the source electrode and the drain electrode has a flat shape is formed.
  • a space that is, a gap is formed between the bottom surface of the single crystal organic semiconductor and the substrate between the source electrode and the drain electrode.
  • a gate electrode formed on the substrate between the source and drain electrodes faces the single crystal organic semiconductor through a gap.
  • the source and drain electrodes are formed on a pair of pedestals formed at a predetermined interval on the substrate, and the gate electrode is formed on the substrate between the pair of pedestals.
  • Non-Patent Document 1 the gap element structure is employed for evaluating the electron conduction at the interface of the organic single crystal, and a structure for enabling a high-speed response by shortening the channel length is disclosed. Not.
  • Non-Patent Document 1 With the gap structure disclosed in Non-Patent Document 1, a value close to the mobility inherent to the material of the organic single crystal is measured, and when the channel length is long, high mobility can be obtained.
  • the gap element structure in Non-Patent Document 1 is adopted for evaluating the electron conduction at the interface of the organic single crystal, it has a short channel length and a contact resistance in order to realize high-speed transistor response.
  • no technology or a specific structure for realizing a small element structure is disclosed.
  • the effect of reducing deformation in the vicinity of the electrode of the organic semiconductor is not described.
  • the channel length is shortened in the gap structure, there is a problem that a short circuit is likely to occur between the source electrode and the gate electrode or between the drain electrode and the gate electrode.
  • the channel length is shortened, it is necessary at the same time to lower the step of the step structure for forming the gap structure in order to establish so-called granular channel approximation. That is, it is necessary not only to shorten the channel length but also to scale down the entire device structure.
  • the source wall, the drain electrode, and the gate electrode are formed by evaporating an electrode metal in one direction from right above the step while keeping the step wall wall vertical. It is desirable to use a method of simultaneously forming the film by one deposition. For this reason, when lowering the step, it is necessary to make the deposition direction of the electrode metal more strictly one vertical direction. However, since it is very difficult to realize this practically, the upper surface of the step is required. There is a great risk of electrical shorts occurring on the bottom.
  • the present invention reduces the contact resistance between the source and drain electrodes and the organic semiconductor layer even when the channel length is short, improves the transistor response performance by shortening the channel, and shortens the channel length.
  • An object of the present invention is to provide an organic transistor capable of avoiding occurrence of a short circuit between a source electrode, a drain electrode and a gate electrode due to channelization.
  • an organic transistor of the present invention includes an insulating substrate, a pair of insulating pedestals that are arranged on the substrate with a space between each other, and each form a trapezoidal plane,
  • the source electrode provided on the pedestal plane formed by one of the pedestals
  • the drain electrode provided on the pedestal plane formed by the other pedestal
  • the substrate between the pair of pedestals
  • an organic semiconductor layer disposed in contact with the top surfaces of the source electrode and the drain electrode, and the gate electrode and the bottom surface of the organic semiconductor layer are arranged vertically with a gap region interposed therebetween.
  • the side surface of the pedestal facing in the direction and facing the gap region has a shape in which the lower end edge recedes to the side away from the gate electrode with respect to the upper end edge.
  • a pair of insulating pedestals each forming a trapezoidal plane are formed on an insulating substrate with a space between each other, and one of the pedestals is formed.
  • a source electrode is formed on the pedestal plane
  • a drain electrode is formed on the pedestal plane formed by the other pedestal
  • a gate electrode is formed on the substrate between the pair of pedestals.
  • a semiconductor layer member having the organic semiconductor layer formed thereon is prepared, the surface on the organic semiconductor layer side is opposed to the source electrode and the drain electrode, and the semiconductor layer member is disposed on the upper surface of the source electrode and the drain electrode.
  • the side surface of the pedestal facing the gap region is Characterized in that a shape is the bottom side edge retreated to the side away from the gate electrode to the edge.
  • an organic semiconductor layer is placed on the source and drain electrodes, and a structure in which a gap region is provided between the gate electrode and the organic semiconductor layer is employed.
  • the flatness of the semiconductor layer is sufficiently ensured. Therefore, the contact resistance between the source and drain electrodes and the organic semiconductor layer is reduced, and good high-speed response performance can be realized even with a short channel length.
  • the side surface of the pedestal in the gap region has a shape in which the bottom surface side recedes to the side away from the gate electrode with respect to the plate-like plane side. Can be easily avoided.
  • Sectional drawing which shows the structure of the organic transistor in Embodiment 1
  • Sectional drawing which shows a part of process of the manufacturing method of the organic transistor Sectional drawing which shows the process following FIG. 4A of the manufacturing method Sectional drawing which shows the process following FIG. 4B of the manufacturing method Sectional drawing which shows the other structural example of the organic transistor Sectional drawing which shows the structure of the organic transistor in Embodiment 2
  • Sectional drawing which shows a part of process of the manufacturing method of the organic transistor Sectional drawing which shows the process following FIG. 7A of the manufacturing method Sectional drawing which shows the process following FIG.
  • Sectional drawing which shows the structure of the organic transistor in Embodiment 3
  • Sectional drawing which shows the other example of the structure of the organic transistor in the embodiment
  • Sectional drawing which shows the structure of the organic transistor in Embodiment 4
  • Sectional drawing which shows the other example of the structure of the organic transistor in the embodiment Sectional drawing for demonstrating the problem of the organic transistor of a prior art example
  • the organic transistor of the present invention can take the following aspects based on the above configuration.
  • the side surface of the pedestal facing the gap region can be configured to form a reverse taper from the lower end edge toward the upper end edge.
  • the shape of the pedestal in the channel direction cross section including the channel direction between the source electrode and the drain electrode can be an inverted mesa type.
  • the side surface of the pedestal facing the gap region has a constant height region on the lower edge side including a portion facing the gate electrode, with respect to the upper edge side with respect to the region.
  • a step can be formed to recede to form a reverse staircase shape.
  • the gap region is made of an insulating solid, and the insulating solid can have a dielectric constant larger than 1.
  • the entire gap region can be made of an ionic liquid.
  • at least a portion in contact with the organic semiconductor layer in the gap region is made of the insulating solid, and a portion other than the insulating solid is made of an ionic liquid.
  • the channel length L which is the distance between the source electrode and the drain electrode, may be 20 ⁇ m or less.
  • the height d of the pedestal can satisfy the relationship of d ⁇ L / 2 ⁇ m with respect to the channel length L.
  • the source electrode, the drain electrode, and the gate electrode can be simultaneously formed by batch film formation on the pedestal and the substrate. Accordingly, the source and drain electrodes and the gate electrode can be formed at the same time while avoiding the possibility of a short circuit, which is advantageous in improving the production efficiency.
  • FIG. 1 is a cross-sectional view showing the structure of the organic transistor in the first embodiment.
  • This organic transistor has a pair of pedestals 2 and 3 formed on an insulating substrate 1.
  • the pedestals 2 and 3 form base-like planes 2 a and 3 a having a step with respect to the upper surface of the substrate 1.
  • the pedestals 2 and 3 are also opposed to each other with a gap between them.
  • a source electrode 4 is provided on one trapezoidal plane 2a, and a drain electrode 5 is provided on the other trapezoidal plane 3a.
  • a gate electrode 6 is provided on the substrate 1 in the gap between the bases 2 and 3.
  • An organic semiconductor layer 7 is disposed in contact with the upper surfaces of the source electrode 4 and the drain electrode 5. According to this configuration, the space surrounded by the upper surface of the substrate 1, the side surfaces of the bases 2 and 3, and the lower surface of the organic semiconductor layer 7 forms the gap region 8. Therefore, a gap structure is formed in which the gate electrode 6 formed on the substrate 1 faces the organic semiconductor layer 7 with the gap region 8 interposed therebetween.
  • the gap region 8 is an air layer. However, the gap region is filled with a gas such as dry nitrogen or, as will be described later, at least a part of the insulating solid or the like. It can also be a filled configuration.
  • the bases 2 and 3 have an inverted mesa structure.
  • the inverted mesa structure means an upside down structure with respect to a forward mesa structure having a trapezoidal cross section, and is an inverted trapezoidal cross sectional structure.
  • the side surfaces of the pedestals 2 and 3 facing the gap region 8 are directed from the lower edge (the bottom surface side, that is, the substrate 1 side) to the upper edge (the upper surface side, that is, the trapezoidal planes 2a and 3a side).
  • An inclined surface that is inclined in this manner is formed, and a reverse taper shape is formed in which the lower end edge recedes toward the side away from the gate electrode 6 with respect to the upper end edge.
  • Such a shape of the pedestals 2 and 3 is formed on the side surfaces of the pedestals 2 and 3 facing the gap region 8, which is a shape unique to the present invention, that is, the lower edge is away from the gate electrode 6 with respect to the upper edge. Adopted to give the side a receding shape. This shape avoids a short circuit between the source electrode 4 and the drain electrode 5 and the gate electrode 6 due to the shortening of the channel in the structure in which the gate electrode 6 faces the organic semiconductor layer 7 through the gap region 8. It is effective for.
  • the gate electrode 6 is formed by film formation between the upper surfaces of the pedestals 2 and 3 (the plate-like planes 2a and 3a).
  • the entire element size is reduced in order to adopt a structure with a short channel length, it is necessary to simultaneously reduce the distance between the substrate 1 and the organic semiconductor 7, that is, the height of the bases 2 and 3. Therefore, the gate electrode 6 formed on the surface of the substrate 1 between the pedestals 2 and 3 is easily formed in a state of being suspended from the plate-like planes 2a and 3a.
  • the source and drain electrodes 4 and 5 formed on the trapezoidal planes 2a and 3a are easily connected.
  • the pedestals 2 and 3 do not necessarily have to be reverse mesa types as a whole.
  • the pedestals 2 and 3 only need to have at least a side surface facing the gap region 8 having a reverse taper shape.
  • the shape of the side surface of the bases 2 and 3 for preventing the short circuit of an electrode is not restricted to a reverse taper shape.
  • the side surfaces of the pedestals 2 and 3 facing the gap region 8 may be given a shape in which the lower edge is set back from the gate electrode 6 with respect to the upper edge. If possible, the effect of preventing an electrical short circuit can be obtained.
  • the organic semiconductor layer 7 a single organic semiconductor layer prepared in advance or a material in which an organic semiconductor layer is formed on a support substrate is used. Then, the organic transistor having the above-described configuration can be manufactured by bonding the organic semiconductor layer 7 on the source and drain electrodes 4 and 5 formed on the substrate 1.
  • the organic semiconductor layer 7 is placed on the pedestals 2 and 3, it is necessary to produce the organic semiconductor layer 7 so that the lower surface thereof can maintain a predetermined flatness.
  • the response performance is improved by shortening the channel, the length of the gap between the pedestals 2 and 3 becomes extremely short, so that it is easy to maintain the flatness of the lower surface.
  • the organic semiconductor layer 7 formed flat is placed on the source and drain electrodes 4 and 5 by adopting the gap structure. Therefore, the disorder of the molecular orientation of the organic semiconductor layer 7 in the vicinity of the source and drain electrodes 4 and 5 is minimized as compared with the structure in which the organic semiconductor layer is formed on the surface of the step portion. Thereby, the contact resistance between the source and drain electrodes 4 and 5 and the organic semiconductor layer 7 is remarkably reduced, and an organic transistor having a short channel length and capable of realizing high-speed response performance is obtained.
  • the horizontal axis represents the channel length ( ⁇ m), and the vertical axis represents the effective mobility ⁇ eff (cm 2 / Vs).
  • Example 1 is a p-type organic transistor using an organic semiconductor layer made of rubrene crystal.
  • Example 2 is an n-type organic transistor using an organic semiconductor layer made of PDIF-CN 2 (fluorocarbon-substituted dicyanoperylene-3,4: 9,10-bis (dicarboximide)) crystal.
  • PDIF-CN 2 fluorocarbon-substituted dicyanoperylene-3,4: 9,10-bis (dicarboximide)
  • the structure shown in FIG. 1 was used, and a bottom contact type structure was adopted as in the comparative example.
  • a glass substrate was used as the substrate 1
  • a photoresist capable of forming a reverse taper shape was used as the material of the bases 2 and 3
  • gold electrodes were used as the source, drain, and gate electrodes 4, 5, and 6, respectively.
  • the channel length L is changed in the range of 3 ⁇ m to 200 ⁇ m (Example 1) and 3 ⁇ m to 50 ⁇ m (Example 2), the channel width W is 450 ⁇ m, and the heights of the bases 2 and 3 are 1 ⁇ m. did.
  • a glass substrate was used as the substrate 31, a silicon oxide film was used as the gate insulator 33, and gold electrodes were used as the source, drain, and gate electrodes 32, 34, and 35.
  • the channel length L is 3 ⁇ m to 200 ⁇ m (Comparative Example 1) and 3 ⁇ m using the same dimensions as in the example except that the gate insulating layer 33 is made of fluorine-based amorphous resin and the thickness of the gate insulating layer 33 is 200 nm.
  • the channel width W was changed to 450 ⁇ m by changing in the range of ⁇ 50 ⁇ m (Comparative Example 2).
  • Transistor characteristics were measured in a nitrogen-substituted glove box in order to avoid the influence of the atmosphere.
  • the drain voltage V D was set to 1 V, and the gate voltage V G was changed from 10 V to ⁇ 10 V to obtain the transconductance value.
  • the value of the transconductance is the drain current I D change in ⁇ I D / ⁇ V G when changing the gate voltage V G.
  • the influence of contact resistance was included.
  • the value of effective mobility ⁇ eff was determined.
  • FIG. 2 the characteristic of the p-type organic transistor using rubrene which is Example 1 is shown by a curve A1.
  • the characteristic of the organic transistor of Comparative Example 1 is indicated by a curve B1.
  • the organic transistor of Example 1 indicated by the curve A1 exhibits a high effective mobility ⁇ eff of about 10 cm 2 / Vs even when the channel length is shortened to 10 ⁇ m.
  • the channel length is shortened to 20 ⁇ m or less effective mobility mu eff 2 Decrease to less than 5 cm 2 / Vs.
  • the effective mobility ⁇ eff is 12 cm 2 / Vs, which is about the same value in both the structure of Example 1 and the case of Comparative Example 1.
  • FIG. 3 shows the characteristics of the n-type organic transistor using the PDIF-CN 2 is a second embodiment is shown by the curve A2.
  • the characteristic of the organic transistor of Comparative Example 2 is shown by a curve B2.
  • the organic transistor of Example 2 indicated by the curve A2 exhibits a high effective mobility ⁇ eff exceeding 5 cm 2 / Vs even when the channel length is shortened to 10 ⁇ m.
  • the effective mobility ⁇ eff is as low as less than 1 cm 2 / Vs even when the channel length is 50 ⁇ m, and the effective mobility ⁇ eff is further reduced when the channel length is reduced to 20 ⁇ m or less. descend.
  • Comparative Example 3 an organic transistor in which the reverse mesa structure is not employed in the structure of FIG. 1, the boundary between the gap region 8 and the bases 2 and 3 is vertical, and all other dimensions are the same. Was made. In this case, the source / drain electrodes 4 and 5 and the gate electrode 6 are electrically short-circuited.
  • FIGS. 4A to 4C a method for manufacturing the organic transistor in the present embodiment will be described with reference to FIGS. 4A to 4C.
  • the elements shown in FIG. 1 are denoted by the same reference numerals, and the description of the structure is not repeated.
  • a pair of insulating pedestals 2 and 3 are formed on the upper surface of the insulating substrate 1 with a space therebetween.
  • the bases 2 and 3 are formed in a reverse mesa shape.
  • the source electrode 4 and the drain electrode 5 are formed on one of the planes 2a and 3a of the pair of bases 2 and 3, and the substrate 1 between the bases 2 and 3 at the same time.
  • a gate electrode 6 is formed thereon. These electrodes are formed, for example, by vapor deposition or sputtering.
  • the organic semiconductor layer 7 prepared in advance is placed in contact with the upper surfaces of the source electrode 4 and the drain electrode 5, and these are bonded together using electrostatic force. More specifically, the substrate holding the organic semiconductor layer 7 is brought into contact with or bonded to the structure on which the source electrode 4 and the drain electrode 5 are formed. Thereby, the gate electrode 6 and the lower surface of the organic semiconductor layer 7 face each other in the vertical direction with the gap region 8 interposed therebetween, and the source electrode 4 and the drain electrode 5 face each other in the lateral direction with the gap region 8 interposed therebetween. An organic transistor having a structure is completed.
  • the concavo-convex structure of the pedestals 2 and 3 is formed in advance on the substrate 1, and the electrode structure of the transistor is formed on the concavo-convex structure.
  • a step of attaching an organic semiconductor can be used. According to such a production procedure, the parasitic capacitance is extremely reduced and the high-frequency characteristics of the organic FET are improved as compared with the air gap semiconductor produced by the production procedure disclosed in Non-Patent Document 1.
  • the possibility of a short circuit is reduced by the reverse taper shape or the like, it is easy to form the source, drain electrodes 4 and 5 and the gate electrode 6 at the same time by one film formation, and efficient manufacturing. Is possible.
  • the gate electrode 6 is not necessarily formed simultaneously, and the gate electrode 6 can be formed separately from the source and drain electrodes 4 and 5.
  • a photoresist capable of forming a reverse taper shape can be used.
  • 3 may be formed.
  • only the upper part of the pedestal may be formed in a reverse taper shape by adjusting the manufacturing conditions of the photoresist.
  • the means for bonding the organic semiconductor layer 7 to the source / drain electrodes 4 and 5 is not limited to electrostatic force, and for example, a method of bringing the structure and the substrate into contact with each other can be used.
  • the side surface shape of the bases 2 and 3 for avoiding a short circuit between the electrodes is not limited to the reverse mesa structure or the reverse taper shape.
  • FIG. 5 shows another example of the side shape of the pedestal.
  • the side surfaces of the pedestals 9 and 10 facing the gap region 8 in this example are formed in a reverse staircase shape.
  • a region having a constant height including a portion where the side surfaces of the bases 9 and 10 are opposed to the gate electrode 6 on the lower end side forms step portions 9b and 10b with respect to the upper end side from the region. It means the shape that is retreating.
  • This reverse staircase shape gives the side surfaces 9 and 10 facing the gap region 8 a shape in which the lower edge retreats away from the gate electrode 6 with respect to the upper edge. Therefore, if the height of the stepped portions 9b and 10b from the upper surface of the substrate 1 is set larger than the thickness of the gate electrode 6, a short circuit between the source / drain electrodes 4 and 5 and the gate electrode 6 occurs. Is easy to avoid.
  • a method of forming the inverted stepped bases 9 and 10 for example, a method of combining two layers of photoresists having different development speeds can be used.
  • the dimensions of the bases 2, 3, 9, 10 are set in consideration of the following conditions.
  • the pedestal height d is preferably d ⁇ L / 2 ⁇ m.
  • the channel length L 1 ⁇ m is the limit of fine processing.
  • the pedestal height d it is preferable that d ⁇ L / 2 ⁇ m or less in order to establish so-called granular channel approximation.
  • the material for forming the pedestals 2, 3, 9, 10 is an insulator, and as described above, the side surface of the pedestal facing the gap region 8 is the side whose bottom surface side is away from the gate electrode with respect to the planar surface side. Any material can be used as long as the pedestal can be formed in a shape having a state of being retracted. For example, etched glass, a combination of two layers of photoresists with different development rates, a stack of two layers of insulators of different sizes, or an SiO 2 film on a Si substrate etched into a reverse taper shape Can be used.
  • a reverse taper shape may be formed using a mold such as Si or quartz, and a resin with low rigidity such as PDMS resin (polydimethylsiloxane) is poured into the mold, and then released to form the pedestal shape of the present invention. it can.
  • a resin with low rigidity such as PDMS resin (polydimethylsiloxane)
  • the pedestal is formed by combining two layers of films, since the shape of the pedestal as described above can be easily formed, there is an advantage that a margin for manufacturing conditions is widened and a desired shape can be surely formed.
  • a photoresist capable of forming an undercut Nippon Kayaku Co., Ltd., PMGI, LOR, etc., all registered trademarks
  • the material of the substrate for example, a glass substrate, various plastic substrates, etc., a substrate whose surface is an insulator can be used.
  • the organic semiconductor layer 7 includes rubrene, DNTT (dinaphtho [2,3-b: 2 ′, 3′-f] thieno [3,2-b] thiophene), alkyl-DNTT, TIPS pentacene (6,13-Bis (triisopropylsilylethynyl) pentacene), low molecular materials such PDIF-CN 2, pBTTT (poly [2,5-bis (3-alkylthiophen-2-yl) thieno (3,2-b) thiophene]), pDA2T (poly ( dialkylthieno [3,2-b] thiophene-co-bithiophene)), P3HT (poly (3-hexylthiophene)), PQT (poly [5,5'-bis (3-alkyl-2-thienyl) -2,2 ' Arbitrary organic semiconductor materials such as polymer materials such as -bithiophene]), graphene
  • the organic semiconductor layer 7 can be produced by a method of producing a single crystal in a gas phase, a vapor phase growth method such as vapor deposition, or a coating method such as spin coating, ink jet, printing, or various casting methods.
  • FIG. 6 is a cross-sectional view showing the structure of the organic transistor in the second embodiment.
  • the present embodiment is characterized in that a semiconductor layer member 13 in which an organic semiconductor layer 12 is formed on a support substrate 11 is used instead of the organic semiconductor layer 7 in the first embodiment. Therefore, the same reference numerals are assigned to the same elements as those in the first embodiment, and the description is simplified.
  • This organic transistor has a pair of pedestals 2 and 3 formed on an insulating substrate 1 as in the configuration of the first embodiment.
  • the cross-sectional shape of the bases 2 and 3 has an inverted mesa structure.
  • a source electrode 4 and a drain electrode 5 are provided on the trapezoidal planes 2 a and 3 a, respectively, and a gate electrode 6 is provided on the substrate 1 in the gap between the pedestals 2 and 3.
  • a semiconductor layer member 13 is placed with the organic semiconductor layer 12 in contact with the upper surfaces of the source electrode 4 and the drain electrode 5.
  • the cross-sectional shape of the pedestals 2 and 3 may be such that at least in the gap region 8, the side surface forms a reverse taper from the bottom surface side toward the pedestal flat surfaces 2 a and 3 a side. Or it can also be made into a reverse staircase shape as shown in FIG.
  • FIGS. 7A to 7C A method for manufacturing the organic transistor in the present embodiment will be described with reference to FIGS. 7A to 7C.
  • the elements shown in FIG. 6 are denoted by the same reference numerals, and the description of the structure is not repeated.
  • a pair of insulating pedestals 2 and 3 are formed on the upper surface of the insulating substrate 1 with a gap between them, and the source electrode 4 is formed on one of the flat surfaces 2a and 3a.
  • the drain electrode 5 is formed on the other side, and the gate electrode 6 is formed on the substrate 1 in the gap.
  • the steps so far are the same as the steps shown in FIGS. 4A and 4B in the first embodiment.
  • the semiconductor layer member 13 is produced by forming the organic semiconductor layer 12 on the support substrate 11.
  • the organic semiconductor layer 12 for example, spin coating, various casting methods, coating methods such as inkjet, and vapor phase growth methods such as vapor deposition can be used.
  • the semiconductor layer member 13 is placed with the organic semiconductor layer 12 in contact with the upper surfaces of the source electrode 4 and the drain electrode 5, and these are bonded together by electrostatic force.
  • the gate electrode 6 and the lower surface of the organic semiconductor layer 12 face each other in the vertical direction with the gap region 8 interposed therebetween, and the source electrode 4 and the drain electrode 5 face each other in the lateral direction with the gap region 8 interposed therebetween.
  • An organic transistor having a structure is completed.
  • FIG. 3 is cross-sectional views showing the structure of the organic transistor in the third embodiment.
  • the entire gap region 8 is formed of a gas layer as in the first embodiment
  • at least a part of the gap region is formed of an insulating solid (or sealing material). It is characterized by having. Note that the same reference numerals are assigned to the same elements as those in the first embodiment, and the repeated description is simplified.
  • the organic transistor shown in FIG. 8A has a configuration in which an insulating solid 14 is filled in the entire region corresponding to the gap region 8 (gas layer) in the configuration shown in FIG.
  • the feature of this embodiment is that the dielectric constant of the insulating solid 14 in the gap region is larger than 1. Thereby, the output current of the organic transistor can be increased compared to the case of the air layer.
  • the insulating solid 14 filled in the gap region for example, parylene, polystyrene, acrylic resin or the like can be used.
  • a part of the gap region may be constituted by the insulating solid 14 and the gas part 15 may be left.
  • a pair of bases 2 and 3 and a source are formed on the insulating substrate 1 in the same manner as in the steps shown in FIGS. 4A and 4B.
  • the electrode 4, the drain electrode 5, and the gate electrode 6 are formed, the organic semiconductor layer 7 is disposed on the top surfaces of the source electrode 4 and the drain electrode 5, and a structure in which a space corresponding to the gap region is formed is manufactured.
  • a parylene film is formed so as to seal the entire structure.
  • the space which is the gap region is filled with parylene, and the layer of the insulating solid 14 is formed.
  • a layer of the insulating solid 14 is formed over the entire gap region as shown in FIG. 8A, or the gas part 15 is left as shown in FIG. 8B. It is possible to adjust whether or not the state is formed.
  • FIGS. 9A and 9B are cross-sectional views illustrating the structure of the organic transistor in the fourth embodiment.
  • the present embodiment is characterized in that at least a part of the gap region is formed of an ionic liquid instead of the configuration in which the entire gap region 8 is formed of a gas layer as in the first embodiment. Note that the same reference numerals are assigned to the same elements as those in the first embodiment, and the repeated description is simplified.
  • the organic transistor shown in FIG. 9A has a configuration in which the entire region corresponding to the gap region 8 (gas layer) in the configuration shown in FIG.
  • the organic transistor shown in FIG. 9B is shown in FIG. 8B in which at least a portion in contact with the organic semiconductor layer 7 in the gap region 8 in the configuration shown in FIG. 1 is made of the insulating solid 14 used in the third embodiment. It has a structure like this. That is, the layer of the insulating solid 14 is formed so that the gas portion remains in the gap region, and the ionic liquid 16a is injected into the gas portion.
  • the configuration of FIG. 9A is an application example when the ionic liquid 16 is used as a gate insulating layer.
  • the configuration in FIG. 9B is an application example in which the insulating solid 14 is used as the first gate insulating layer and the ionic liquid 16a is used as the second gate insulating layer.
  • the ionic liquid Since the ionic liquid has a low viscosity, it can realize higher frequency response and higher ionic conductivity than other electrolytes such as a gel electrolyte. For this reason, applying the ionic liquid with the configuration of the present embodiment is effective in that a high frequency response can be obtained at a lower voltage.
  • ionic liquids include cations such as imidazolium cation, pyridinium cation, ammonium cation, bis (trifluoromethanesulfonyl) imide (TFSI), bis (fluorosulfonyl) imide (FSI), and bis (perfluoroethylsulfonyl) imide (BETI). , Tetrafluoroborate (BF4), hexafluorophosphate (PF6), and other materials composed of anions can be used.
  • EMI (CF 3 SO 2 ) 2 N when EMI (CF 3 SO 2 ) 2 N is used as the ionic liquid electrolyte, high response performance can be obtained.
  • the operation speed of the organic logic element can be increased.
  • it since it can be formed on a plastic substrate, it is possible to increase the speed of a logic element that can operate on the plastic substrate.
  • Application examples include high-speed organic logic elements such as active matrix elements for driving displays, driver circuits for driving active matrices, organic pMOS, organic cMOS circuits, inverters, AD / DA converters, flip-flop circuits, etc.
  • Logic elements signal processing circuits for sensor devices, signal processing circuits for ID tags, and the like.
  • it can be applied to a sensing device using an organic transistor structure.
  • driver circuits and logic circuits are strongly required to operate at high speed, obtaining the effect of the present invention provides an important practical advantage.
  • the organic transistor of the present invention can sufficiently improve the high-speed response performance by shortening the channel length, and is useful as an organic transistor for use in displays, sensors, IC cards and the like.

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　絶縁性の基板と、基板上に相互間に間隔を設けて配置され、各々台状平面を形成する一対の絶縁性の台座（２、３）と、一方の台座が形成する台状平面上に設けられたソース電極（４）と、他方の台座が形成する台状平面上に設けられたドレイン電極（５）と、一対の台座の間の基板上に設けられたゲート電極（６）と、ソース電極及びドレイン電極の上面に接触させて配置された有機半導体層（７）とを備える。ゲート電極と有機半導体層の下面とはギャップ領域（８）を介在させて上下方向に対向し、ギャップ領域に面する台座の側面は、上側端縁に対して下側端縁の方がゲート電極から遠ざかる側に後退した形状を有する。ソース、ドレイン電極と有機半導体層の間の接触抵抗を低減して、短チャネル化により高速応答性能を向上させ、かつ、短チャネル化に伴うソース、ドレイン電極とゲート電極間の短絡を回避可能である。

Description

有機トランジスタ及びその製造方法
　本発明は、有機半導体を活性層に用いた有機トランジスタに関し、特に、チャネル長を短くすることにより応答性能を向上させるのに適した素子構造を有する有機トランジスタに関する。
　有機半導体材料は、近年ではアモルファスシリコンと同等の移動度を示す例も報告されている。また、有機半導体を活性層に用いた有機トランジスタは、非常に高温の製造プロセスを必要とせず、低価格、低環境負荷の製造装置で簡単に素子を製造できる。このような利点を有するため、有機トランジスタは、新しいエレクトロニクス産業を担う半導体素子として期待されている。
　有機トランジスタの応答速度を向上させるためには、ソース電極とドレイン電極間の距離であるチャネル長を短くすることが必須である。しかし、チャネル長を短くすると、有機半導体層とソース、ドレイン電極との間の接触抵抗が、チャネル抵抗に対する割合において大きくなるため、チャネル長を短くしてもトランジスタの動作速度の向上には限界があった。このため、現在までに報告されている大気中安定な有機トランジスタの応答性能は、１０ｋＨｚ～１ＭＨｚ程度までの低い値に留まっている。
　チャネル長を短くしたときの有機半導体層とソース、ドレイン電極との間の接触抵抗の影響について、図１０を参照してより詳細に説明する。図１０は、有機トランジスタの一般的な構造の一例を示す断面図である。この有機トランジスタでは、絶縁性の基板３１の上にゲート電極３２が設けられ、その上部を被覆してゲート絶縁層３３が形成されている。ゲート絶縁層３３上には、ゲート電極３２の両側に位置させてソース電極３４、ドレイン電極３５が設けられている。ソース電極３４、ドレイン電極３５の上部には有機半導体層３６が設けられている。
　この有機トランジスタが応答可能な最高の周波数である遮断周波数ｆＣは、一般的には、ゲート電流ＩＧとドレイン電流ＩＤの関係が、｜ＩＧ｜＝｜ＩＤ｜となるときの周波数と定義される。
　有機トランジスタのｏｎ状態を、ゲート絶縁層３３の両側がゲート電極３２とキャリアが注入された有機半導体層３６とで挟まれた形態とする、いわゆるコンデンサのモデルで考える。静電容量ＣのコンデンサのインピーダンスＺは、Ｚ＝１／（ｊ・ω・Ｃ）（但しｊは虚数単位、ωは角周波数）と表される。ゲート容量をＣＧ、ゲート電極３２に印加されるゲート電圧をＶＧとすると、
　｜ＩＧ／ＶＧ｜＝ωＣＧ
すなわち、
　｜ＩＧ｜＝ωＣＧ｜ＶＧ｜　　　（１）
と表すことができる。
　次に、|ＩＤ|に関して記述する。図１０の構成において、チャネル長をＬ、チャネル幅をＷ、ソース電極３４とドレイン電極３５間の電気抵抗をＲ（＝ＲＰＳ＋ＲＣＨ＋ＲＰＤ）とする。ＲＰＳは、ソース電極３４から有機半導体層３６へ電荷が移動する際に生じる接触抵抗、ＲＣＨは、有機半導体層３６のチャネル内のｏｎ状態でのチャネル抵抗、ＲＰＤは、有機半導体層３６からドレイン電極３５へ電荷移動する際の接触抵抗である。
　ここで、ある固体中の電気伝導率σは、電子密度をｎ、電気素量をｅ、固体中での電荷移動度をμとして、σ＝ｎｅμで表される。上述のコンデンサモデルを考えると、チャネルの単位面積あたりに存在する電荷量ｎｅは、ｏｎ状態の有機トランジスタのチャネル単位面積あたりのゲート容量をｃｉとして、下記のとおりに表わされる。
　　ｎｅ＝ｃｉＶＧ
　有機半導体材料３６とソース、ドレイン電極３４、３５との間の接触抵抗が無視できるとき、
　　Ｒ＝ＲＣＨ＝（１／σ）×（Ｌ／Ｗ）
となる。ソース電極３４からドレイン電極３５に流れるドレイン電流ＩＤは、σ＝ｎｅμを用い、ドレイン電圧をＶＤとして、下記の式（２）により表すことができる。
　　ＩＤ＝ＶＤ／ＲＣＨ＝σ（Ｗ／Ｌ）ＶＤ＝（ｃｉＶＧμ）（Ｗ／Ｌ）ＶＤ　   （２）
　従って、式（１）及び式（２）より、｜ＩＧ｜＝｜ＩＤ｜としてω＝２πｆＣを代入すれば、下記の式が得られる。
　　ｆＣ＝｛μＶＤ／（２πＬ２）｝×（ｃｉＷＬ／ＣＧ）　　　　　　　（３）
ｃｉＷＬは、チャネル部分の静電容量に相当し、（ｃｉＷＬ／ＣＧ）の項は、チャネル部分の静電容量と、寄生容量を含めたゲート容量全体との比であり、応答速度がこの比に比例することを表している。
　式（３）より、電極との接触抵抗が無視できる場合は、チャネル長Ｌを短くすれば、Ｌ２の逆数に比例して、飛躍的に最高動作周波数を上げることができることがわかる。
　一方、電極との接触抵抗が無視できない場合については、接触抵抗を加味した見かけ上の移動度μｅｆｆ（以下、実効移動度と記す）を、下記の式（４）を満たすものとして定義する。
　　ＩＤ＝ＶＤ／Ｒ＝（ｃｉＶＧμｅｆｆ）（Ｗ／Ｌ）ＶＤ　　　　　　　　（４）
　接触抵抗の和をＲＰ＝ＲＰＳ＋ＲＰＤとし、Ｒ＝ＲＣＨ＋ＲＰと記述すれば、式（２）、式（４）を用いて実効移動度μｅｆｆと材料本来の電荷移動度μとの関係を整理すると、下記の式のように表される。
　　μｅｆｆ＝μ／｛１＋ＲＰ×（ｃｉＶＧμ）×（Ｗ／Ｌ）｝　　　　　（５）
この式において、接触抵抗ＲＰ＝０のとき、確かにμｅｆｆ＝μとなることが確認できる。
　また、式（５）より、接触抵抗が存在する場合は、チャネル長Ｌが短くなるとともに、実効移動度μｅｆｆが本来のμ から低下する度合いが増すことが判る。
　この場合、遮断周波数ｆＣは、
　　ｆＣ＝｛μｅｆｆＶＤ／（２πＬ２）｝×（ｃｉＷＬ／ＣＧ）　　　　 （６）
となり、短チャネル化とともに実効移動度μｅｆｆが低下してしまう場合は、動作周波数を高くすることが困難であることがわかる。このように、有機トランジスタの動作速度の高速化のためには、接触抵抗の影響を極力低減させて短チャネルデバイスを構築することが、非常に重要である。
　ところで、一般的な有機トランジスタの素子構造は、主にトップコンタクト型とボトムコンタクト型の２種類に大別される。トップコンタクト型は、半導体層上のゲート電極側と反対側にソース電極とドレイン電極とが形成された構造である。ボトムコンタクト型は、半導体層の下部にソース電極とドレイン電極とが形成された、図１０に示したような構造である。
　トップコンタクト型の場合には、ドレイン電流が流れる経路は、上部のソース電極から半導体層中をその厚み方向に流れ、その後チャネル部分を流れた後、再度半導体層中を厚み方向に流れてドレイン電極に至る経路となる。この場合、有機半導体層の厚み方向の移動度は、一般にチャネル方向に比べて移動度が低いことが多いため、有機半導体層を非常に薄くする技術が必要となる。また、トップコンタクト型で、フォトリソグラフィなどの微細加工プロセスを用いてチャネル長の短い構造を作製する場合、有機半導体層を作製した後にフォトリソグラフィプロセスが必要となる。しかし一般的には、フォトリソグラフィのプロセス中に有機半導体層がダメージを受ける場合が多いため、このようなプロセスを採用することができない。このため、チャネル長をあまり短くできず、高速応答性能を得ることが困難である。
　ボトムコンタクト型の素子構造の場合、ドレイン電流の経路として有機半導体層の厚み方向は含まれず、ソース、ドレイン電極とチャネル面内を考慮するのみでよい。また、フォトリソグラフィによりソース、ドレイン電極を形成することにより微細な短チャネルを構成した後に有機半導体層を作製できるため、チャネル長をより短くできるという利点がある。しかし、一般的に、ボトムコンタクト型で作製した素子では、電極と有機半導体との間の接触抵抗が、トップコンタクト型に比べて大きいという課題がある。このために、トランジスタの応答速度を上げるために、ボトムコンタクト型を採用しつつ、電極と有機半導体との間の接触抵抗を下げる試みがこれまでに行われている。
　例えば、ソース、ドレイン電極となる金電極の上に、膜厚が数ナノメートルの自己組織化単分子膜（Ｓｅｌｆ－Ａｓｓｅｍｂｌｅｄ Ｍｏｎｏｌａｙｅｒ：ＳＡＭ）を形成することにより、寄生抵抗を抑制する方法や、有機半導体のエネルギー準位と電極の仕事関数を合わせる技術等が提案されている。
　また、特許文献１には、金からなるソース、ドレイン電極と絶縁性基板との間に設ける密着層として、金を主成分とした合金、すなわち、金の含有量が、６７原子％以上９７原子％以下の範囲内である合金を採用することが開示されている。ｐ型動作の有機トランジスタのソース、ドレイン電極を形成する材料としては、有機半導体のＨＯＭＯレベルと仕事関数が近い金からなる電極が用いられることが多いが、金は他の材料に対する密着力が低い。このため、金電極と基板との間に密着層を形成する対策が一般に行われているが、この密着層が、ソース、ドレイン電極と有機半導体層との間の寄生抵抗の原因となることが指摘されている。これに対して、特許文献１には、上述のように、金を含む合金を密着層の材料として用いることにより、有機半導体層と電極間の寄生抵抗を低減させる技術が開示されている。しかし、特許文献１に開示された有機トランジスタにおいても、その実効移動度は、０．４～２．２ｃｍ２／Ｖｓ程度にとどまっている。
　これは、ソース電極及びドレイン電極の上面と、両電極間のゲート絶縁層の上面との間の段差の存在が原因と考えられる。すなわち、この段差の領域に形成される有機半導体層は、平坦面と比べると変形しており、分子配向に乱れが生じ、移動度の向上に対する障害となるからである。さらに、そのような有機半導体層の変形は、有機半導体層とソース、ドレイン電極との間の接触抵抗を増大させる原因ともなる。このため、さらにチャネル長が短い条件においては、この分子配向の乱れが避けられなくなり、短チャネルで高い実効移動度を得ることは困難である。
　段差に起因する有機半導体層の変形を回避して平坦な状態で有機半導体層を設けるためには、非特許文献１に開示されたギャップ構造を採用することが考えられる。ギャップ構造とは、ボトムコンタクト型の素子構造の一態様である。絶縁性の基板上に段差構造が設けられ、この段差構造の上にそれぞれソース電極とドレイン電極が独立して設けられている。単結晶有機半導体が、段差上面のソース、ドレイン電極の上に支持されており、ソース電極とドレイン電極に亘る単結晶有機半導体が平坦な形状を有する素子構造が形成されている。
　ソース電極とドレイン電極間における単結晶有機半導体の下面と基板との間には、空間すなわちギャップが形成される。ソース、ドレイン電極間の基板上に形成されたゲート電極は、ギャップを介して単結晶有機半導体と対向する。ソース、ドレイン電極は、基板上に所定の間隔を設けて形成された一対の台座上に形成され、ゲート電極は、一対の台座間の基板上に形成されている。この素子構造によれば、単結晶有機半導体がゲート電極と空気層を介して対向しているため、従来一般的に用いられている、ゲート絶縁層をなす絶縁性固体と有機半導体とが接する構造を採用する場合に比べて、ゲート絶縁体と有機半導体界面の不純物などに起因する移動度の低下を防ぐことが可能となり、単結晶有機半導体材料の固有の電荷移動度をより正確に求めることができる。
　但し、非特許文献１では、ギャップ素子構造は、有機単結晶界面の電子伝導を評価するために採用されたものであり、チャネル長を短くして高速応答を可能にするための構造は開示されていない。
特開２０１０－１３５５４２号公報
"Elastomeric Transistor Stamps: Reversible Probing of Charge Transport in Organic Crystals", Vikram C. Sundar他, p. 1644-1646, Science March 12, 2004, Vol.303
　非特許文献１に開示されたギャップ構造であれば、有機単結晶の材料固有の移動度に近い値が測定され、チャネル長が長い場合には高い移動度を得ることが可能である。しかし、非特許文献１におけるギャップ素子構造は、有機単結晶界面の電子伝導を評価するために採用されたものであるため、トランジスタ応答の高速化を実現するために、短チャネル長でかつ接触抵抗が小さい素子構造を実現するための技術や、具体的な構造は全く開示されていない。また、有機半導体の電極近傍での変形を低減する効果についても述べられていない。
　また、ギャップ構造においてチャネル長を短くしようとすると、ソース電極とゲート電極間、或いはドレイン電極とゲート電極間の短絡が発生し易いという課題がある。チャネル長を短くする場合は、いわゆるグラジュアルチャネル近似を成立させるために、ギャップ構造を形成するための段差構造の段差を低くすることが同時に必要となる。即ち、チャネル長を短くするだけではなく、素子構造全体のスケールダウンが必要となる。
　ここで、ギャップ構造を採用したトランジスタを作製する際には、段差壁面の垂直性を良好にしておき、段差の真上から一方向に電極金属を蒸着することにより、ソース、ドレイン電極とゲート電極を一度の蒸着で同時に形成する手法を用いることが望ましい。このため、段差を低くする場合、電極金属の蒸着方向を、より厳密に垂直の一方向とする必要が生じるが、現実的にこれを実現するのは非常に困難であるために、段差の上面と下面で電気的短絡が生じる惧れが大きい。
　以上を考慮して、本発明は、チャネル長が短い場合であってもソース、ドレイン電極と有機半導体層の間の接触抵抗を低減し、短チャネル化によりトランジスタ応答性能を向上させ、かつ、短チャネル化に伴うソース、ドレイン電極とゲート電極間の短絡の発生を回避可能な有機トランジスタを提供することを目的とする。
　上記課題を解決するために、本発明の有機トランジスタは、絶縁性の基板と、前記基板上に相互間に間隔を設けて配置され、各々台状平面を形成する一対の絶縁性の台座と、一方の前記台座が形成する前記台状平面上に設けられたソース電極と、他方の前記台座が形成する前記台状平面上に設けられたドレイン電極と、前記一対の台座の間の前記基板上に設けられたゲート電極と、前記ソース電極及び前記ドレイン電極の上面に接触させて配置された有機半導体層とを備え、前記ゲート電極と前記有機半導体層の下面とはギャップ領域を介在させて上下方向に対向し、前記ギャップ領域に面する前記台座の側面は、上側端縁に対して下側端縁の方が前記ゲート電極から遠ざかる側に後退した形状を有することを特徴とする。
　また、本発明の有機トランジスタの製造方法は、絶縁性の基板上に、各々台状平面を形成する一対の絶縁性の台座を相互間に間隔を設けて形成し、一方の前記台座が形成する前記台状平面にソース電極を形成し、他方の前記台座が形成する前記台状平面にドレイン電極を形成するとともに、前記一対の台座の間の前記基板上にゲート電極を形成し、支持基板上に前記有機半導体層を形成した半導体層部材を作製し、前記有機半導体層側の面を前記ソース電極及び前記ドレイン電極に対向させて、前記半導体層部材を前記ソース電極及び前記ドレイン電極の上面に接触させて載置して、前記ゲート電極と前記有機半導体層の下面の間にギャップ領域を形成し、前記台座を形成する工程では、前記ギャップ領域に面する前記台座の側面を、上側端縁に対して下側端縁の方が前記ゲート電極から遠ざかる側に後退した形状とすることを特徴とする。
　本発明によれば、有機半導体層をソース、ドレイン電極上に載置して、ゲート電極と有機半導体層間にギャップ領域が設けられた構造を採用することにより、ソース、ドレイン電極の近傍での有機半導体層の平坦度が十分に確保される。そのため、ソース、ドレイン電極と有機半導体層の間の接触抵抗が低減されて、短チャネル長であっても良好な高速応答性能を実現できる。しかも、ギャップ領域における台座の側面が、台状平面側に対して底面側がゲート電極から遠ざかる側に後退した形状を有することにより、ギャップ構造を採用することに伴う、ソース、ドレイン電極とゲート電極間の短絡を容易に回避可能である。
実施の形態１における有機トランジスタの構造を示す断面図 同有機トランジスタの実施例１の特性を従来例と比較して示す図 同有機トランジスタの実施例２の特性を従来例と比較して示す図 同有機トランジスタの製造方法の工程の一部を示す断面図 同製造方法の図４Ａに続く工程を示す断面図 同製造方法の図４Ｂに続く工程を示す断面図 同有機トランジスタの他の構造例を示す断面図 実施の形態２における有機トランジスタの構造を示す断面図 同有機トランジスタの製造方法の工程の一部を示す断面図 同製造方法の図７Ａに続く工程を示す断面図 同製造方法の図７Ｂに続く工程を示す断面図 実施の形態３における有機トランジスタの構造を示す断面図 同実施の形態における有機トランジスタの構造の他の例を示す断面図 実施の形態４における有機トランジスタの構造を示す断面図 同実施の形態における有機トランジスタの構造の他の例を示す断面図 従来例の有機トランジスタの問題点を説明するための断面図
　本発明の有機トランジスタは、上記構成を基本として、以下のような態様をとることができる。
　すなわち、前記ギャップ領域に面する前記台座の側面は、前記下側端縁から前記上側端縁に向かって逆テーパを形成している構成とすることができる。この場合、前記ソース電極と前記ドレイン電極間のチャネル方向を含むチャネル方向断面における前記台座の形状は、逆メサ型とすることができる。
　また、前記ギャップ領域に面する前記台座の側面は、前記ゲート電極に対向する部分を含む前記下側端縁の側の一定高さの領域が、当該領域よりも前記上側端縁の側に対して段差を形成して後退し、逆階段状となっている構成とすることができる。
　また、支持基板上に前記有機半導体層が形成された半導体層部材を備え、前記有機半導体層側の面を前記ソース電極及び前記ドレイン電極に対向させて、前記半導体層部材が前記ソース電極及び前記ドレイン電極上に載置されている構成とすることができる。
　また、前記ギャップ領域中の少なくとも一部が絶縁性固体からなり、前記絶縁性固体の誘電率が１よりも大きい構成とすることができる。
　また、前記ギャップ領域の全域がイオン液体からなる構成とすることができる。あるいは、前記ギャップ領域中の、少なくとも前記有機半導体層に接する部分が前記絶縁性固体からなり、前記絶縁性固体以外の部分がイオン液体からなる構成とすることができる。
　また、前記ソース電極と前記ドレイン電極間の距離であるチャネル長Ｌが２０μｍ以下である構成とすることができる。この場合に、前記台座の高さｄが、前記チャネル長Ｌに対して、ｄ≦Ｌ／２μｍの関係を満足する構成とすることができる。
　本発明の有機トランジスタの製造方法において、前記ソース電極、前記ドレイン電極、及び前記ゲート電極を、前記台座及び前記基板上に対する一括した成膜により同時に形成することができる。それにより、ソース、ドレイン電極と、ゲート電極を、短絡の惧れを回避しながら同時に形成することができ、作製の効率化に有利である。
　以下、本発明の実施形態について図面を参照しながら説明する。
　（実施の形態１）
　図１は、実施の形態１における有機トランジスタの構造を示す断面図である。この有機トランジスタは、絶縁性の基板１の上に形成された一対の台座２、３を有する。台座２、３は、基板１の上面に対して段差を有する台状平面２ａ、３ａを形成している。台座２、３はまた、相互間に間隙を設けて対向している。
　一方の台状平面２ａ上にはソース電極４が設けられ、他方の台状平面３ａ上にはドレイン電極５が設けられている。台座２、３間の間隙中の基板１上には、ゲート電極６が設けられている。ソース電極４及びドレイン電極５の上面に接触させて、有機半導体層７が配置されている。この構成によれば、基板１の上面、台座２、３の側面、及び有機半導体層７の下面により囲まれた空間がギャップ領域８を形成している。従って、基板１上に形成されたゲート電極６が、ギャップ領域８を介して有機半導体層７と対向したギャップ構造が形成されている。なお、図１に示される構成では、ギャップ領域８は空気層であるが、ギャップ領域は、乾燥窒素等の気体が充填された構成、あるいは後述するように、少なくとも一部に絶縁性固体等が充填された構成とすることもできる。
　図１の断面形状は、ソース電極４とドレイン電極５間のチャネル方向を含む断面を示したものである。この断面形状において、台座２、３は逆メサ構造を有する。逆メサ構造とは、台形状の断面を有する順メサ構造に対する上下逆の構造を意味し、逆台形状の断面構造である。言い換えれば、ギャップ領域８に面する台座２、３の側面は、その下側端縁（底面側、すなわち基板1側）から上側端縁（上面側、すなわち台状平面２ａ、３ａ側）に向かって傾斜した傾斜面を形成し、上側端縁に対して下側端縁の方がゲート電極６から遠ざかる側に後退した逆テーパ形状を形成している。
　台座２、３のこのような形状は、ギャップ領域８に面する台座２、３の側面に、本発明に特有の形状、すなわち、上側端縁に対して下側端縁がゲート電極６から遠ざかる側に後退した形状を与えるために採用される。この形状は、ゲート電極６がギャップ領域８を介して有機半導体層７と対向した構造において短チャネル化を図ることに伴う、ソース電極４及びドレイン電極５と、ゲート電極６間の短絡を回避するために有効である。
　すなわち、ギャップ構造を有するトランジスタでは、ゲート電極６は、台座２、３の上面（台状平面２ａ、３ａ）の間を通した成膜により形成される。一方、チャネル長が短い構造を採用するために素子サイズ全体を縮小する場合、同時に基板１と有機半導体７との間の距離、即ち台座２、３の高さも低くする必要がある。そのため、台座２、３間の基板１面上に形成されるゲート電極６は、台状平面２ａ、３ａに懸った状態で成膜され易くなる。その結果、台状平面２ａ、３ａ上に形成されるソース、ドレイン電極４、５と繋がり易くなる。
　これが、チャネル長を短くするのに伴う短絡発生の原因である。特に、台座２、３の側面が垂直あるいは順テーパを有する台形状（順メサ）であると、台状平面２ａ、３ａ上、及び台座２、３間の基板１面上に成膜される電極層は繋がり易い。これに対して、台座２、３の側面形状が、逆テーパ形状等の上述のような形状であれば、成膜される電極どうしが繋がり難くなり、電気的短絡を回避できる。
　なお、電気的短絡を回避する効果を得るためには、台座２、３は、必ずしも全体として逆メサ型である必要はない。すなわち、台座２、３は、少なくともギャップ領域８に面する側面が逆テーパ状であればよい。また、電極の短絡を防止するための台座２、３の側面の形状は、逆テーパ形状に限られない。他のどのような形状であっても、ギャップ領域８に面する台座２、３の側面に、上側端縁に対して下側端縁がゲート電極６から遠ざかる側に後退した形状を与えることができれば、電気的短絡を防止する効果を得ることができる。
　有機半導体層７としては、予め作製した単独の有機半導体層、あるいは支持基板上に有機半導体層を形成したものを用いる。そして、基板１上に形成されたソース、ドレイン電極４、５上に、有機半導体層７を貼り合せることにより上記構成の有機トランジスタを作製することができる。有機半導体層７は、台座２、３上に載置したとき、その下面が所定の平坦さを維持できる状態に作製することが必要である。但し、短チャネル化により応答性能を向上させる場合には、台座２、３の間の間隙の長さが極めて短くなるので、下面の平坦さを維持可能とすることは容易である。
　以上のような、本実施の形態の構成によれば、ギャップ構造の採用により、平坦に形成された有機半導体層７がソース、ドレイン電極４、５上に載置される。そのため、有機半導体層が段差部分の表面に成膜された構造と比べて、ソース、ドレイン電極４、５の電極近傍での有機半導体層７の分子配向の乱れが極小化される。それにより、ソース、ドレイン電極４、５と有機半導体層７の間の接触抵抗が格段に低減され、短チャネル長であって高速応答性能を実現可能な有機トランジスタが得られる。また、ギャップ構造を採用することに伴う、ソース、ドレイン電極４、５とゲート電極６間の電気的短絡のおそれは、ギャップ領域８に面する台座２、３の側面に、上側端縁に対して下側端縁がゲート電極６から遠ざかる側に後退した形状を与えることにより、容易に回避可能である。
　本実施の形態の構成を有する有機トランジスタの特性について、従来例の構成を有する有機トランジスタと比較した結果について、図２及び図３を参照して説明する。同図において、横軸はチャネル長（μｍ）、縦軸は実効移動度μｅｆｆ（ｃｍ２／Ｖｓ）を示す。
　比較実験のために、本実施の形態における有機トランジスタについては、実施例１及び２を用意した。実施例１は、ルブレン結晶からなる有機半導体層を用いたｐ型の有機トランジスタである。実施例２は、ＰＤＩＦ－ＣＮ２（fluorocarbon-substituted dicyanoperylene-3,4:9,10-bis(dicarboximide)）結晶からなる有機半導体層を用いたｎ型の有機トランジスタである。一方、比較例としては、図１０に示すボトムコンタクト型構造を採用したトランジスタを、実施例１、２の場合と同様の有機結晶を有機半導体層に用いてそれぞれ作製し、比較例１、２とした。
　実施例の有機トランジスタの構造としては、図１に示す構造を用い、比較例と同様にボトムコンタクト型の構造を採用した。基板１としてガラス基板を、台座２、３の材料として逆テーパ形状の形成が可能なフォトレジストを用い、ソース、ドレイン、ゲート電極４、５、６として、いずれも金電極を採用した。各部の寸法は、チャネル長Ｌを３μｍ～２００μｍ（実施例１）及び３μｍ～５０μｍ（実施例２）の範囲で変化させ、チャネル幅Ｗを４５０μｍ、台座２、３の高さを１μｍで共通とした。
　比較例については、図１０の構造において、基板３１としてガラス基板を、ゲート絶縁体３３としてシリコン酸化膜を、ソース、ドレイン、ゲート電極３２、３４、３５としていずれも金電極を用いた。また、ゲート絶縁層３３をフッ素系アモルファス樹脂とし、ゲート絶縁層３３の膜厚を２００ｎｍとした以外は、実施例と同様の寸法を用い、チャネル長Ｌを３μｍ～２００μｍ（比較例１）及び３μｍ～５０μｍ（比較例２）の範囲で変化させ、チャネル幅Ｗを４５０μｍとした。
　トランジスタ特性の測定は、大気による影響を避けるため、窒素置換したグローブボックス中で行った。ドレイン電圧ＶＤは１Ｖとし、ゲート電圧ＶＧを１０Ｖ～－１０Ｖで変化させて、トランスコンダクタンスの値を求めた。トランスコンダクタンスの値は、ゲート電圧ＶＧを変化させたときのドレイン電流ＩＤの変化分△ＩＤ/△ＶＧである。得られたトランスコンダクタンスの値、チャネル長Ｌ、チャネル幅Ｗ、及びドレイン電圧ＶＤ、及びチャネル静電容量の値ｃｉの値を式（４）に入れることにより、接触抵抗の影響を含んだ実効移動度μｅｆｆの値を求めた。
　図２には、実施例１であるルブレンを用いたｐ型の有機トランジスタの特性が、曲線Ａ１で示される。比較例１の有機トランジスタの特性は、曲線Ｂ１で示される。この図から明瞭に判るとおり、曲線Ａ１で示される実施例１の有機トランジスタは、チャネル長を１０μｍまで短くしても、１０ｃｍ２／Ｖｓ程度という高い実効移動度μｅｆｆを示す。これに対して、曲線Ｂ１で示される比較例１の場合は、チャネル長５０μｍでも実効移動度μｅｆｆは５ｃｍ２／Ｖｓ未満と低く、チャネル長が２０μｍ以下に短くなると実効移動度μｅｆｆは２．５ｃｍ２／Ｖｓ未満まで低下する。ちなみに、チャネル長が２００μｍの場合は、実施例１の構造、及び比較例１の場合のいずれも、実効移動度μｅｆｆ が１２ｃｍ２／Ｖｓと、同程度の値が得られた。
　図３には、実施例２であるＰＤＩＦ－ＣＮ２を用いたｎ型の有機トランジスタの特性が、曲線Ａ２で示される。比較例２の有機トランジスタの特性は、曲線Ｂ２で示される。この図に示される比較においても、曲線Ａ２で示される実施例２の有機トランジスタは、チャネル長を１０μｍまで短くしても、５ｃｍ２／Ｖｓを超える高い実効移動度μｅｆｆを示す。これに対して、曲線Ｂ２で示される比較例２の場合は、チャネル長５０μｍでも実効移動度μｅｆｆは１ｃｍ２／Ｖｓ未満と低く、チャネル長が２０μｍ以下に短くなると実効移動度μｅｆｆはさらに低下する。
　以上のとおり、本発明の実施例の有機トランジスタでは、非常に短チャネルでも高い実効移動度が得られる。これにより、桁違いに高速動作が可能な有機トランジスタが実現可能になる。
　また、比較例３として、図１の構造において逆メサ型構造を採用せず、ギャップ領域８と台座２、３との境界が垂直である構造とし、それ以外の寸法を全て同一とした有機トランジスタを作製した。この場合、ソース、ドレイン電極４、５とゲート電極６は電気的に短絡してしまった。
　次に、本実施の形態における有機トランジスタを製造する方法について、図４Ａ～４Ｃを参照して説明する。但し、図１に示した要素には同一の参照番号を付して、構造についての説明の繰り返しを省略する。
　先ず、図４Ａに示すように、絶縁性の基板１の上面に、一対の絶縁性の台座２、３を相互間に間隔を設けて形成する。台座２、３は、逆メサ型に形成する。次に図４Ｂに示すように、一対の台座２、３の台状平面２ａ、３ａの一方にソース電極４を、他方にドレイン電極５を形成し、同時に、台座２、３の間の基板１上にゲート電極６を形成する。これらの電極の形成は、例えば蒸着やスパッタリング法の成膜によって行う。
　次に、図４Ｃに示すように、予め作製した有機半導体層７を、ソース電極４及びドレイン電極５の上面に接触させて載置し、これらを静電気力を利用して貼り合わせる。具体的には、有機半導体層７を保持した基板とソース電極４、及びドレイン電極５が形成された構造体とを接触させる、或いは接合させることにより行う。これにより、ゲート電極６と有機半導体層７の下面とがギャップ領域８を介在させて上下方向に対向し、ソース電極４とドレイン電極５が、ギャップ領域８を介在させて横方向に対向したギャップ構造を有する有機トランジスタが完成する。
　以上のように、本実施の形態の製造方法によれば、基板１上に台座２、３の凹凸構造を予め形成し、その凹凸構造上にトランジスタの電極構造を作製し、これらの電極構造と有機半導体とを貼り合わせる工程を用いることができる。このような作製手順によれば、非特許文献１に開示された作成手順によるエアーギャップ半導体と比べて、寄生容量が極端に低減され、有機ＦＥＴの高周波特性が向上する。また、逆テーパ形状等により短絡の惧れが低減されるので、ソース、ドレイン電極４、５、及びゲート電極６を、１度の成膜により同時に形成することが容易であり、効率的な製造が可能である。但し、必ずしも同時形成でなくてもよく、ゲート電極６を、ソース、ドレイン電極４、５とは別途形成することも可能である。
　台座２、３を逆メサ型に形成する方法としては、例えば、逆テーパ形状が形成できるフォトレジストを用いることができる。逆メサ型ではなく、ギャップ領域８に面する部分のうちの少なくとも一部分のみが逆テーパ状に形成されるように、例えば、別の材料で段差を作製した後に、上記フォトレジスト等により台座２、３を形成してもよい。或いは、フォトレジストの作製条件を調整することにより、台座の上部の部分のみを逆テーパ形状としてもよい。
　有機半導体層７とソース、ドレイン電極４、５を貼り合せる手段は静電気力に限られず、例えば、構造体と基板とを接合させることにより接触させる手法を用いることができる。
　上述のとおり、電極間の短絡を回避するための台座２、３の側面形状は、逆メサ構造あるいは逆テーパ形状に限られない。図５に、台座の側面形状の他の一例を示す。この例におけるギャップ領域８に面する台座９、１０の側面は、逆階段状に形成されている。逆階段状とは、台座９、１０の側面が、下端側のゲート電極６に対向する部分を含む一定高さの領域が当該領域よりも上端側に対して段差部９ｂ、１０ｂを形成して後退している形状を意味する。
　この逆階段状の形状により、ギャップ領域８に面する９、１０の側面に、上側端縁に対して下側端縁がゲート電極６から遠ざかる側に後退した形状を与えられている。従って、ゲート電極６の厚みに対して、段差部９ｂ、１０ｂの基板１の上面からの高さの方が大きくなるように設定すれば、ソース、ドレイン電極４、５とゲート電極６間の短絡を回避することが容易である。
　逆階段状の台座９、１０を形成する方法としては、例えば、現像速度の異なる２層のフォトレジストを組み合わせる方法を用いることができる。
　本実施の形態において、台座２、３、９、１０の寸法は、次のような条件を考慮して設定される。チャネル長Ｌは０．１～２０μｍが好ましく、さらに好ましくは、Ｌ＝１～１０μｍとする。この場合、台座高さｄは、ｄ≦Ｌ／２μｍとすることが好ましい。この限定が好ましい理由は、次のとおりである。すなわち、図２、図３に示した実験等の結果、チャネル長Ｌを２０μｍ以下とした場合に、本発明の有機トランジスタの構成を採用することにより、従来例の構成の場合と比べて実効移動度が顕著に向上し、実用上十分に高い実効移動度が得られることが判った。一方、チャネル長Ｌが小さい方が動作速度を速くできるが、量産可能なフォトリソグラフィで加工する場合は、チャネル長Ｌ＝１μｍ程度が微細加工の限界となる。台座高さｄについては、いわゆるグラジュアルチャネル近似を成り立たせるために、ｄ≦Ｌ／２μｍ以下程度とすることが好ましい。
　台座２、３、９、１０を形成する材料としては、絶縁体であって上述のように、ギャップ領域８に面する台座の側面が、台状平面側に対して底面側がゲート電極から遠ざかる側に後退した状態を有する形状に台座を形成できるものであれば、任意のものを使用することができる。例えば、ガラスをエッチングしたもの、現像速度の異なる２層のフォトレジストを組み合わせたもの、大きさの異なる絶縁体２層を積層したもの、あるいは、Ｓｉ基板上のＳｉＯ２膜を逆テーパ形状にエッチングしたもの等を用いることができる。
　１層で逆テーパ形状の台座を形成可能な膜を用いた場合は、作製プロセスが簡単であるという利点がある。用いる材料として具体的には、フォトレジストの場合、例えば、東京応化工業のＴＬＯＲ－ＰＯＯ３、ＡＺ社のＡＺ５２１４Ｅ、ＡＺ－ＣＴＰ、日本化薬（株）社のＳＵ８シリーズ、ＫＭＰＲシリーズ等（全て登録商標）が、逆テーパ形状の形成が可能である。或いは、逆テーパ形状をＳｉや石英等の型を用いて形成し、そこにＰＤＭＳ樹脂（polydimethylsiloxane）等の剛性の低い樹脂を流しこみ、離型させて本発明の台座の形状を形成することができる。
　また２層の膜を組み合わせて台座を形成する場合は、上述のような台座の形状を形成し易いため、作製条件のマージンが広がり、確実に所望の形状を形成できる利点がある。台座を２層で作製する場合には、例えば、日本化薬（株）社のＰＭＧＩ、ＬＯＲなど（全て登録商標）のアンダーカットの形成が可能なフォトレジストを用いることができる。
　基板１の材質としては、例えば、ガラス基板、各種のプラスチック基板等、少なくともその表面が絶縁体である基板を用いることができる。
　有機半導体層７には、ルブレン、ＤＮＴＴ（dinaphtho[2,3-b:2',3'-f]thieno[3,2-b] thiophene）、アルキル-ＤＮＴＴ、ＴＩＰＳペンタセン（6,13-Bis(triisopropylsilylethynyl)pentacene）、ＰＤＩＦ－ＣＮ２等の低分子材料、ｐＢＴＴＴ（poly[2,5-bis(3-alkylthiophen-2-yl)thieno(3,2-b)thiophene]）、ｐＤＡ２Ｔ（poly(dialkylthieno[3,2-b]thiophene-co-bithiophene)）、Ｐ３ＨＴ（poly(3-hexylthiophene)）、ＰＱＴ（poly[5,5'-bis(3-alkyl-2-thienyl)-2,2'-bithiophene]）等の高分子材料、グラフェン、多層グラフェン、ＣＮＴ（カーボンナノチューブ）等の各種有機材料等、任意の有機半導体材料を用いることができる。
　有機半導体層７の作製には、単結晶を気相中で作製する方法、蒸着等の気相成長手法や、スピンコート、インクジェット、印刷、各種のキャスト手法等の塗布手法を用いることができる。
　（実施の形態２）
　図６は、実施の形態２における有機トランジスタの構造を示す断面図である。本実施の形態は、実施の形態１における有機半導体層７に代えて、支持基板１１上に有機半導体層１２が形成された半導体層部材１３を用いることが特徴である。従って、実施の形態１の要素と同一の要素には同一の参照番号を付して、説明の繰り返しを簡略化する。
　この有機トランジスタは、実施の形態１の構成と同様、絶縁性の基板１の上に形成された一対の台座２、３を有する。台座２、３の断面形状は逆メサ構造を有する。台状平面２ａ、３ａ上にはそれぞれ、ソース電極４、ドレイン電極５が設けられ、台座２、３間の間隙中の基板１上には、ゲート電極６が設けられている。ソース電極４及びドレイン電極５の上面に有機半導体層１２を接触させて、半導体層部材１３が載置されている。
　これにより、基板１の上面、台座２、３の側面、及び有機半導体層１２の下面により囲まれた空間が形成され、基板１上に形成されたゲート電極６が、ギャップ領域８を介して有機半導体層１２と対向した構造が形成されている。
　台座２、３の断面形状は、実施の形態１と同様、少なくともギャップ領域８において、側面が底面側から台状平面２ａ、３ａ側に向かって、逆テーパを形成していればよい。あるいは、図２に示したように逆階段状とすることもできる。
　本実施の形態の構成による作用・効果は、実施の形態１の場合と同様である。
　本実施の形態における有機トランジスタを製造する方法について、図７Ａ～７Ｃを参照して説明する。但し、図６に示した要素には同一の参照番号を付して、構造についての説明の繰り返しを省略する。
　先ず、図７Ａに示すように、絶縁性の基板１の上面に、一対の絶縁性の台座２、３を相互間に間隙を設けて形成し、台状平面２ａ、３ａの一方にソース電極４を、他方にドレイン電極５を形成するとともに、間隙中の基板１上にゲート電極６を形成する。ここまでの工程は、実施の形態１における図４Ａ、４Ｂに示した工程と同様である。
　また、図７Ｂに示すように、支持基板１１上に有機半導体層１２を形成することにより、半導体層部材１３を作製する。有機半導体層１２を形成するには、例えばスピンコート、各種キャスト手法、インクジェット等の塗布方法、及び、蒸着等の気相成長方法を用いることができる。
　次に、図７Ｃに示すように、半導体層部材１３を、ソース電極４及びドレイン電極５の上面に有機半導体層１２を接触させて載置し、これらを静電気力で貼り合せる。これにより、ゲート電極６と有機半導体層１２の下面とがギャップ領域８を介在させて上下方向に対向し、ソース電極４とドレイン電極５が、ギャップ領域８を介在させて横方向に対向したギャップ構造を有する有機トランジスタが完成する。
　（実施の形態３）
　図８Ａ、図８Ｂは、実施の形態３における有機トランジスタの構造を示す断面図である。本実施の形態は、実施の形態１のようなギャップ領域８の全域が気体層からなる構成に代えて、ギャップ領域の少なくとも一部が絶縁性固体（或いは封止材）で形成された構成を有することを特徴とする。なお、実施の形態１の要素と同一の要素には同一の参照番号を付して、説明の繰り返しを簡略化する。
　図８Ａに示す有機トランジスタは、図１に示した構成におけるギャップ領域８（気体層）に対応する全域に、絶縁性固体１４が充填された構成を有する。本実施の形態の特徴は、さらに、ギャップ領域の絶縁性固体１４の比誘電率が１より大きいことである。それにより、空気層の場合と比べて有機トランジスタの出力電流を増大させることができる。ギャップ領域に充填する絶縁性固体１４としては、例えば、パリレン、ポリスチレン、アクリル樹脂等を用いることができる。
　一方、図８Ｂに示す有機トランジスタのように、ギャップ領域の一部が絶縁性固体１４により構成され、気体部１５が残された構成であってもよい。この場合、少なくとも有機半導体層７に接する部分が絶縁性固体１４からなることが好ましい。
　ギャップ領域の絶縁性固体１４の部分を形成する方法の一例としては、まず、図４Ａ、４Ｂに示した工程と同様にして、絶縁性の基板１の上に、一対の台座２、３、ソース電極４、ドレイン電極５、ゲート電極６を形成し、ソース電極４及びドレイン電極５の上面に有機半導体層７を配置して、ギャップ領域に相当する空間が形成された構造体を作製する。
　次に、その構造体の全体を封止するようにパリレン膜を成膜する。それにより、ギャップ領域である空間にパリレンが充填され、絶縁性固体１４の層が形成される。その際、パリレン膜の成膜量を適宜設定することにより、図８Ａに示すようにギャップ領域の全域に絶縁性固体１４の層を形成するか、図８Ｂに示すように気体部１５が残された状態を形成するかを調整することができる。
　（実施の形態４）
　図９Ａ、図９Ｂは、実施の形態４における有機トランジスタの構造を示す断面図である。本実施の形態は、実施の形態１のようなギャップ領域８の全域が気体層からなる構成に代えて、ギャップ領域の少なくとも一部がイオン液体で形成された構成を有することを特徴とする。なお、実施の形態１の要素と同一の要素には同一の参照番号を付して、説明の繰り返しを簡略化する。
　図９Ａに示す有機トランジスタは、図１に示した構成におけるギャップ領域８（気体層）に対応する全域が、注入されたイオン液体１６からなる構成を有する。
　一方、図９Ｂに示す有機トランジスタは、図１に示した構成におけるギャップ領域８中の、少なくとも有機半導体層７に接する部分が、実施の形態３で用いた絶縁性固体１４からなる図８Ｂに示したような構成を有する。つまり、ギャップ領域中に気体部分が残るように、絶縁性固体１４の層が形成され、気体部分にイオン液体１６ａが注入されている。
　図９Ａの構成は、イオン液体１６をゲート絶縁層として用いる場合の適用例である。図９Ｂの構成は、絶縁性固体１４を第１のゲート絶縁層とし、イオン液体１６ａを第２のゲート絶縁層として用いる場合の適用例である。ギャップ領域にイオン液体を用いることにより、界面で強い電界強度が得られる。そのため、ゲート電極に印加するスイッチング電圧（ゲート電極とソース電極及びドレイン電極の間の電圧）が低くても、充分に大きな出力電流を得る事ができる。したがって、電界効果トランジスタの消費電力を低減することができる。
　イオン液体は、粘度が低いため、ゲル状電解質等の他の電解質に比べて、高い周波数応答性、高いイオン伝導度を実現することができる。このため、本実施の形態の構成によりイオン液体を適用することは、より低電圧で高い周波数応答性を得ることが可能になる点で効果的である。
　イオン液体としては、例えば、イミダゾリウム系カチオン、ピリジニウム系カチオン、アンモニウム系カチオンなどのカチオンと、bis(trifluoromethanesulfonyl)imide（ＴＦＳＩ）、bis(fluorosulfonyl)imide（ＦＳＩ）、bis(perfluoroethylsulfonyl)imide（ＢＥＴＩ）、tetrafluoroborate（ＢＦ４）、hexafluorophosphate（ＰＦ６）などのアニオンから構成される材料を用いることができる。
　特にイオン液体電解質として、ＥＭＩ（ＣＦ３ＳＯ２）２Ｎを用いた場合、高い応答性能が得られる。例えば、実施の形態１に関して説明した実施例１の設定を用い、チャネル長Ｌ＝５μｍの構造に、イオン液体としてＥＭＩ（ＣＦ３ＳＯ２）２Ｎを注入した有機トランジスタを作成した。この有機トランジスタについて、ゲート電圧＝０．２Ｖ、ドレイン電圧＝０．２Ｖで特性を測定したところ、実効移動度１．０ｃｍ２／Ｖｓという結果が得られた。
　以上のような本発明の各実施の形態における有機トランジスタによれば、有機論理素子の動作速度の高速化が可能である。また、プラスチック基板上へも形成できるため、プラスチック基板上で動作可能な論理素子の高速化を実現できる。
　応用例としては、高速の有機論理素子、例えばディスプレイを駆動するためのアクティブマトリクス素子、アクティブマトリクスを駆動するためのドライバ回路、有機ｐＭＯＳ、有機ｃＭＯＳ回路、インバータ、ＡＤ／ＤＡコンバータ、フリップフロップ回路等の論理素子、センサデバイスの信号処理回路、ＩＤタグ用の信号処理回路などが挙げられる。或いは有機トランジスタ構造を用いたセンシングデバイスへも適用できる。中でも、ドライバ回路や論理回路は、高速で動作することが強く求められるため、本発明による効果を得ることが、実用上重要な利点を与えることになる。
　本発明の有機トランジスタは、チャネル長の短縮化により高速応答性能を十分に向上させることが可能であり、ディスプレイ、センサ、ＩＣカード等に用いる有機トランジスタとして有用である。
１　基板
２、３、９、１０　台座
２ａ、３ａ、９ａ、１０ａ　台状平面
４　ソース電極
５　ドレイン電極
６　ゲート電極
７、１２　有機半導体層
８　ギャップ領域
９ｂ、１０ｂ　段差部
１１　支持基板
１３　半導体部材
１４　絶縁性固体
１５　気体部
１６、１６ａ　イオン液体

Claims (12)

  1. 　絶縁性の基板と、
    　前記基板上に相互間に間隔を設けて配置され、各々台状平面を形成する一対の絶縁性の台座と、
    　一方の前記台座が形成する前記台状平面上に設けられたソース電極と、
    　他方の前記台座が形成する前記台状平面上に設けられたドレイン電極と、
    　前記一対の台座の間の前記基板上に設けられたゲート電極と、
    　前記ソース電極及び前記ドレイン電極の上面に接触させて配置された有機半導体層とを備え、
    　前記ゲート電極と前記有機半導体層の下面とはギャップ領域を介在させて上下方向に対向し、
    　前記ギャップ領域に面する前記台座の側面は、上側端縁に対して下側端縁の方が前記ゲート電極から遠ざかる側に後退した形状を有することを特徴とする有機トランジスタ。
  2. 　前記ギャップ領域に面する前記台座の側面は、前記下側端縁から前記上側端縁に向かって逆テーパを形成している請求項１に記載の有機トランジスタ。
  3. 　前記ソース電極と前記ドレイン電極間のチャネル方向を含むチャネル方向断面における前記台座の形状は、逆メサ型である請求項２に記載の有機トランジスタ。
  4. 　前記ギャップ領域に面する前記台座の側面は、前記ゲート電極に対向する部分を含む前記下側端縁の側の一定高さの領域が、当該領域よりも前記上側端縁の側に対して段差を形成して後退し、逆階段状となっている請求項１に記載の有機トランジスタ。
  5. 　支持基板上に前記有機半導体層が形成された半導体層部材を備え、
    　前記有機半導体層側の面を前記ソース電極及び前記ドレイン電極に対向させて、前記半導体層部材が前記ソース電極及び前記ドレイン電極上に載置されている請求項１～４のいずれか１項に記載の有機トランジスタ。
  6. 　前記ギャップ領域中の少なくとも一部が絶縁性固体からなり、前記絶縁性固体の誘電率が１よりも大きい請求項１～５のいずれか１項に記載の有機トランジスタ。
  7. 　前記ギャップ領域の全域がイオン液体からなる請求項１～５のいずれか１項に記載の有機トランジスタ。
  8. 　前記ギャップ領域中の、少なくとも前記有機半導体層に接する部分が前記絶縁性固体からなり、前記絶縁性固体以外の部分がイオン液体からなる請求項６に記載の有機トランジスタ。
  9. 　前記ソース電極と前記ドレイン電極間の距離であるチャネル長Ｌが２０μｍ以下である請求項１～８のいずれか１項に記載の有機トランジスタ。
  10. 　前記台座の高さｄが、前記チャネル長Ｌに対して、ｄ≦Ｌ／２μｍの関係を満足する請求項９に記載の有機トランジスタ。
  11. 　絶縁性の基板上に、各々台状平面を形成する一対の絶縁性の台座を相互間に間隔を設けて形成し、
    　一方の前記台座が形成する前記台状平面にソース電極を形成し、他方の前記台座が形成する前記台状平面にドレイン電極を形成するとともに、前記一対の台座の間の前記基板上にゲート電極を形成し、
    　支持基板上に前記有機半導体層を形成した半導体層部材を作製し、
    　前記有機半導体層側の面を前記ソース電極及び前記ドレイン電極に対向させて、前記半導体層部材を前記ソース電極及び前記ドレイン電極の上面に接触させて載置して、前記ゲート電極と前記有機半導体層の下面の間にギャップ領域を形成し、
    　前記台座を形成する工程では、前記ギャップ領域に面する前記台座の側面を、上側端縁に対して下側端縁の方が前記ゲート電極から遠ざかる側に後退した形状とすることを特徴とする有機トランジスタの製造方法。
  12. 　前記ソース電極、前記ドレイン電極、及び前記ゲート電極を、前記台座及び前記基板上に対する一括した成膜により同時に形成する請求項１１に記載の有機トランジスタの製造方法。
PCT/JP2012/068219 2011-08-04 2012-07-18 有機トランジスタ及びその製造方法 WO2013018546A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/237,055 US9153789B2 (en) 2011-08-04 2012-07-18 Transistor with source/drain electrodes on pedestals and organic semiconductor on source/drain electrodes, and method for manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-171136 2011-08-04
JP2011171136A JP5725614B2 (ja) 2011-08-04 2011-08-04 有機トランジスタ及びその製造方法

Publications (1)

Publication Number Publication Date
WO2013018546A1 true WO2013018546A1 (ja) 2013-02-07

Family

ID=47629074

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/068219 WO2013018546A1 (ja) 2011-08-04 2012-07-18 有機トランジスタ及びその製造方法

Country Status (3)

Country Link
US (1) US9153789B2 (ja)
JP (1) JP5725614B2 (ja)
WO (1) WO2013018546A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016042962A1 (ja) * 2014-09-18 2016-03-24 富士フイルム株式会社 半導体装置の製造方法および半導体装置
JP6273374B2 (ja) * 2014-09-18 2018-01-31 富士フイルム株式会社 トランジスタ、および、トランジスタの製造方法
JP6243821B2 (ja) * 2014-09-25 2017-12-06 富士フイルム株式会社 トランジスタ、トランジスタアレイ、および、トランジスタの製造方法
EP3054486B1 (en) * 2015-02-04 2021-07-07 Nokia Technologies Oy A field-effect apparatus, associated apparatus and methods
TWI678739B (zh) * 2015-03-25 2019-12-01 日商富士軟片股份有限公司 電晶體及電晶體的製造方法
CN115244667A (zh) * 2020-03-10 2022-10-25 国立大学法人东京大学 经图案化的有机膜的制造方法、经图案化的有机膜的制造装置、利用其制作出的有机半导体器件以及包含有机半导体器件的集成电路
CN113257901A (zh) * 2021-05-11 2021-08-13 华南师范大学 栅极空气腔结构射频hemt器件及其制备方法
JP7157892B1 (ja) 2022-08-02 2022-10-20 克弥 西沢 導体素子、トランジスタ、導線、電池電極、電池
WO2023228702A1 (ja) * 2022-05-26 2023-11-30 克弥 西沢 導線、伝送装置、宇宙太陽光エネルギー輸送方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133667A (ja) * 1984-12-03 1986-06-20 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法
JPS61234078A (ja) * 1985-04-09 1986-10-18 Fujitsu Ltd 薄膜トランジスタの製造方法
JPS62141777A (ja) * 1985-12-17 1987-06-25 Oki Electric Ind Co Ltd 薄膜トランジスタの製造方法
JP2006041219A (ja) * 2004-07-28 2006-02-09 Sony Corp 半導体装置及びその製造方法
JP2007115805A (ja) * 2005-10-19 2007-05-10 Sony Corp 半導体装置の製造方法
JP2007527106A (ja) * 2003-06-19 2007-09-20 アバントネ オイ 薄膜電子部品の製造方法および製造装置ならびに薄膜電子部品
JP2007266355A (ja) * 2006-03-29 2007-10-11 Brother Ind Ltd 有機トランジスタ及び有機トランジスタの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5501604B2 (ja) 2008-12-04 2014-05-28 シャープ株式会社 有機薄膜トランジスタ
US7902541B2 (en) * 2009-04-03 2011-03-08 International Business Machines Corporation Semiconductor nanowire with built-in stress

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61133667A (ja) * 1984-12-03 1986-06-20 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法
JPS61234078A (ja) * 1985-04-09 1986-10-18 Fujitsu Ltd 薄膜トランジスタの製造方法
JPS62141777A (ja) * 1985-12-17 1987-06-25 Oki Electric Ind Co Ltd 薄膜トランジスタの製造方法
JP2007527106A (ja) * 2003-06-19 2007-09-20 アバントネ オイ 薄膜電子部品の製造方法および製造装置ならびに薄膜電子部品
JP2006041219A (ja) * 2004-07-28 2006-02-09 Sony Corp 半導体装置及びその製造方法
JP2007115805A (ja) * 2005-10-19 2007-05-10 Sony Corp 半導体装置の製造方法
JP2007266355A (ja) * 2006-03-29 2007-10-11 Brother Ind Ltd 有機トランジスタ及び有機トランジスタの製造方法

Also Published As

Publication number Publication date
JP2013038127A (ja) 2013-02-21
US9153789B2 (en) 2015-10-06
JP5725614B2 (ja) 2015-05-27
US20140191224A1 (en) 2014-07-10

Similar Documents

Publication Publication Date Title
JP5725614B2 (ja) 有機トランジスタ及びその製造方法
Fukuda et al. Recent progress in the development of printed thin‐film transistors and circuits with high‐resolution printing technology
Khan et al. Technologies for printing sensors and electronics over large flexible substrates: A review
Baeg et al. Toward printed integrated circuits based on unipolar or ambipolar polymer semiconductors
US7642124B2 (en) Structure and fabrication of self-aligned high-performance organic FETs
US20110114914A1 (en) Field effect transistor and circuit device
US20080246095A1 (en) Ambipolar transistor design
Song et al. All-printed, self-aligned carbon nanotube thin-film transistors on imprinted plastic substrates
WO2009133891A1 (ja) 縦型電界効果トランジスタ
JP6323055B2 (ja) 薄膜トランジスタアレイおよびその製造方法
Lenz et al. High-performance vertical organic transistors of sub-5 nm channel length
Kneppe et al. Solution-processed pseudo-vertical organic transistors based on TIPS-pentacene
Guo et al. Insights into the device structure, processing and material design for an organic thin-film transistor towards functional circuit integration
CN104218152A (zh) 一种有机薄膜晶体管的制备方法
JP2007515776A (ja) 半導体構成用の構造およびその製造方法
JP5326100B2 (ja) 有機薄膜トランジスタ及びその製造方法。
WO2016067591A1 (ja) 薄膜トランジスタアレイおよびその製造方法
US20090117686A1 (en) Method of fabricating organic semiconductor device
Mandal et al. Inkjet printed organic thin film transistors: Achievements and challenges
JP2008177398A (ja) 有機薄膜トランジスタ及びそれを用いた集積回路
Li et al. Polymer thin film transistors with self-aligned gates fabricated using ink-jet printing
JP7228161B2 (ja) 電界効果トランジスタおよびその製造方法
TWI637504B (zh) 畫素結構
Tong et al. Printed flexible thin-film transistors
Lo et al. Self-aligned organic metal–semiconductor field-effect transistor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12820311

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14237055

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12820311

Country of ref document: EP

Kind code of ref document: A1