JP2007525342A - ワイドアレイ流体吐出デバイス - Google Patents

Abstract

それぞれが１つの発射イネーブル値を格納する第１のセットのＮ個のメモリ素子（１０４／２０４）であって、該Ｎ個のメモリ素子はそれぞれ、更新されるように構成される、該第１のセットのＮ個のメモリ素子を、流体吐出デバイスが備える。流体吐出デバイスは、Ｎ個の流体吐出素子（１０２／２０２）を更に備え、該流体吐出素子はそれぞれ、前記Ｎ個のメモリ素子のうちのそれぞれのメモリ素子に対応し、その対応するメモリ素子から発射イネーブル値を受け取るよう構成され、前記流体吐出素子は、前記発射イネーブル値がイネーブルにする値である時には、流体を吐出することがイネーブルにされる。

Description

背景
流体吐出システムの一実施形態としてのインクジェットプリンティングシステムは、プリントヘッドアセンブリと、プリントヘッドアセンブリに対して液体インクを供給するインク供給源と、プリントヘッドアセンブリを制御するコントローラとを備えることができる。流体吐出デバイスの一実施形態としてのプリントヘッドアセンブリは、印刷媒体上に印刷するために、複数のオリフィスか又はノズルを通して、１枚の紙のような該印刷媒体に向かってインク滴を吐出する。典型的には、オリフィスは１つか又は複数のアレイをなすように配置される。これにより、プリントヘッドアセンブリと印刷媒体とが互いに相対的に動かされると、オリフィスからのインクの、適切に順序付けられた吐出によって、文字か又は他の画像が印刷媒体上に印刷されることとなる。

典型的には、プリントヘッドアセンブリは、多くの場合に発射抵抗器（firing resistor）と呼ばれる、薄膜抵抗器のような小さな電気ヒータによって、気化チャンバ内に置かれた少量のインクを急速に加熱することにより、ノズルを通してインク滴を吐出する。インクを加熱することによって、インクが気化させられて、ノズルから吐出される。典型的には、１ドットのインクについて、典型的にはプリンタの処理電子回路の一部として配置されるリモートプリントヘッドアセンブリコントローラが、プリントヘッドアセンブリの外部の電源からの電流のアクティベーション（活動化）を制御する。該電流は、選択された発射抵抗器を通過させられて、対応する選択された気化チャンバ内のインクを加熱する。ノズル、気化チャンバ、及び発射抵抗器の組み合わせは、本明細書内において、液滴発生器（drop generator）と呼ばれる。

選択された発射抵抗器を通じて電流の印加を制御する１つの方法は、各発射抵抗器に対して、電界効果トランジスタ（ＦＥＴ）のようなスイッチングデバイスを結合することである。１つのプリントヘッド構成において、発射抵抗器は、複数の基本構成（primitive）内で互いにグループ化され、１つの基本構成内の各発射抵抗器のための各ＦＥＴのソースか又はドレインに対して、単一の電力リードが電力を提供している。基本構成内の各ＦＥＴは、そのゲートに結合された、個別に電圧を印加することが可能なアドレスリードを有し、各アドレスリードはそのゲートに結合されており、各アドレスリードは複数の基本構成によって共有されている。１つの典型的な印刷動作において、１つの基本構成内の１つの発射抵抗器だけが所与の時間においてアクティブにされるように、アドレスリードが制御される。
米国特許第４，９６０，７１９号明細書 米国特許第６，５８２，０６２号明細書

１つの構成において、各ＦＥＴのゲートに結合されたアドレスリードは、ノズルデータ、ノズルアドレス、及び発射パルス（fire pulse）の組み合わせによって制御される。ノズルデータは、典型的には、プリンタのコントローラによって提供され、印刷されることとなる実際のデータを表す。発射パルスは、選択された発射抵抗器を通じた電流のアクティベーションのタイミングを制御する。典型的な従来のインクジェットプリンティングシステムは、コントローラを用いて、発射パルスに関連付けられたタイミングを制御する。ノズルアドレスは、全てのノズルアドレスを通して繰り返されて、ノズルの発射順序を制御し、その結果、全てのノズルが発射されることが可能となるが、所与の時間において、１つの基本構成内の単一ノズルだけが発射される。

そのような構成は、ノズルの発射を制御することにおいて効果的であるが、特にノズルの数及びプリントヘッドアセンブリの面積が大きくなると、プリントヘッドアセンブリと隔置された素子との間の接続、及びプリントヘッドアセンブリ自体の上における素子間の接続が複雑になる可能性がある。１つのそのようなシステムの一例は、ワイドアレイインクジェットプリンティングシステムである。プリンティングシステム、特にワイドアレイインクジェットプリンティングシステムは、単純化したノズル発射アクティベーション方式の恩恵を受けるであろう。

詳細な説明
以下の詳細な説明において、本明細書の一部を形成し、且つ、本発明を実施することが可能な特定の実施形態の例示を目的として示される添付図面に参照が行われる。これに関して、「上」、「下」、「行」、「列」、「前」、「後」、「前方」、「後方」等のような方向に関する用語が、説明されている図（複数可）の配向に関連して用いられる。本発明の実施形態の構成要素を、多数の異なる配向において配置することができるので、方向に関する用語は例示を目的として用いられており、決して限定するものではない。本発明の範囲から逸脱することなく、他の実施形態を利用ことができ、構造的か又は論理的な変更を行うことができることを理解されたい。従って、以下の詳細な説明は、限定する意味に解釈されるべきではなく、本発明の範囲は、添付の特許請求の範囲によって画定される。

図１は、本発明によるインクジェットプリンティングシステム１０の一実施形態を示す。インクジェットプリンティングシステム１０は、プリントヘッドアセンブリ１２のような流体吐出アセンブリと、インク供給アセンブリ１４のような流体供給アセンブリとを備える流体吐出システムの一実施形態を構成する。図示された実施形態において、インクジェットプリンティングシステム１０はまた、実装アセンブリ１６、媒体移送アセンブリ１８、及びコントローラ２０を備える。

流体吐出デバイスの一実施形態としてのプリントヘッドアセンブリ１２は、本発明の一実施形態に従って形成されることが可能であり、複数のオリフィスか又はノズル１３を通じて、１つか又は複数の有色インクか又はＵＶ可読インクを含むインク滴を吐出する。以下の説明は、プリントヘッドアセンブリ１２からのインクの吐出に言及するが、透明な流体を含む、他の液体か、流体か、又は流動可能な材料を、プリントヘッドアセンブリ１２から吐出することも可能であることを理解されたい。用いられる流体のタイプは、流体吐出デバイスが使用されることとなる用途に依存することとなる。

一実施形態において、印刷媒体１９上に印刷するために、インク滴は印刷媒体１９のような媒体に向かって導かれる。典型的には、ノズル１３は１つか又は複数の列又はアレイをなすように配置される。これにより、プリントヘッドアセンブリ１２と印刷媒体１９とが互いに相対的に動かされると、ノズル１３からの適切に順序付けられた、インクの吐出によって、一実施形態において文字、記号、及び／又は他のグラフィックス又は画像が、印刷媒体１９上に印刷させられることになる。

印刷媒体１９は、紙、カード用紙、封筒、ラベル、スライド、マイラ、及びこれらに類するもののような任意のタイプの適合可能なシート状の材料を含む。一実施形態において、印刷媒体１９は、連続的な形状か又は連続的なウェブ印刷媒体１９である。従って、印刷媒体１９には、印刷されていない連続的なロール紙を含めることができる。

流体供給アセンブリの一実施形態としてのインク供給アセンブリ１４は、プリントヘッドアセンブリ１２にインクを供給し、インクを格納するためのリザーバ１５を含む。従って、インクはリザーバ１５からプリントヘッドアセンブリ１２へと流れる。一実施形態において、インク供給アセンブリ１４及びプリントヘッドアセンブリ１２は、再循環インク配送システムを形成する。従って、インクは、プリントヘッドアセンブリ１２からリザーバ１５に戻るように流れる。一実施形態において、プリントヘッドアセンブリ１２及びインク供給アセンブリ１４は、インクジェットカートリッジか又は流体ジェットカートリッジか又はペンの中に一緒に収容される。別の実施形態において、インク供給アセンブリ１４は、プリントヘッドアセンブリ１２から分離されて、供給管のようなインターフェース接続を通じて、インクをプリントヘッドアセンブリ１２に供給する。

一実施形態において、実装アセンブリ１６が、媒体移送アセンブリ１８に対してプリントヘッドアセンブリ１２を位置付け、媒体移送アセンブリ１８が、プリントヘッドアセンブリ１２に対して印刷媒体１９を位置付ける。従って、プリントヘッドアセンブリ１２がインク滴を付着させる印刷ゾーン１７が、プリントヘッドアセンブリ１２と印刷媒体１９との間のエリア内のノズル１３の近傍に画定される。印刷媒体１９が、印刷中に、媒体移送アセンブリ１８によって、印刷ゾーン１７を通るように進行させられる。

一実施形態において、プリントヘッドアセンブリ１２は、走査タイプのプリントヘッドアセンブリであり、印刷媒体１９上の１つの印刷区画（swath）を印刷中に、実装アセンブリ１６が、媒体移送アセンブリ１８及び印刷媒体１９に対してプリントヘッドアセンブリ１２を動かす。別の実施形態において、プリントヘッドアセンブリ１２は、非走査タイプのプリントヘッドアセンブリであり、実装アセンブリ１６は、媒体移送アセンブリ１８が印刷媒体１９を所定の位置を通過させるように進ませると、印刷媒体１９上の１つの印刷区画の印刷中に、媒体移送アセンブリ１８に対して該所定の位置にプリントヘッドアセンブリ１２を固定する。

コントローラ２０は、プリントヘッドアセンブリ１２、実装アセンブリ１６、及び媒体移送アセンブリ１８と伝達し合う。コントローラ２０は、コンピュータのようなホストシステムからデータ２１を受け取り、データ２１を一時的に格納するためのメモリを備えることができる。典型的には、データ２１は、電子的か、赤外線のか、光学的か、又は他の情報転送経路に沿って、インクジェットプリンティングシステム１０に送られる。データ２１は、例えば、印刷されることとなる文書及び／又はファイルを表す。従って、データ２１は、インクジェットプリンティングシステム１０のためのプリントジョブを形成し、１つか又は複数のプリントジョブコマンド及び／又はコマンドパラメータを含む。

一実施形態において、コントローラ２０は、ノズル１３からインク滴を吐出するためのタイミング制御を含む、プリントヘッドアセンブリ１２の制御を提供する。従って、印刷媒体１９上において文字、記号、及び／又は他のグラフィックス又は画像を形成する、吐出されるインク滴のパターンを、コントローラ２０が画定する。タイミング制御、それゆえの、吐出されるインク滴のパターンは、プリントジョブコマンド及び／又はコマンドパラメータによって決定される。一実施形態において、コントローラ２０の一部を形成する論理及びドライブ回路構成が、プリントヘッドアセンブリ１２上に配置される。別の実施形態において、論理及びドライブ回路構成は、プリントヘッドアセンブリ１２ではない場所に配置される。

コントローラ２０を、プロセッサ、論理素子、ファームウェア、及びソフトウェアとしてか、又はそれらの任意の組み合わせにおいて実現することができる。

図２は、プリントヘッドアセンブリ１２の一部の一実施形態を示す。一実施形態において、プリントヘッドアセンブリ１２は、多層化されたアセンブリであり、外側層３０及び４０と、少なくとも１つの内側層５０とを備える。外側層３０及び４０は、それぞれ面すなわち側面３２及び４２と、それぞれ該側面３２と４２に隣接する縁部３４及び４４とを有する。外側層３０と４０とは、内側層５０に向き合うように配置される。これにより、側面３２及び４２が、内側層５０に面することとなり、且つ、内側層５０に隣接することとなる。従って、内側層５０並びに外側層３０及び４０は、軸２９に沿って積重される。

図２の実施形態において示されるように、内側層５０並びに外側層３０及び４０は、ノズル１３の、１つか又は複数の行６０を形成するように配置される。ノズル１３の行６０は、例えば、軸２９に対してほぼ垂直な方向に延在する。従って、一実施形態において、軸２９は印刷軸、すなわちプリントヘッドアセンブリ１２と印刷媒体１９との間の相対的な動きの軸を表す。従って、ノズル１３の行６０の長さが、プリントヘッドアセンブリ１２の印刷区画の高さを設定する。一実施形態において、ノズル１３の行６０が及ぶ距離は、約５．０８ｃｍ（約２インチ）よりも短い。別の実施形態において、ノズル１３の行６０は、約５．０８ｃｍ（約２インチ）よりも長い距離に及ぶ。

一実施形態において、内側層５０並びに外側層３０及び４０は、ノズル１３の２つの行６１及び６２を形成する。より具体的には、内側層５０並びに外側層３０は、外側層３０の縁部３４に沿ってノズル１３の行６１を形成し、内側層５０及び外側層４０は、外側層４０の縁部４４に沿ってノズル１３の行６２を形成する。従って、一実施形態において、ノズル１３の行６１及び６２は、互いに隔置され、且つ、互いにほぼ平行に配向される。

一実施形態において、図２に示されるように、行６１及び６２のノズル１３は、ほぼ位置が合わせられる。より具体的には、行６１の各ノズル１３は、軸２９に対してほぼ平行に配向された印刷線に沿って、行６２の１つのノズル１３とほぼ位置が合わせられる。従って、流体（すなわちインク）を、所与の印刷線に沿って多数のノズルを通じて吐出することができるので、図２の実施形態は、ノズルの冗長性を提供する。従って、欠陥があるか、又は動作しないノズルを、別の位置合わせされたノズルによって補償することができる。更に、ノズルの冗長性は、位置合わせされたノズルの間で、ノズルの起動（アクティベーション）を交互に行う能力を提供する。

図３は、プリントヘッドアセンブリ１２の一部の別の実施形態を示す。プリントヘッドアセンブリ１２に類似して、プリントヘッドアセンブリ１２’は、多層化されたアセンブリであり、外側層３０’及び４０’と、内側層５０とを備える。更に、外側層３０及び４０に類似して、外側層３０’及び４０’は、内側層５０に向き合うように配置される。従って、内側層５０並びに外側層３０’及び４０’は、ノズル１３の２つの行６１’及び６２’を形成する。

図３の実施形態において示されるように、行６１’及び６２’のノズル１３はオフセットされる。より具体的には、行６１’の各ノズル１３は、軸２９に対してほぼ平行に配向された印刷線に沿って、行６２’の１つのノズル１３と互い違いにされる、すなわちオフセットされる。従って、軸２９に対してほぼ垂直に配向された線に沿って印刷されることが可能なドット／インチ（ｄｐｉ）の数が増やされるので、図３の実施形態は、高められた解像度を提供する。

一実施形態において、図４に示されるように、外側層３０及び４０（図４内にはそれらのうちの１つだけが示されており、外側層３０’及び４０’を含む）は、側面３２及び４２上にそれぞれ形成された流体吐出素子７０及び流路８０をそれぞれ含む。流体吐出素子７０及び流路８０は、流路８０が流体吐出素子７０に通じており、且つ、流体（すなわちインク）を流体吐出素子７０に供給するように構成される。一実施形態において、流体吐出素子７０及び流路８０は、それぞれの外側層３０及び４０の側面３２及び４２上にほぼ直線アレイをなすように配置される。従って、外側層３０の全ての流体吐出素子７０及び流路８０は、単一又はモノリシック層上に形成され、外側層４０の全ての流体吐出素子７０及び流路８０は、単一又はモノリシック層上に形成される。

一実施形態において、後述のように、内側層５０（図２）は、その中に画定された流体マニホルドか又は流路を有し、それにより、例えばインク供給アセンブリ１４によって供給された流体が、外側層３０及び４０上に形成された流路８０及び流体吐出素子７０に分配される。

一実施形態において、流路８０は、それぞれの外側層３０及び４０の側面３２及び４２上に形成された障壁８２によって画定される。従って、外側層３０と４０とが内側層５０（図２）に向かい合わせに配置されている時には、内側層５０（図２）と、外側層３０の流路８０とが、縁部３４に沿ってノズル１３の行６１を形成し、内側層５０と、外側層４０の流路８０とが、縁部４４に沿ってノズル１３の行６２を形成する。

図４の実施形態において示されるように、各流路８０は、流体入口８４と、流体チャンバ８６と、流体出口８８とを含む。これにより、流体チャンバ８６が、流体入口８４及び流体出口８８と通じることとなる。流体入口８４は、後述のように流体（すなわちインク）の供給源に通じており、流体（すなわちインク）を流体チャンバ８６に供給する。流体出口８８は流体チャンバ８６に通じており、一実施形態において、外側層３０及び４０が内側層５０に向かい合わせに配置される時には、各ノズル１３の一部を形成する。

一実施形態において、各流体吐出素子７０は、各々の流路８０の流体チャンバ８６内において形成された発射抵抗器７２を備える。発射抵抗器７２は、例えばヒータ抵抗器を含み、該ヒータ抵抗器は、電圧が印加される時には、流体チャンバ８６内における流体を加熱して流体チャンバ８６内において泡（バブル）を生成し、ノズル１３を通じて吐出される液滴を生成する。従って、一実施形態において、各々の流体チャンバ８６、発射抵抗器７２、及びノズル１３は、各々の流体吐出素子７０の液滴発生器を形成する。

一実施形態において、動作中に、流体が流体入口８４から流体チャンバ８６へと流れ、該流体チャンバ８６において、各々の発射抵抗器７２のアクティベーション時に、流体出口８８及び各ノズル１３を通じて、流体チャンバ８６から液滴が吐出される。従って、液滴は、各々の外側層３０及び４０の側面３２及び４２に対してほぼ平行に、媒体に向かって吐出される。従って、一実施形態において、プリントヘッドアセンブリ１２は、縁部又は側面発射デザインを構成する。

一実施形態において、図５において示されるように、外側層３０及び４０（図５内にはそれらのうちの１つだけが示されており、外側層３０’及び４０’を含む）がそれぞれ、基板９０と、基板９０上に形成された薄膜構造９２とを備える。従って、流体吐出素子７０の発射抵抗器７２と、流路８０の障壁８２とが、薄膜構造９２上に形成される。上述のように、外側層３０及び４０が内側層５０に向かい合って配置されて、各々の流体吐出素子７０の流体チャンバ８６及びノズル１３を形成する。

一実施形態において、内側層５０と、外側層３０及び４０の基板９０とはそれぞれ、共通の材料を含む。従って、内側層５０並びに外側層３０及び４０の熱膨張率は、ほぼ一致する。従って、内側層５０と外側層３０及び４０との間の温度勾配は、最小化される。内側層５０と、外側層３０及び４０の基板９０とに適合可能な材料の例には、ガラスか、金属か、セラミック材料か、炭素複合材料か、金属基複合材料か、又は任意の他の化学的に不活性で且つ熱的に安定した材料が含まれる。

一実施形態において、内側層５０と、外側層３０及び４０の基板９０とは、Ｃｏｒｎｉｎｇ（登録商標）１７３７ガラスか、又はＣｏｒｎｉｎｇ（登録商標）１７４０ガラスのようなガラスを含む。一実施形態において、内側層５０と、外側層３０及び４０の基板９０とが金属か又は金属基複合材料を含む時には、基板９０の金属上か又は金属基複合材料上に酸化物層が形成されることが可能である。

一実施形態において、薄膜構造９２は、流体吐出素子７０のためのドライブ回路構成７４を含む。ドライブ回路構成７４は、より詳細には発射抵抗器７２を含む流体吐出素子７０に、例えば、電力、グランド、及び制御ロジックを提供する。

一実施形態において、薄膜構造９２は、例えば、二酸化シリコンか、炭化シリコンか、窒化シリコンか、タンタルか、ポリシリコンガラスか、又は他の適合可能な材料から形成された１つか又は複数の不活性（パッシベーション）層か又は絶縁層を含む。更に、薄膜構造９２はまた、例えば、アルミニウムか、金か、タンタルか、タンタル−アルミニウムか、又は他の金属又は合金によって形成された１つか又は複数の導電層を含む。一実施形態において、薄膜構造９２は、流体吐出素子７０のためのドライブ回路構成７４の一部を形成する薄膜トランジスタを含む。

図５の実施形態において示されるように、流路８０の障壁８２は、薄膜構造９２上に形成される。一実施形態において、障壁８２は、プリントヘッドアセンブリ１２を通じて送られることになり、且つ、プリントヘッドアセンブリ１２から吐出されることになる流体（すなわちインク）と適合性のある非導電性材料から形成される。障壁８２に適合可能な材料の例には、フォトイメージャブルポリマー（photo-imageable polymer）及びガラスが含まれる。フォトイメージャブルポリマーは、ＳＵ８のようなスピンオン材料か、又はＤｕＰｏｎｔ Ｖａｃｒｅｌ（登録商標）のようなドライフィルム材料を含むことができる。

図５の実施形態において示されるように、外側層３０及び４０（外側層３０’及び４０’を含む）は、障壁８２において、内側層５０に結合される。一実施形態において、障壁８２がフォトイメージャブルポリマーか又はガラスから形成される時には、外側層３０及び４０は、温度及び圧力によって内側層５０に接合される。しかしながら、他の適合可能な結合又は接合技法を用いて、外側層３０及び４０を内側層５０に結合することもできる。

モノリシック構造上に薄膜トランジスタアレイを製造するための方法は、「Method for Producing Amorphous Silicon Thin Film Transistor Array Substrate」と題する米国特許第４，９６０，７１９号、及び「Large Thermal Ink Jet Nozzle Array Printhead」と題する米国特許第６，５８２，０６２号において更に詳細に開示され且つ説明されており、それら特許はいずれも、本明細書内において完全に記載されているかのように、参照によりその全体が本明細書内において組み込まれる。

発射イネーブルレジスタ
図６は、流体吐出素子７０を制御するために発射イネーブル値のシフトレジスタ演算（shift registering）を用いるドライブ回路構成７４を有するプリントヘッドアセンブリ１００の一実施形態の一部を示すブロック図である。この実施形態において示されるように、流体吐出素子７０は、流体吐出素子１０２ａ〜１０２Ｎとして識別された、Ｎ個の流体吐出素子からなる行１０２を含む。一実施形態において、行１０２は、最大寸法にほぼ等しい幅、例えば、プリントヘッドが配置されたプリンタ内に挿入されることが可能な印刷媒体の幅を有する液滴吐出素子の行を含む。ドライブ回路構成７４は、発射イネーブルシフトレジスタ１０４と、データ入力シフトレジスタ１０８と、データ保持シフトレジスタ１１０とを備える。

発射イネーブルシフトレジスタ１０４は、経路１０６ａ〜１０６Ｎによって示されたような経路を介して行１０２のＮ個の流体吐出素子のうちの対応する流体吐出素子にそれぞれ接続された、メモリ素子１０４ａ〜１０４Ｎとして示されたＮ個の１ビットメモリ素子を含む。データ入力シフトレジスタ１０８は、メモリ素子１０８ａ〜１０８Ｎとして示された、Ｎ個の１ビットメモリ素子を含む。データ保持シフトレジスタ１１０は、メモリ素子１１０ａ〜１１０Ｎとして示された、Ｎ個の１ビットメモリ素子を含む。一実施形態において、複数のシフトレジスタを用いて、各シフトレジスタを形成することができる。他の実施形態において、カウンタを用いるランダムアクセスメモリ（ＲＡＭ）デバイスのような、代替の形態のデータシフト演算を用いることもできる。

データ保持シフトレジスタ１１０のＮ個の１ビットメモリ素子はそれぞれ、経路１１２ａ〜１１２Ｎによって示されたような経路を介して、データ入力シフトレジスタ１０８のＮ個の１ビットメモリ素子のうちの対応する１ビットメモリ素子に結合される。データ保持シフトレジスタ１１０のＮ個の１ビットメモリ素子はまたそれぞれ、経路１１４ａ〜１１４Ｎによって示されたような経路を介して、行１０２のＮ個の流体吐出素子のうちの対応する流体吐出素子にも結合される。追加的に、発射イネーブルシフトレジスタ１０４、データ入力シフトレジスタ１０８、及びデータ保持シフトレジスタ１１０はそれぞれ、経路１１８を介して、コントローラ２０から、あるクロックサイクルを有するクロック信号１１６を受信する。

一実施形態において、後述のように、行１０２は、流体吐出素子１０２ａ〜１０２Ｎを介してインク滴を吐出することによって、表示可能な画像を表す画像データの一連の行を印刷するように構成される。例示を目的として、最初に、発射イネーブルシフトレジスタ１０４、データ入力シフトレジスタ１０８、及びデータ保持シフトレジスタ１１０のＮ個の１ビットメモリ素子がそれぞれ、ディセーブル値、例えば「０」を含むものと仮定する。

プリントジョブを開始するために、Ｎビットの画像データを含む画像データの第１の行が、経路１２０を介して、コントローラ２０からデータ入力シフトレジスタ１０８の中にシリアルにシフトされ、クロック信号１１６の各クロックサイクル中に、画像データのうちの１ビットがデータ入力シフトレジスタの中にシフトされる。Ｎビットの画像データはそれぞれ、「１」又は「０」の値を有し、「１」がイネーブル値（イネーブルにする値）であり、「０」がディセーブル値（ディセーブルにする値）である。

Ｎクロックサイクルの後、データ入力シフトレジスタ１０８は、画像データの第１の行のＮビットの画像データで満たされ、Ｎ個のメモリ素子がそれぞれ、Ｎ個の画像データビットのうちのそれぞれの画像データビットを格納する。データ保持シフトレジスタ１１０が、次いで、経路１２２を介して、コントローラ２０からロードイネーブル信号を受信し、画像データの第１の行のＮ個の画像データビットが、経路１１２ａ〜１１２Ｎを介して、データ入力シフトレジスタ１０８からデータ保持シフトレジスタ１１０にパラレルにシフトされる。他の実施形態において、データ保持シフトレジスタ１１０は、多数のクロックサイクルにわたって生じる一連の部分画像データシフトを介して、画像データの行を受けることができる。

データ保持シフトレジスタ１１０内に格納されたデータの第１の行を印刷するために、発射イネーブルパルスを表す一連の１ビット発射イネーブル値が、経路１２４を介して、コントローラ２０から発射イネーブルシフトレジスタ１０４内へとシフトされる。前記一連のビットのうちの１ビットがクロックサイクル毎にシフトされ、１つの印刷サイクル内において一連のビット全体が受け取られる。ここで、画像データの１つの行が１つの印刷サイクル内において印刷される。一実施形態において、各発射イネーブル値は、「１」又は「０」の値を有し、「１」はイネーブル値（イネーブルにする値）であり、「０」はディセーブル値（ディセーブルにする値）である。前記印刷サイクルの最初のＸ個のクロックサイクル中に受け取られた、一連の値のうちの最初のＸ個の発射イネーブル値（ここで、Ｘは少なくとも１に等しい）は、「１」の値を有し、その印刷サイクルの最後のＮ個のクロックサイクル中に受信された、一連の値のうちの最後のＮ個の発射イネーブル値は「０」の値を有する。一連の値のうちの最後のＮ個の発射イネーブル値によって、イネーブル値を有する最初のＸ個の発射イネーブル値が発射イネーブルシフトレジスタ１０４を通ってシフトさせられ、それにより、Ｘとクロックサイクルの持続時間とを乗算した積に等しい、パルス幅と呼ばれることが可能な持続時間を有する発射イネーブルパルスが生成される。この発射イネーブルパルスは、適切な流体吐出素子に流体を吐出するように指示する。所与の印刷サイクルの最後に、発射イネーブルシフトレジスタ１０４のＮ個のメモリ素子１０４ａ〜１０４ｎがそれぞれ、「０」の値を有する発射イネーブル値を格納している。

クロック信号１１６の各クロックサイクルにおいて、行１０２のＮ個の流体吐出素子１０２ａ〜１０２Ｎはそれぞれ、経路１０６ａ〜１０６ｎを介して発射イネーブルシフトレジスタの対応するメモリ素子から発射イネーブル値を受け取り、経路１１４ａ〜１１４Ｎを介してデータ保持シフトレジスタ１１０の対応するメモリ素子から画像データビットを受け取る。「１」の値を有するＸ個の発射イネーブル値が、発射イネーブルシフトレジスタ１０４の中を通って伝搬し、所与の流体吐出素子に達すると、該所与の流体吐出素子は、インク滴を生成することがイネーブルにされる。所与の流体吐出素子に対応するデータ保持シフトレジスタ１１０のメモリ素子からの画像データビットが「１」の値を有する場合には、流体吐出素子は、１つのインク滴を生成する。その画像データビットが、イネーブルにされたが、「０」の値を有する場合には、所与の流体吐出素子は、インク滴を生成しないこととなる。「０」の値を有する最終的なＮ個の発射イネーブル値の最初の値が、所与の流体吐出素子に達する時には、該流体吐出素子は、データ保持シフトレジスタ１１０の対応するメモリ素子から受け取った画像データビットの値に関係なく、インク滴を生成することがディセーブルにされる。

発射イネーブルシフトレジスタ１０４が、画像データの第１の行の印刷サイクル中に、Ｘ＋Ｎ個の発射イネーブル値を受け取るのと同時に、印刷されることとなる画像データの次の行が、経路１２０を介して、コントローラ２０からデータ入力シフトレジスタ１０８の中にシリアルにシフトされる。データの第１の行の印刷サイクルが完了した時には、画像データの次の行のＮ個の画像データビットが、データ入力シフトレジスタ１０８からデータ保持レジスタ１１０にパラレルにシフトされ、画像データの次の行のための印刷サイクルが開始される。このプロセスは、プリントジョブが完了するまで、表示可能な画像の画像データの行毎に繰り返される。

図７は、流体吐出素子１０２ａのような各流体吐出素子７０のドライブ回路構成７４の一実施形態を示す概略的なブロック図である。流体吐出素子１０２ａは、ＡＮＤゲート１５４と、スイッチとを備え、一実施形態において、該スイッチは電界効果トランジスタ（ＦＥＴ）１６２である。ＡＮＤゲート１５４は、第１の入力１５６と、第２の入力１５８と、出力１６０とを備える。ＦＥＴ１６２は、ゲート１６４と、ソース１６６と、ドレイン１６８とを備える。

第１の入力１５６は、経路１７２を介して、発射イネーブルシフトレジスタ１０４の対応するメモリ素子１０４ａに結合され、該メモリ素子１０４ａは発射イネーブル値を格納する。第２の入力１５８は、経路１７６を介して、データ保持シフトレジスタ１１０の対応するメモリ素子１１０ａに結合される。メモリ素子１１０ａは更に、経路１８０を介して、データ入力シフトレジスタ１０８の対応するメモリ素子１０８ａに結合される。

ＦＥＴ１６２のゲート１６４は、経路１８４を介して、ＡＮＤゲート１５４の出力１６０に結合される。発射抵抗器７２は、電圧源１８６に結合された第１の端子と、ドレイン１６８に結合された第２の端子とを有する。ソース１６６はグランド１８８に結合される。ＡＮＤゲート１５４は、対応するメモリ素子１０４ａ及び１１０ａ内にそれぞれ格納された発射イネーブル値及び画像データ値に基づいて、経路１８４を介して、ゲート１６４に発射信号を提供するよう構成される。クロック信号１１６のようなクロック信号の各サイクルにおいて、ＡＮＤゲート１５４は、メモリ素子１０４ａ内に現時点で格納されている発射イネーブル値と、メモリ素子１１０ａ内に現時点で格納されている画像データ値とを、それぞれ第１の入力１５６及び第２の入力１５８において受け取るように構成される。

発射イネーブル値と画像データ値との両方が「１」の値を有する時には、ＡＮＤゲート１５４はゲート１６４に発射信号を提供し、これにより、ＦＥＴ１６２が「ターンオン」し、発射抵抗器７２の第２の端子をグランド１８８に結合させ、それに応じて、電流１９０が、電圧源１８６から発射抵抗器７２を通ってグランド１８８まで通過させられる。発射抵抗器７２を通る電流１９０は、インクチャンバ８６のような対応するインクチャンバ内のインクを加熱し、これにより、ノズル１３のような対応するノズルを通して、インク滴が吐出される。発射イネーブル値及び／又は画像データ値のいずれかが「０」の値を有する時には、ＡＮＤゲート１５４は、ＦＥＴ１５２をターンオンするための発射信号を提供せず、発射抵抗器７２を通じて電流１９０が流れないので、流体吐出素子１５２によってインク滴は吐出されない。

図８Ａ、図８Ｂ、及び図８Ｃは、流体吐出素子７０を制御するために、発射イネーブル値の発射イネーブルのシフトレジスタ演算を用いるドライブ回路構成７４を有する、本発明によるプリントヘッドアセンブリ２００の一実施形態の例示的な動作を示す概略的なブロック図である。図８Ａ〜図８Ｃによって示された例示的な動作において、流体吐出素子７０が、流体吐出素子２０２ａ〜２０２ｊとして識別された１０個（すなわちＮ＝１０）の流体吐出素子からなる行２０２を備える。ドライブ回路構成７４は、メモリ素子２０４ａ〜２０４ｊを有する発射イネーブルシフトレジスタ２０４と、メモリ素子２０８ａ〜２０８ｊを有するデータ入力シフトレジスタ２０８と、メモリ素子２１０ａ〜２１０ｊを有するデータ保持シフトレジスタ２１０とを更に備える。発射イネーブルシフトレジスタ２０４、データ入力シフトレジスタ２０８、及びデータ保持シフトレジスタ２１０は、経路２１８を介して、クロック信号２１６を受信する。

図８Ａ〜図８Ｃの例示的な動作において、流体吐出素子２０２ａ〜２０２ｊの行２０２は、一連の１３個の発射イネーブル値を含むシリアル発射イネーブルパルスに応答して、１つの印刷サイクル中に画像データの１つの行を印刷するものとして示されており、パルスのうちの最初の３個の発射イネーブル値（すなわちＸ＝３）は「１」の値を有し、パルスのうちの最後の１０個の発射イネーブル値（すなわちＮ＝１０）は「０」の値を有する。従って、データの１つの行の印刷サイクルは、クロック信号２１６の１３サイクルを含む。追加的に、例示を目的として、発射イネーブルシフトレジスタ２０４の各メモリ素子２０４ａ〜２０４ｊは、最初に「０」、すなわちディセーブルの発射イネーブル値を格納するものとして示されており、一連の１０個の画像データビットを含む画像データの行は、経路２１２ａ〜２１２ｊを介して、データ入力シフトレジスタからデータ保持シフトレジスタ２１０内に既にシフトされたものとして示される。

図８Ａは、画像データの行についての印刷サイクルの３クロックサイクル後の、発射イネーブルシフトレジスタ２０４、データ入力シフトレジスタ２０８、及びデータ保持シフトレジスタ２１０の各メモリ素子の状態を示す。発射イネーブルシフトレジスタ２０４は、経路２２４を介して、コントローラ２０から最初の３個の発射イネーブル値を受け取っているものとして示されており、各発射イネーブル値は「１」の値を有し、メモリ素子２０４ａ〜２０４ｃ内に保持されている。結果として、流体吐出素子２０２ａ〜２０２ｃは、インクを吐出することがイネーブルにされる。

データ保持シフトレジスタ２１０は、画像データの行を保持し続けており、メモリ素子２１０ａ〜２１０ｅは「０」の値を格納しており、メモリ素子２１０ｆ〜２１０ｊは「１」の値を格納している。言い換えると、画像データの行は「０００００１１１１１」であり、その印刷サイクルの３クロックサイクルに先行して、データ入力シフトレジスタ２０８からロードされた。従って、インクを吐出することがイネーブルにされたとしても、対応するメモリ素子２１０ａ〜２１０ｃ内に格納され、経路２１４ａ〜２１４ｃを介して対応するメモリ素子２１０ａ〜２１０ｃから以前に受け取った画像データビットがそれぞれ、ディセーブル値を有するので、流体吐出素子２０２ａ〜２０２ｃはインクを吐出しないこととなる。

図８Ｂは、画像データの行についての印刷サイクルの１０クロックサイクル後の、発射イネーブルシフトレジスタ２０４、データ入力シフトレジスタ２０８、及びデータ保持シフトレジスタ２１０の各メモリ素子の状態を示す。データ保持シフトレジスタ２１０は、メモリ素子２１０ａ〜２１０ｊ内に画像データの最初の行を保持し続けているものとして示される。しかしながら、データ入力シフトレジスタ２０８は今や、メモリ素子２０８ａ〜２０８ｊ内に、印刷されることとなる画像データの次の行の最初の１０個の画像データビットを保持しているものとして示されており、１０個の画像データビットのうちの７個は「１」の値を有し、３個は「０」の値を有するものとして示されている。

発射イネーブルシフトレジスタ２０４は今や、発射イネーブルパルスの最後の１０個のイネーブル値のうちの７個を受け取ったものとして示されており、各々はディセーブル値「０」を有し、メモリ素子２０４ａ〜２０４ｇ内に格納されている。従って、「１」の値を有する最初の３個の発射イネーブル値は、メモリ素子２０４ｈ〜２０４ｊにシフトさせられている。結果として、流体吐出素子２０２ｈ〜２０２ｊは、インクを吐出することをイネーブルにされる。更に、対応するメモリ素子２１０ｈ〜２１０ｊ内に格納され、且つ、経路２１４ｈ〜２１４ｊを介して対応するメモリ素子２１０ｈ〜２１０ｊから受け取られる画像データビットは、それぞれ「１」の値を有し、メモリ素子２１０ｈ〜２１０ｊとメモリ素子２０４ｈ〜２０４ｊとは両方ともイネーブル値を有する値を含むので、流体吐出素子２０２ｈ〜２０２ｊは、実際には、インク滴を生成するプロセス中である。

図８Ｃは、印刷サイクルの１３クロックサイクル後の、すなわち画像データの行についての、この例における全印刷サイクルが完了した後の、発射イネーブルシフトレジスタ２０４、データ入力シフトレジスタ２０８、及びデータ保持シフトレジスタ２１０の各メモリ素子の状態を示す。「１」の値を有する最初の３個の発射イネーブル値は、発射イネーブルシフトレジスタ２０４を通じてシフトされており、発射イネーブルシフトレジスタ２０４は今や、メモリ素子２０４ａ〜２０４ｊの中に、「０」の値をそれぞれが有する、行についての印刷サイクルの最後の１０個の発射イネーブル値を含む。結果として、１０個の流体吐出素子２０２ａ〜２０２ｊはいずれも、インク滴を生成することがイネーブルにされない。

データ保持シフトレジスタ２１０は、メモリ素子２１０ａ〜２１０ｊ内において画像データの最初の行を保持し続けるものとして示される。しかしながら、データ入力シフトレジスタ２０８は今や、画像データの次の行を含むものとして示されており、メモリ素子２０８ａ〜２０８ｊのうちの７個は「１」の画像データ値を格納している。言い換えると、画像データの次の行は「１１１１１１１０００」である。画像データの次の行は、経路２２２を介してコントローラ２０からのロードイネーブル信号の受信時に、データ入力シフトレジスタ２０８からデータ保持シフトレジスタ２１０にシフトされることになり、上記のプロセスは、１つのプリントジョブの各々の後続する画像データ行が、プリントヘッド２００によって印刷されるまで繰り返されることになる。

図８Ａ、図８Ｂ、及び図８Ｃによって上記に示されるように、「１」の値を有する最初の３個の発射イネーブル値が、画像データの最初の行についての印刷サイクル中に、発射イネーブルシフトレジスタ２０４を通じてシフトさせられると、各流体吐出素子２０２ａ〜２０２ｊは、クロック信号２１６の３サイクルについてインク滴を生成することをイネーブルにされる。結果として、「１」の値を有する対応する画像データビットを有するこれら流体吐出素子、上記例示においては、インク吐出素子２０２ｆ〜２０２ｊが、３クロックサイクルにわたって電圧が印加されて、インクを吐出することとなる。従って、「１」の値を有する発射イネーブル値の数が、クロック信号１１６の１サイクルの持続時間と乗算されることによって、任意の単一の流体吐出素子のための発射イネーブル持続時間、すなわち発射イネーブルパルス幅が決定され、その持続時間中に、各流体吐出素子２０２ａ〜２０２ｊはインクを吐出するためにイネーブルにされることとなる。従って、発射イネーブルパルス幅を、クロック信号２１６の周波数を調整することによってか、又は発射イネーブルパルスを表す一連の発射イネーブル値内の「１」の値を有する発射イネーブル値の数を修正することによって変更することができる。

図８Ａ〜図８Ｃは１０個の流体吐出素子を有する行を図示しているが、インク吐出素子の実際の数は、所望の用途及びプリンタに依存して変更することができることに留意されたい。

発射イネーブル制御
アレイの１つの特徴は、アレイの異なるセクション、すなわちゾーンが典型的には異なる温度であることである。結果として、既に高められた温度におけるゾーンにおいて、インクは、核形成を生じさせる温度にまで加熱されるために、低温のゾーンにおけるインクほど多くのエネルギーを必要としない。そのアレイの各発射抵抗器に同じ量のエネルギーが印加される場合には、既に高められた温度におけるゾーン内のこれら発射抵抗器は、エネルギーの過剰供給となる可能性があり、一方で、低温のゾーン内の発射抵抗器は受けるエネルギーが少なすぎる可能性がある。エネルギーが少なすぎると、印刷品質を劣化させる可能性があるが、エネルギーが多すぎると、発射抵抗器の期待される動作寿命を短くさせる可能性がある。結果として、インクジェットプリンティングシステムのプリントヘッドアセンブリにおいて、エネルギー制御は有益な機能であり、より大きな面積にわたって温度勾配が生じる可能性が高いワイドアレイインクジェットプリンティングシステムのプリントヘッドアセンブリでは特に有益である。

図９は、流体吐出素子７０に提供されるエネルギーを制御するために、発射イネーブル値を用いるドライブ回路構成７４を有する、本発明によるプリントヘッドアセンブリ３００の一実施形態の複数部分を概して示すブロック図である。示される実施形態において、流体吐出素子７０は、流体吐出素子３０２ａ〜３０２Ｎとして識別されたＮ個の流体吐出素子からなる行３０２を含む。一実施形態において、行３０２は、プリントヘッドが配置されるプリンタ内に挿入されることが可能な印刷媒体の最大寸法、例えば幅にほぼ等しい幅を有する流体吐出素子の行を含む。プリントヘッドアセンブリ３００は、３０４ａ〜３０４Ｎとして示されたＮ個の発射イネーブルメモリ素子からなる行３０４と、発射イネーブルコントローラ３０５と、データ入力シフトレジスタ３０８と、データ保持シフトレジスタ３１０とを更に備える。

示された実施形態において、Ｎ個の発射イネーブルメモリ素子３０４ａ〜３０４Ｎはそれぞれ、経路３０６ａ〜３０６Ｎを介して、行３０２のＮ個の流体吐出素子のうちの対応する流体吐出素子に結合される。データ入力シフトレジスタ３０８は、３０８ａ〜３０８Ｎとして示されたＮ個の１ビットメモリ素子を含み、データ保持シフトレジスタ３１０は、３１０ａ〜３１０Ｎとして示されたＮ個の１ビットメモリ素子を含む。更に、行３０４の発射イネーブルメモリ素子３０４ａ〜３０４Ｎは、メモリ素子ゾーン３１１ａ〜３１１Ｎとして識別されたＮ個のメモリ素子ゾーン内へと配置される。示された実施形態において、各発射イネーブルメモリ素子３０４ａ〜３０４Ｎは、ゾーン３１１ａ〜３１１Ｎのうちのそれぞれのゾーンに対応する。

データ入力シフトレジスタ３０８のＮ個の１ビットメモリ素子はそれぞれ、経路３１２ａ〜３１２Ｎを介して、データ保持シフトレジスタ３１０のＮ個の１ビットメモリ素子のうちの対応する１ビットメモリ素子に結合される。更に、データ保持シフトレジスタ３１０のＮ個の１ビットメモリ素子はそれぞれ、経路３１４ａ〜３１４Ｎを介して、行３０２のＮ個の流体吐出素子のうちの対応する流体吐出素子に結合される。更に、データ入力シフトレジスタ３０８、データ保持シフトレジスタ３１０、及び発射イネーブルコントローラ３０５はそれぞれ、コントローラ２０（図１を参照）のようなコントローラから、経路３１８を介して、あるクロック速度を有する第１のクロック信号３１６を受信する。

一実施形態において、プリントヘッドアセンブリ３００は、プリントヘッドアセンブリ２００について上記に説明したやり方と類似したやり方で、Ｎビットの画像データを含む画像データの行を印刷するように構成される。従って、Ｎビットの画像データは最初に、コントローラ２０（図１を参照）のようなコントローラから、経路３２０を介して、データ入力シフトレジスタ３０８内へとシリアルにシフトされ、クロック信号３１６の各クロックサイクルにおいて、１ビットの画像データがシフトされる。Ｎビットの画像データはそれぞれ、「１」又は「０」の値を有し、「１」は印刷されるべき画像データがあることを示し、「０」は印刷されるべき画像データがないことを示す。第１のクロック信号３１６のＮサイクル後に、データ入力シフトレジスタ３０８は、その行のＮビットの画像データで満たされ、その時点で、データ保持シフトレジスタ３１０が、経路３２２を介して、コントローラ２０からロードイネーブル信号を受信し、Ｎビットの画像データが、経路３１２ａ〜３１２Ｎを介して、データ入力シフトレジスタ３０８からデータ保持シフトレジスタ３１０にパラレルにシフトされる。

発射イネーブルメモリ素子の行３０４が、次いで、経路３２４を介して、コントローラ２０から発射イネーブル値を受け取り、各発射イネーブルメモリ素子３０４ａ〜３０４Ｎは少なくとも１つのイネーブル値と少なくとも１つのディセーブル値とを有する。第１のクロック信号３１６の各サイクルにおいて、各流体吐出素子３０２ａ〜３０２Ｎは、経路３０６及び３１４を介して、行３０４の対応する発射イネーブルメモリ素子から発射イネーブル値と、データ保持シフトレジスタ３１０の対応するメモリ素子から画像データとをそれぞれ受け取る。各流体吐出素子３０２ａ〜３０２Ｎは、対応する発射イネーブル値がイネーブル値であり、且つ、印刷されるべき画像データがある時に、インクを吐出するように構成される。言い換えると、データ保持シフトレジスタ３１０の対応するメモリ素子がイネーブルにされる時（すなわち、印刷されるべき画像データを保持する時）には、行３０４の対応する発射イネーブルメモリ素子がイネーブル値を有する限り、各流体吐出素子３０２はインクを吐出するために電圧が印加されることとなる。

発射イネーブルコントローラ３０５は、発射イネーブルメモリ素子３０４ａ〜３０４Ｎに、経路３２６を介して第１のクロック信号３１６を提供し、経路３２８を介して、あるクロック速度を有する第２のクロック信号を提供する。第１のクロック速度に対して第２のクロック速度を変更することによって、発射イネーブルコントローラ３０５は、メモリ素子３１１ａ〜３１１Ｎの各ゾーンを個別に制御するように構成され、その持続時間において、少なくとも１つのイネーブル値と、少なくとも１つのディセーブル値とが格納される。発射イネーブルメモリ素子の各ゾーン３１１について、この持続時間を制御することによって、発射イネーブルコントローラ３０５は、各ゾーンに対応する流体吐出素子３０２に提供されるエネルギーを制御する。示される実施形態において、各ゾーン３１１は、単一の流体吐出メモリ素子３０４に対応するので、発射イネーブルコントローラ３０５は、各流体吐出素子３０２ａ〜３０２Ｎに提供されるエネルギーを個別に制御する。

一実施形態において、発射イネーブルコントローラ３０５は、各ゾーン３１１の温度データに基づいて、第２のクロック速度を変更する。他の実施形態において、発射イネーブルコントローラ３０５は、電源電圧レベル、各ゾーン３１１に関連付けられた平均発射抵抗値、及び類似の条件下における適切なエネルギーレベルの事前知識に基づいて、第２のクロック速度を変更する。代替的には、第１のクロック３２６及び第２のクロック３２８の代わりに、流体吐出素子の行３０２に対する「パルス」の位置に基づいて周波数を変更した単一のクロックを利用することができる。

図１０は、流体吐出素子７０に提供されるエネルギーを制御するための、プリントヘッドアセンブリ３００の一実施形態の複数部分を示す概略的なブロック図である。プリントヘッドアセンブリ３００は、発射イネーブルコントローラ３０５と、開始発射イネーブル（ＩＦＥ）シフトレジスタ４００と、非終了発射イネーブル（ｎＴＦＥ）シフトレジスタ４０２とを備える。ＩＦＥシフトレジスタ４００は、Ｎ個の１ビットメモリ素子４００ａ〜４００Ｎを含み、ｎＴＦＥシフトレジスタ４０２は、Ｎ個の１ビットメモリ素子４０２ａ〜４０２Ｎを含む。

プリントヘッドアセンブリ３００は、４０４ａ〜４０４Ｎとして示された、Ｎ個のＡＮＤゲートの行４０４を更に含み、各ＡＮＤゲートは、第１の入力及び第２の入力と、出力とを有する。ＩＦＥシフトレジスタ４００のＮ個の１ビットメモリ素子はそれぞれ、経路４０６を介して、ＡＮＤゲートの行４０４のうちの対応するＡＮＤゲートの第１の入力に結合され、ｎＴＦＥシフトレジスタ４０２のＮ個の１ビットメモリ素子はそれぞれ、経路４０８を介して、ＡＮＤゲートの行４０４のうちの対応するＡＮＤゲートの第２の入力にそれぞれ結合される。各ＡＮＤゲート４０４ａ〜４０４Ｎの出力は、経路３０６ａ〜３０６Ｎを介して、Ｎ個の流体吐出素子３０２ａ〜３０２Ｎ（図９を参照）のうちの対応する流体吐出素子に結合される。行４０４の各ＡＮＤゲートと、ＩＦＥシフトレジスタ４００及びｎＴＦＥシフトレジスタ４０２の対応する１ビットメモリ素子とが一緒になって、Ｎ個のメモリ素子３０４ａ〜３０４Ｎからなる行３０４の１つのメモリ素子を形成する。例えば、ＡＮＤゲート４０４ａと、１ビットメモリ素子４００ａ及び４０２ａとが一緒になって、メモリ素子３０４ａを形成する。

発射イネーブルコントローラは、経路３１８を介して、第１のクロック信号３１６を受信する。発射イネーブルコントローラは、経路３２６を介して、第１のクロック信号３１６をＩＦＥシフトレジスタ４００に提供し、経路３２８を介して、第２のクロック信号をｎＴＦＥシフトレジスタ４０２に提供する。ＩＦＥレジスタ４００は、経路４２４ａを介して、開始発射イネーブル（ＩＦＥ）値を受け取り、ｎＴＦＥレジスタ４０２は、経路４２４ｂを介して、非終了発射イネーブル（ｎＴＦＥ）値を受け取る。一実施形態において、ＩＦＥ値及びｎＴＦＥ値は、コントローラ２０のようなコントローラから受け取られる。

データ保持シフトレジスタ３１０に格納されたデータの行を印刷するために、一連の１ビットＩＦＥ値が、経路４２４ａを介して、ＩＦＥシフトレジスタ４００の中にシリアルにシフトされ、第１のクロック信号のサイクル毎に一連の値の１ビットがシフトされる。各ＩＦＥ値は「１」又は「０」の値を有し、「１」はイネーブル値（イネーブルにする値）であり、「０」はディセーブル値（ディセーブルにする値）である。最初に、ＩＦＥシフトレジスタ４００の各メモリ素子４００ａ〜４００Ｎは「０」を含み、一方で、ｎＴＦＥシフトレジスタ４０２の各メモリ素子４０２ａ〜４０２Ｎは「１」を含む。

開始するために、一連の値の各ＩＦＥ値は「１」の値を有する。「１」の値を有するＩＦＥ値が、ＩＦＥシフトレジスタ４００にわたって方向４２６にシフトされると、対応するＩＦＥシフトレジスタ４００及びｎＴＦＥシフトレジスタ４０２のメモリ素子がそれぞれ「１」の値を保持しているＡＮＤゲート４０４は、経路３０６を介して、イネーブル値である発射イネーブル信号を、その対応する流体吐出素子３０２に提供する。この時点で、データ保持シフトレジスタ３１０の対応するメモリ素子内に格納された「１」の値を有する画像データを同様に有する対応する流体吐出素子３０２が、発射抵抗器７２を通じて電流を流し始め、インクを吐出する（図７を参照）。

「１」の値を有する所望の数のＩＦＥ値が、ＩＦＥシフトレジスタ４００の中にシフトされた後に、「０」の値を有する１ビットＩＦＥ値が、ＩＦＥシフトレジスタ４００の中にシフトされる。メモリ素子４００ａ〜４００Ｎがそれぞれ、再び「０」を保持するまで、３２６において、クロック信号１のサイクル毎に１ビットがシフトされる。「１」の値を有するＩＦＥ値の受け取りをＩＦＥシフトレジスタが開始した後であるが、「０」の値を有するＩＦＥ値の受け取りをＩＦＥシフトレジスタが開始する前のいくつかの時点において、パルス幅に対して調整がなされることになる場合には、ｎＴＦＥシフトレジスタ４０２が「０」の値を有するｎＴＦＥ値の受け取りを開始する。ＩＦＥシフトレジスタ４００が「０」の値を有するＩＦＥ値の受け取りを開始するまで、ｎＴＦＥシフトレジスタ４０２は、「０」の値を有するｎＴＦＥ値を受け取り続ける。この時点で、各メモリ素子４０２ａ〜４０２Ｎが再び「１」を保持するまで、「１」の値を有するｎＴＦＥ値が、ｎＴＦＥシフトレジスタ４０２の中にシフトされる。

「０」の値を有するｎＴＦＥ値が、ＩＦＥシフトレジスタ４００の対応するメモリ素子が「１」の値を保持する、ｎＴＦＥレジスタ４０２のメモリ素子に達すると、対応するＡＮＤゲート４００はもはや、イネーブル値である発射イネーブル信号を提供せず、その代わりに、ディセーブル値である発射イネーブル信号を提供する。結果として、対応する流体吐出素子３０２は、発射抵抗器７２を通じて電流を流すのを止める。

所与の流体吐出素子３０２において、関連付けられたＡＮＤゲート４０４からのイネーブル値である発射イネーブル信号の受信と、ディセーブル値を有する発射イネーブル信号の受信との間の持続時間が、所与の流体吐出素子についての発射イネーブルパルスの幅を画定する。言い換えると、所与の流体吐出素子３０２についての発射イネーブルパルス幅は、ＩＦＥシフトレジスタ４００の対応するメモリ素子が「１」の値を有するＩＦＥ値を受け取ることと、ｎＴＦＥシフトレジスタ４０２の対応するメモリ素子が「０」の値を有するｎＴＦＥ値を受け取ることとの間の持続時間である。発射イネーブルパルスの最大幅は、ＩＦＥシフトレジスタ４００の中にシフトされる、「１」の値を有するＩＦＥ値の数によって決定される。

第２のクロックの速度が第１のクロック３１６の速度に等しい場合には、各流体吐出素子３０２ａ〜３０２Ｎは、対応するＡＮＤゲート４０４ａ〜４０４Ｎから、ほぼ等しいパルス幅を有する発射イネーブル信号を受信する。流体吐出素子３０２ａ〜３０２Ｎの行３０２にわたって発射イネーブルパルスの幅を変更するために、発射イネーブルコントローラが、第１のクロック３１６に対して、第２のクロックの速度を変更する。発射イネーブルコントローラ３０５が第１のクロック３１６の速度よりも遅い速度を有する第２のクロックを提供する時には、発射イネーブルパルスの幅は、行３０４の隣接する各メモリ素子において、最大幅にまで増加し、流体吐出素子３０２ａは最も短い持続時間を有する発射イネーブルパルスを受信し、流体吐出素子３０２Ｎは、最も長い持続時間を有する発射イネーブルパルスを受信する。同様に、発射イネーブルコントローラ３０５が第１のクロック３１６の速度よりも速い速度を有する第２のクロックを提供する時には、発射イネーブルパルスの幅は、行３０４の隣接する各メモリ素子において低減され、流体吐出素子３０２ａは最も長い持続時間を有する発射イネーブルパルスを受信し、流体吐出素子３０２Ｎは最も短い持続時間を有する発射イネーブルパルスを受信する。従って、経路３２８を介して、ｎＴＦＥシフトレジスタ４０２に提供される第２のクロック信号の速度を変更することによって、発射イネーブルコントローラ３０５は、各メモリ素子３０４の発射イネーブルパルスの幅を制御し、それにより、対応する各流体吐出素子３０２ａ〜３０２Ｎの発射抵抗器７２に配送されるエネルギーを制御する。

図１１は、図１０のプリントヘッドアセンブリ３００の１つの例示的な動作を示すブロック図である。上述のように、ＩＦＥシフトレジスタ４００の各メモリ素子４００ａ〜４００Ｎは最初に「０」を保持するが、ｎＴＦＥシフトレジスタ４０２の各メモリ素子４０２ａ〜４０２Ｎは最初に「１」を保持する。４５２において示された１０個の隣接するメモリ素子４００によって示されるように、ＩＦＥシフトレジスタ４００は最初に、「１」の値を有する１０個のＩＦＥ値を受信し、値「０」を有するＮ個のＩＦＥ値を受け取るプロセス中であり、結果として、最終的には、シフト方向４２６において、最初の１０個のＩＦＥ値がＩＦＥシフトレジスタ４００を通じてシフトされることとなる。同様にまた、４５４における隣接するメモリ素子４０２によって示されるように、ＩＦＥシフトレジスタ４００が「１」の値を有する７個のＩＦＥ値を受信した後に、ｎＴＦＥシフトレジスタ４０２が「０」の値を有するｎＴＦＥ値の受け取りを開始した。４５６における隣接するメモリ素子４０２によって示されるように、ＩＦＥシフトレジスタ４００が「０」の値を有するＩＦＥ値の受け取りを開始した時には、ｎＴＦＥレジスタ４０２は「１」の値を有するｎＴＦＥ値の受け取りを開始し、「０」の値を有するｎＴＦＥ値が、シフト方向４２６において、ｎＴＦＥシフトレジスタ４０２を通じてシフトされるまで、「１」の値を有するｎＴＦＥ値を受け取り続けることとなる。

図１０によって示される時点では、ＩＦＥシフトレジスタ４００のメモリ素子４００（Ｍ）〜４００（Ｍ＋７）と、メモリ素子４０２（Ｍ）〜４０２（Ｍ＋７）とに対応する流体吐出素子３０２は、４５８において示されるように、イネーブル値である発射イネーブル信号を受信している。この時点においてまた、メモリ素子４００（Ｍ）及び４０２（Ｍ）に関連付けられた流体吐出素子３０２のための発射イネーブルパルス幅が４６０において示されており、メモリ素子４００（Ｍ）が「１」の値を有するＩＦＥ値を受け取ることと、メモリ素子４０２（Ｍ）が「０」の値を有するｎＴＦＥ値を受け取ることとの間の持続時間に等しい。図１１から理解されるように、３２８における第２のクロックの速度が３２６における第１のクロックの速度よりも速い時には、パルス幅は、シフトする方向４２６において、アレイにわたって減少することとなる。同様に、３２８における第２のクロックの速度が３２６における第１のクロックの速度よりも遅い時には、パルス幅は、シフトする方向４２６において、アレイにわたって増加することとなり、そのパルス幅は、ＩＦＥレジスタ４００を通じてシフトされている、４５２における連続する「１」の数によって決定された最大幅にまで増加することが可能である。

図１２は、流体吐出素子７０に提供されるエネルギーを制御するための、発射イネーブル値のレジスタ演算を用いるドライブ回路構成７４を有する、本発明によるプリントヘッドアセンブリ５００の別の実施形態の一部を示すブロック図である。示された実施形態において、流体吐出素子７０は、流体吐出素子５０２ａ〜５０２Ｎとして識別されたＮ個の流体吐出素子からなる行５０２を含む。一実施形態において、行５０２は、印刷媒体の幅にほぼ等しい幅を有する流体吐出素子の行を含む。プリントヘッドアセンブリ５００は、５０４ａ〜５０４Ｎとして示されたＮ個の発射イネーブルメモリ素子からなる行５０４と、発射イネーブルコントローラ５０５と、データ入力シフトレジスタ５０８と、データ保持シフトレジスタ５１０とを更に備える。

示された実施形態において、Ｎ個の発射イネーブルメモリ素子５０４ａ〜５０４Ｎはそれぞれ、経路５０６ａ〜５０６Ｎを介して、行５０２のＮ個の流体吐出素子のうちの対応する流体吐出素子に結合される。データ入力シフトレジスタ５０８は、５０８ａ〜５０８Ｎとして示されたＮ個の１ビットメモリ素子を含み、データ保持シフトレジスタ５１０は、５１０ａ〜５１０Ｎとして示されたＮ個の１ビットメモリ素子を含む。更に、行５０４の発射イネーブルメモリ素子５０４ａ〜５０４Ｎは、メモリ素子ゾーン５１１ａ〜５１１Ｍとして示されたＭ個のメモリ素子ゾーン内へと配置される。

データ入力シフトレジスタ５０８のＮ個の１ビットメモリ素子はそれぞれ、経路５１２ａ〜５１２Ｎを介して、データ保持シフトレジスタ５１０のＮ個の１ビットメモリ素子のうちの対応する１ビットメモリ素子に結合される。更に、データ保持シフトレジスタ５１０のＮ個の１ビットメモリ素子はそれぞれ、経路５１４ａ〜５１４Ｎを介して、行５０２のＮ個の流体吐出素子のうちの対応する流体吐出素子に結合される。更に、データ入力シフトレジスタ５０８、データ保持シフトレジスタ５１０、及び発射イネーブルコントローラ５０５はそれぞれ、コントローラ２０（図１を参照）のようなコントローラから、経路５１８を介して、クロック信号５１６を受信する。

一実施形態において、プリントヘッドアセンブリ５００は、プリントヘッドアセンブリ１００について上記に説明したやり方と類似したやり方で、Ｎビットの画像データを含む画像データの行を印刷するように構成される。従って、Ｎビットの画像データは最初に、コントローラ２０（図１を参照）のようなコントローラから、経路５２０を介して、データ入力シフトレジスタ５０８の中にシリアルにシフトされ、クロック信号５１６のクロックサイクル毎に１ビットの画像データがシフトされる。Ｎビットの画像データはそれぞれ、「１」又は「０」の値を有し、「１」は印刷されるべき画像データがあることを示し、「０」は印刷されるべき画像データがないことを示す。クロック信号５１６のＮサイクル後に、データ入力シフトレジスタ５０８は、その行のＮビットの画像データで満たされ、その時点で、データ保持シフトレジスタ５１０が、経路５２２を介して、コントローラ２０からロードイネーブル信号を受信し、Ｎビットの画像データが、経路５１２ａ〜５１２Ｎを介して、データ入力シフトレジスタ５０８からデータ保持シフトレジスタ５１０にパラレルにシフトされる。

次いで、発射イネーブルメモリ素子５０４ａ〜５０４Ｎの行５０４が、経路５２４を介して、発射イネーブルコントローラ５０５から発射イネーブル値を受け取り、各発射イネーブル値は、イネーブル値（イネーブルにする値）か又はディセーブル値（ディセーブルにする値）のうちの一方である。クロック信号５１６のサイクル毎に、各流体吐出素子５０２ａ〜５０２Ｎは、それぞれ経路５０６及び５１４を介して、それぞれ、行５０４の対応する発射イネーブルメモリ素子から発射イネーブル値を受け取り、データ保持シフトレジスタ５１０の対応するメモリ素子から画像データを受け取る。対応する発射イネーブル値がイネーブル値であり、且つ、印刷されるべき画像データがある時に、各流体吐出素子５０２ａ〜５０２Ｎが、インクを吐出するように構成される。言い換えると、データ保持シフトレジスタ５１０の対応するメモリ素子が「１」の値を有する画像データを保持する時には、行５０４の対応する発射イネーブルメモリ素子がイネーブル値を格納する限り、各流体吐出素子５０２は、インクを吐出するために電圧が印加されることとなる。

発射イネーブルコントローラ５０５は、発射イネーブルメモリ素子５１１ａ〜５１１Ｍの各ゾーンに提供される発射イネーブル値を個別に制御するように構成される。各ゾーンのイネーブル値とディセーブル値とが各発射イネーブルメモリ素子５１１ａ〜５１１Ｍ内に格納される持続時間を制御することによって、発射イネーブルコントローラ５０５は、各ゾーンに対応する流体吐出素子３０２に提供されるエネルギーを制御する。

図１３は、図１２のプリントヘッドアセンブリ５００を用いて流体吐出素子７０に提供されるエネルギーを制御するための発射イネーブルコントローラの複数部分を示すブロック図である。プリントヘッドアセンブリ５００は、発射イネーブルコントローラ５０５と、シフトレジスタ６０４ａ〜６０４Ｍとして識別されたＭ個の発射イネーブルゾーン（ＦＥＺ）シフトレジスタとを備える。各シフトレジスタ６０４ａ〜６０４Ｍは、メモリ素子ゾーン５１１ａ〜５１１Ｍのうちのそれぞれのメモリ素子ゾーンに対応する。各（ＦＥＺ）シフトレジスタ６０４ａ〜６０４Ｍは、複数の１ビットメモリ素子を含み、該複数の１ビットメモリ素子は、シフトレジスタ６０４ａ〜６０４Ｍと一緒になって、Ｎ個の発射イネーブルメモリ素子５０４からなる行を形成するように構成され、シフトレジスタ６０４ａの最初の１ビットメモリ素子は、発射イネーブルメモリ素子５０４ａに対応し、シフトレジスタ６０４Ｍの最後の１ビットメモリ素子は、発射イネーブルメモリ素子５０４Ｎに対応する。１ビットメモリ素子の数は、レジスタによって変更することができるが、シフトレジスタ６０４ａ〜６０４Ｍの１ビットメモリ素子の合計はＮになる。更に、ＦＥＺシフトレジスタ６０４の各１ビットメモリ素子は、経路５０６ａ〜５０６Ｎを介して、流体吐出素子５０２のうちのそれぞれの流体吐出素子に結合される。

発射イネーブルコントローラ５０５は、パルス幅コントローラ６０８と、Ｍ個のパルス幅ゾーンレジスタ（ＰＷＲ）６１０ａ〜６１０Ｍと、Ｍ個の発射イネーブルゾーン発生器（ＦＥＧ）６１２ａ〜６１２Ｍとを備え、各ＰＷＲ６１０及び各ＦＥＧ６１２は、Ｍ個のメモリ素子ゾーン５１１のうちのそれぞれのメモリ素子ゾーンに対応する。各ＰＷＲ６１０は、読み出し線６１４及び書き込み線６１６に結合され、且つ、経路６１７を介して対応するＦＥＧ発生器６１２に結合される。

ＦＥＧ６１２ａを除く各ＦＥＧ６１２は、経路６１８を介して、対応するＦＥＺシフトレジスタ６０４の最初のメモリ素子に結合され、経路６２０を介して、対応するＦＥＺシフトレジスタ６０４に先行するＦＥＺシフトレジスタ６０４の最後のメモリ素子に結合される。ＦＥＧ６１２ａもまた、対応するＦＥＺシフトレジスタ６０４の最初のメモリ素子（図示されるように、ＦＥＺシフトレジスタ６０４ａの最初のメモリ素子であり、それは発射イネーブルメモリ素子５０４ａに対応する）に結合されるが、経路６２０ａを介して、コントローラ２０のようなコントローラに結合される。

プリントヘッドアセンブリ６００は、後述のように動作して、データ保持シフトレジスタ５１０内に格納された画像の行を印刷する。最初に、各ＦＥＺシフトレジスタ６０４の各メモリ素子は「０」の値を含む。最初のメモリ素子ゾーン５１１ａに対応するＦＥＧ６１２ａが、経路６２０ａを介して発射イネーブル入力において「１」の値を受け取る時に、印刷サイクルが開始する。クロック信号５１６の次のサイクルにおいて、ＦＥＧ６１２ａは、経路６１８ａを介して、対応するＦＥＺシフトレジスタ６０４ａに対して「１」の値を有する発射イネーブル値の送信を開始し、クロック３１６のサイクル毎に１つの発射イネーブル値を送信する。

「１」の値を有する発射イネーブル値の最初の値が、ＦＥＺシフトレジスタ６０４ａの（「ａ」として示された）最後のメモリ素子まで伝搬する時には、その発射イネーブル値は、第２のメモリ素子ゾーン５１１ｂに対応する、ＦＥＧ６１２ｂの発射イネーブル入力に提供される。それに応答して、ＦＥＧ６１２ｂは、対応するシフトレジスタ６０４ｂに対して、「１」の値を有する発射イネーブル値の送信を開始する。このプロセスは、メモリ素子ゾーン５１１Ｍに対応するＦＥＧ６１２Ｍが、経路６２０Ｍを介してＦＥＺシフトレジスタ６０４（Ｍ−１）の最後のメモリ素子から、「１」の発射イネーブル値を受け取り、且つ、対応するＦＥＺシフトレジスタ６０４Ｍに「１」の値を有する発射イネーブル値を提供するまで繰り返される。

各ＦＥＧ６１２が「１」の値を有する発射イネーブル値を提供するクロックサイクルの数は、その対応するＰＷＲ６１０によって決定される。各ＰＷＲ６１０は、対応するＦＥＧ６１２が発射イネーブルメモリ素子５１１の対応するゾーンに対して「１」の値を有する発射イネーブル値を提供することとなるクロックサイクルの数に対応する数を含む。前記数は、書き込み線６１６を介して、パルス幅コントローラ６０８によって各ＰＷＲ６１０に書き込まれる。一実施形態において、パルス幅コントローラ６０８は、各ゾーンに配置された温度センサから、経路６２２を介して各ゾーン５１１毎に受け取られた温度データに基づいて、前記数を決定する。他の実施形態において、各ＰＷＲ６１０に格納された数はまた、電源電圧レベル、各ゾーンに関連付けられた平均発射抵抗値、及び類似の条件下における適切なエネルギーレベルの事前知識に基づく。

各ＦＥＧ６１２が、対応するＰＷＲ６１０に格納された値に基づいて、「１」の値を有する多数の発射イネーブル値を提供した後に、各ＦＥＧは、対応するＦＥＺシフトレジスタ６０４の各メモリ素子が再び「０」を保持するまで、「０」の値を有する発射イネーブル値を提供する。その正味の効果は、「１」の値を有する一連の発射イネーブル値が、発射イネーブルメモリ素子５０４ａ〜５０４Ｎにわたってクロック動作させられて、異なるパルス幅を有する発射イネーブル信号を発射イネーブルメモリ素子５１１の各ゾーンが受信する可能性があることである。個々のゾーン５１１に与えられた「１」の値を有する発射イネーブル値の数を制御することによって、プリントヘッドアセンブリ５００は、各ゾーンに関連付けられた発射抵抗器７２に与えられるエネルギーを個別に制御することができる。

温度制御
インクジェットプリントヘッドにおいて、他のことの中でも、インク滴重量と「デキャップ（decap）」性能とが、プリントヘッドの温度によって影響を及ぼされる。インク滴重量は十分な温度依存性を有し、プリントヘッド温度の変動に起因したインク滴重量における変動によって、結果として、光学濃度及び色調が変化するというような印刷品質の欠陥が生じる可能性がある。デキャップは、キャリア流体、すなわちビヒクル（vehicle）が周囲空気内へと蒸発することに起因して、ノズルエリア内のインクが濃くなることを指す。極めて高い温度において、プリントヘッドが「キャップがされないまま」放置される場合には、インクが濃くなるまでの時間が短くなる可能性があり、欠陥となって、ノズル障害を生じさせる。

残念なことに、アレイの１つの特徴は、使用時において、アレイの様々なセクション、すなわちゾーンが、典型的には異なる温度であるということである。プリントヘッドにわたる、これらの温度変動、すなわち温度勾配は、上述の印刷品質の欠陥を引き起こす可能性がある。結果として、印刷品質及びプリントヘッドアセンブリ性能を改善するために、インクジェットプリンティングシステムにおいて、とりわけ、温度勾配がより長い距離に及ぶワイドアレイインクジェットプリンティングシステムにおいて、温度制御は有益な機能である。

図１４は、液滴吐出素子７０の動作温度を制御するための、温度検出と発射イネーブル値のレジスタ演算とを用いるドライブ回路構成７４を有する、本発明によるワイドアレイインクジェットプリンティングシステム６９０の一部を概して示すブロック図である。示されるように、プリンティングシステム６９０は、液滴吐出素子（図内ＤＥ）７０２ａ〜７０２Ｎとして識別されたＮ個の液滴吐出素子からなる行７０２として構成された液滴吐出素子７０を有するプリントヘッドアセンブリ７００を備える。各液滴吐出素子７０２は、７０３ａ〜７０３Ｎとして示されたヒータ回路（図内Ｈ）７０３を更に含む。一実施形態において、行７０２は、プリントヘッドが配置されたプリンタ内に挿入されることが可能な印刷媒体の最大寸法、例えば幅を有する。

プリントヘッドアセンブリ７００は、７０４ａ〜７０４Ｎとして示されたＮ個のメモリ素子（図内ＭＥ）を有する発射イネーブルシフトレジスタ７０４と、７１０ａ〜７１０Ｎとして示されたＮ個のメモリ素子（図内のＭＥ）を有するデータ保持シフトレジスタ７１０とを更に備える。発射イネーブルシフトレジスタ７０４のＮ個のメモリ素子はそれぞれ、経路７１２ａ〜７１２Ｎを介して、液滴吐出素子７０２（図内のＤＥ）のうちの対応する液滴吐出素子に結合される。同様に、データ保持シフトレジスタ７１０のＮ個のメモリ素子はそれぞれ、経路７１４ａ〜７１４Ｎを介して、液滴吐出素子７０２のうちの対応する液滴吐出素子に結合される。

液滴吐出素子７０２と、対応するメモリ素子７０４及び７１０とは、７１６ａ〜７１６Ｍとして示された複数のゾーン７１６内において配置され、各ゾーンは少なくとも１つの液滴吐出素子７０２を有する。一実施形態において、ゾーン７１６は、行７０２の幅にわたって期待される温度勾配に基づいて選択される。ゾーン７１６の数と、各ゾーン７１６内の液滴吐出素子７０２の数とは、所望の温度制御の細分性に依存して、変化する可能性がある。

プリンティングシステム６９０は、加温システム７２０を更に備える。加温システム７２０は、加温コントローラ７２２と、加温イネーブルレジスタ７２４と、複数の温度センサ７２６とを備える。加温イネーブルレジスタ７２４は、７２４ａ〜７２４Ｍとして示され、それぞれがゾーン７１６のうちのそれぞれのゾーンに対応する、複数のメモリ素子を備える。各メモリ素子７２４は、イネーブル値（イネーブルにする値）か又はディセーブル値（ディセーブルにする値）である加温イネーブル値を格納する。一実施形態において、図示されるように、７２６ａ〜７２６Ｍとして示された複数の温度センサの各々は、プリントヘッドアセンブリ７００の一部を含み、ゾーン７１６のうちのそれぞれのゾーンに対応し、且つ、ゾーン７１６のうちのそれぞれのゾーンに近接して配置される。各温度センサ７２６は、対応するゾーン７１６の動作温度を表す温度データを提供する。他の実施形態において、温度センサ７２６を、ゾーン７１６の動作温度を表す温度データを提供することに適合可能な他の位置に配置することができる。一実施形態において、加温システム７２０は、プリントヘッドアセンブリ７００の一部を含む。

一実施形態において、プリンティングシステム６９０は、プリントヘッドアセンブリ２００について上記に説明したやり方と類似したやり方で、Ｎビットの画像データを含む画像データの行を印刷するように構成される。従って、Ｎビットの画像データは、データ保持シフトレジスタ７１０のＮ個のメモリ素子の中にシフトされる。Ｎビットの画像データはそれぞれ、「１」又は「０」の値を有し、「１」は印刷されるべき画像データがあることを示し、「０」は印刷されるべき画像データがないことを示す。

次いで、発射イネーブルシフトレジスタ７０４は、コントローラ２０（図１を参照）のようなコントローラから一連の発射イネーブル値を受け取り、各メモリ素子７０４ａ〜７０４Ｎは、少なくとも１つのイネーブル値と、少なくとも１つのディセーブル値とのうちの一方である発射イネーブル値を格納する。各液滴吐出素子７０２は、対応する発射イネーブルメモリ素子７０４が、イネーブル値である発射イネーブル値を格納する時に、インク滴を生成することをイネーブルにされる。結果として、データ保持シフトレジスタ７１０の対応するメモリ素子が「１」の値を有する画像データビットを格納する時には、各液滴吐出素子７０２が１つのインク滴を生成することとなる。

加温コントローラ７２２は、経路７２８を介して、各温度センサ７２６（図内のＴａ）から温度データを受け取り、各ゾーン７１６の動作温度を監視する。所与のゾーン７１６の動作温度が、そのゾーンについて、対応する設定値温度未満である時には、加温コントローラは、加温イネーブルレジスタ７２４内における、そのゾーンの対応するメモリ素子へと、イネーブル値（イネーブルにする値）である加温イネーブル値を書き込む。一実施形態において、イネーブル値である加温イネーブル値が、対応する発射イネーブルメモリ素子７０４がイネーブル値である発射イネーブル値を格納している液滴吐出素子のゾーン７１６に対応するメモリ素子７２４へと書き込まれる時には、対応するヒータ回路７０３（図内のＨ）がアクティブにさせられ、液滴吐出素子を加熱するが、インク滴を生成するのに十分なほどの温度にまでは加熱しない。

一実施形態において、プリントヘッドアセンブリ７００は、オプションで、７３０ａ〜７３０Ｎとして示されたＮ個のメモリ素子を有する加温制御シフトレジスタ７３０を備え、Ｎ個のメモリ素子はそれぞれ、Ｎ個の液滴吐出素子７０２のうちのそれぞれの液滴吐出素子に対応する。プリンティングシステム６９０が画像データの行を印刷する時には、加温制御シフトレジスタ７３０は、発射イネーブルシフトレジスタ７０４について上記に説明したやり方と類似したやり方で、コントローラから一連の加温制御値を受け取るように構成され、各加温制御値は、少なくとも１つのイネーブル値か又は少なくとも１つのディセーブル値のうちの一方である。一実施形態において、加温制御シフトレジスタ７３０は、発射イネーブルシフトレジスタ７０４が一連の発射イネーブル値を受け取るのと同時に、一連の加温制御値を受け取る。イネーブル値である加温制御値が、対応するメモリ素子７２４内に格納された加温イネーブル値がイネーブル値であるゾーン７１６内の液滴吐出素子７０２に対応するメモリ素子７３０内に格納される時には、対応するヒータ回路７０３がアクティブにさせられ、液滴吐出素子を加熱するが、インク滴を生成するのに十分なほどの温度には加熱しない。

このようにして、インク滴を吐出することがイネーブルにされるこれら液滴吐出素子７０２を、設定値温度か、又はベースライン温度に維持することにより、プリントヘッドアセンブリ７００の幅にわたって引き起こされるインク滴重量の変動が低減され、結果として、印刷欠陥が減少する。更に、イネーブルにされるゾーン７１６内のこれら液滴吐出素子７０２だけを加熱することにより、過度の廃熱の生成が低減される。

図１５は、各液滴吐出素子７０のための、例えば液滴吐出素子７０２ａのためのドライブ回路構成７４の一実施形態を示す概略的なブロック図であり、加熱回路７０３ａを含む。ヒータ回路７０３ａは、発射抵抗器７２と、ＡＮＤゲート７５４及び７６４と、ＯＲゲート７６６と、電界効果トランジスタ（ＦＥＴ）７６２及び７６８とを備える。

ＡＮＤゲート７５４の第１の入力は、経路７７０を介して、データシフトレジスタ７１０の対応するメモリ素子７１０ａに結合され、メモリ素子７１０ａは、画像データ値を格納する。一実施形態において、画像データ値は、「１」又は「０」の値を有する。ＡＮＤゲート７５４の第２の入力は、経路７７２を介して、発射イネーブルシフトレジスタ７０４のメモリ素子７０４ａに結合され、メモリ素子７０４ａは、イネーブル値か又はディセーブル値のうちの一方である発射イネーブル値を格納する。一実施形態において、発射イネーブル値は、発射イネーブル値が「１」である時にイネーブル値であり、発射イネーブル値が「０」である時にディセーブル値である。ＡＮＤゲート７５４の出力は、経路７７４を介して、ＦＥＴ７６２の制御ゲートに結合される。

ＡＮＤゲート７６４の第１の入力は、経路７７６を介して、加温イネーブルレジスタ７２４のメモリ素子７２４ａに結合され、メモリ素子７２４ａは、イネーブル値か又はディセーブル値のうちの一方である加温イネーブル値を格納する。一実施形態において、加温イネーブル値は、加温イネーブル値が「１」である時にイネーブル値であり、加温イネーブル値が「０」である時にディセーブル値である。「１」の加温イネーブル値は、対応するゾーン７１６ａの温度が、対応する設定値温度未満であることを示す。ＡＮＤゲート７６４の第２の入力は、経路７７２を介して、メモリ素子７０４ａに結合される。

ＯＲゲート７６６の第１の入力は、経路７７４を介して、ＡＮＤゲート７５４の出力に結合される。ＯＲゲート７６６の第２の入力は、経路７７８を介して、ＡＮＤゲート７６４の出力に結合される。ＯＲゲート７６６の出力は、経路７８０を介して、ＦＥＴ７６８の制御ゲートに結合される。発射抵抗器７２は、電圧源（Ｖｐｐ）７８６に結合された第１の端子と、ＦＥＴ７６２及び７６８のドレインに結合された第２の端子とを有する。ＦＥＴ７６２及び７６８のソース端子はグランド７８８に結合される。

各ＦＥＴ７６２及び７６８は、異なる「オン」抵抗（Ｒ_ＯＮ）を有する。一実施形態において、ＦＥＴ７６２のＲ_ＯＮは、ＦＥＴ７６８のＲ_ＯＮと比較して低い。従って、ＦＥＴ７６２は、ＦＥＴ７６８と比較してより高い電流７９０を、発射抵抗器７２を通じてスイッチングすることができる。ＦＥＴ７６２及び７６８のＲ_ＯＮ値は、独立に動作するＦＥＴ７６８によって発射抵抗器７０を通じてスイッチングされる電流７９０が、インクチャンバ８６（図４を参照）のような対応するインクチャンバ内においてインクの核形成を引き起こすには不十分であり、従って、ノズル１３のような対応するノズルを通じてインク滴を吐出させるには不十分であるような値である。しかしながら、ＦＥＴ７６２及び７６８がともにスイッチングされる時には、ＦＥＴ７６２及び７６８の等価Ｒ_ＯＮ値は、発射抵抗器７０を通じた電流７９０が、インクの核形成を引き起こさせ、且つ、対応するノズルからインク滴を吐出させるほど十分に高い値を有するような値である。

メモリ素子７０４ａ及び７１０ａにそれぞれ格納される発射イネーブル値と画像データ値とが両方とも、「１」の値を有する時には、ＡＮＤゲート７５４の出力は「ハイ」であり、この結果として、ＯＲゲート７６６の出力が「ハイ」となる。ＡＮＤゲート７５４とＯＲゲート７６６との両方の出力が「ハイ」であることによって、ＦＥＴ７６２と７６８との両方がターンオンされ、結果として、メモリ素子７２４ａ内に格納された対応する加温イネーブル値の値に関係なく、液滴吐出素子７０２ａがインク滴を生成する。

メモリ素子７０４ａ内に格納された発射イネーブル値が、「１」の値を有するが、メモリ素子７１０ａ内に格納された画像データが、「０」の値を有する時には、ＡＮＤゲート７５４の出力は「ロー」である。従って、ＦＥＴ７６２はターンオフされる。メモリ素子７２４ａ内にそれぞれ格納された対応する加温イネーブル値が、「１」の値を有する場合には、ＡＮＤゲート７６４の出力は「ハイ」であり、結果として、ＯＲゲート７６６の出力は「ハイ」になる。ＯＲゲート７６６の出力が「ハイ」となることによって、ＦＥＴ７６８はターンオンされる。ＦＥＴ７６８がターンオンされ、ＦＥＴ７６２がターンオフされることによって、電流７９０は、対応するインクチャンバ内においてインクの核形成を引き起こすにはあまりにも低すぎるレベルを有するが、発射抵抗器７２とＦＥＴ７６８とに液滴吐出素子７０２ａを加温するだけの十分に高い熱を生成させるほどに十分な高いレベルを有する。加温イネーブル値が「０」の値を有する場合には、ゾーン７１６の温度が設定値温度以上であることを意味し、ＦＥＴ７６２とＦＥＴ７６８との両方がターンオフされて、電流は通過しないこととなり、発射抵抗器７２か又はＦＥＴ７６８によって熱が生成されないこととなる。

メモリ素子７０４ａ内、及び７１０ａ内にそれぞれ格納された発射イネーブル値と画像データ値との両方が「０」の値を有する時には、ＡＮＤゲート７５４及び７６４の両方の出力が「ロー」になることとなる。従って、ＦＥＴ７６２と７６８との両方がターンオフされることとなり、メモリ素子７２４ａ内に格納された対応する加温イネーブル値の値に関係なく、電流が通過しないこととなり、発射抵抗器７２によって熱が生成されないこととなる。

図１６は、プリンティンクシステム６９０のようなインクジェットプリンティングシステムのプリントヘッドアセンブリ７００と共に使用されるための、本発明による加温システム７２０の一実施形態の一部を示す概略的なブロック図である。加温システム７２０は、加温コントローラ７２２と、加温イネーブルレジスタ７２４と、温度センサ７２６と、電流源８００と、アナログ／デジタル（Ａ／Ｄ）変換器８０２とを備える。一実施形態において、加温コントローラ７２２及び加温イネーブルレジスタ７２４は、プリントヘッドアセンブリ７００の一部を形成する。

一実施形態において、図示されるように、加温システム７２０は、複数の温度センサ７２６を備え、該複数の温度センサ７２６の各々は、プリントヘッドアセンブリ７００のゾーン７１６のうちのそれぞれのゾーンに対応する。他の実施形態において、各ゾーン７１６毎に、複数の温度センサ７２６を提供することができる。一実施形態において、図示されるように、各温度センサ７２６は、プリントヘッドアセンブリ７００の内部に、且つ対応するゾーン７１６に近接して配置される。

一実施形態において、図示されるように、各温度センサ７２６は、感温抵抗器（Ｒ_Ｔ）８０４と、電界効果トランジスタ（ＦＥＴ）８０６とを備える。各抵抗Ｒ_Ｔ８０４の第１の端子が、共有された供給経路８０８を介して、電流源８００に結合され、各Ｒ_Ｔ８０４の第２の端子が、対応するＦＥＴ８０６のドレイン端子に結合される。各ＦＥＴ８０６の制御ゲートが、対応するスイッチ制御線８１０を介して、加温コントローラ７２２に結合され、各ＦＥＴ８０６のソース端子がグランド７８８に結合される。電流源８００は、電圧源８１２から電力供給される。

Ａ／Ｄ変換器８０２の入力が、経路８１４を介して、供給経路８０８に結合され、出力が、経路７２８を介して、加温コントローラ７２２に結合される。加温コントローラ７２２は、経路８１６を介して、Ａ／Ｄ変換器８０２の制御入力に更に結合される。加温コントローラ７２２は、経路８１８を介して、加温イネーブルレジスタ７２４に加温制御データ（すなわち加温イネーブル値）を提供し、経路８２０を介して、コントローラ２０のようなコントローラから、各ゾーン７１６毎の設定値温度データを受け取る。

画像データを印刷する前に、加温コントローラ７２２は、対応するスイッチ制御線８１０ａ〜８１０Ｍを介してＦＥＴ８０６ａ〜８０６Ｍを連続的にターンオンさせることにより、各ゾーン７１６の現在の温度を連続的に測定する。所与のＦＥＴ８０６がターンオンされる時には、該ＦＥＴは、経路８０８及び対応するＲ_Ｔ８０４を介して、電流源８００からグランド７８８までの電流経路を完成させ、電流源８００が既知レベルにおける電流を供給する。経路８１４を介して、Ａ／Ｄ変換器８０２の入力において結果として生成される電圧レベルは、電流源によって供給される電流と、所与のゾーンに対応するＲ_Ｔ８０４の抵抗との関数であり（対応するＦＥＴ８０６の抵抗を無視する）、該所与のゾーンの現在の温度に比例する。各ゾーン７１６の電圧の読み出しが、Ａ／Ｄ変換器８０２によって行われて、経路７２８を介して、加温コントローラ７２２に提供される。

製造中に、較正を目的として、加温コントローラ７２２によって、既知の基準温度において各ゾーン７１６毎に初期電圧値の読み出しが行われ、加温コントローラ７２２内に格納される。これらの初期電圧値とＲ_Ｔ８０４の既知の特性とが、加温コントローラ７２２によって用いられて、経路７２８を介して受け取られた現在の電圧読み出し値が、各ゾーン７１６毎の現在の温度値に変換される。

次いで、加温コントローラ７２２は、各ゾーン７１６の現在の温度値を、コントローラ２０のようなシステムコントローラから８２０において以前に受け取った各ゾーン毎の所望の設定温度値と比較する。次いで、加温コントローラは、各ゾーン７１６の現在の温度値を、そのゾーンの対応する所望の設定温度値と比較し、該比較に基づいた値を有する加温イネーブル値を、加温イネーブルレジスタ７２４の対応するメモリ素子に書き込む。現在の温度レベルが所望の設定温度値よりも低い時には、加温イネーブル値は、イネーブル値（すなわち「１」の値）になることとなり、現在の温度レベルが所望の設定温度値に少なくとも等しい時には、ディセーブル値（すなわち「０」の値）になることとなる。次いで、加温イネーブルレジスタ７２４の各メモリ素子の加温イネーブル値は、図１４及び図１５によって上記に説明されたように、加熱回路７０３のアクティベーションのために、対応するゾーン７１６の液滴吐出素子７０２に提供される。

図１７は、各液滴吐出素子７０、例えば液滴吐出素子７０２ａのためのドライブ回路構成７４の一実施形態を示す概略的なブロック図であり、加熱回路７０３ａを含む。ヒータ回路７０３ａは、発射抵抗器７２と、電界効果トランジスタ（ＦＥＴ）８６２と、ＡＮＤゲート８５４及び８６４と、ＯＲゲート８６６とを備える。

ＡＮＤゲート８５４の第１の入力は、経路８７０を介して、データ保持シフトレジスタ７１０の対応するメモリ素子７１０ａに結合され、メモリ素子７１０ａは、「１」又は「０」の値を有する画像データ値を格納する。ＡＮＤゲート８５４の第２の入力は、経路８７２を介して、発射イネーブルシフトレジスタ７０４のメモリ素子７０４ａに結合され、メモリ素子７０４ａは、イネーブル値か又はディセーブル値のうちの一方である発射イネーブル値を格納する。一実施形態において、発射イネーブル値は、発射イネーブル値が「１」である時にイネーブル値であり、発射イネーブル値が「０」である時にディセーブル値である。

ＡＮＤゲート８６４の第１の入力は、経路８７４を介して、加温イネーブルレジスタ７２４のメモリ素子７２４ａに結合され、メモリ素子７２４ａは、イネーブル値か又はディセーブル値のうちの一方である加温イネーブル値を格納する。一実施形態において、加温イネーブル値は、加温イネーブル値が「１」である時にイネーブル値であり、加温イネーブル値が「０」である時にディセーブル値である。「１」の加温イネーブル値は、対応するゾーン７１６ａの温度が、対応する設定値温度未満であることを示す。ＡＮＤゲート８６４の第２の入力は、経路８７６を介して、加温制御シフトレジスタ７３０のメモリ素子７３０ａに結合され、メモリ素子７３０ａは、イネーブル値か又はディセーブル値のうちの一方である加温制御値を格納する。一実施形態において、加温制御値は、加温制御値が「１」である時にイネーブル値であり、加温制御値が「０」である時にディセーブル値である。

ＯＲゲート８６６の第１の入力は、経路８７８を介して、ＡＮＤゲート８５４の出力に結合される。ＯＲゲート８６６の第２の入力は、経路８７８を介して、ＡＮＤゲート８６４の出力に結合される。ＯＲゲート８６６の出力は、経路８８０を介して、ＦＥＴ８６２の制御ゲートに結合される。発射抵抗器７２は、電圧源（Ｖｐｐ）８８６に結合された第１の端子と、ＦＥＴ８６２のドレインに結合された第２の端子とを有する。ＦＥＴ８６２のソース端子は、グランド８８８に結合される。

データシフトレジスタ７１０内に格納された画像データの行を印刷するために、「１」の値（イネーブルにする値）を有する一連の発射イネーブル値が、発射イネーブルシフトレジスタ７０４の中を通ってシフトされ、発射イネーブルシフトレジスタ７０４の各メモリ素子は、最初に「０」の値（ディセーブルにする値）を格納される。データシフトレジスタ７１０のメモリ素子７１０ａが、「１」の画像データ値を保持している場合には、「１」の値を有する一連の発射イネーブル値がメモリ素子７０４ａの中を通ってシフトされると、ＡＮＤゲート８５４への両方の入力が「ハイ」になるであろう。ＡＮＤゲート８５４の両方の入力が「ハイ」になることによって、その出力も「ハイ」になり、それにより、ＯＲゲート８６６の出力が「ハイ」になることとなる。ＯＲゲート８６６の出力が「ハイ」となることによって、ＦＥＴ８６２がターンオンされ、それにより発射抵抗器７２を通ってグランド８８８まで電流８９０が流れる。

発射抵抗器７２を通じて電流８９０が流れる期間は、発射イネーブルシフトレジスタ７０４の中を通ってシフトされる、イネーブル状態を有する一連の発射イネーブル値の中の「１」の数に依存する。いずれの場合であっても、その一連の発射イネーブル値内の最少の「１」の数は、インクが核形成し、対応するノズルからインク滴が吐出されるだけの十分な熱を発射抵抗器７２が生成するのに十分な長い時間にわたって電流８９０を流れさせるのに十分な数である。メモリ素子７１０ａが「０」の画像データ値を保持している場合には、一連の発射イネーブル値がイネーブル値であることとは無関係に、対応するノズルからインク滴は吐出されないであろう。

一連の「１」が発射イネーブルシフトレジスタ７０４にわたってシフトされるのと同時に、「１」の値（イネーブルにする値）を有する一連の加温制御値が、加温制御シフトレジスタ７３０の中を通ってシフトされ、加温制御シフトレジスタ７３０の各メモリ素子は最初に「０」の値（ディセーブルにする値）が格納される。加温イネーブルレジスタ７２４のメモリ素子７２４ａが、「１」の加温イネーブル値（ゾーン７１６ａの温度が設定値温度未満であることを意味する）を保持している場合には、「１」の値を有する一連の加温イネーブル値がメモリ素子７３０ａの中を通ってシフトされると、ＡＮＤゲート８６４への両方の入力が「ハイ」になることとなる。ＡＮＤゲート８６４の両方の入力が「ハイ」となると、その出力も「ハイ」になり、それにより、ＯＲゲート８６６の出力が「ハイ」となることになる。ＯＲゲート８６６の出力が「ハイ」となると、ＦＥＴ８６２がターンオンされ、それにより発射抵抗器７２を通ってグランド８８８まで電流８９０が流れる。

発射抵抗器７２を通じて電流８９０が流れる期間は、加温制御シフトレジスタ７３０の中を通ってシフトされる一連の加温制御値の中の「１」（すなわちイネーブルにする値）の数に依存する。上記のように、インクが核形成し、インク滴が吐出されるのに十分な熱を発射抵抗器７２に生成させるために、「１」の値を有する、所与の連続した数の発射イネーブル値が必要とされる。従って、一連の加温制御値内の「１」の最大許容数は、液滴吐出素子７０２を加熱できるほど十分に長く電流８９０が流れるのには十分であるが、インクが核形成するのに十分な熱を発射抵抗器７２が生成するほど長くなく、それゆえ対応するノズルからインク滴が吐出されない。

一実施形態において、液滴吐出素子７０２は、プリントヘッドアセンブリ６９０が画像データを印刷しているか否かとは無関係に、加熱回路７０３によって加温される。この場合には、データシフトレジスタ７１０の画像データが格納されない場合でも、更には、イネーブルにする値である一連の発射イネーブル値が発射イネーブルシフトレジスタ７０４の中を通ってシフトされない場合でも、「１」の値を有する一連の加温制御値が、加温制御シフトレジスタ７３０の中を通ってシフトされる。ゾーン７１６ａの温度が、設定温度未満である時には、加温コントローラ７２２は、メモリ素子７０４ａ内に、「１」の値を有するメモリイネーブル値を書き込むこととなる。「１」の値を有する一連の加温制御値が加温制御シフトレジスタ７３０の中を通って、それゆえメモリ素子７３０ａを通ってシフトされると、ＡＮＤゲート８６４への両方の入力が「ハイ」になり、それにより、ＯＲゲート８６６の出力が「ハイ」になり、ＦＥＴ８６２がターンオンされることとなる。

ＦＥＴ８６２がオンに切り替わると、発射抵抗器７２の中に電流８９０が流れ、液滴吐出素子７０２ａを加温し始める。「１」の値を有する一連の加温制御素子が、ゾーン７１６ａの温度が設定温度に達するまで、発射イネーブルシフトレジスタ７３０及びメモリ素子７３０ａの中を通ってシフトされ続ける。ゾーン７１６ａの温度が設定温度に達する時には、加温コントローラ７２２が、０の値を有する加温イネーブル値をメモリ素子７２４ａに書き込み、それにより、ＡＮＤゲート８６４及びＯＲゲート８６６の出力がローに移行し、ＦＥＴ８６２がターンオフされるようにすることにより、そのゾーン内の液滴吐出素子の加温を中止する。

説明では、イネーブルにする値を指示するために「１」を、ディセーブルにする値を指示するために「０」を用いるが、用いられるロジックによっては、その逆を利用することもできることに留意されたい。

更に、各図において、流体吐出素子の行全体にわたって延在する１つのシフトレジスタが示される場合であっても、流体吐出素子の１つの行の異なる部分にそれぞれ関連付けられる多数のシフトレジスタを用いることができる。１つの行の異なる部分に関連した多数のシフトレジスタを用いることにより、流体吐出素子の１つの行が、同時に流体を吐出する種々の部分を有することができる。これにより、１つの行の流体吐出速度を高めることができ、印刷の面積に関して利点を有する。

一実施形態における１つの行は６００ｄｐｉの解像度を有し、従って、１つの実施形態において、１つの行内のノズルの数がそのような解像度を可能とするはずであることにも留意されたい。しかしながら、必要性及び特定の用途に依存して、他の解像度及びノズルの数を用いることもできる。

本明細書内において、具体的な実施形態が図示且つ説明されてきたが、本発明の範囲から逸脱することなく、図示され且つ説明された特定の実施形態の代わりに、様々な代替の実施形態及び／又は等価な実施形態を用いることができることは当業者には理解されよう。本出願は、本明細書内において説明された特定の実施形態の任意の適用形態か又は変形形態を包含することが意図されている。従って、本発明は特許請求の範囲及びその等価物によってのみ限定されることが意図されている。

本発明によるインクジェットプリンティングシステムの一実施形態を示すブロック図である。 本発明によるプリントヘッドアセンブリの一実施形態を示す概略的な斜視図である。 図２のプリントヘッドアセンブリの別の実施形態を示す概略的な斜視図である。 図２のプリントヘッドアセンブリの外側層の一部の一実施形態を示す概略的な斜視図である。 図２のプリントヘッドアセンブリの一部の一実施形態を示す概略的な断面図である。 本発明によるプリントヘッドアセンブリの一実施形態を示すブロック図である。 本発明による流体吐出素子の一実施形態を示す概略的なブロック図である。 本発明によるプリントヘッドアセンブリの一実施形態の動作の一例を示すブロック図である。 本発明によるプリントヘッドアセンブリの一実施形態の動作の一例を示すブロック図である。 本発明によるプリントヘッドアセンブリの一実施形態の動作の一例を示すブロック図である。 流体吐出素子に提供されるエネルギーを制御するために発射イネーブル値のレジスタ演算（registering）を用いるプリントヘッドアセンブリの一実施形態の複数部分を概して示すブロック図である。 流体吐出素子に提供されるエネルギーを制御するためのプリントヘッドアセンブリの一実施形態の複数部分を示す概略的なブロック図である。 図１０のプリントヘッドアセンブリの動作の一例を示すブロック図である。 流体吐出素子に提供されるエネルギーを制御するために発射イネーブル値のレジスタ演算を用いるプリントヘッドアセンブリの別の実施形態の複数部分を示すブロック図である。 流体吐出素子に提供されるエネルギーを制御するために図１２のプリントヘッドアセンブリとともに使用されることが可能な発射イネーブルコントローラの一実施形態の複数部分を示すブロック図である。 液滴吐出素子の動作温度を制御するために温度検出及び発射イネーブル値のレジスタ演算を用いた本発明によるプリンティングシステムの複数部分を概して示すブロック図である。 本発明による液滴吐出素子の一実施形態を示す概略的なブロック図である。 図１４及び図１５のプリンティングシステムとともに用いるための、本発明による加温（ウォーミング）システムの一実施形態を示す概略的なブロック図である。 本発明による液滴吐出素子の一実施形態を示す概略的なブロック図である。

Claims (13)

1. 流体吐出デバイスであって、
   それぞれが１つの発射イネーブル値を格納する第１のセットのＮ個のメモリ素子（１０４／２０４）であって、該Ｎ個のメモリ素子はそれぞれ、更新されるよう構成されることからなる、メモリ素子と、
   Ｎ個の流体吐出素子（１０２／２０２）であって、該流体吐出素子のそれぞれは、前記Ｎ個のメモリ素子のうちのそれぞれのメモリ素子に対応し、該対応するメモリ素子から前記発射イネーブル値を受け取るよう構成されることからなる、Ｎ個の流体吐出素子
   とを備え、
   前記発射イネーブル値が、イネーブルにする値である時に、前記流体吐出素子は、流体を吐出することをイネーブルにさせられることからなる、流体吐出デバイス。
2. 前記第１のセットのＮ個のメモリ素子、及び前記Ｎ個の流体吐出素子のそれぞれは、金属上に形成される酸化物、炭素複合材料、セラミック材料、及びガラスからなるグループから選択される非導電性材料を含む基板上に形成された薄膜構造上において形成される、請求項１に記載の流体吐出デバイス。
3. 前記Ｎ個の流体吐出素子は、印刷媒体の１ページの幅にわたって実質的に延在する行として構成される、請求項１に記載の流体吐出デバイス。
4. 第２のセットのＮ個のメモリ素子（１１０／３１０）であって、該メモリ素子はそれぞれ、画像データブロックのＮ個のサブブロックのうちのそれぞれのサブブロックを格納することかなる、第２のセットのＮ個のメモリ素子を更に備え、
   画像データの前記サブブロックはそれぞれ、１つのイネーブルにする値と、１つのディセーブルにする値とを含み、
   前記画像データブロックは、１行の画像データを含み、前記サブブロックはそれぞれ１ビットの画像データを含むことからなる、請求項１に記載の流体吐出デバイス。
5. 第３のセットのＮ個のメモリ素子（１０８／３０８）であって、該メモリ素子はそれぞれ、画像データブロックのＮ個のサブブロックのうちのそれぞれのサブブロックを格納することからなる、第３のセットのＮ個のメモリ素子を更に備え、
   画像データの前記サブブロックはそれぞれ、イネーブルにする値とディセーブルにする値とを含み、
   前記第２のセットのＮ個のメモリ素子のＮ個のメモリ素子のそれぞれは、前記第３のセットのＮ個のメモリ素子のＮ個のメモリ素子のうちのそれぞれのメモリ素子に対応し、
   前記第２のセットのＮ個のメモリ素子は、ロードイネーブル信号（１２２／３２２）に応答して、前記第３のセットのＮ個のメモリ素子から前記画像データブロックを受け取るよう構成され、
   前記第２のセットのＮ個のメモリ素子が受け取った後に、前記第３のセットのＮ個のメモリ素子は、次の画像データブロックのＮ個のサブブロックをシリアルに受信し、格納するように構成されることからなる、請求項４に記載の流体吐出デバイス。
6. 前記Ｎ個の流体吐出素子はそれぞれ、前記第２のセットのＮ個のメモリ素子のＮ個のメモリ素子のうちのそれぞれのメモリ素子に対応し、クロック（１１６／２１６）のサイクル毎に、前記対応するメモリ素子から前記画像データサブブロックを受け取るよう構成され、
   前記流体吐出素子は、前記発射イネーブル値が前記イネーブルにする値である時、且つ前記画像データサブブロックがイネーブルにする値である時には、１つのインク滴を生成し、
   前記流体吐出素子は、前記発射イネーブル値か又は前記画像データサブブロックのうちの一方が前記ディセーブルにする値である時には、インク滴を生成しないことからなる、請求項４に記載の流体吐出デバイス。
7. 前記Ｎ個の流体吐出素子は、１つの印刷サイクルにおいて画像データの１つのブロックを印刷するよう構成され、
   前記第１のセットのＮ個のメモリ素子は、前記印刷サイクル中に、発射イネーブルパルスを表す一連の発射イネーブル値をシリアルに受信するように構成され、
   前記第１のセットのＮ個のメモリ素子は、前記クロックのサイクル毎に発射イネーブル値を受け取り、前記一連の発射イネーブル値の最初の発射イネーブル値は前記印刷サイクルの最初のクロックサイクルにおいて受け取られ、前記一連の発射イネーブル値の最後の発射イネーブル値は、前記印刷サイクルの最後のクロックサイクルにおいて受け取られることからなる、請求項６に記載の流体吐出デバイス。
8. 前記印刷サイクルの最初のＸ個のクロックサイクル中に受信される、前記一連の発射イネーブル値のうちの最初のＸ個の発射イネーブル値は、イネーブルにする値であり、前記印刷サイクルの残りのＮ個のクロックサイクル中に受信される、前記一連の発射イネーブル値のうちの残りのＮ個の発射イネーブル値はディセーブルにする値であり、これにより、１つの印刷サイクルにおいて、前記イネーブルにする値が、前記第１のセットのＮ個のメモリ素子を通じて伝搬することとなり、
   前記印刷サイクルの終了時に、前記第１のセットのＮ個のメモリ素子の前記Ｎ個のメモリ素子はそれぞれ、前記ディセーブルにする値を格納しており、
   前記Ｘと、前記クロックサイクルの持続時間とを乗算した積が、１つのイネーブルパルス持続時間にほぼ等しいことからなる、請求項７に記載の流体吐出デバイス。
9. 前記Ｎ個の流体吐出素子はそれぞれ、
   対応する発射イネーブルシフトレジスタメモリ素子（１０４）から発射イネーブル値を受け取り、且つ、保持シフトレジスタ（１１０）の前記対応するメモリ素子から画像データサブブロックを受け取り、且つ、前記発射イネーブル値及び前記画像データサブブロックがそれぞれ前記イネーブルにする値である時には第１の状態を有する電源スイッチ制御信号（１８４）を提供するよう構成される、論理素子（１５４）と、
   電源（１８６）に結合することができる第１の端子と、第２の端子とを有するヒータ抵抗器（７２）と、
   前記第２のヒータ抵抗器端子とグランドとの間に結合され、コントロール部において前記スイッチ制御信号を受信し、該スイッチ制御信号が前記第１の状態を有する時には前記ヒータ抵抗器の前記第２の端子をグランドに接続するように構成される、スイッチ（１６２）
   とを備えることからなる、請求項４に記載の流体吐出デバイス。
10. 流体吐出デバイスのＮ個の流体吐出素子（１０２／２０２）がインク滴を生成することをイネーブルにする方法であって、
    発射イネーブルシフトレジスタ（１０４／２０４）のＮ個の各メモリ素子内に発射イネーブル値を格納し、
    クロック（１１６／２１６）のサイクル毎に、前記発射イネーブルシフトレジスタの前記Ｎ個の各メモリ素子内の前記発射イネーブル値を、隣接するメモリ素子からの発射イネーブル値から更新し、及び、
    前記クロックのサイクル毎に、前記Ｎ個の流体吐出素子のそれぞれに、前記発射イネーブルシフトレジスタのための対応するメモリ素子からの前記発射イネーブル値を提供する
    ことを含み、
    前記各メモリ素子は、前記Ｎ個の流体吐出素子のうちのそれぞれの流体吐出素子に対応し、前記発射イネーブル値はそれぞれ、イネーブルにする値か又はディセーブルにする値のうちの一方であり、
    前記流体吐出素子は、前記発射イネーブル値が前記イネーブルにする値を有する時に、インク滴を生成することをイネーブルにされることからなる、方法。
11. 画像データシフトレジスタ（１１０／２１０）のＮ個のメモリ素子のそれぞれに画像データ値を格納し、及び、
    前記クロックのサイクル毎に、前記Ｎ個の流体吐出素子のそれぞれに、前記対応するメモリ素子からの前記画像データ値を与える
    ことを更に含み、
    前記メモリ素子はそれぞれ、前記Ｎ個の流体吐出素子のうちのそれぞれの流体吐出素子に対応し、該画像データ値はそれぞれ、イネーブルにする値か又はディセーブルにする値のうちの一方であり、
    前記流体吐出素子は、前記発射イネーブル値と前記画像データ値とがいずれもイネーブルにする値である時に、インク滴を生成するよう構成されることからなる、請求項１０に記載の方法。
12. １つの印刷サイクル中に、前記発射イネーブルシフトレジスタにおいて、発射イネーブルパルスを表す一連の発射イネーブル値（１２４／２２４）をシリアルに受信することを更に含み、
    前記発射イネーブルシフトレジスタは、前記印刷サイクルのクロックサイクル毎に１つの発射イネーブル値を受信し、前記一連の発射イネーブル値の最初の発射イネーブル値は前記印刷サイクルの最初のクロックサイクルにおいて受信され、前記一連の発射イネーブル値の最後の発射イネーブル値は、前記印刷サイクルの最後のクロックサイクルにおいて受信されることからなる、請求項１０に記載の方法。
13. 前記印刷サイクルの最初のＸ個のクロックサイクル中に、イネーブルにする値である前記一連の発射イネーブル値のうちの最初のＸ個の発射イネーブル値を受け取り、及び、前記印刷サイクルの残りのＮ個のクロックサイクル中に、ディセーブルにする状態である前記一連の発射イネーブル値のうちの残りのＮ個の発射イネーブル値を受け取ることを更に含み、これにより、１つの印刷サイクル中に、イネーブルにする値である前記最初のＸ個の発射イネーブル値は前記発射イネーブルシフトレジスタの前記Ｎ個のメモリ素子の中を通って伝搬することとなり、これにより、Ｘと、前記クロックサイクルの持続時間とを乗算した積にほぼ等しい持続時間にわたって、前記Ｎ個の流体吐出素子がそれぞれ、１つのインク滴を生成することを連続的にイネーブルにすることからなる、請求項１２に記載の方法。

Images