JP2007519390A - Ｄｃ−ｄｃコンバータ用のスイッチ型ノイズフィルタ回路 - Google Patents

Ｄｃ−ｄｃコンバータ用のスイッチ型ノイズフィルタ回路 Download PDF

Info

Publication number
JP2007519390A
JP2007519390A JP2006551111A JP2006551111A JP2007519390A JP 2007519390 A JP2007519390 A JP 2007519390A JP 2006551111 A JP2006551111 A JP 2006551111A JP 2006551111 A JP2006551111 A JP 2006551111A JP 2007519390 A JP2007519390 A JP 2007519390A
Authority
JP
Japan
Prior art keywords
voltage
time interval
output
converter
offset voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006551111A
Other languages
English (en)
Other versions
JP4585524B2 (ja
Inventor
レドル，リチャード
リー，ユジン
レイジック，ガバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of JP2007519390A publication Critical patent/JP2007519390A/ja
Application granted granted Critical
Publication of JP4585524B2 publication Critical patent/JP4585524B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

瞬間的な出力電圧を使用してコンバータのデューティレシオを設定するＤＣ−ＤＣコンバータ用のスイッチ型ノイズフィルタ回路。このコンバータは、時間間隔ＴｏｎとＴｏｆｆにわたってそれぞれこのスイッチングエレメントを周期的にオンとオフにする。スイッチング制御回路（４０）は、このフィードバックノード（４２）とアース端子の間に接続されたフィルタキャパシタンス（Ｃｆ）と、フィードバック電圧Ｖｆｂを固定された電圧Ｖｒｅｆと比較するコンパレータ（Ａ１）とを含んでいる。ＴｏｎおよびＴｏｆｆのうちの少なくとも一方は、Ｖｆｂが、このフィルタキャパシタンスの放電によってＶｒｅｆを交差するときに終了させられる「変調された」期間である。スイッチ型ノイズフィルタ回路（４６）は、ＴｏｎおよびＴｏｆｆの少なくとも一方の間にオフセット電圧をＶｆｂに対して印加し、このオフセット電圧は、この変調された期間の最初までにまたはそのすぐ後までにＶｆｂから切り離される。このオフセット電圧が適切に印加されるときに、Ｖｆｂに結合される外来の電磁ノイズの影響が低下させられる。

Description

本発明は、ＤＣ−ＤＣコンバータの分野に関し、詳細にはかかるコンバータに対する電磁ノイズ源の悪影響を緩和する方法に関する。
重要なクラスのＤＣ−ＤＣコンバータは、瞬間的な出力電圧を使用して調整された出力を保持するために必要とされるデューティレシオ（ｄｕｔｙ ｒａｔｉｏ）を設定する。このクラスは、１）電圧エラー増幅器を使用しない、例えば様々なバレー電圧レギュレータ（ｖａｌｌｅｙ−ｖｏｌｔａｇｅ ｒｅｇｕｌａｔｏｒ）、ピーク電圧レギュレータ（ｐｅａｋ−ｖｏｌｔａｇｅ ｒｅｇｕｌａｔｏｒ）、およびヒステリシスレギュレータ（ｈｙｓｔｅｒｅｔｉｃ ｒｅｇｕｌａｔｏｒ）を使用しないコンバータと、２）（例えば米国特許第５７７０９４０号明細書中に説明された）「Ｖｓｑｕａｒｅ」技法を使用したコンバータを含んでいる。
かかるコンバータの一例が図１に示されている。スイッチングエレメント１０は、入力電圧Ｖｉｎとノード１２との間に接続され、インダクタＬは、ノード１２と、調整された出力電圧Ｖｏｕｔが供給される出力端子１４との間に接続される。スイッチングエレメント１０は、定期的にオンにされ、オフにされる。スイッチングエレメント１０が閉じられるときに、（Ｖｉｎ−Ｖｏｕｔ）は、Ｌ中の電流（ＩＬ）が増大するようにインダクタＬの両端に接続される。スイッチングエレメント１０が、オープンであるときには、ＩＬは、整流ダイオードＤを流れ続け、ＩＬは、Ｌの両端間に印加される電圧（−Ｖｏｕｔ）によって減少してゆく。これは、一連の立ち上がり部分と立ち下がり部分とを有するＩＬをもたらし、すなわち、基本的に重ね合わされた三角形のリップル電流を有するｄｃ電流をもたらす。インダクタ電流ＩＬは、キャパシタンスＣｏｕｔと負荷１６を備える負荷ネットワークに送り込まれる。Ｃｏｕｔは、このスイッチング周波数において負荷１６のインピーダンスよりもずっと小さなインピーダンスをもつように選択される。したがって、ＩＬのリップル成分は、Ｃｏｕｔ中をほとんど流れ、このｄｃ成分は、このインダクタ中を流れるが、小さなリップル電圧成分が、ＩＬのリップル電流成分によってＶｏｕｔ中に存在することになる。
エレメント１０のスイッチングは、スイッチング制御回路１８によって制御され、このスイッチング制御回路は、スイッチングサイクルごとに１回ずつエレメント１０を周期的にオンおよびオフする。瞬間的な出力電圧を使用してデューティレシオを設定するコンバータの一般的な特性は、Ｖｏｕｔを表す（一般的に出力端子１４とこのコンバータの局所的なアース端子との間に接続された抵抗型分割器（Ｒ１およびＲ２）を使用してフィードバックノード２０に生成される）フィードバック電圧ＶｆｂがコンパレータＡ１のこれらの入力のうちの一方に直接に接続されることである。Ｖｆｂがこのコンパレータの他方の入力に印加される基準電圧Ｖｒｅｆより下に下がり、かつ／またはより上に上がるときに、このコンパレータは、状態を変化させる。使用されるこの特定の調整技法に応じて、この状態の変化を使用して、このスイッチングサイクルの「オン」時間間隔、「オフ」時間間隔、または「オン」時間間隔と「オフ」時間間隔の両方に影響を及ぼす。例えば、図１中のレギュレータは、一定オン時間（ｃｏｎｓｔａｎｔ−ｏｎ−ｔｉｍｅ）バレー電圧制御を使用する。ＭＭＶ（ｍｏｎｏｓｔａｂｌｅ ｍｕｌｔｉｖｉｂｒａｔｏｒ単安定マルチバイブレータ）２２は、ＶｆｂがＶｒｅｆよりも下に下がるとトリガされ、これは、このＭＭＶのＱ出力をトグルさせ、スイッチングエレメント１０を固定された（一定の）時間間隔にわたって閉じる。
これらのコンバータは、しばしば他のＤＣ−ＤＣコンバータなどのＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ電磁干渉）ノイズ源のすぐ近くで動作させられることもある。他のスイッチングコンバータは、急速に変化する磁界を放出する可能性があり、この磁界は、（相互インダクタンスを経由して）フィードバック電圧Ｖｆｂにノイズとして結合される可能性がある。さらに（コンバータのスイッチングされるノードにおける急速に変化する電圧など）電気的な起源のノイズが浮遊キャパシタンスを経由してフィードバックノード２０に結合される可能性もある。このフィードバック電圧中のノイズは、ジッタ、望ましくない周波数同期、時期尚早のスイッチング、または他の誤動作をもたらす可能性もある。
（図１に示される）この問題に対する従来技術の一解決方法は、フィードバックノード２０とアース端子との間にフィルタキャパシタＣｆを追加することである。このキャパシタは、分割器抵抗Ｒ１およびＲ２と一緒にローパスＲＣフィルタを形成し、このＲＣフィルタは、このフィードバック分割器によってピックアップされるノイズの高周波数成分を減衰させる。さらに、このフィルタキャパシタは、浮遊キャパシタと一緒に、容量型分割器を形成し、この容量型分割器は、このフィードバックノード上のノイズを減衰させる。
この解決方法は、いくつかの欠陥の悪影響を受ける。このＲＣフィルタの積分効果に起因して、このリップル電圧成分の大きさは低下させられることになる。この低下させられたリップルは、このフィルタのかけられていないこのリップル値が既に小さかった場合には特にジッタフリーのスイッチングを保証するには不十分な可能性がある。第２に、このＲＣフィルタは、このフィードバック電圧中に位相のシフトを導入する。この位相シフトは、このコンバータの安定余裕を減少させる可能性があり、このコンバータは、その結果、不安定になってしまう可能性がある。
以上で指摘されたこれらの問題を克服するための、ＤＣ−ＤＣコンバータ用のスイッチ型ノイズフィルタ回路が提示される。
本ノイズフィルタ回路は、この瞬間的な出力電圧を使用してこの出力電圧を調整するＤＣ−ＤＣコンバータと共に使用するためのものである。このＤＣ−ＤＣコンバータは、このスイッチングエレメントを周期的にオンおよびオフさせて所望の出力電圧を保持するスイッチング制御回路を含み、各スイッチングサイクルは「オン」時間間隔Ｔｏｎと、「オフ」時間間隔Ｔｏｆｆとを含んでいる。このスイッチング制御回路は、一般的にフィードバックノードにフィードバック電圧Ｖｆｂ（この瞬間的な出力電圧を表す）を生成するように接続された抵抗型分割器と、このフィードバックノードとこのコンバータの局所的なアース端子の間に接続されたフィルタキャパシタンスと、その第１の入力においてＶｆｂを受け取り、その第２の入力において固定された基準電圧Ｖｒｅｆと共に変化する電圧Ｖ２を受け取るコンパレータとを含んでいる。このスイッチング制御回路は、Ｖｆｂがこの抵抗型分割器を介してのこのフィルタキャパシタンスの自然放電によってＶ２を交差するときに、各スイッチングサイクルの「オン」時間間隔と「オフ」時間間隔のうちの少なくとも一方が終了されるように構成される。かかる時間間隔は、本明細書中では「変調された」時間間隔と呼ばれる。
このスイッチング制御回路はまた、これらの「オン」時間間隔と「オフ」時間間隔のうちの少なくとも一方の間にオフセット電圧をＶｆｂに印加するように構成されたスイッチ型ノイズフィルタ回路も含んでおり、このオフセット電圧は、この直後の変調された時間間隔の最初までに、またはそのすぐ後までにこのフィードバック電圧から切り離され、その結果、Ｖｆｂは、Ｖ２に向かって徐々に減衰することが可能になる。このオフセット電圧が適切に印加されるときには、Ｖｆｂに結合される外来電磁ノイズの影響が低下させられる。
本発明は、一定オン時間バレー電圧制御、一定オフ時間ピーク電圧制御、一定周波数ピーク電圧制御、一定周波数バレー電圧制御、ヒステリシス制御、またはＶｓｑｕａｒｅ制御を使用した構成を含めて多種多様のＤＣ−ＤＣコンバータ構成と共に使用することができる。
本発明のさらなる特徴および利点は、添付図面と一緒に解釈すれば以下の詳細な説明から当業者には明らかになろう。
本スイッチ型ノイズフィルタ回路は、この瞬間的な出力電圧を使用してこの出力電圧を調整するＤＣ−ＤＣコンバータ上の電磁ノイズの悪影響を低下させる。したがって、このスイッチ型ノイズフィルタ回路は、一定オン時間バレー電圧制御、一定オフ時間ピーク電圧制御、一定周波数ピーク電圧制御、一定周波数バレー電圧制御、ヒステリシス制御、またはＶｓｑｕａｒｅ制御を使用した構成を含めて多数の異なるＤＣ−ＤＣコンバータ構成と共に有用である。
一定オン時間バレー電圧制御を使用したＤＣ−ＤＣコンバータと共に使用することができる、本発明の一実施形態が、図２に示される。図１中と同様に、スイッチングエレメント１０が入力電圧Ｖｉｎとノード１２との間に接続され、インダクタＬが、ノード１２と、調整された出力電圧Ｖｏｕｔが供給される出力端子１４との間に接続される。インダクタ電流ＩＬは、キャパシタンスＣｏｕｔと負荷１６を備える負荷ネットワークに送り込まれる。このエレメント１０のスイッチングは、スイッチング制御回路４０によって制御され、このスイッチング制御回路は、スイッチングサイクルごとに１回ずつ周期的にエレメント１０をオンおよびオフにする。フィードバック電圧Ｖｆｂは、一般的に出力端子１４と、このコンバータの局所的なアース端子との間に接続された抵抗型分割器Ｒ１／Ｒ２を使用してフィードバックノード４２に生成され、フィルタキャパシタＣｆは、フィードバックノード４２とアース端子との間に接続される。フィードバック電圧Ｖｆｂは、コンパレータＡ１のこれらの入力のうちの一方に接続され、基準電圧Ｖｒｅｆと共に変化する電圧Ｖ２（ここでは、Ｖｒｅｆそれ自体）が、このコンパレータの他方の入力に印加される。ＶｆｂがＶｒｅｆより下に下がり、かつ／またはＶｒｅｆよりも上に上がるときにこのコンパレータは、状態を変化させる。単安定マルチバイブレータ（ＭＭＶ）４４は、ＶｆｂがＶｒｅｆよりも下に下がるときにトリガされ、これは、ＭＭＶのＱ出力をトグルさせ、スイッチングエレメント１０を閉じる。本明細書中で考察されるこれらのコンバータタイプでは、電圧Ｖ２は、Ｖｓｑｕａｒｅ制御を使用した場合を除いてＶｒｅｆに等しく、Ｖｓｑｕａｒｅ制御を使用した場合には、Ｖ２は、この電圧エラー増幅器（以下で考察）の出力に等しいことに留意されたい。
スイッチングエレメント１０が閉じられるときの時間間隔は、本明細書中において「オン」時間間隔Ｔｏｎと呼ばれ、このスイッチングエレメント１０が閉じられる間の時間間隔は、「オフ」時間間隔Ｔｏｆｆと呼ばれる。このコンバータの「スイッチングサイクル」のそれぞれは、「オフ」時間間隔が後に続く「オン」時間間隔を含んでいる。この実施形態についての、また本発明が適用可能なすべてのコンバータ構成についてのスイッチング制御回路４０は、Ｖｆｂがこの抵抗型分割器を介してこのフィルタキャパシタンスの自然放電によってＶ２を交差するときに、各スイッチングサイクルの「オン」時間間隔および「オフ」時間間隔のうちの少なくとも一方が、終了されるように構成される。かかる時間間隔は、本明細書中において「変調された」時間間隔と呼ばれる。
図２に示される実施形態では、トリガされるときに、ＭＭＶ４４は、そのＱ出力をトグルし、このＭＭＶによって制御される固定された時間間隔の間にわたってスイッチングエレメント１０を閉じ、これは、このスイッチングサイクルの「オン」時間間隔Ｔｏｎを設定する。これは、ＶｏｕｔおよびＶｆｂを増大させ、Ｖｆｂは、最終的にはＶｒｅｆより上に増大することになる。この固定された時間間隔の終わりに、このＭＭＶのＱ出力は、低くなる。Ｖｆｂは、このＲ１／Ｒ２分割器を介したフィルタキャパシタＣｆの自然放電によってＶｒｅｆに向かって減衰し始めることになる。このＭＭＶのＱ出力は、Ｖｆｂがもう一度Ｖｒｅｆよりも下に下がりこのＭＭＶをトリガするまで低いままに留まる（「オフ」時間間隔Ｔｏｆｆ）。このコンバータの調整技法は、一定オン時間バレー電圧制御と称される。
しかし、例えば隣接するコンバータからの結合された相互インダクタンスまたは浮遊キャパシタンスを介してフィードバック電圧Ｖｆｂに結合される電磁ノイズは、ジッタ、望ましくない周波数同期、時期尚早なスイッチングまたは他の誤動作をもたらす可能性がある。この問題は、スイッチング制御回路４０に組み込まれるスイッチ型ノイズフィルタ回路の使用を用いて緩和される。このスイッチ型ノイズフィルタ回路は、このスイッチングサイクルの「オン」時間間隔と「オフ」時間間隔のうちの少なくとも一方の間にフィードバック電圧Ｖｆｂにオフセット電圧Ｖｏｓを印加するように構成され、次いでこの実施形態では（本発明を適用することが可能なすべてのコンバータ構成では）この直後の変調された期間の最初までに、またはそのすぐ後までにこのオフセット電圧源をフィードバックノード４２から切り離し、その結果、Ｖｆｂは、この抵抗型分割器を介してのフィルタキャパシタＣｆの自然放電によってＶ２に向かって徐々に減衰することが可能になる。そうすることによって、外来の電磁ノイズのこのフィードバック電圧への結合に関連した悪影響が低下させられる。このオフセット電圧が、この変調された期間中に印加されるときに、この「直後の変調された期間」は、この現在の時間間隔を意味する。このオフセット電圧がこの変調された期間に先立つ時間間隔中に印加されるときに、この「直後の変調された期間」は、この後続の時間間隔を意味する。図２に示される例示の実施形態においては、スイッチ型ノイズフィルタ回路４６は、その出力にオフセット電圧Ｖｏｓを生成する電圧源４８と、電圧源４８の出力とＶｆｂの間に接続されたオフセット電圧スイッチ５０とを備える。オフセット電圧Ｖｏｓは、基準電圧Ｖｒｅｆと称することが好ましい。オフセット電圧スイッチ５０は、スイッチングエレメント１０が閉じられるときにはいつでもこのオフセット電圧スイッチが閉じられるようにＭＭＶ４４のＱ出力によって制御される。このようにして、Ｖｏｓは、このスイッチングサイクルの「オン」時間間隔中にフィードバック電圧Ｖｆｂに加えられ、このスイッチングサイクルの「オフ」時間間隔の開始時およびこの「オフ」時間間隔の全体にわたってＶｆｂから切り離される。Ｖｏｓが切り離されるときに（すなわち、Ｔｏｆｆ中に）、Ｖｆｂは、この抵抗型分割器を介してのフィルタキャパシタＣｆの自然放電によってＶ２に向かって徐々に減衰することが可能になる。
そのように構成されるときには、例えば図３に示されるようなタイミング図が得られ、このタイミング図は、いくつかのスイッチングサイクルにわたってのＶｏｕｔ、Ｖｒｅｆ、およびＶｆｂを示している。オフセット電圧Ｖｏｓが、Ｔｏｎ中にＶｆｂに加えられ、フィードバックノード４２を固定された電圧まで引き上げ（この実施例では、Ｖｒｅｆ＋Ｖｏｓ＝１Ｖ＋４０ｍＶ＝１．０４Ｖ）、これは、ＶｆｂとＶｒｅｆの間の電圧差を増大させ、それによってこのノイズ余裕を増大させる。ノイズ余裕が増大させられるのに伴って、フィードバック電圧ノード４２においてピックアップされるノイズの影響が低下させられる。
以上で指摘されるように、このオフセット電圧は、この直後の変調された期間の最初までに、またはそのすぐ後までにフィードバックノード４２から切り離される必要がある。この場合には、Ｔｏｆｆは、この直後の変調された時間間隔である。Ｖｏｓは、Ｔｏｎの全存続期間にわたって印加され、後続の期間Ｔｏｆｆの開始までにフィードバックノード４２から切り離され、それにより、Ｖｆｂはこの抵抗型分割器を介してのフィルタキャパシタＣｆの自然放電によってＶ２に向かって徐々に減衰することが可能になる。
一定オン時間の（バレー電圧またはＶｓｑｕａｒｅ）制御を使用したＤＣ−ＤＣコンバータにおいては、このオフセット電圧は、Ｔｏｎ中に、またはＴｏｆｆのまさに最初における短い期間の間に印加されるべきである。一定オフ時間の（ピーク電圧またはＶｓｑｕａｒｅ）制御を伴うコンバータにおいては、このオフセット電圧は、Ｔｏｆｆ中に、またはＴｏｎのまさに最初における短い期間の間に印加されるべきである。一定周波数制御を伴うコンバータにおいては、このオフセット電圧は、ＶｆｂがＶ２まで減衰した後に印加されるべきであり、このクロックパルスが現れるときに切り離されることが好ましい（とは言え、このオフセット電圧はまた、早期に切り離されることも可能である）。（Ｖｓｑｕａｒｅのヒステリシスバージョンを含めて）ヒステリシス制御を伴うコンバータにおいては、ＶｆｂがＶ２まで減衰するときにはＴｏｎもＴｏｆｆも共に終了させられ、ここで、このオフセット電圧は、双方向であり、このしきい値の交差の後に正しく印加される必要があり、短い期間の間だけが好ましい。
Ｖｏｓは、時間間隔の全存続期間にわたって印加される必要はない（Ｖｏｓは時間間隔の一部分の間しか印加される必要はない）ことに留意されたい。Ｖｏｓは、Ｖｏｕｔのこのリップル電圧成分がスイッチングの瞬間を開始することになる前に存在すべきであり、時間間隔の最初に印加されることが好ましい（その結果、ノイズ誘導されたスイッチングに対してこのスイッチ型ノイズフィルタ回路によってもたらされる保護が、この期間の大部分にまで及ぶことになる）。
このスイッチ型ノイズフィルタ回路が、例えばＭＭＶを用いて固定されない存続期間を有する時間間隔中にアクティブであるときに、本スイッチ型ノイズフィルタ回路の使用は、（このスイッチ型ノイズフィルタ回路が、この出力電圧のバレーまたはピークを多少下または上にシフトするので）この時間間隔の存続期間を変更してしまう可能性もある。しかし、このシフトは、一般的にこの出力電圧の１％未満であり、これは一般に許容可能である。
Ｃｆ、Ｒ１およびＲ２によって形成されるＲＣフィルタは、依然としてＶｆｂ中に存在するリップル電圧の大きさを低下させる傾向があるが、これは、オフセット電圧Ｖｏｓの印加によって補償される。
一定オン時間バレー電圧制御を使用したＤＣ−ＤＣコンバータと共に使用することができる、本発明の他の可能な実施形態が、図４に示されている。この構成は、スイッチング制御回路４０中のスイッチ型ノイズフィルタ回路４６が電流源６０を備えることを除いては、図２に示される構成と同様である。電流源６０は、スイッチングエレメント１０が閉じられるときはいつでも電流源がアクティブにされ、充電電流Ｉｃを生成し、スイッチングエレメント１０が開かれるときには非アクティブにされるようにＭＭＶ４４のＱ出力によって制御される。本明細書中で使用されるようにこの電流源を「非アクティブにすること」は、このオフセット電圧を「切り離すこと」と等価であることに留意されたい。アクティブにされるときには、電流源６０は、フィルタキャパシタＣｆを充電電流Ｉｃで充電する。これは、フィードバック電圧Ｖｆｂが、このスイッチングサイクルの「オン」時間間隔中に増大されるようにする。
そのように構成されるときには、例えば図５に示されるようなタイミング図が得られ、このタイミング図は、いくつかのスイッチングサイクルにわたってのＶｏｕｔ、Ｖｒｅｆ（＝Ｖ２）、およびＶｆｂを示している。充電電流Ｉｃが、フィードバックノード４２に供給され、Ｔｏｎ中にＣｆを充電し、フィードバック電圧Ｖｆｂの大きさを増大させ、この充電電流は、ＶｆｂとＶｒｅｆの間の電圧差を増大させ、それによってこのノイズ余裕を増大させ、フィードバック電圧ノード４２においてピックアップされるノイズの影響を低下させる。本発明によって必要とされるように、充電電流Ｉｃは、この直後の変調された期間の最初までに、またはそのすぐ後までにゼロまで低下させられる。この場合には、Ｔｏｆｆは、この直後の変調された期間である。Ｉｃは、Ｔｏｎの全存続期間にわたって加えられ、後続の期間Ｔｏｆｆの最初にゼロまで低下させられ、それにより、Ｖｆｂは、この抵抗型分割器を介してフィルタキャパシタＣｆの自然放電によってＶ２に向かって徐々に減衰することが可能になる。
充電電流Ｉｃは、一定の電流、変化する電流、または電流パルスであってもよいことに留意されたい。電流源６０がアクティブにされる間のこのスイッチングサイクル時間間隔の終わりまでにこの充電電流がこの適切な極性の正味の電荷を供給することが必要であるにすぎない。
以上の図２〜５において、オフセット電圧は、「オン」時間間隔Ｔｏｎ中にフィードバックノード４２に印加される。代わりにこのオフセット電圧は、その「オフ」時間間隔Ｔｏｆｆ中に印加されてもよい。これについては、図６に示され、図６は、このオフセット電圧がこの「オフ」時間中に印加された一定オン時間バレー電圧制御を使用したＤＣ−ＤＣコンバータと共に使用することができる、本発明の一実施形態を示している。この構成は、ここでスイッチング制御回路４０中のスイッチ型ノイズフィルタ回路４６が、その出力にオフセット電圧Ｖｏｓを生成する電圧源７０と、電圧源７０の出力とＶｆｂとの間に接続されたオフセット電圧スイッチ７２と、第２のＭＭＶ７４とを備えることを除いては、図２に示される構成と同様である。
オフセット電圧スイッチ７２は、ＭＭＶ７４のＱ出力によって制御され、このＭＭＶ７４は、ＭＭＶ４４のＱバー出力によってトリガされる。そのように構成されるときには、ＭＭＶ７４は、スイッチングエレメント１０が開かれるときに（すなわち、Ｔｏｆｆの最初に）トリガされ、ＭＭＶ７４によって設定される固定された時間間隔にわたってオフセットスイッチ７２を閉じる。このようにして、スイッチ７２が閉じられ、Ｖｏｓが、Ｔｏｆｆ中の固定された時間間隔にわたってフィードバック電圧Ｖｆｂに加えられ、このスイッチングサイクルの「オン」時間間隔の全体にわたって開かれている。
そのように構成されるときには、例えば図７に示されるようなタイミング図が得られ、このタイミング図は、いくつかのスイッチングサイクルにわたってのＶｏｕｔ、Ｖｒｅｆ（＝Ｖ２）、およびＶｆｂを示している。オフセット電圧Ｖｏｓは、Ｔｏｆｆ中にＶｆｂに追加され、フィードバックノード４２を（この実施例においては、電圧Ｖｒｅｆ＋Ｖｏｓ＝１Ｖ＋４０ｍＶ＝１．０４Ｖまで）引き上げる。したがってこのオフセット電圧は、ＶｆｂとＶｒｅｆとの間の電圧差を増大させ、それによってこのノイズ余裕を増大させる。ノイズ余裕が増大させられるのに伴って、フィードバック電圧ノード４２においてピックアップされるノイズの影響が低下させられる。
以上で指摘されるように、このオフセット電圧は、この直後の変調された期間の最初までに、またはそのすぐ後までにフィードバックノード４２から切り離される必要がある。この場合には、Ｖｏｓは、Ｔｏｆｆ中に印加され、Ｔｏｆｆは、またこの直後の変調された期間である。したがって、（このオフセット電圧がＴｏｆｆの終わりまでに、ゼロまたはゼロ近くまで減衰するように）Ｖｏｓは、Ｔ＜＜Ｔｏｆｆ（好ましくは、Ｔｏｆｆの１０％以下）となるＴｏｆｆの最初における短い期間Ｔにわたって印加されることが必要である。これは、通常のＰＷＭ（ｐｕｌｓｅ−ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎパルス幅変調）プロセス（および名目上のコンバータ動作それ自体）に対するこのオフセット電圧の影響を無視することができるようにするためには必須である。したがって、この「オフ」期間中にＶｏｓを印加するときには、この時定数Ｃｆ（Ｒ１｜｜Ｒ２）と、このＶｏｓパルスの存続期間および終了については、Ｖｏｓが印加される期間（この場合には、「オフ」期間Ｔｏｆｆ）の終わりまでに、Ｖｏｓがゼロまたはゼロ近くになるように調整されるべきである。Ｖｏｓがこの予想された時間中にゼロに近づくまで減衰しない場合には、Ｖｏｕｔは、この残りのオフセット電圧とＶｆｂの合計がＶｒｅｆに等しくなるように調整されることになり、それによってＶｏｕｔがこの所望の値からずれるようにすることになる。
電圧源７０およびオフセット電圧スイッチ７２は、代わりに電流源（図示せず）を用いて実装することもでき、この電流源は、「オフ」時間間隔Ｔｏｆｆの少なくとも一部分にわたって充電電流でフィルタキャパシタＣｆを充電するようにアクティブにされ、またこのスイッチングサイクルの「オン」時間間隔の全体にわたって非アクティブにされる。
本スイッチ型ノイズフィルタ回路はまた、ヒステリシス制御を使用したＤＣ−ＤＣコンバータと共に使用することもできる。かかるコンバータが、図８に示されている。この場合には、このスイッチ型ノイズフィルタ回路は、このスイッチングサイクルの「オン」時間間隔中にフィードバック電圧Ｖｆｂからオフセット電圧Ｖｏｓ１を差し引き、このスイッチングサイクルの「オフ」時間間隔中にフィードバック電圧Ｖｆｂにオフセット電圧Ｖｏｓ２を加えるように構成され、Ｖｏｓ１もＶｏｓ２も共に、これらのオフセット電圧が印加される時間間隔の終わりまでにゼロにまで低下させられる。
図８に示される例示の実施形態において、コンパレータＡ１は、関連するヒステリシス電圧Ｖｈｙｓｔを有する。これは、上側のしきい値電圧Ｖｕｔｈ＝Ｖｒｅｆ＋（Ｖｈｙｓｔ／２）と、下側のしきい値電圧Ｖｌｔｈ＝Ｖｒｅｆ−（Ｖｈｙｓｔ／２）をもたらす。Ａ１の出力は、スイッチングエレメント１０に直接に接続される。動作中に、Ｖｆｂは、スイッチングエレメント１０をオンにするためにはＶｌｔｈより下に下がる必要があり、またＶｆｂは、スイッチングエレメント１０をオフにするためにはＶｕｔｈよりも上に上がる必要があり、それによってヒステリシス制御が実現される。
スイッチ型ノイズフィルタ回路４６は、その出力にオフセット電圧Ｖｏｓ１を生成する第１の電圧源８０と、電圧源８０の出力とＶｆｂとの間に接続された第１のオフセット電圧スイッチ８２と、その出力にオフセット電圧Ｖｏｓ２を生成する第２の電圧源８４と、電圧源８４の出力とＶｆｂとの間に接続された第２のオフセット電圧スイッチ８６と、第１および第２のＭＭＶ８８および９０とを備える。オフセット電圧Ｖｏｓ１およびＶｏｓ２は基準電圧Ｖｒｅｆを基準とすることが好ましい。
オフセット電圧スイッチ８２は、ＭＭＶ８８のＱ出力によって制御され、このＭＭＶ８８は、トリガされて、「オン」時間間隔Ｔｏｎの開始時における固定された時間間隔の間にそのＱ出力をトグルさせる。同様に、オフセット電圧スイッチ８６は、ＭＭＶ９０のＱ出力によって制御され、このＭＭＶ９０は、トリガされて、「オフ」時間間隔Ｔｏｆｆの開始時における固定された時間間隔の間にそのＱ出力をトグルさせる。そのように構成されるときに、Ｖｏｓ１は、Ｔｏｎの最初にフィードバック電圧Ｖｆｂから差し引かれ、Ｖｏｓ２は、Ｔｏｆｆの最初にフィードバック電圧Ｖｆｂに加えられる。
この結果生ずる波形が、図９に示されている。以上で指摘されるように、このオフセット電圧は、この直後の変調された期間の最初までに、またはそのすぐ後までにフィードバックノード４２から切り離される必要がある。この場合に、オフセット電圧は、ＴｏｎおよびＴｏｆｆの間に印加され、ＴｏｎもＴｏｆｆも共に、ＶｆｂがＶ２を交差するときに終了される。それ故に、ＴｏｎもＴｏｆｆも共に、直後の変調された期間である。したがって、これらのオフセット電圧がこれらの各期間の終わりまでにゼロまたはゼロの近くまで減衰するように、Ｖｏｓ１が、Ｔ１＜＜ＴｏｆｆとなるＴｏｎの最初における短い期間Ｔ１の間に印加され、Ｖｏｓ２が、Ｔ２＜＜ＴｏｆｆとなるＴｏｆｆの最初における短い期間Ｔ２の間に印加されることが必要である。
本スイッチ型ノイズフィルタ回路はまた、一定オフ時間ピーク電圧制御を使用したＤＣ−ＤＣコンバータと共に使用することもできる。したがって、かかるコンバータが、図１０に示されている。ここで、フィードバック電圧Ｖｆｂは、Ａ１の非反転入力に接続され、基準電圧Ｖｒｅｆ（＝Ｖ２）は、Ａ１の反転入力に接続され、Ａ１の出力は、ＶｆｂがＶｒｅｆより上に上がるときにＭＭＶ１００をトリガするように接続される。ＭＭＶ１００のＱバー出力は、スイッチングエレメント１０に接続され、その結果、スイッチングエレメント１０は、ＶｆｂがＶｒｅｆよりも上に上がるときにＭＭＶ１００によって設定される所定の時間間隔にわたって開かれる（それによって、一定オフ時間ピーク電圧制御を実現する）。
この実施形態においては、スイッチ型ノイズフィルタ回路４６は、その出力にオフセット電圧Ｖｏｓを生成する電圧源１０２と、電圧源１０２の出力とＶｆｂとの間に接続されたオフセット電圧スイッチ１０４とを備える。オフセット電圧スイッチ１０４が、スイッチングエレメント１０が開かれるときにはいつでも閉じられるように、オフセット電圧スイッチ１０４は、ＭＭＶ１００のＱ出力によって制御される。このようにして、Ｖｏｓは、このスイッチングサイクルの「オフ」時間間隔中にフィードバック電圧Ｖｆｂから差し引かれ、このスイッチングサイクルの「オン」時間間隔中にフィードバックノード４２から切り離される。
そのように構成されるときには、例えば図１１に示されるようなタイミング図が得られる。オフセット電圧Ｖｏｓは、Ｔｏｆｆ中にＶｆｂから差し引かれ、フィードバックノード４２を固定電圧（この実施例では、Ｖｒｅｆ−Ｖｏｓ＝３Ｖ−３０ｍＶ＝２．９７Ｖ）まで引き下げる。したがって、これは、ＶｆｂとＶｒｅｆとの間の電圧差を増大させ、それによってこのノイズ余裕を増大させる。ノイズ余裕が増大させられるのに伴って、フィードバック電圧ノード４２においてピックアップされるノイズの影響が低下させられる。
この場合にもまた、このオフセット電圧は、この直後の変調された期間の最初までにフィードバックノード４２から切り離される必要がある。この場合には、Ｔｏｎはこの変調された期間である。Ｖｏｓは、Ｔｏｆｆの全存続期間にわたって印加され、後続の期間Ｔｏｎの最初までにフィードバックノード４２から切り離され、それにより、Ｖｆｂは、この抵抗型分割器を介してのフィルタキャパシタＣｆの自然放電によってＶ２に向かって徐々に減衰することが可能になる。
一定オフ時間ピーク電圧制御を使用し、本スイッチ型ノイズフィルタ回路を使用したＤＣ−ＤＣコンバータの代替実施形態が、図１２ａおよび１２ｂに示されている。図１２ａに示される構成は、図４に示される構成と同様である。すなわち、スイッチ型ノイズフィルタ回路４６は、ＭＭＶ１００のＱ出力によって制御される電流源１１０を備え、この電流源は、スイッチングエレメント１０が、開かれているときはいつでもアクティブにされ、放電電流Ｉｃを供給し、スイッチングエレメント１０が閉じられるときには非アクティブにされるようになっている。この「オフ」時間間隔中にアクティブにされると、電流源１１０は、放電電流ＩｃでフィルタキャパシタＣｆを放電する。これは、このスイッチングサイクルの「オフ」時間間隔中にフィードバック電圧Ｖｆｂを低下させるようにし、改善されたノイズ余裕が得られるようになっている。
図１２ｂにおいては、固定されたオフセット電圧が、この「オン」時間間隔の最初にこのフィードバック電圧から差し引かれる。この構成は、図６に示される構成と同様である。すなわち、スイッチ型ノイズフィルタ回路４６は、その出力にオフセット電圧Ｖｏｓを生成する電圧源１２０と、電圧源１２０の出力とＶｆｂとの間に接続されたオフセット電圧スイッチ１２２と、第２のＭＭＶ１２４とを備える。オフセット電圧スイッチ１２２は、ＭＭＶ１２４のＱ出力によって制御され、このＭＭＶ１２４は、ＭＭＶ１００のＱバー出力によってトリガされる。そのように構成されるときには、ＭＭＶ１２４は、スイッチングエレメント１０が閉じられるときに（すなわち、Ｔｏｎの最初に）トリガされ、ＭＭＶ１２４によって制御される固定された時間間隔にわたってオフセットスイッチ１２２を閉じる。このようにして、Ｔｏｎ中の固定された時間間隔にわたってスイッチ１２２は閉じられ、Ｖｏｓは、フィードバック電圧Ｖｆｂから差し引かれ、スイッチ１２２は、このスイッチングサイクルの「オフ」時間間隔の全体にわたって開かれている。
オフセット電圧Ｖｏｓは、Ｔ＜＜Ｔｏｎ（好ましくはＴｏｆｆの１０％以下）となるＴｏｎの最初における短い期間Ｔの間だけ印加すべきであり、このオフセット電圧は、Ｔｏｎの終わりまでにゼロまたはゼロの近くまで減衰するようになる。これは、この通常のＰＷＭプロセスおよび名目上のコンバータ動作それ自体に対するこのオフセット電圧の影響を無視することができるようにするためには必須である。
本発明は、一定周波数ピーク電圧制御または一定周波数バレー電圧制御を使用したＤＣ−ＤＣコンバータにも適用可能である。本スイッチ型ノイズフィルタ回路を使用した一定周波数バレー電圧制御を使用したＤＣ−ＤＣコンバータの例示の一実施形態が、図１３に示されている。ここで、コンパレータＡ１の出力は、Ｓ−Ｒラッチ１３０のセット入力に接続され、このラッチのリセット入力は、周期的なクロック信号１３２に接続される。このラッチのＱ出力は、スイッチングエレメント１０を制御する。Ｖｆｂが、Ｖｒｅｆ（＝Ｖ２）より下に下がるときに、Ａ１の出力は、トグルし、このラッチのＱ出力を設定し、スイッチングエレメント１０が閉じられるようにする。スイッチングエレメント１０は、このラッチをリセットする周期的なクロック信号１３２の次のティック（ｔｉｃｋ）まで閉じられたままになっている。
この実施形態において、スイッチ型ノイズフィルタ回路４６は、その出力にオフセット電圧Ｖｏｓを生成する電圧源１３４と、電圧源１３４の出力とＶｆｂとの間に接続されたオフセット電圧スイッチ１３６とを備える。オフセット電圧スイッチ１３６は、スイッチングエレメント１０が閉じられるときはいつでもこの電圧スイッチが閉じられるようにＳ−Ｒラッチ１３０のＱ出力によって制御される。このようにして、Ｖｏｓは、このスイッチングサイクルの「オン」時間間隔中にフィードバック電圧Ｖｆｂに加えられ、このスイッチングサイクルの「オフ」時間間隔中にはゼロである。
そのように構成されるときには、例えば図１４に示されるようなタイミング図が得られる。オフセット電圧Ｖｏｓは、Ｔｏｎ中にＶｆｂに加えられ、固定された電圧（この実施例においては、Ｖｒｅｆ＋Ｖｏｓ＝３Ｖ＋３０ｍＶ＝３．０３Ｖ）までフィードバックノード４２を引き下げる。すなわち、これはＶｆｂとＶｒｅｆとの間の電圧差を増大させ、それによってこのノイズ余裕を増大させる。ノイズ余裕が増大させられるのに伴って、フィードバック電圧ノード４２においてピックアップされるノイズの影響は低下させられる。この場合に、Ｔｏｆｆは、この直後の変調された期間である。Ｖｏｓは、Ｔｏｎの全存続期間にわたって印加され、後続の期間Ｔｏｆｆの最初にフィードバックノード４２から切り離され、それにより、Ｖｆｂは、この抵抗型分割器を介してのフィルタキャパシタＣｆの自然放電によってＶ２に向かって徐々に減衰することが可能になる。
一定周波数バレー電圧制御を使用し、本スイッチ型ノイズフィルタ回路を使用したＤＣ−ＤＣコンバータの代替実施形態が、図１５ａおよび１５ｂに示されている。図１５ａに示される構成は、図４および１２ａに示される構成と同様である。すなわち、スイッチ型ノイズフィルタ回路４６は、ラッチ１３０のＱ出力によって制御される電流源１４０を備え、この電流源１４０は、スイッチングエレメント１０が閉じられるときはいつでもアクティブにされ、充電電流Ｉｃを生成し、スイッチングエレメント１０が開かれるときは、非アクティブにされるようになる。この「オン」時間間隔中にアクティブにされるときには、電流源１１０は、充電電流ＩｃでフィルタキャパシタＣｆを充電する。これは、改善されたノイズ余裕が得られるように、フィードバック電圧Ｖｆｂが、このスイッチングサイクルの「オン」時間間隔中に増大させられるようにする。
図１５ｂにおいて、固定されたオフセット電圧が、この「オフ」時間間隔の最初にこのフィードバック電圧に加えられる。この図１５ｂに示される構成は、図６および１２ｂに示される構成と同様である。すなわち、スイッチ型ノイズフィルタ回路４６は、その出力にオフセット電圧Ｖｏｓを生成する電圧源１５０と、電圧源１５０の出力とＶｆｂとの間に接続されたオフセット電圧スイッチ１５２と、ＭＭＶ１５４とを備える。オフセット電圧スイッチ１５２は、ＭＭＶ１５４のＱ出力によって制御され、このＭＭＶは、ラッチ１３０のＱバー出力によってトリガされる。そのように構成されるときには、ＭＭＶ１５４は、スイッチングエレメント１０が開かれるときに（すなわち、Ｔｏｆｆの最初に）トリガされ、ＭＭＶ１５４によって制御される固定された時間間隔にわたってオフセットスイッチ１５２を閉じる。このようにして、Ｔｏｆｆ中の固定された時間間隔にわたってスイッチ１５２が閉じられ、Ｖｏｓが、フィードバック電圧Ｖｆｂに加えられ、スイッチ１５２は、このスイッチングサイクルの「オン」時間間隔の全体にわたって開かれている。オフセット電圧Ｖｏｓは、Ｔ＜＜Ｔｏｆｆ（好ましくはＴｏｆｆの１０％以下）となる、Ｔｏｆｆの最初における短い期間Ｔの間しか印加されるべきではない（それによって、このオフセット電圧は、Ｔｏｆｆの終わりまでにゼロまたはゼロの近くまで減衰するようになる）。
図に示されてはいないが、本スイッチ型ノイズフィルタ回路は、一定周波数ピーク電圧制御を使用したＤＣ−ＤＣコンバータと共に使用することもできる。
本発明はまた、Ｖｓｑｕａｒｅ制御を使用したＤＣ−ＤＣコンバータにも適用可能である。本スイッチ型ノイズフィルタ回路を使用した、Ｖｓｑｕａｒｅ制御を使用したＤＣ−ＤＣコンバータの例示の一実施形態が、図１６に示されている。ここでは、フィードバック電圧Ｖｆｂは、Ａ１の非反転入力に接続され、基準電圧Ｖｒｅｆと共に変化する電圧Ｖｅｒｒｏｒ（＝Ｖ２）は、Ａ１の反転入力に接続され、Ａ１の出力は、ＶｆｂがＶｅｒｒｏｒより上に上がるときにＭＭＶ１６０をトリガするように接続される。ＭＭＶ１６０のＱバー出力は、スイッチングエレメント１０に接続され、その結果、スイッチングエレメント１０は、ＶｆｂがＶｅｒｒｏｒより上に上がるときに、ＭＭＶ１６０によって設定される所定の時間間隔にわたって開かれる。
Ｖｅｒｒｏｒは、一般的にその非反転入力においてＶｒｅｆに接続され、その反転入力においてＶｏｕｔを表す電圧に接続された電圧エラー増幅器Ａ２によって生成され、またこの電圧エラー増幅器Ａ２は、その出力と反転入力との間に接続されたＲＣフィードバックネットワークを有し、それによってＶｅｒｒｏｒは、ＶｒｅｆとＶｏｕｔとの間の差と共に変化するようになっている。そのように構成されるときに、このＤＣ−ＤＣコンバータは、Ｖｓｑｕａｒｅ制御を実現する。
この実施形態においては、スイッチ型ノイズフィルタ回路４６は、その出力にオフセット電圧Ｖｏｓを生成する電圧源１６２と、電圧源１６２の出力とＶｆｂとの間に接続されたオフセット電圧スイッチ１６４とを備える。オフセット電圧Ｖｏｓは、エラー電圧Ｖｅｒｒｏｒを基準とすることが好ましい。オフセット電圧スイッチ１６４は、ＭＭＶ１６０のＱ出力によって制御され、それによってこのオフセット電圧スイッチ１６４は、スイッチングエレメント１０が開かれているときはいつでも閉じられるようになる。このようにして、Ｖｏｓは、このスイッチングサイクルの「オフ」時間間隔中に、フィードバック電圧Ｖｆｂから差し引かれ、このスイッチングサイクルの「オン」時間間隔中にはゼロとなる。
そのように構成されるときには、例えば図１７に示されるようなタイミング図が得られる。オフセット電圧Ｖｏｓは、Ｔｏｆｆ中にＶｆｂから差し引かれ、フィードバックノード４２を引き下げ、これは、ＶｆｂとＶｒｅｆ（およびＶｅｒｒｏｒ）との間の電圧差を増大させ、それによってこのノイズ余裕を増大させる。ノイズ余裕が増大されるのに伴って、フィードバック電圧ノード４２においてピックアップされるノイズの影響が低下させられる。
この場合には、Ｔｏｎは、直後の変調された期間である。Ｖｏｓは、Ｔｏｎの全存続期間にわたって印加され、後続の期間Ｔｏｆｆの最初にフィードバックノード４２から切り離され、それにより、Ｖｆｂは、この抵抗型分割器を介してのフィルタキャパシタＣｆの自然放電によってＶ２に向かって徐々に減衰することが可能になる。
Ｖｓｑｕａｒｅ制御を使用し、本スイッチ型ノイズフィルタ回路を使用したＤＣ−ＤＣコンバータの代替実施形態が、図１８ａおよび１８ｂに示されている。図１８ａに示される構成は、図４、１２ａ、および１５ａに示される構成と同様である。すなわち、スイッチ型ノイズフィルタ回路４６は、ＭＭＶ１６０のＱ出力によって制御される電流源１７０を備え、それによってこの電流源１７０は、スイッチングエレメント１０が開かれているときはいつでもアクティブにされ、放電電流Ｉｃを生成し、スイッチングエレメント１０が閉じられるときには非アクティブにされる。この「オフ」時間間隔中にアクティブにされるときに、電流源１７０は、放電電流Ｉｃを用いてフィルタキャパシタＣｆを放電する。これは、フィードバック電圧Ｖｆｂがこのスイッチングサイクルの「オフ」時間間隔中に減少させられるようにし、それによって改善されたノイズ余裕が得られるようになる。
図１８ｂにおいては、固定されたオフセット電圧が、この「オン」時間間隔の最初にフィードバック電圧から差し引かれる。この構成は、図６、１２ｂおよび１５ｂに示される構成と同様である。すなわち、スイッチ型ノイズフィルタ回路４６は、その出力にオフセット電圧Ｖｏｓを生成する電圧源１８０と、電圧源１８０の出力とＶｆｂとの間に接続されたオフセット電圧スイッチ１８２と、ＭＭＶ１８４とを備える。オフセット電圧スイッチ１８２は、ＭＭＶ１８４のＱ出力によって制御され、このＭＭＶ１８４は、ＭＭＶ１６０のＱバー出力によってトリガされる。そのように構成されるときには、ＭＭＶ１８４は、スイッチングエレメント１０が閉じられるときに（すなわち、Ｔｏｎの最初に）トリガされ、ＭＭＶ１８４によって制御される固定された時間間隔にわたってオフセットスイッチ１８２を閉じる。このようにして、スイッチ１８２は、閉じられ、Ｖｏｓは、Ｔｏｎ中の固定された時間間隔にわたってフィードバック電圧Ｖｆｂから差し引かれ、このスイッチングサイクルの「オフ」時間間隔の全体にわたって開かれている。
Ｖｏｓは、（このオフセット電圧が、Ｔｏｎの終わりまでにゼロまたはゼロの近くまで減衰するように）Ｔ＜＜Ｔｏｎ（好ましくはＴｏｎの１０％以下）となるＴｏｎの最初における短い期間Ｔの間だけ印加されて、通常のＰＷＭプロセスおよび名目上のコンバータ動作それ自体に対するこのオフセット電圧の影響を無視することができるようにするべきである。
図２〜１８に示されるこれらの実施形態は、単なる例示的なものにすぎないことに留意されたい。以前に指摘したように、本スイッチ型ノイズフィルタ回路は、一定オン時間バレー電圧制御、一定オフ時間ピーク電圧制御、一定周波数ピーク電圧制御、一定周波数バレー電圧制御、ヒステリシス制御、またはＶｓｑｕａｒｅ制御を使用したＤＣ−ＤＣコンバータを含めて、この瞬間的な出力電圧を使用してこの出力電圧を保持するために必要とされるデューティレシオを設定する任意のＤＣ−ＤＣコンバータと共に使用することができる。
また例示の各実施形態は、整流ダイオードＤと直列に接続された単一のスイッチングエレメントを示しているが、本発明は、整流ダイオードＤが第２のスイッチングエレメントで置き換えられたコンバータにも同様に適用可能であり、この第２のスイッチングエレメントは、それぞれスイッチングエレメント１０がオフにされるときにオンにされて（逆もまた同様となって）同期型整流を実現することにも留意されたい。
本発明の個々の実施形態について示し、説明してきたが、多数の変形形態および代替実施形態が、当業者には心に浮かぶはずである。したがって、本発明については、添付請求の範囲の観点からしか限定されないことが意図されている。
よく知られているＤＣ−ＤＣコンバータの概略図である。 一定オン時間バレー電圧制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の概略図である。 図２に示されるＤＣ−ＤＣコンバータの動作を示すタイミング図である。 一定オンバレー電圧制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の一代替実施形態の概略図である。 図４に示されるＤＣ−ＤＣコンバータの動作を示すタイミング図である。 一定オンバレー電圧制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の他の代替実施形態の概略図である。 図６に示されるＤＣ−ＤＣコンバータの動作を示すタイミング図である。 ヒステリシス制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の概略図である。 図８に示されるＤＣ−ＤＣコンバータの動作を示すタイミング図である。 一定オフ時間ピーク電圧制御を使用したＤＣ−ＤＣコンバータ中で使用される本発明によるスイッチ型ノイズフィルタ回路の概略図である。 図１０に示されるＤＣ−ＤＣコンバータの動作を示すタイミング図である。 図１２ａは、一定オフ時間ピーク電圧制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の一代替実施形態の概略図である。 図１２ｂは、一定オフ時間ピーク電圧制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の他の代替実施形態の概略図である。 一定周波数バレー電圧制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の概略図である。 図１３に示されるＤＣ−ＤＣコンバータの動作を示すタイミング図である。 図１５ａは、一定周波数バレー電圧制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の一代替実施形態の概略図である。 図１５ｂは、一定周波数バレー電圧制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の他の代替実施形態の概略図である。 Ｖｓｑｕａｒｅ制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の概略図である。 図１６に示されるＤＣ−ＤＣコンバータの動作を示すタイミング図である。 図１８ａは、Ｖｓｑｕａｒｅ制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の一代替実施形態の概略図である。 図１８ｂは、Ｖｓｑｕａｒｅ制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の他の代替実施形態の概略図である。

Claims (14)

  1. 調整された出力電圧を生成し、前記瞬間的な出力電圧を使用して前記出力電圧を保持するために必要とされるデューティレシオを設定するＤＣ−ＤＣコンバータであって、
    入力電圧（Ｖｉｎ）と第１のノード（１２）との間に接続された少なくとも１つのスイッチングエレメント（１０）と、
    前記第１のノードと出力端子（１４）との間に接続された出力インダクタ（Ｌ）と、
    前記スイッチングエレメントを周期的にオンおよびオフさせて、前記出力端子に所望の出力電圧（Ｖｏｕｔ）を保持するスイッチング制御回路（４０）と
    を備え、前記各スイッチングサイクルが、前記スイッチングエレメントがオンであり、前記第１のノードを前記入力電圧に接続する「オン」時間間隔Ｔｏｎと、前記スイッチングエレメントがオフであり、前記入力電圧から前記第１のノードを切り離す「オフ」時間間隔Ｔｏｆｆとを含み、前記スイッチング制御回路が、
    前記出力端子に前記瞬間的な出力電圧を表すフィードバック電圧Ｖｆｂをフィードバックノードに生成するように接続された抵抗型ネットワーク（Ｒ１、Ｒ２）と、
    前記フィードバックノードと前記コンバータの局所的なアース端子との間に接続されたキャパシタンスエレメント（Ｃｆ）と、
    その第１の入力においてＶｆｂと、その第２の入力において固定された規準電圧Ｖｒｅｆと共に変化する電圧Ｖ２とを受け取るコンパレータ（Ａ１）であって、前記スイッチング制御回路が、各スイッチングサイクルの「オン」時間間隔および「オフ」時間間隔のうちの少なくとも一方が、前記抵抗型ネットワークを介しての前記キャパシタンスエレメントの自然放電によってＶｆｂがＶ２を交差するときに終了されるように構成され、かかる時間間隔が、「変調された」期間であるコンパレータ（Ａ１）と、
    各スイッチングサイクルの「オン」時間間隔および「オフ」時間間隔の少なくとも一方の間に前記フィードバック電圧にオフセット電圧を印加し、前記直後の変調された期間の最初までに、またはそのすぐ後までに前記フィードバック電圧から前記オフセット電圧を切り離し、それによってＶｆｂがＶ２に向かって減衰することが可能になり、Ｖ２とＶｆｂとの間のノイズ余裕が、増大させられ、前記フィードバック電圧に結合される外来電磁ノイズの影響が低下させられるように構成されたスイッチ型ノイズフィルタ回路（４６）と
    を備えるＤＣ−ＤＣコンバータ。
  2. 前記スイッチング制御回路は、前記フィードバック電圧がＶ２よりも下に下がっていることを前記コンパレータの前記出力が示すときに、所定の時間間隔にわたって前記スイッチングエレメントをオンにするように構成された出力を生成する第１の単安定マルチバイブレータ（ＭＭＶ）（４４）をさらに備え、前記所定の時間間隔が、スイッチングサイクルの「オン」時間間隔Ｔｏｎであり、前記所定の時間間隔の終わりと次の所定の時間間隔の開始の間の前記期間が、前記スイッチングサイクルの「オフ」時間間隔Ｔｏｆｆおよびその変調された期間であり、それによって前記コンバータが、一定オン時間バレー電圧制御を実現するようになっている、請求項１に記載のＤＣ−ＤＣコンバータ。
  3. 前記スイッチ型ノイズフィルタ回路が、
    前記オフセット電圧を出力に生成する電圧源（４８）と、
    閉じられるときに、前記オフセット電圧が前記フィードバック電圧に加えられるように前記フィードバックノードに前記オフセット電圧を接続するオフセット電圧スイッチ（５０）と
    を備え、前記スイッチ型ノイズフィルタ回路は、前記オフセット電圧スイッチが、前記スイッチングサイクルの「オン」時間間隔の少なくとも一部分中に閉じられ、前記スイッチングサイクルの「オフ」時間間隔中に開かれているように、前記オフセット電圧スイッチを動作させるように構成される、請求項２に記載のＤＣ−ＤＣコンバータ。
  4. 前記スイッチ型ノイズフィルタ回路が、
    アクティブにされるときに充電電流を出力に生成する電流源（６０）を備え、
    前記スイッチ型ノイズフィルタ回路は、前記充電電流が前記スイッチングサイクルの「オン」時間間隔の少なくとも一部分中に前記キャパシタンスエレメントを充電するように前記電流源をアクティブにし、前記スイッチングサイクルの「オフ」時間間隔中に前記電流源を非アクティブにするように構成される、請求項２に記載のＤＣ−ＤＣコンバータ。
  5. 前記スイッチ型ノイズフィルタ回路が、
    前記オフセット電圧を出力に生成する電圧源（７０）と
    閉じられるときに、前記オフセット電圧が前記フィードバック電圧に加えられるように前記フィードバックノードに前記オフセット電圧を接続するオフセット電圧スイッチ（７２）と
    を備え、前記オフセット電圧スイッチが、前記「オフ」時間間隔の少なくとも一部分中に閉じられ、前記スイッチングサイクルの「オン」時間間隔中に開かれているように、前記スイッチ型ノイズフィルタ回路が、前記オフセット電圧スイッチを動作させるように構成される、請求項２に記載のＤＣ−ＤＣコンバータ。
  6. 前記スイッチ型ノイズフィルタ回路が、前記スイッチングサイクルの「オフ」時間間隔Ｔｏｆｆの開始時における固定された時間間隔にわたって前記オフセット電圧スイッチを閉じるように構成された出力を生成する第２のＭＭＶ（７４）をさらに備える、請求項５に記載のＤＣ−ＤＣコンバータ。
  7. 前記スイッチング制御回路は、前記フィードバック電圧がＶ２よりも上に上がっていることを前記コンパレータの前記出力が示すときに、所定の時間間隔にわたって前記スイッチングエレメントをオフにするように構成された出力を生成する第１の単安定マルチバイブレータ（ＭＭＶ）（１００）をさらに備え、前記所定の時間間隔が、スイッチングサイクルの「オフ」時間間隔Ｔｏｆｆであり、前記所定の時間間隔の終わりと次の所定の時間間隔の開始の間の前記期間が、前記スイッチングサイクルの「オン」時間間隔Ｔｏｎおよびその変調された期間であり、それによって前記コンバータが、一定オフ時間ピーク電圧制御を実現するようになっている、請求項１に記載のＤＣ−ＤＣコンバータ。
  8. 前記スイッチ型ノイズフィルタ回路が、
    アクティブにされるときに放電電流を出力に生成する電流源（１１０）を備え、
    前記スイッチ型ノイズフィルタ回路は、前記放電電流が前記スイッチングサイクルの「オフ」時間間隔の少なくとも一部分中に前記キャパシタンスエレメントを放電するように前記電流源をアクティブにし、前記スイッチングサイクルの「オン」時間間隔中に前記電流源を非アクティブにするように構成される、請求項７に記載のＤＣ−ＤＣコンバータ。
  9. 前記スイッチ型ノイズフィルタ回路が、
    前記オフセット電圧を出力に生成する電圧源（１２０）と、
    閉じられるときに、前記オフセット電圧が前記フィードバック電圧から差し引かれるように前記フィードバックノードに前記オフセット電圧を接続するオフセット電圧スイッチ（１２２）と
    を備え、前記スイッチ型ノイズフィルタ回路は、前記オフセット電圧スイッチが、前記「オン」時間間隔の少なくとも一部分中に閉じられ、前記スイッチングサイクルの「オフ」時間間隔中に開かれているように、前記オフセット電圧スイッチを動作させるように構成される、請求項７に記載のＤＣ−ＤＣコンバータ。
  10. 前記スイッチ型ノイズフィルタ回路は、前記スイッチングサイクルの「オン」時間間隔Ｔｏｎの開始における固定された時間間隔にわたって前記オフセット電圧スイッチを閉じるように構成された出力を生成する第２のＭＭＶ（１２４）をさらに備える、請求項９に記載のＤＣ−ＤＣコンバータ。
  11. 前記スイッチング制御回路は、そのセット入力が前記コンパレータの前記出力に接続され、そのリセット入力が周期的クロック信号（１３２）に接続されたセットリセットラッチ（１３０）をさらに備え、前記ラッチは、前記フィードバック電圧がＶｒｅｆより下に下がっていることを前記コンパレータの前記出力が示すときに、セットされ、前記スイッチングエレメントをオンにし、前記周期的クロック信号に応じて、リセットされ前記スイッチングエレメントをオフにするように構成され、前記スイッチングエレメントがオンにされる時間は、スイッチングサイクルの「オン」時間間隔Ｔｏｎであり、前記「オン」時間間隔の終わりと次の「オン」時間間隔の開始の間の期間は、前記スイッチングサイクルの「オフ」時間間隔Ｔｏｆｆおよびその変調された期間であり、それによって前記コンバータが、一定周波数バレー電圧制御を実現するようになっている、請求項１に記載のＤＣ−ＤＣコンバータ。
  12. 前記コンパレータが、関連するヒステリシス電圧Ｖｈｙｓｔを有し、前記コンパレータの前記出力は、前記フィードバック電圧が、Ｖｒｅｆ−（Ｖｈｙｓｔ／２）よりも下に下がっていることを前記コンパレータの前記出力が示すときに前記スイッチングエレメントをオンさせ、前記フィードバック電圧が、前記Ｖｒｅｆ＋（Ｖｈｙｓｔ／２）よりも上に上がっていることを前記コンパレータの前記出力が示すときに前記スイッチングエレメントをオフさせるように構成され、前記スイッチングエレメントがオンにされている時間は、スイッチングサイクルの「オン」時間間隔Ｔｏｎであり、変調された期間および前記スイッチングエレメントがオフにされている時間は、前記スイッチングサイクルの「オフ」時間間隔Ｔｏｆｆおよび変調された期間であり、それによって前記コンバータがヒステリシス制御を実現するようになっている、請求項１に記載のＤＣ−ＤＣコンバータ。
  13. 前記スイッチ型ノイズフィルタ回路が、
    第１のオフセット電圧（Ｖｏｓ１）を出力に生成する第１の電圧源（８０）と、
    閉じられるときに、前記第１のオフセット電圧が前記フィードバック電圧から差し引かれるように前記フィードバックノードに前記第１のオフセット電圧を接続する第１のオフセット電圧スイッチ（８２）と、
    第２のオフセット電圧（Ｖｏｓ２）を出力に生成する第２の電圧源と、
    閉じられるときに、前記第２のオフセット電圧が前記フィードバック電圧に加えられるように前記フィードバックノードに前記第２のオフセット電圧を接続する第２のオフセット電圧スイッチ（８６）と
    を備え、前記スイッチ型ノイズフィルタ回路は、前記第１のオフセット電圧スイッチが、前記スイッチングサイクルの「オン」時間間隔の少なくとも一部分中に閉じられ、前記スイッチングサイクルの「オフ」時間間隔中に開かれているように、前記第１のオフセット電圧スイッチを動作させ、また前記第２のオフセット電圧スイッチが、前記スイッチングサイクルの「オフ」時間間隔の少なくとも一部分中に閉じられ、前記スイッチングサイクルの「オン」時間間隔中に開かれているように、前記第２のオフセット電圧スイッチを動作させるように構成される、請求項１２に記載のＤＣ−ＤＣコンバータ。
  14. 前記瞬間的な出力電圧を表す電圧とＶｒｅｆとの差と共に変化するエラー電圧（Ｖｅｒｒｏｒ）を生成する電圧エラー増幅器（Ａ２）をさらに備え、前記エラー電圧が、前記電圧Ｖ２であり、
    前記スイッチング制御回路は、前記フィードバック電圧が、Ｖ２より上に上がっていることを前記コンパレータの前記出力が示すときに所定の時間間隔にわたって前記スイッチングエレメントをオフにするように構成された出力を生成する第１の単安定マルチバイブレータ（ＭＭＶ）（１６０）をさらに備え、前記所定の時間間隔が、スイッチングサイクルの「オフ」時間間隔Ｔｏｆｆであり、前記所定の時間間隔の終わりと次の所定の時間間隔の開始の間の期間が、前記スイッチングサイクルの「オン」時間間隔Ｔｏｎおよびその変調された期間であり、それによって前記コンバータが、一定オフ時間Ｖｓｑｕａｒｅ制御を実現するようになっている、請求項１に記載のＤＣ−ＤＣコンバータ。
JP2006551111A 2004-01-21 2005-01-05 Ｄｃ−ｄｃコンバータ用のスイッチ型ノイズフィルタ回路 Expired - Fee Related JP4585524B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/762,650 US6958594B2 (en) 2004-01-21 2004-01-21 Switched noise filter circuit for a DC-DC converter
PCT/US2005/000321 WO2005074111A1 (en) 2004-01-21 2005-01-05 Switched noise filter circuit for a dc-dc converter

Publications (2)

Publication Number Publication Date
JP2007519390A true JP2007519390A (ja) 2007-07-12
JP4585524B2 JP4585524B2 (ja) 2010-11-24

Family

ID=34750364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006551111A Expired - Fee Related JP4585524B2 (ja) 2004-01-21 2005-01-05 Ｄｃ−ｄｃコンバータ用のスイッチ型ノイズフィルタ回路

Country Status (6)

Country Link
US (1) US6958594B2 (ja)
EP (1) EP1714377B1 (ja)
JP (1) JP4585524B2 (ja)
CN (1) CN1910807B (ja)
TW (1) TWI271606B (ja)
WO (1) WO2005074111A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011090210A1 (ja) * 2010-01-25 2011-07-28 三洋電機株式会社 電力変換装置、系統連系装置及び系統連系システム
KR101316972B1 (ko) 2012-05-04 2013-10-11 청주대학교 산학협력단 스위칭 전원장치의 수명감지회로
KR101434057B1 (ko) * 2012-12-21 2014-08-27 삼성전기주식회사 위상 변환 회로 및 그를 포함하는 역률 보상 회로

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7250744B2 (en) * 2004-04-26 2007-07-31 Da Feng Weng Quasi average current mode control scheme for switching power converter
TWI277850B (en) * 2004-08-27 2007-04-01 Richtek Techohnology Corp A spring type modulation circuit and method for voltage regulator
US7621463B2 (en) * 2005-01-12 2009-11-24 Flodesign, Inc. Fluid nozzle system using self-propelling toroidal vortices for long-range jet impact
US7362084B2 (en) * 2005-03-14 2008-04-22 Silicon Storage Technology, Inc. Fast voltage regulators for charge pumps
US7737765B2 (en) * 2005-03-14 2010-06-15 Silicon Storage Technology, Inc. Fast start charge pump for voltage regulators
JP4493045B2 (ja) * 2005-12-05 2010-06-30 パナソニック株式会社 スイッチングレギュレータ回路
JP2007174856A (ja) * 2005-12-26 2007-07-05 Matsushita Electric Ind Co Ltd 昇圧装置および降圧装置
US8144125B2 (en) 2006-03-30 2012-03-27 Cypress Semiconductor Corporation Apparatus and method for reducing average scan rate to detect a conductive object on a sensing device
US8040142B1 (en) 2006-03-31 2011-10-18 Cypress Semiconductor Corporation Touch detection techniques for capacitive touch sense systems
US8004497B2 (en) 2006-05-18 2011-08-23 Cypress Semiconductor Corporation Two-pin buttons
US8547114B2 (en) * 2006-11-14 2013-10-01 Cypress Semiconductor Corporation Capacitance to code converter with sigma-delta modulator
US8089288B1 (en) 2006-11-16 2012-01-03 Cypress Semiconductor Corporation Charge accumulation capacitance sensor with linear transfer characteristic
US8902172B2 (en) * 2006-12-07 2014-12-02 Cypress Semiconductor Corporation Preventing unintentional activation of a touch-sensor button caused by a presence of conductive liquid on the touch-sensor button
CN101231401B (zh) * 2007-01-26 2010-05-26 群康科技(深圳)有限公司 面板控制电路
US8058937B2 (en) 2007-01-30 2011-11-15 Cypress Semiconductor Corporation Setting a discharge rate and a charge rate of a relaxation oscillator circuit
US20080196945A1 (en) * 2007-02-21 2008-08-21 Jason Konstas Preventing unintentional activation of a sensor element of a sensing device
US8144126B2 (en) 2007-05-07 2012-03-27 Cypress Semiconductor Corporation Reducing sleep current in a capacitance sensing system
US9500686B1 (en) 2007-06-29 2016-11-22 Cypress Semiconductor Corporation Capacitance measurement system and methods
US8169238B1 (en) * 2007-07-03 2012-05-01 Cypress Semiconductor Corporation Capacitance to frequency converter
US8089289B1 (en) 2007-07-03 2012-01-03 Cypress Semiconductor Corporation Capacitive field sensor with sigma-delta modulator
US8570053B1 (en) 2007-07-03 2013-10-29 Cypress Semiconductor Corporation Capacitive field sensor with sigma-delta modulator
US8525798B2 (en) 2008-01-28 2013-09-03 Cypress Semiconductor Corporation Touch sensing
US8358142B2 (en) 2008-02-27 2013-01-22 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US8319505B1 (en) 2008-10-24 2012-11-27 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US9104273B1 (en) 2008-02-29 2015-08-11 Cypress Semiconductor Corporation Multi-touch sensing method
US8321174B1 (en) 2008-09-26 2012-11-27 Cypress Semiconductor Corporation System and method to measure capacitance of capacitive sensor array
US8487639B1 (en) 2008-11-21 2013-07-16 Cypress Semiconductor Corporation Receive demodulator for capacitive sensing
CN101834522B (zh) * 2009-03-12 2012-12-12 登丰微电子股份有限公司 具有防止噪声的转换电路及转换控制器
US8866500B2 (en) 2009-03-26 2014-10-21 Cypress Semiconductor Corporation Multi-functional capacitance sensing circuit with a current conveyor
US8223576B2 (en) * 2009-03-31 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Regulators regulating charge pump and memory circuits thereof
US9112452B1 (en) 2009-07-14 2015-08-18 Rf Micro Devices, Inc. High-efficiency power supply for a modulated load
US8723827B2 (en) 2009-07-28 2014-05-13 Cypress Semiconductor Corporation Predictive touch surface scanning
US9099961B2 (en) 2010-04-19 2015-08-04 Rf Micro Devices, Inc. Output impedance compensation of a pseudo-envelope follower power management system
US9431974B2 (en) 2010-04-19 2016-08-30 Qorvo Us, Inc. Pseudo-envelope following feedback delay compensation
US8493141B2 (en) 2010-04-19 2013-07-23 Rf Micro Devices, Inc. Pseudo-envelope following power management system
US8981848B2 (en) 2010-04-19 2015-03-17 Rf Micro Devices, Inc. Programmable delay circuitry
US9954436B2 (en) 2010-09-29 2018-04-24 Qorvo Us, Inc. Single μC-buckboost converter with multiple regulated supply outputs
US8782107B2 (en) 2010-11-16 2014-07-15 Rf Micro Devices, Inc. Digital fast CORDIC for envelope tracking generation
US8942313B2 (en) 2011-02-07 2015-01-27 Rf Micro Devices, Inc. Group delay calibration method for power amplifier envelope tracking
US9268441B2 (en) 2011-04-05 2016-02-23 Parade Technologies, Ltd. Active integrator for a capacitive sense array
US9246460B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power management architecture for modulated and constant supply operation
US9379667B2 (en) 2011-05-05 2016-06-28 Rf Micro Devices, Inc. Multiple power supply input parallel amplifier based envelope tracking
US9247496B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power loop control based envelope tracking
CN102185479B (zh) * 2011-05-30 2013-02-20 南京航空航天大学 一种双输入Buck变换器的单周期控制电路及其控制方法
EP2715945B1 (en) 2011-05-31 2017-02-01 Qorvo US, Inc. Rugged iq receiver based rf gain measurements
US9019011B2 (en) 2011-06-01 2015-04-28 Rf Micro Devices, Inc. Method of power amplifier calibration for an envelope tracking system
US8760228B2 (en) 2011-06-24 2014-06-24 Rf Micro Devices, Inc. Differential power management and power amplifier architecture
US8907644B2 (en) * 2011-07-14 2014-12-09 Eta Semiconductor Inc. Synchronization of hysteretic power converters
US8952710B2 (en) 2011-07-15 2015-02-10 Rf Micro Devices, Inc. Pulsed behavior modeling with steady state average conditions
US8792840B2 (en) 2011-07-15 2014-07-29 Rf Micro Devices, Inc. Modified switching ripple for envelope tracking system
US9263996B2 (en) 2011-07-20 2016-02-16 Rf Micro Devices, Inc. Quasi iso-gain supply voltage function for envelope tracking systems
US9077258B2 (en) * 2011-07-26 2015-07-07 System General Corp. Regulation circuit associated with synchronous rectifier providing cable compensation for the power converter and method thereof
US8942652B2 (en) 2011-09-02 2015-01-27 Rf Micro Devices, Inc. Split VCC and common VCC power management architecture for envelope tracking
US8957728B2 (en) 2011-10-06 2015-02-17 Rf Micro Devices, Inc. Combined filter and transconductance amplifier
CN103959189B (zh) 2011-10-26 2015-12-23 射频小型装置公司 基于电感的并行放大器相位补偿
US9024688B2 (en) 2011-10-26 2015-05-05 Rf Micro Devices, Inc. Dual parallel amplifier based DC-DC converter
WO2013063364A1 (en) 2011-10-26 2013-05-02 Rf Micro Devices, Inc. Average frequency control of switcher for envelope tracking
US9484797B2 (en) 2011-10-26 2016-11-01 Qorvo Us, Inc. RF switching converter with ripple correction
US8975959B2 (en) 2011-11-30 2015-03-10 Rf Micro Devices, Inc. Monotonic conversion of RF power amplifier calibration data
US9515621B2 (en) 2011-11-30 2016-12-06 Qorvo Us, Inc. Multimode RF amplifier system
US9250643B2 (en) 2011-11-30 2016-02-02 Rf Micro Devices, Inc. Using a switching signal delay to reduce noise from a switching power supply
US9280163B2 (en) 2011-12-01 2016-03-08 Rf Micro Devices, Inc. Average power tracking controller
US8947161B2 (en) 2011-12-01 2015-02-03 Rf Micro Devices, Inc. Linear amplifier power supply modulation for envelope tracking
US9041365B2 (en) 2011-12-01 2015-05-26 Rf Micro Devices, Inc. Multiple mode RF power converter
US9256234B2 (en) 2011-12-01 2016-02-09 Rf Micro Devices, Inc. Voltage offset loop for a switching controller
US9494962B2 (en) 2011-12-02 2016-11-15 Rf Micro Devices, Inc. Phase reconfigurable switching power supply
US9813036B2 (en) 2011-12-16 2017-11-07 Qorvo Us, Inc. Dynamic loadline power amplifier with baseband linearization
US9298198B2 (en) 2011-12-28 2016-03-29 Rf Micro Devices, Inc. Noise reduction for envelope tracking
CN102655368A (zh) * 2012-05-02 2012-09-05 常州大学 开关电源的恒定关断时间控制方法及其装置
US8981839B2 (en) 2012-06-11 2015-03-17 Rf Micro Devices, Inc. Power source multiplexer
WO2014017279A1 (ja) * 2012-07-21 2014-01-30 Ｎｌｔテクノロジー株式会社 Ｄｃ／ｄｃコンバータ及び表示装置
CN104662792B (zh) * 2012-07-26 2017-08-08 Qorvo美国公司 用于包络跟踪的可编程rf陷波滤波器
CN102868293A (zh) * 2012-09-10 2013-01-09 常州大学 固定关断时间控制开关变换器的斜坡补偿控制方法及装置
US9225231B2 (en) 2012-09-14 2015-12-29 Rf Micro Devices, Inc. Open loop ripple cancellation circuit in a DC-DC converter
US9197256B2 (en) 2012-10-08 2015-11-24 Rf Micro Devices, Inc. Reducing effects of RF mixer-based artifact using pre-distortion of an envelope power supply signal
US9207692B2 (en) 2012-10-18 2015-12-08 Rf Micro Devices, Inc. Transitioning from envelope tracking to average power tracking
US9627975B2 (en) 2012-11-16 2017-04-18 Qorvo Us, Inc. Modulated power supply system and method with automatic transition between buck and boost modes
US9300252B2 (en) 2013-01-24 2016-03-29 Rf Micro Devices, Inc. Communications based adjustments of a parallel amplifier power supply
US9178472B2 (en) 2013-02-08 2015-11-03 Rf Micro Devices, Inc. Bi-directional power supply signal based linear amplifier
JP6161339B2 (ja) * 2013-03-13 2017-07-12 ラピスセミコンダクタ株式会社 昇圧型スイッチングレギュレータおよび半導体装置
US9203353B2 (en) 2013-03-14 2015-12-01 Rf Micro Devices, Inc. Noise conversion gain limited RF power amplifier
US9197162B2 (en) 2013-03-14 2015-11-24 Rf Micro Devices, Inc. Envelope tracking power supply voltage dynamic range reduction
US9479118B2 (en) 2013-04-16 2016-10-25 Rf Micro Devices, Inc. Dual instantaneous envelope tracking
US9367109B2 (en) * 2013-07-11 2016-06-14 Qualcomm Incorporated Switching power supply with noise control
US9444331B2 (en) * 2013-07-29 2016-09-13 Infineon Technologies Ag System and method for a converter circuit
US9374005B2 (en) 2013-08-13 2016-06-21 Rf Micro Devices, Inc. Expanded range DC-DC converter
KR102081565B1 (ko) 2013-10-07 2020-02-26 삼성전자 주식회사 고정 기준 전압을 사용하는 신호 송수신 방법 및 그 장치
GB2521416B (en) * 2013-12-19 2017-02-01 Cirrus Logic Int Semiconductor Ltd Biasing circuitry for MEMS transducers
CN104022645B (zh) * 2014-06-12 2016-08-17 常州大学 一种开关变换器的恒频固定关断时间控制装置
US9614476B2 (en) 2014-07-01 2017-04-04 Qorvo Us, Inc. Group delay calibration of RF envelope tracking
US9912297B2 (en) 2015-07-01 2018-03-06 Qorvo Us, Inc. Envelope tracking power converter circuitry
US9941844B2 (en) 2015-07-01 2018-04-10 Qorvo Us, Inc. Dual-mode envelope tracking power converter circuitry
US9973147B2 (en) 2016-05-10 2018-05-15 Qorvo Us, Inc. Envelope tracking power management circuit
JP6804284B2 (ja) * 2016-12-14 2020-12-23 株式会社堀場エステック 静電容量型センサ
US10476437B2 (en) 2018-03-15 2019-11-12 Qorvo Us, Inc. Multimode voltage tracker circuit
US11218076B2 (en) * 2018-10-17 2022-01-04 Texas Instruments Incorporated Ultra-low Iq buck converter with switchable error amplifier
US11467612B2 (en) * 2019-07-09 2022-10-11 Renesas Eledctronics America Inc. Method and apparatus for pulse frequency modulation with discontinuous voltage sensing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121536A (ja) * 1995-08-17 1997-05-06 Harris Corp デュアルモードｄｃ−ｄｃ変換器及び変換方法
JPH10225105A (ja) * 1997-02-12 1998-08-21 Toyota Autom Loom Works Ltd Ｄｃ／ｄｃコンバータ
JP2000032744A (ja) * 1998-07-08 2000-01-28 Toyota Autom Loom Works Ltd Ｄｃ／ｄｃコンバータおよびその制御方法
JP2000312468A (ja) * 1999-04-23 2000-11-07 Seiko Instruments Inc スイッチング・レギュレータ制御回路
EP1322029A1 (en) * 2001-12-18 2003-06-25 STMicroelectronics N.V. DC/DC converter with improved stability

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600234A (en) * 1995-03-01 1997-02-04 Texas Instruments Incorporated Switch mode power converter and method
US5770940A (en) 1995-08-09 1998-06-23 Switch Power, Inc. Switching regulator
US5747976A (en) * 1996-03-26 1998-05-05 Raytheon Company Constant on-time architecture for switching regulators
WO1998016003A1 (fr) * 1996-10-08 1998-04-16 Matsushita Electric Industrial Co., Ltd. Bloc d'alimentation et transformateur de tension
US6531853B2 (en) * 2000-11-21 2003-03-11 Rohm Co., Ltd. DC-DC converter
EP1220432A3 (en) * 2000-12-19 2003-01-29 Fuji Electric Co., Ltd. Noise reduction apparatus for electric power conversion apparatus
JP2002199708A (ja) * 2000-12-22 2002-07-12 Hitachi Ltd Ｄｃ−ｄｃコンバータ
US6490181B1 (en) * 2001-08-24 2002-12-03 The University Of Hong Kong Apparatus for reducing common mode noise current in power converters
US6911809B2 (en) * 2002-11-14 2005-06-28 Fyre Storm, Inc. Switching power supply controller
DE10334958A1 (de) * 2003-07-31 2005-02-24 Deutsche Thomson-Brandt Gmbh Schaltnetzteil

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09121536A (ja) * 1995-08-17 1997-05-06 Harris Corp デュアルモードｄｃ−ｄｃ変換器及び変換方法
JPH10225105A (ja) * 1997-02-12 1998-08-21 Toyota Autom Loom Works Ltd Ｄｃ／ｄｃコンバータ
JP2000032744A (ja) * 1998-07-08 2000-01-28 Toyota Autom Loom Works Ltd Ｄｃ／ｄｃコンバータおよびその制御方法
JP2000312468A (ja) * 1999-04-23 2000-11-07 Seiko Instruments Inc スイッチング・レギュレータ制御回路
EP1322029A1 (en) * 2001-12-18 2003-06-25 STMicroelectronics N.V. DC/DC converter with improved stability

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011090210A1 (ja) * 2010-01-25 2011-07-28 三洋電機株式会社 電力変換装置、系統連系装置及び系統連系システム
JPWO2011090210A1 (ja) * 2010-01-25 2013-05-23 三洋電機株式会社 電力変換装置、系統連系装置及び系統連系システム
US8564261B2 (en) 2010-01-25 2013-10-22 Sanyo Electric Co., Ltd. Power converting apparatus, grid interconnection apparatus and grid interconnection system
KR101316972B1 (ko) 2012-05-04 2013-10-11 청주대학교 산학협력단 스위칭 전원장치의 수명감지회로
KR101434057B1 (ko) * 2012-12-21 2014-08-27 삼성전기주식회사 위상 변환 회로 및 그를 포함하는 역률 보상 회로

Also Published As

Publication number Publication date
TW200535588A (en) 2005-11-01
JP4585524B2 (ja) 2010-11-24
CN1910807B (zh) 2011-05-11
CN1910807A (zh) 2007-02-07
EP1714377A1 (en) 2006-10-25
US20050156582A1 (en) 2005-07-21
TWI271606B (en) 2007-01-21
WO2005074111A1 (en) 2005-08-11
EP1714377B1 (en) 2016-03-09
US6958594B2 (en) 2005-10-25

Similar Documents

Publication Publication Date Title
JP4585524B2 (ja) Ｄｃ−ｄｃコンバータ用のスイッチ型ノイズフィルタ回路
TWI400868B (zh) Dc至dc降壓升壓電壓轉換器及由其執行之方法
US11750083B2 (en) Overvoltage protection circuit, integrated circuit and switching converter with the same
US7045992B1 (en) Apparatus and method for start-up for a synchronous switching regulator
US9529373B2 (en) Switching regulator and control circuit and control method therefor
US7764054B1 (en) Voltage regulator with current-mode dual-edge width modulation and non-linear control
US6222356B1 (en) Current mode switching regulator configured such that a measuring resistor is not needed to measure the current at an inductor
US8593125B1 (en) Buck DC-DC converter with dual feedback control
US6377032B1 (en) Method and apparatus for virtual current sensing in DC-DC switched mode power supplies
US8193798B1 (en) Buck regulators with adjustable clock frequency to achieve dropout voltage reduction
KR101045737B1 (ko) 벅 스위칭 레귤레이터 및 방법
CN109983686B (zh) 具有稳定性补偿的功率转换器控制器
KR101045718B1 (ko) 벅 스위칭 레귤레이터 및 방법
JP2005528875A (ja) Ｄｃ−ｄｃコンバータ
US20120217941A1 (en) Control circuit and method for a ripple regulator system
TW201735511A (zh) 用於led照明的過電壓保護的系統和方法
US7268526B1 (en) Switch mode power supply control circuit
EP2885861B1 (en) A current-mode controller for step-down (buck) converter
KR20080023648A (ko) 임의의 ｅｓｒ을 갖는 출력 캐패시터를 사용할 수 있도록고정된 온-타임을 이용하여 버크 조정기에서 리플을발생하는 방법
CN109195247B (zh) 调光控制电路、方法及应用其的led驱动电路
US20150180341A1 (en) Switching regulator and control circuit and control method therefor
CN112865525B (zh) 自适应频率调整系统
CN115437440B (zh) 电压调节器及其补偿方法
EP3459168B1 (en) An led driver and a method for driving an led load
US6930526B1 (en) Quasi-feedforward PWM modulator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070713

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100903

R150 Certificate of patent or registration of utility model

Ref document number: 4585524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees