JP2007174856A - 昇圧装置および降圧装置 - Google Patents

Abstract

【課題】平滑容量を持たない基準電源を有する昇圧装置において、デッドタイム期間に発生する基準電源へのノイズを低減する。
【解決手段】昇圧電圧蓄積用の容量素子Ｃ０に対して並列接続された第１、第２の昇圧回路部Ａ１，Ａ２は、基準電源電圧蓄積用の容量素子Ｃ１，Ｃ２に対して電荷蓄積動作を行ったのち、逆方向に基準電源電圧を印加して昇圧電圧蓄積用の容量素子に対してポンプ動作を行い、電荷蓄積動作の期間とポンプ動作の期間との間およびポンプ動作の期間と電荷蓄積動作の期間との間に基準電源との接続を断つデッドタイム期間を有する。制御部１０は、両昇圧回路部の複数のスイッチ素子をオン・オフ制御し、両昇圧回路部のうちいずれか一方の昇圧回路部のデッドタイム期間において他方の昇圧回路部では電荷蓄積動作またはポンプ動作を行うという制御を、両昇圧回路部において交互かつサイクリックに行う。
【選択図】図１

Description

本発明は昇圧装置および降圧装置にかかわり、特には基準電源でのノイズ低減の技術に関するものである。

例えば電源Ｖｃｃよりも低い基準電源Ｖciの２倍昇圧を行う昇圧回路の場合、通常、４つのスイッチ素子と２つの容量素子で構成され、所与のタイミングの制御信号に基づいたチャージ・ポンプ動作によって所望の出力電圧（Ｖout）を生成する。出力電圧（Ｖout）の微調整は、基準電源Ｖciの調整で行う。それは、昇圧回路自体の出力が基準電源の整数倍のみに限定されるからである。そのため、基準電源Ｖciは、ＬＳＩ内部で電源Ｖｃｃから生成させることが多い。各スイッチ素子がスイッチング動作を行う際に、反転論理の２つのスイッチ素子が同時にオンになり貫通電流が流れてしまうのを防ぐ必要がある。そこで、チャージ・ポンプ動作を行うための制御信号としては、意図的にスイッチング動作時にすべてのスイッチ素子がオフとなるデッドタイム期間を設ける。

基準電源Ｖciの２倍の電圧（Ｖout）を作成する従来の昇圧回路の構成を図５５に示す。

基準電源ＶciとグランドＶＳＳとの間にスイッチ素子Ｓ１１とスイッチ素子Ｓ１２の直列回路が接続されている。基準電源Ｖciと両スイッチ素子Ｓ１１，Ｓ１２の接続点との間にスイッチ素子Ｓ１３と基準電源電圧蓄積用の容量素子Ｃ１の直列回路が接続されている。スイッチ素子Ｓ１３と容量素子Ｃ１の接続点とグランドＶＳＳとの間にスイッチ素子Ｓ１４と昇圧電圧蓄積用の容量素子Ｃ０の直列回路が接続されている。容量素子Ｃ０は、基準電源Ｖciの２倍の電圧（Ｖout）を保持し、出力するものである。Ｖoutは電圧出力端子を表す。基準電源Ｖciは平滑容量を持たない電源となっている。

図５６は動作を示すタイミングチャートであり、制御信号Ａ，Ｂ，Ｃ，Ｄはそれぞれスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４をオン・オフ制御するものである。ハッチングを施した領域は、デッドタイム期間の状態（ＤＴ）を表している。これらの制御信号Ａ，Ｂ，Ｃ，Ｄは制御部６０によって生成され、それぞれスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４に供給されるようになっている。スイッチ素子はトランジスタ等で構成されている。

図５５に示す昇圧回路の動作について、図５７〜図６０を参照しながら以下に説明する。

まず、図５７のように、スイッチ素子Ｓ１２とスイッチ素子Ｓ１３をオンさせ、スイッチ素子Ｓ１１とスイッチ素子Ｓ１４をオフさせる。この状態で基準電源電圧蓄積用の容量素子Ｃ１には基準電源Ｖciの電圧が蓄えられる。この期間は、基準電源Ｖciへ負荷がかかっている状態である。

次に、図５８のように、スイッチ素子Ｓ１１とスイッチ素子Ｓ１４をオフさせたままで、スイッチ素子Ｓ１２とスイッチ素子Ｓ１３もオフさせる。この状態は前期デッドタイム期間の状態である。この期間は、基準電源Ｖciへ負荷がかかっていない状態である。

次に、図５９のように、スイッチ素子Ｓ１２とスイッチ素子Ｓ１３がオフしたままの状態で、スイッチ素子Ｓ１１とスイッチ素子Ｓ１４がオンし、基準電源電圧蓄積用の容量素子Ｃ１と昇圧電圧蓄積用の容量素子Ｃ０が接続され、容量素子Ｃ１に蓄えられた電荷が容量素子Ｃ０に持ち上げられる。この期間は、基準電源Ｖciへ負荷がかかっている状態である。

次に、図６０のように、スイッチ素子Ｓ１２とスイッチ素子Ｓ１３をオフさせたままで、スイッチ素子Ｓ１１とスイッチ素子Ｓ１４もオフさせる。この状態は後期デッドタイム期間の状態である。この期間は、基準電源Ｖciへ負荷がかかっていない状態である。

図５７〜図６０の動作を繰り返すことにより、容量素子Ｃ０に基準電源Ｖciの２倍の電圧（Ｖout）が生成される。
特開平６−３２７２３６号公報（第２−４頁、第３−６図） 特開平１１−２９９２２７号公報（第９−１０頁、第１２−１５図）

図５５に示す従来の昇圧回路は、動作期間とデッドタイム期間を繰り返している。すなわち、基準電源Ｖciへの負荷電流がある場合とない場合を交互に繰り返している。そのため、平滑容量を持たない基準電源Ｖciは、負荷のかかっていないデッドタイム期間に跳ね上がり、ノイズを発生させてしまう。そして、そのノイズが別回路へ回り込み、悪影響を与える可能性がある。降圧回路についても同様の課題がある。

本発明は、上記従来の問題点を解決するもので、基準電源Ｖciにおけるクロック同期のノイズを低減させ、別回路への悪影響をなくすことが可能な昇圧装置、降圧装置を提供することを目的とする。

本発明による昇圧装置は、
電圧出力端子に接続された昇圧電圧蓄積用の容量素子に対して第１の昇圧回路部と第２の昇圧回路部とが並列に接続され、
前記第１の昇圧回路部および第２の昇圧回路部はそれぞれ、平滑容量を持たない基準電源と、基準電源電圧蓄積用の容量素子と、複数のスイッチ素子を有し、スイッチング制御により、前記基準電源電圧蓄積用の容量素子に対して前記基準電源電圧による電荷蓄積動作を行ったのち、前記基準電源電圧蓄積用の容量素子に逆方向に前記基準電源電圧を印加して前記昇圧電圧蓄積用の容量素子に対してポンプ動作を行って前記電圧出力端子に昇圧電圧を供給するように構成され、さらに、前記電荷蓄積動作の期間と前記ポンプ動作の期間との間および前記ポンプ動作の期間と前記電荷蓄積動作の期間との間にそれぞれ前記基準電源との接続を断つデッドタイム期間を有するように構成され、
前記両昇圧回路部における前記複数のスイッチ素子をオン・オフ制御するもので、前記両昇圧回路部のうちいずれか一方の昇圧回路部のデッドタイム期間において他方の昇圧回路部では前記電荷蓄積動作または前記ポンプ動作を行うという制御を、前記第１の昇圧回路部と前記第２の昇圧回路部とにおいて交互かつサイクリックに行う制御部を備えたものである。

この構成において、第１の昇圧回路部の動作と第２の昇圧回路部の動作とは、タイミングを異にして、互いに同様の動作を行う。すなわち、いずれの昇圧回路部も、制御部からの制御信号によりスイッチ素子のスイッチング制御が行われて、まず基準電源が基準電源電圧蓄積用の容量素子に接続され、この基準電源電圧蓄積用の容量素子に対して基準電源電圧による電荷蓄積動作が行われる。次いで、貫通電流防止のデッドタイム期間をおき、次いで、基準電源電圧蓄積用の容量素子に逆方向に基準電源電圧を印加することにより昇圧電圧蓄積用の容量素子に対してポンプ動作を行い、電圧出力端子に昇圧電圧を供給する。さらに、貫通電流防止のデッドタイム期間をおき、次いで再び、基準電源電圧蓄積用の容量素子に対して基準電源電圧による電荷蓄積動作へと進む。制御部は、第１の昇圧回路部における上記のような動作と第２の昇圧回路部における同様の動作との間に、タイミングのずらしを与える。すなわち、第１の昇圧回路部では、第２の昇圧回路部のデッドタイム期間において電荷蓄積動作を行い、また次の第２の昇圧回路部のデッドタイム期間においてポンプ動作を行う。また、第２の昇圧回路部では、第１の昇圧回路部のデッドタイム期間において電荷蓄積動作を行い、また、次の第１の昇圧回路部のデッドタイム期間においてポンプ動作を行う。

まとめると、一方の昇圧回路部での貫通電流防止のためのデッドタイム期間においては、他方の昇圧回路部で基準電源が電荷蓄積動作またはポンプ動作のために基準電源電圧蓄積用の容量素子に接続されており、基準電源が有負荷状態に保たれるため、基準電源が平滑容量を持たないものであっても、デッドタイム期間にノイズが発生することを防止することができる。

上記構成において、昇圧回路部を３つ以上有する状態に構成すれば、次のような展開となる。

本発明による昇圧装置は、
電圧出力端子に対して３つ以上の昇圧回路部が並列に接続され、
前記昇圧回路部はそれぞれ、平滑容量を持たない基準電源と、基準電源電圧蓄積用の容量素子と、複数のスイッチ素子を有し、スイッチング制御により、前記基準電源電圧蓄積用の容量素子に対して前記基準電源電圧による電荷蓄積動作を行ったのち、前記基準電源電圧蓄積用の容量素子に逆方向に前記基準電源電圧を印加してポンプ動作を行って前記電圧出力端子に昇圧電圧を供給するように構成され、さらに、前記電荷蓄積動作の期間と前記ポンプ動作の期間との間および前記ポンプ動作の期間と前記電荷蓄積動作の期間との間にそれぞれ前記基準電源との接続を断つデッドタイム期間を有するように構成され、
前記複数の昇圧回路部それぞれにおける前記複数のスイッチ素子をオン・オフ制御するもので、前記複数の昇圧回路部のうちいずれか１つの昇圧回路部のデッドタイム期間において他の昇圧回路部では前記電荷蓄積動作または前記ポンプ動作を行うという制御を、前記複数の昇圧回路部において順次かつサイクリックに行う制御部を備えたものである。なお、この場合、昇圧電圧蓄積用の容量素子は必ずしも必要としない。

この構成において、各昇圧回路部の機能は上記と同様である。制御部は、昇圧回路部の上記のような動作について複数の昇圧回路部どうし間でタイミングのずらしを与える。すなわち、第３の昇圧回路部のデッドタイム期間において、第１の昇圧回路部では電荷蓄積動作を行い、第２の昇圧回路部ではポンプ動作を行う。また、次の第３の昇圧回路部のデッドタイム期間において、第１の昇圧回路部ではポンプ動作を行い、第２の昇圧回路部では電荷蓄積動作を行う。第２の昇圧回路部のデッドタイム期間において、第１の昇圧回路部では電荷蓄積動作を行い、第３の昇圧回路部ではポンプ動作を行う。また、次の第２の昇圧回路部のデッドタイム期間において、第１の昇圧回路部ではポンプ動作を行い、第３の昇圧回路部では電荷蓄積動作を行う。第１の昇圧回路部のデッドタイム期間において、第２の昇圧回路部では電荷蓄積動作を行い、第３の昇圧回路部ではポンプ動作を行う。また、次の第１の昇圧回路部のデッドタイム期間において、第２の昇圧回路部ではポンプ動作を行い、第３の昇圧回路部では電荷蓄積動作を行う。

まとめると、１つの昇圧回路部での貫通電流防止のためのデッドタイム期間においては、他の昇圧回路部では基準電源が電荷蓄積動作またはポンプ動作のために基準電源電圧蓄積用の容量素子に接続されており、基準電源が有負荷状態に保たれるため、基準電源が平滑容量を持たないものであっても、デッドタイム期間にノイズが発生することを防止することができる。

前述の昇圧回路部が２つのみの構成では、一方の昇圧回路部のデッドタイム期間で他方の昇圧回路部が電荷蓄積動作を行う期間とポンプ動作を行う期間とに分かれることから、ポンプ動作がなく電荷蓄積動作のみの期間があり、この期間では、電圧出力端子の降圧を避ける必要から、昇圧電圧蓄積用の容量素子を必要としている。しかし、昇圧回路部を３つ以上有する本構成の場合には、いずれの期間においても必ず電圧出力端子に対するポンプ動作があり、電圧出力端子に対して常に少なくともいずれか１つの昇圧回路部から電荷供給が行われる状態が保たれるため、昇圧電圧蓄積用の容量素子は必ずしも必要ではない。この昇圧電圧蓄積用の容量素子は省略することが可能である。もっとも、昇圧電圧蓄積用の容量素子を有する構成とすれば、この容量素子にはポンプ動作により常に少なくとも１つの昇圧回路部から電荷供給が行われる状態になるため、昇圧電圧のリップルを低減させ、電流能力を上げるという効果が得られる。

上記のように昇圧回路部を複数並列接続することに代えて、負荷抵抗等の負荷電流源に置き換えた構成もあり、次のように展開される。

本発明による昇圧装置は、
電圧出力端子に接続された昇圧電圧蓄積用の容量素子に昇圧回路部が接続され、
前記昇圧回路部は、平滑容量を持たない基準電源と、基準電源電圧蓄積用の容量素子と、複数のスイッチ素子を有し、スイッチング制御により、前記基準電源電圧蓄積用の容量素子に対して前記基準電源電圧による電荷蓄積動作を行ったのち、前記基準電源電圧蓄積用の容量素子に逆方向に前記基準電源電圧を印加して前記昇圧電圧蓄積用の容量素子に対してポンプ動作を行って前記電圧出力端子に昇圧電圧を供給するように構成され、さらに、前記電荷蓄積動作の期間と前記ポンプ動作の期間との間および前記ポンプ動作の期間と前記電荷蓄積動作の期間との間にそれぞれ前記基準電源との接続を断つデッドタイム期間を有するように構成され、
前記基準電源にスイッチ素子を介して接続された負荷電流源と、
前記昇圧回路部における前記複数のスイッチ素子および前記負荷電流源のスイッチ素子をオン・オフ制御するもので、前記昇圧回路部のデッドタイム期間において前記負荷電流源のスイッチ素子を導通させる制御部とを備えたものである。

この構成において、昇圧回路部での貫通電流防止のためのデッドタイム期間においては、制御部のスイッチング制御により負荷電流源を基準電源に接続させ、基準電源が有負荷状態に保たれるため、基準電源が平滑容量を持たないものであっても、デッドタイム期間にノイズが発生することを防止することができる。

上記の昇圧装置についての技術を降圧装置においても次のように展開することが可能である。

本発明による降圧装置は、
電圧出力端子に対して３つ以上の降圧回路部が並列に接続され、
前記降圧回路部はそれぞれ、平滑容量を持たない基準電源と、基準電源電圧蓄積用の容量素子と、複数のスイッチ素子を有し、スイッチング制御により、前記基準電源電圧蓄積用の容量素子に対して前記基準電源電圧による電荷蓄積動作を行ったのち、前記基準電源電圧蓄積用の容量素子に同方向に前記基準電源電圧を印加してポンプ動作を行って前記電圧出力端子に降圧電圧を供給するように構成され、さらに、前記電荷蓄積動作の期間と前記ポンプ動作の期間との間および前記ポンプ動作の期間と前記電荷蓄積動作の期間との間にそれぞれ前記基準電源との接続を断つデッドタイム期間を有するように構成され、
前記複数の降圧回路部それぞれにおける前記複数のスイッチ素子をオン・オフ制御するもので、前記複数の降圧回路部のうちいずれか１つの降圧回路部のデッドタイム期間において他の降圧回路部では前記電荷蓄積動作または前記ポンプ動作を行うという制御を、前記複数の降圧回路部において順次かつサイクリックに行う制御部を備えたものである。なお、この場合、降圧電圧蓄積用の容量素子は必ずしも必要としない。

この構成において複数の降圧回路部は、タイミングを異にして、互いに同様の動作を行う。すなわち、いずれの降圧回路部も、制御部からの制御信号によりスイッチ素子のスイッチング制御が行われて、まず基準電源が基準電源電圧蓄積用の容量素子に接続され、この基準電源電圧蓄積用の容量素子に対して基準電源電圧による電荷蓄積動作が行われる。次いで、貫通電流防止のデッドタイム期間をおき、次いで、基準電源電圧蓄積用の容量素子に同方向に基準電源電圧を印加することにより降圧のポンプ動作を行い、電圧出力端子に降圧電圧を供給する。さらに、貫通電流防止のデッドタイム期間をおき、次いで再び、基準電源電圧蓄積用の容量素子に対して基準電源電圧による電荷蓄積動作へと進む。制御部は、第３の降圧回路部のデッドタイム期間において、第１の降圧回路部では電荷蓄積動作を行い、第２の降圧回路部では降圧のポンプ動作を行う。また、次の第３の降圧回路部のデッドタイム期間において、第１の降圧回路部では降圧のポンプ動作を行い、第２の降圧回路部では電荷蓄積動作を行う。第２の降圧回路部のデッドタイム期間において、第１の降圧回路部では電荷蓄積動作を行い、第３の降圧回路部では降圧のポンプ動作を行う。また、次の第２の降圧回路部のデッドタイム期間において、第１の降圧回路部では降圧のポンプ動作を行い、第３の降圧回路部では電荷蓄積動作を行う。第１の降圧回路部のデッドタイム期間において、第２の降圧回路部では電荷蓄積動作を行い、第３の降圧回路部では降圧のポンプ動作を行う。また、次の第１の降圧回路部のデッドタイム期間において、第２の降圧回路部では降圧のポンプ動作を行い、第３の降圧回路部では電荷蓄積動作を行う。

まとめると、１つの降圧回路部での貫通電流防止のためのデッドタイム期間においては、他の降圧回路部では基準電源が電荷蓄積動作または降圧のポンプ動作のために基準電源電圧蓄積用の容量素子に接続されており、基準電源が有負荷状態に保たれるため、基準電源が平滑容量を持たないものであっても、デッドタイム期間にノイズが発生することを防止することができる。

また、降圧回路部を３つ以上有するので、いずれの期間においても必ず電圧出力端子に対する降圧のポンプ動作があり、電圧出力端子に対して常に少なくともいずれか１つの降圧回路部から電荷供給が行われる状態が保たれるため、電圧出力端子には降圧電圧蓄積用の容量素子は必ずしも必要ではない。この降圧電圧蓄積用の容量素子は省略することが可能である。もっとも、降圧電圧蓄積用の容量素子を有する構成とすれば、この容量素子には降圧のポンプ動作により常に少なくとも１つの降圧回路部から電荷供給が行われる状態になるため、降圧電圧のリップルを低減させ、電流能力を上げるという効果が得られる。

上記の昇圧装置についての技術は同一の基準電源から２つの出力電圧を作成する昇圧装置においても次のように展開することが可能である。

第１の電圧出力端子に接続された第１の昇圧電圧蓄積用の容量素子に対して第１の昇圧回路部が接続され、第２の電圧出力端子に接続された第２の昇圧電圧蓄積用の容量素子に対して第２の昇圧回路部が接続され、
前記第１の昇圧回路部および前記第２の昇圧回路部はそれぞれ、平滑容量を持たない基準電源と、基準電源電圧蓄積用の容量素子と、複数のスイッチ素子を有し、スイッチング制御により、前記基準電源電圧蓄積用の容量素子に対して前記基準電源電圧による電荷蓄積動作を行ったのち、前記基準電源電圧蓄積用の容量素子に逆方向に前記基準電源電圧を印加してそれぞれ前記第１の昇圧電圧蓄積用の容量素子と前記第２の昇圧電圧蓄積用の容量素子に対してポンプ動作を行って前記第１の電圧出力端子と前記第２の電圧出力端子に昇圧電圧を供給するように構成され、さらに、前記電荷蓄積動作の期間と前記ポンプ動作の期間との間および前記ポンプ動作の期間と前記電荷蓄積動作の期間との間にそれぞれ前記基準電源との接続を断つデッドタイム期間を有するように構成され、
前記両昇圧回路部における前記複数のスイッチ素子をオン・オフ制御するもので、前記両昇圧回路部のうちいずれか一方の昇圧回路部のデッドタイム期間において他方の昇圧回路部では前記電荷蓄積動作または前記ポンプ動作を行うという制御を、前記第１の昇圧回路部と前記第２の昇圧回路部とにおいて交互かつサイクリックに行う制御部を備えたものである。

この構成において、第１の昇圧回路部の動作と第２の昇圧回路部の動作とは、タイミングを異にして、互いに同様の動作を行う。すなわち、いずれの昇圧回路部も、制御部からの制御信号によりスイッチ素子のスイッチング制御が行われて、まず基準電源が基準電源電圧蓄積用の容量素子に接続され、この基準電源電圧蓄積用の容量素子に対して基準電源電圧による電荷蓄積動作が行われる。次いで、貫通電流防止のデッドタイム期間をおき、次いで、基準電源電圧蓄積用の容量素子に逆方向に基準電源電圧を印加することにより昇圧電圧蓄積用の容量素子に対してポンプ動作を行い、第１の電圧出力端子と第２の電圧出力端子に昇圧電圧を供給する。さらに、貫通電流防止のデッドタイム期間をおき、次いで再び、基準電源電圧蓄積用の容量素子に対して基準電源電圧による電荷蓄積動作へと進む。制御部は、第１の昇圧回路部における上記のような動作と第２の昇圧回路部における同様の動作との間に、タイミングのずらしを与える。すなわち、第１の昇圧回路部では、第２の昇圧回路部のデッドタイム期間において電荷蓄積動作を行い、また次の第２の昇圧回路部のデッドタイム期間においてポンプ動作を行う。また、第２の昇圧回路部では、第１の昇圧回路部のデッドタイム期間において電荷蓄積動作を行い、また、次の第１の昇圧回路部のデッドタイム期間においてポンプ動作を行う。

まとめると、一方の昇圧回路部での貫通電流防止のためのデッドタイム期間においては、他方の昇圧回路部で基準電源が電荷蓄積動作またはポンプ動作のために基準電源電圧蓄積用の容量素子に接続されており、基準電源が有負荷状態に保たれるため、基準電源が平滑容量を持たないものであっても、デッドタイム期間にノイズが発生することを防止することができる。

本発明の昇圧装置または降圧装置によれば、貫通電流防止のためのデッドタイム期間においては、他の昇圧回路部または降圧回路部で基準電源が電荷蓄積動作またはポンプ動作のために基準電源電圧蓄積用の容量素子に接続されており、基準電源が有負荷状態に保たれるため、基準電源が平滑容量を持たないものであっても、デッドタイム期間にノイズが発生することを防止することができる。この結果、別回路への悪影響をなくし、安定動作が可能となる。

以下、本発明にかかわる昇圧装置、降圧装置の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
図１は、本発明の実施の形態１における昇圧装置の構成を示す回路図である。図１に示すように、電圧出力端子Ｖoutに昇圧電圧蓄積用の容量素子Ｃ０が接続され、この昇圧電圧蓄積用の容量素子Ｃ０に対して第１の昇圧回路部Ａ１と第２の昇圧回路部Ａ２とが並列に接続されている。昇圧電圧蓄積用の容量素子Ｃ０は、基準電源Ｖciの２倍の電圧（Ｖout）を保持し、出力するものである。

第１の昇圧回路部Ａ１において、基準電源ＶciとグランドＶＳＳとの間にスイッチ素子Ｓ１１とスイッチ素子Ｓ１２の直列回路が接続されている。基準電源Ｖciと両スイッチ素子Ｓ１１，Ｓ１２の接続点との間にスイッチ素子Ｓ１３と基準電源電圧蓄積用の容量素子Ｃ１の直列回路が接続されている。スイッチ素子Ｓ１３と容量素子Ｃ１の接続点とグランドＶＳＳとの間にスイッチ素子Ｓ１４と容量素子Ｃ０の直列回路が接続されている。スイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４と基準電源電圧蓄積用の容量素子Ｃ１で第１の昇圧回路部Ａ１を形成している。

第２の昇圧回路部Ａ２において、基準電源ＶciとグランドＶＳＳとの間にスイッチ素子Ｓ２１とスイッチ素子Ｓ２２の直列回路が接続されている。基準電源Ｖciと両スイッチ素子Ｓ２１，Ｓ２２の接続点との間にスイッチ素子Ｓ２３と基準電源電圧蓄積用の容量素子Ｃ２の直列回路が接続されている。スイッチ素子Ｓ２３と容量素子Ｃ２の接続点とグランドＶＳＳとの間にスイッチ素子Ｓ２４と容量素子Ｃ０の直列回路が接続されている。スイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４と基準電源電圧蓄積用の容量素子Ｃ２で第２の昇圧回路部Ａ２を形成している。

昇圧電圧蓄積用の容量素子Ｃ０は、一方でグランドＶＳＳに接続され、もう一方はスイッチ素子Ｓ１４とスイッチ素子Ｓ２４に接続されている。結果的にはこの箇所に基準電源Ｖciの２倍の電圧（Ｖout）が出力される。

１０は、第１の昇圧回路部Ａ１におけるスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４をオン・オフ制御する制御信号Ａ，Ｂ，Ｃ，Ｄと第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４をオン・オフ制御する制御信号Ｅ，Ｆ，Ｇ，Ｈを生成出力する制御部である。この制御部１０は、第１の昇圧回路部Ａ１および第２の昇圧回路部Ａ２のうちいずれか一方の昇圧回路部のデッドタイム期間において他方の昇圧回路部では電荷蓄積動作またはポンプ動作を行うという制御を、両昇圧回路部Ａ１，Ａ２間で交互かつサイクリックに行うように構成されている。スイッチ素子はトランジスタ等で構成されている。基準電源Ｖciは平滑容量を持たない電源となっている。

図２は本実施の形態の昇圧装置の動作を示すタイミングチャートである。図２において、第１の昇圧回路部Ａ１におけるスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４をオン・オフ制御する制御信号Ａ，Ｂ，Ｃ，Ｄは、昇圧回路用の第１のクロックＣＫ１に基づいて生成され、第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４をオン・オフ制御する制御信号Ｅ，Ｆ，Ｇ，Ｈは、昇圧回路用の第２のクロックＣＫ２に基づいて生成される。

また、図２において、ハッチングを施した領域は、デッドタイム期間の状態（ＤＴ）を表している。

次に、上記のように構成された本実施の形態の昇圧装置の動作を、図３〜図１０を参照しながら説明する。

まず、図３のように、第１の昇圧回路部Ａ１におけるスイッチ素子Ｓ１２とスイッチ素子Ｓ１３と、第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２１とスイッチ素子Ｓ２４をオンさせ、スイッチ素子Ｓ１１とスイッチ素子Ｓ１４とスイッチ素子Ｓ２２とスイッチ素子Ｓ２３をオフさせる。この期間で、第１の昇圧回路部Ａ１における基準電源電圧蓄積用の容量素子Ｃ１は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第２の昇圧回路部Ａ２における基準電源電圧蓄積用の容量素子Ｃ２は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）である。この期間は、基準電源Ｖciへ負荷が２箇所からかかっている状態である。総合状態は、〔Ａ１，Ａ２〕＝〔ＣＨ，ＵＰ〕である。

次に、図４のように、図３の状態から第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２１とスイッチ素子Ｓ２４をオフさせる。この期間で、第１の昇圧回路部Ａ１における容量素子Ｃ１は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第２の昇圧回路部Ａ２はデッドタイム期間の状態（ＤＴ）である。第１の昇圧回路部Ａ１は動作状態のままであるため、基準電源Ｖciへ負荷が１箇所からかかっている状態である。総合状態は、〔Ａ１，Ａ２〕＝〔ＣＨ，ＤＴ〕である。

次に、図５のように、図４の状態から第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２２とスイッチ素子Ｓ２３をオンさせる。この期間で、第１の昇圧回路部Ａ１における容量素子Ｃ１は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第２の昇圧回路部Ａ２における容量素子Ｃ２は基準電源Ｖciの電圧を蓄える状態（ＣＨ）である。この期間は、基準電源Ｖciへ負荷が２箇所からかかっている状態である。総合状態は、〔Ａ１，Ａ２〕＝〔ＣＨ，ＣＨ〕である。

次に、図６のように、図５の状態から第１の昇圧回路部Ａ１におけるスイッチ素子Ｓ１２とスイッチ素子Ｓ１３をオフさせる。この期間で、第２の昇圧回路部Ａ２における容量素子Ｃ２は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第１の昇圧回路部Ａ１はデッドタイム期間の状態（ＤＴ）である。第２の昇圧回路部Ａ２は動作状態のままであるため、基準電源Ｖciへ負荷が１箇所からかかっている状態である。総合状態は、〔Ａ１，Ａ２〕＝〔ＤＴ，ＣＨ〕である。

次に、図７のように、図６の状態から第１の昇圧回路部Ａ１におけるスイッチ素子Ｓ１１とスイッチ素子Ｓ１４をオンさせ、基準電源電圧蓄積用の容量素子Ｃ１に対して基準電源Ｖciを逆方向に印加する。この期間で、第２の昇圧回路部Ａ２における容量素子Ｃ２は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第１の昇圧回路部Ａ１における容量素子Ｃ１は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）である。この期間は、基準電源Ｖciへ負荷が２箇所からかかっている状態である。総合状態は、〔Ａ１，Ａ２〕＝〔ＵＰ，ＣＨ〕である。

次に、図８のように、図７の状態から第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２２とスイッチ素子Ｓ２３をオフさせる。この期間で、第１の昇圧回路部Ａ１における容量素子Ｃ１は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）であり、第２の昇圧回路部Ａ２はデッドタイム期間の状態（ＤＴ）である。第１の昇圧回路部Ａ１は動作状態のままであるため、基準電源Ｖciへ負荷が１箇所からかかっている状態である。総合状態は、〔Ａ１，Ａ２〕＝〔ＵＰ，ＤＴ〕である。

次に、図９のように、図８の状態から第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２１とスイッチ素子Ｓ２４をオンさせ、基準電源電圧蓄積用の容量素子Ｃ２に対して基準電源Ｖciを逆方向に印加する。この期間で、第１の昇圧回路部Ａ１における容量素子Ｃ１は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）であり、第２の昇圧回路部Ａ２における容量素子Ｃ２は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）である。この期間は、基準電源Ｖciへ負荷が２箇所からかかっている状態である。総合状態は、〔Ａ１，Ａ２〕＝〔ＵＰ，ＵＰ〕である。

次に、図１０のように、図９の状態から第１の昇圧回路部Ａ１におけるスイッチ素子Ｓ１１とスイッチ素子Ｓ１４をオフさせる。この期間で、第２の昇圧回路部Ａ２における容量素子Ｃ２は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）であり、第１の昇圧回路部Ａ１はデッドタイム期間の状態（ＤＴ）である。第２の昇圧回路部Ａ２は動作状態のままであるため、基準電源Ｖciへ負荷が１箇所からかかっている状態である。総合状態は、〔Ａ１，Ａ２〕＝〔ＤＴ，ＵＰ〕である。

図３〜図１０の動作を繰り返すことにより、昇圧電圧蓄積用の容量素子Ｃ０に基準電源Ｖciの２倍の電圧（Ｖout）が生成される。

図２において、図４相当の期間では、第２の昇圧回路部Ａ２における４つのスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４がすべてオフとなっていて、第２の昇圧回路部Ａ２はデッドタイム期間の状態（ＤＴ）である。このとき、第１の昇圧回路部Ａ１において、スイッチ素子Ｓ１２，Ｓ１３がオンであることから、基準電源Ｖciの電圧を蓄える状態（ＣＨ）が確保されている。

また、図２において、図６相当の期間では、第１の昇圧回路部Ａ１における４つのスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４がすべてオフとなっていて、第１の昇圧回路部Ａ１はデッドタイム期間の状態（ＤＴ）である。このとき、第２の昇圧回路部Ａ２において、スイッチ素子Ｓ２２，Ｓ２３がオンであることから、基準電源Ｖciの電圧を蓄える状態（ＣＨ）が確保されている。

また、図２において、図８相当の期間では、第２の昇圧回路部Ａ２における４つのスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４がすべてオフとなっていて、第２の昇圧回路部Ａ２はデッドタイム期間の状態（ＤＴ）である。このとき、第１の昇圧回路部Ａ１において、スイッチ素子Ｓ１１，Ｓ１４がオンであることから、蓄えている電荷を昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）となっている。

また、図２において、図１０相当の期間では、第１の昇圧回路部Ａ１における４つのスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４がすべてオフとなっていて、第１の昇圧回路部Ａ１はデッドタイム期間の状態（ＤＴ）である。このとき、第２の昇圧回路部Ａ２において、スイッチ素子Ｓ２１，Ｓ２４がオンであることから、蓄えている電荷を昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）となっている。

以上の経過をまとめると、
図３……〔Ａ１，Ａ２〕＝〔ＣＨ，ＵＰ〕
図４……〔Ａ１，Ａ２〕＝〔ＣＨ，ＤＴ〕
図５……〔Ａ１，Ａ２〕＝〔ＣＨ，ＣＨ〕
図６……〔Ａ１，Ａ２〕＝〔ＤＴ，ＣＨ〕
図７……〔Ａ１，Ａ２〕＝〔ＵＰ，ＣＨ〕
図８……〔Ａ１，Ａ２〕＝〔ＵＰ，ＤＴ〕
図９……〔Ａ１，Ａ２〕＝〔ＵＰ，ＵＰ〕
図１０…〔Ａ１，Ａ２〕＝〔ＤＴ，ＵＰ〕
となる。第１の昇圧回路部Ａ１における動作履歴をみると、ＣＨ→ＣＨ→ＣＨ→ＤＴ→ＵＰ→ＵＰ→ＵＰ→ＤＴのサイクリック動作となっている。また、第２の昇圧回路部Ａ２における動作履歴をみると、ＵＰ→ＤＴ→ＣＨ→ＣＨ→ＣＨ→ＤＴ→ＵＰ→ＵＰのサイクリック動作となっている。両昇圧回路部Ａ１，Ａ２の動作は、タイミングこそ異なるが、同一パターンのサイクリック動作となっている。

第２の昇圧回路部Ａ２がデッドタイム期間の状態（ＤＴ）であるときは（図４または図８）、第１の昇圧回路部Ａ１は基準電源Ｖciの電圧を蓄える状態（ＣＨ）または蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）となっている。

また、第１の昇圧回路部Ａ１がデッドタイム期間の状態（ＤＴ）であるときは（図６または図１０）、第２の昇圧回路部Ａ２は基準電源Ｖciの電圧を蓄える状態（ＣＨ）または蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）となっている。

まとめると、
〔Ａ１，Ａ２〕＝〔有負荷，ＤＴ〕
〔Ａ１，Ａ２〕＝〔ＤＴ，有負荷〕
の原則が保たれている。

すなわち、いずれの昇圧回路部がデッドタイム期間の状態（ＤＴ）であっても、他方の昇圧回路部において、必ず、平滑容量を持たない基準電源Ｖciに負荷がかかっている状態を維持させることができている。これで、従来の技術の場合の、〔ＤＴ，無負荷〕の状態を脱却でき、〔ＤＴ，無負荷〕の状態に起因するノイズの発生を抑制することができる。

まとめると、本実施の形態によれば、基準電源Ｖciには常に負荷がかかっている状態で、昇圧動作が可能となり、基準電源Ｖciのノイズの低減が可能となる。

（実施の形態２）
上記においては、昇圧回路部を２つ並列接続した昇圧装置について説明したが、３つ以上接続した場合の昇圧装置でも、上記同様の効果が得られる。これが本発明の実施の形態２である。以下に、本発明の実施の形態２における昇圧装置について説明する。

図１１は、本発明の実施の形態２における昇圧装置の構成を示す回路図である。図１１に示すように、電圧出力端子Ｖoutに昇圧電圧蓄積用の容量素子Ｃ０が接続され、この昇圧電圧蓄積用の容量素子Ｃ０に対して第１の昇圧回路部Ａ１と第２の昇圧回路部Ａ２と第３の昇圧回路部Ａ３が並列に接続されている。昇圧電圧蓄積用の容量素子Ｃ０は、基準電源Ｖciの２倍の電圧（Ｖout）を保持し、出力するものである。

第１の昇圧回路部Ａ１および第２の昇圧回路部Ａ２については、実施の形態１の場合と同様である。

第３の昇圧回路部Ａ３において、基準電源ＶciとグランドＶＳＳとの間にスイッチ素子Ｓ３１とスイッチ素子Ｓ３２の直列回路が接続されている。基準電源Ｖciと両スイッチ素子Ｓ３１，Ｓ３２の接続点との間にスイッチ素子Ｓ３３と基準電源電圧蓄積用の容量素子Ｃ３の直列回路が接続されている。スイッチ素子Ｓ３３と容量素子Ｃ３の接続点とグランドＶＳＳとの間にスイッチ素子Ｓ３４と容量素子Ｃ０の直列回路が接続されている。スイッチ素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４と基準電源電圧蓄積用の容量素子Ｃ３で第３の昇圧回路部Ａ３を形成している。

昇圧電圧蓄積用の容量素子Ｃ０は、一方でグランドＶＳＳに接続され、もう一方はスイッチ素子Ｓ１４とスイッチ素子Ｓ２４とスイッチ素子Ｓ３４に接続されている。結果的にはこの箇所に基準電源Ｖciの２倍の電圧（Ｖout）が出力される。

２０は、第１の昇圧回路部Ａ１におけるスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４をオン・オフ制御する制御信号Ａ，Ｂ，Ｃ，Ｄと第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４をオン・オフ制御する制御信号Ｅ，Ｆ，Ｇ，Ｈと第３の昇圧回路部Ａ３におけるスイッチ素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４をオン・オフ制御する制御信号Ｉ，Ｊ，Ｋ，Ｌを生成出力する制御部である。この制御部２０は、第１の昇圧回路部Ａ１、第２の昇圧回路部Ａ２および第３の昇圧回路部Ａ３のうちいずれか１つの昇圧回路部のデッドタイム期間において他の昇圧回路部では電荷蓄積動作またはポンプ動作を行うという制御を、前記３つの昇圧回路部Ａ１，Ａ２，Ａ３において順次かつサイクリックに行うように構成されている。基準電源Ｖciは平滑容量を持たない電源となっている。

図１２は本実施の形態の昇圧装置の動作を示すタイミングチャートである。図１２において、第１の昇圧回路部Ａ１におけるスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４をオン・オフ制御する制御信号Ａ，Ｂ，Ｃ，Ｄは、昇圧回路用の第１のクロックＣＫ１に基づいて生成され、第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４をオン・オフ制御する制御信号Ｅ，Ｆ，Ｇ，Ｈは、昇圧回路用の第２のクロックＣＫ２に基づいて生成され、第３の昇圧回路部Ａ３におけるスイッチ素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４は、昇圧回路用の第３のクロックＣＫ３に基づいて生成される。

また、図１２において、ハッチングを施した領域は、デッドタイム期間の状態（ＤＴ）を表している。

次に、上記のように構成された本実施の形態の昇圧装置の動作を、図１３〜図２４を参照しながら説明する。

まず、図１３のように、第１の昇圧回路部Ａ１におけるスイッチ素子Ｓ１２とスイッチ素子Ｓ１３と、第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２１とスイッチ素子Ｓ２４と、第３の昇圧回路部Ａ３におけるスイッチ素子Ｓ３２とスイッチ素子Ｓ３３をオンさせ、スイッチ素子Ｓ１１とスイッチ素子Ｓ１４とスイッチ素子Ｓ２２とスイッチ素子Ｓ２３とスイッチ素子Ｓ３１とスイッチ素子Ｓ３４をオフさせる。この期間で、第１の昇圧回路部Ａ１における容量素子Ｃ１は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第２の昇圧回路部Ａ２における容量素子Ｃ２は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）であり、第３の昇圧回路部Ａ３における容量素子Ｃ３は基準電源Ｖciの電圧を蓄える状態（ＣＨ）である。この期間は、基準電源Ｖciへ負荷が３箇所からかかっている状態であり、第２の昇圧回路部Ａ２から昇圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ａ１，Ａ２，Ａ３〕＝〔ＣＨ，ＵＰ，ＣＨ〕である。

次に、図１４のように、図１３の状態から第３の昇圧回路部Ａ３におけるスイッチ素子Ｓ３２とスイッチ素子Ｓ３３をオフさせる。この期間で、第１の昇圧回路部Ａ１における容量素子Ｃ１は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第２の昇圧回路部Ａ２における容量素子Ｃ２は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）であり、第３の昇圧回路部Ａ３はデッドタイム期間の状態（ＤＴ）である。第１の昇圧回路部Ａ１および第２の昇圧回路部Ａ２は動作状態のままであるため、基準電源Ｖciへ負荷が２箇所からかかっている状態であり、第２の昇圧回路部Ａ２から昇圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ａ１，Ａ２，Ａ３〕＝〔ＣＨ，ＵＰ，ＤＴ〕である。

次に、図１５のように、図１４の状態から第３の昇圧回路部Ａ３におけるスイッチ素子Ｓ３１とスイッチ素子Ｓ３４をオンさせ、基準電源電圧蓄積用の容量素子Ｃ３に対して基準電源Ｖciを逆方向に印加する。この期間で、第１の昇圧回路部Ａ１における容量素子Ｃ１は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第２の昇圧回路部Ａ２における容量素子Ｃ２は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）であり、第３の昇圧回路部Ａ３における容量素子Ｃ３は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）である。この期間は、基準電源Ｖciへ負荷が３箇所からかかっている状態であり、第２の昇圧回路部Ａ２および第３の昇圧回路部Ａ３から昇圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ａ１，Ａ２，Ａ３〕＝〔ＣＨ，ＵＰ，ＵＰ〕である。

次に、図１６のように、図１５の状態から第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２１とスイッチ素子Ｓ２４をオフさせる。この期間で、第１の昇圧回路部Ａ１における容量素子Ｃ１は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第３の昇圧回路部Ａ３における容量素子Ｃ３は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）であり、第２の昇圧回路部Ａ２はデッドタイム期間の状態（ＤＴ）である。第１の昇圧回路部Ａ１および第３の昇圧回路部Ａ３は動作状態のままであるため、基準電源Ｖciへ負荷が２箇所からかかっている状態であり、第３の昇圧回路部Ａ３から昇圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ａ１，Ａ２，Ａ３〕＝〔ＣＨ，ＤＴ，ＵＰ〕である。

次に、図１７のように、図１６の状態から第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２２とスイッチ素子Ｓ２３をオンさせる。この期間で、第１の昇圧回路部Ａ１における容量素子Ｃ１は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第２の昇圧回路部Ａ２における容量素子Ｃ２は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第３の昇圧回路部Ａ３における容量素子Ｃ３は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）である。この期間は、基準電源Ｖciへ負荷が３箇所からかかっている状態であり、第３の昇圧回路部Ａ３から昇圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ａ１，Ａ２，Ａ３〕＝〔ＣＨ，ＣＨ，ＵＰ〕である。

次に、図１８のように、図１７の状態から第１の昇圧回路部Ａ１におけるスイッチ素子Ｓ１２とスイッチ素子Ｓ１３をオフさせる。この期間で、第２の昇圧回路部Ａ２における容量素子Ｃ２は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第３の昇圧回路部Ａ３における容量素子Ｃ３は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）であり、第１の昇圧回路部Ａ１はデッドタイム期間の状態（ＤＴ）である。第２の昇圧回路部Ａ２および第３の昇圧回路部Ａ３は動作状態のままであるため、基準電源Ｖciへ負荷が２箇所からかかっている状態であり、第３の昇圧回路部Ａ３から昇圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ａ１，Ａ２，Ａ３〕＝〔ＤＴ，ＣＨ，ＵＰ〕である。

次に、図１９のように、図１８の状態から第１の昇圧回路部Ａ１におけるスイッチ素子Ｓ１１とスイッチ素子Ｓ１４をオンさせ、基準電源電圧蓄積用の容量素子Ｃ１に対して基準電源Ｖciを逆方向に印加する。この期間で、第１の昇圧回路部Ａ１における容量素子Ｃ１は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）であり、第２の昇圧回路部Ａ２における容量素子Ｃ２は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第３の昇圧回路部Ａ３における容量素子Ｃ３は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）である。この期間は、基準電源Ｖciへ負荷が３箇所からかかっている状態であり、第１の昇圧回路部Ａ１および第３の昇圧回路部Ａ３から昇圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ａ１，Ａ２，Ａ３〕＝〔ＵＰ，ＣＨ，ＵＰ〕である。

次に、図２０のように、図１９の状態から第３の昇圧回路部Ａ３におけるスイッチ素子Ｓ３１とスイッチ素子Ｓ３４をオフさせる。この期間で、第１の昇圧回路部Ａ１における容量素子Ｃ１は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）であり、第２の昇圧回路部Ａ２における容量素子Ｃ２は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第３の昇圧回路部Ａ３はデッドタイム期間の状態（ＤＴ）である。第１の昇圧回路部Ａ１および第２の昇圧回路部Ａ２は動作状態のままであるため、基準電源Ｖciへ負荷が２箇所からかかっている状態であり、第１の昇圧回路部Ａ１から昇圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ａ１，Ａ２，Ａ３〕＝〔ＵＰ，ＣＨ，ＤＴ〕である。

次に、図２１のように、図２０の状態から第３の昇圧回路部Ａ３におけるスイッチ素子Ｓ３２とスイッチ素子Ｓ３３をオンさせる。この期間で、第１の昇圧回路部Ａ１における容量素子Ｃ１は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）であり、第２の昇圧回路部Ａ２における容量素子Ｃ２は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第３の昇圧回路部Ａ３における容量素子Ｃ３は基準電源Ｖciの電圧を蓄える状態（ＣＨ）である。この期間は、基準電源Ｖciへ負荷が３箇所からかかっている状態であり、第１の昇圧回路部Ａ１から昇圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ａ１，Ａ２，Ａ３〕＝〔ＵＰ，ＣＨ，ＣＨ〕である。

次に、図２２のように、図２１の状態から第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２２とスイッチ素子Ｓ２３をオフさせる。この期間で、第１の昇圧回路部Ａ１における容量素子Ｃ１は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）であり、第３の昇圧回路部Ａ３における容量素子Ｃ３は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第２の昇圧回路部Ａ２はデッドタイム期間の状態（ＤＴ）である。第１の昇圧回路部Ａ１および第３の昇圧回路部Ａ３は動作状態のままであるため、基準電源Ｖciへ負荷が２箇所からかかっている状態であり、第１の昇圧回路部Ａ１から昇圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ａ１，Ａ２，Ａ３〕＝〔ＵＰ，ＤＴ，ＣＨ〕である。

次に、図２３のように、図２２の状態から第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２１とスイッチ素子Ｓ２４をオンさせ、基準電源電圧蓄積用の容量素子Ｃ２に対して基準電源Ｖciを逆方向に印加する。この期間で、第１の昇圧回路部Ａ１における容量素子Ｃ１は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）であり、第２の昇圧回路部Ａ２における容量素子Ｃ２は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）であり、第３の昇圧回路部Ａ３における容量素子Ｃ３は基準電源Ｖciの電圧を蓄える状態（ＣＨ）である。この期間は、基準電源Ｖciへ負荷が３箇所からかかっている状態であり、第１の昇圧回路部Ａ１および第２の昇圧回路部Ａ２から昇圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ａ１，Ａ２，Ａ３〕＝〔ＵＰ，ＵＰ，ＣＨ〕である。

次に、図２４のように、図２３の状態から第１の昇圧回路部Ａ１におけるスイッチ素子Ｓ１１とスイッチ素子Ｓ１４をオフさせる。この期間で、第２の昇圧回路部Ａ２における容量素子Ｃ２は蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）であり、第３の昇圧回路部Ａ３における容量素子Ｃ３は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第１の昇圧回路部Ａ１はデッドタイム期間の状態（ＤＴ）である。第２の昇圧回路部Ａ２および第３の昇圧回路部Ａ３は動作状態のままであるため、基準電源Ｖciへ負荷が２箇所からかかっている状態であり、第２の昇圧回路部Ａ２から昇圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ａ１，Ａ２，Ａ３〕＝〔ＤＴ，ＵＰ，ＣＨ〕である。

図１３〜図２４の動作を繰り返すことにより、昇圧電圧蓄積用の容量素子Ｃ０に基準電源Ｖciの２倍の電圧（Ｖout）が生成される。

図１２において、図１４相当の期間では、第３の昇圧回路部Ａ３における４つのスイッチ素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４がすべてオフとなっていて、第３の昇圧回路部Ａ３はデッドタイム期間の状態（ＤＴ）である。このとき、第１の昇圧回路部Ａ１において、スイッチ素子Ｓ１２，Ｓ１３がオンであることから、基準電源Ｖciの電圧を蓄える状態（ＣＨ）が確保されている。さらに、第２の昇圧回路部Ａ２において、スイッチ素子Ｓ２１，Ｓ２４がオンであることから、昇圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態（ＵＰ）も確保されている。

また、図１２において、図１６相当の期間では、第２の昇圧回路部Ａ２における４つのスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４がすべてオフとなっていて、第２の昇圧回路部Ａ２はデッドタイム期間の状態（ＤＴ）である。このとき、第１の昇圧回路部Ａ１において、スイッチ素子Ｓ１２，Ｓ１３がオンであることから、基準電源Ｖciの電圧を蓄える状態（ＣＨ）が確保されている。さらに、第３の昇圧回路部Ａ３において、スイッチ素子Ｓ３１，Ｓ３４がオンであることから、昇圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態（ＵＰ）も確保されている。

また、図１２において、図１８相当の期間では、第１の昇圧回路部Ａ１における４つのスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４がすべてオフとなっていて、第１の昇圧回路部Ａ１はデッドタイム期間の状態（ＤＴ）である。このとき、第２の昇圧回路部Ａ２において、スイッチ素子Ｓ２２，Ｓ２３がオンであることから、基準電源Ｖciの電圧を蓄える状態（ＣＨ）が確保されている。さらに、第３の昇圧回路部Ａ３において、スイッチ素子Ｓ３１，Ｓ３４がオンであることから、昇圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態（ＵＰ）も確保されている。

また、図１２において、図２０相当の期間では、第３の昇圧回路部Ａ３における４つのスイッチ素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４がすべてオフとなっていて、第３の昇圧回路部Ａ３はデッドタイム期間の状態（ＤＴ）である。このとき、第２の昇圧回路部Ａ２において、スイッチ素子Ｓ２２，Ｓ２３がオンであることから、基準電源Ｖciの電圧を蓄える状態（ＣＨ）が確保されている。さらに、第１の昇圧回路部Ａ１において、スイッチ素子Ｓ１１，Ｓ１４がオンであることから、昇圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態（ＵＰ）も確保されている。

また、図１２において、図２２相当の期間では、第２の昇圧回路部Ａ２における４つのスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４がすべてオフとなっていて、第２の昇圧回路部Ａ２はデッドタイム期間の状態（ＤＴ）である。このとき、第３の昇圧回路部Ａ３において、スイッチ素子Ｓ３２，Ｓ３３がオンであることから、基準電源Ｖciの電圧を蓄える状態（ＣＨ）が確保されている。さらに、第１の昇圧回路部Ａ１において、スイッチ素子Ｓ１１，Ｓ１４がオンであることから、昇圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態（ＵＰ）も確保されている。

また、図１２において、図２４相当の期間では、第１の昇圧回路部Ａ１における４つのスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４がすべてオフとなっていて、第１の昇圧回路部Ａ１はデッドタイム期間の状態（ＤＴ）である。このとき、第３の昇圧回路部Ａ３において、スイッチ素子Ｓ３２，Ｓ３３がオンであることから、基準電源Ｖciの電圧を蓄える状態（ＣＨ）が確保されている。さらに、第２の昇圧回路部Ａ２において、スイッチ素子Ｓ２１，Ｓ２４がオンであることから、昇圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態（ＵＰ）も確保されている。

以上の経過をまとめると、
図１３……〔Ａ１，Ａ２，Ａ３〕＝〔ＣＨ，ＵＰ，ＣＨ〕
図１４……〔Ａ１，Ａ２，Ａ３〕＝〔ＣＨ，ＵＰ，ＤＴ〕
図１５……〔Ａ１，Ａ２，Ａ３〕＝〔ＣＨ，ＵＰ，ＵＰ〕
図１６……〔Ａ１，Ａ２，Ａ３〕＝〔ＣＨ，ＤＴ，ＵＰ〕
図１７……〔Ａ１，Ａ２，Ａ３〕＝〔ＣＨ，ＣＨ，ＵＰ〕
図１８……〔Ａ１，Ａ２，Ａ３〕＝〔ＤＴ，ＣＨ，ＵＰ〕
図１９……〔Ａ１，Ａ２，Ａ３〕＝〔ＵＰ，ＣＨ，ＵＰ〕
図２０……〔Ａ１，Ａ２，Ａ３〕＝〔ＵＰ，ＣＨ，ＤＴ〕
図２１……〔Ａ１，Ａ２，Ａ３〕＝〔ＵＰ，ＣＨ，ＣＨ〕
図２２……〔Ａ１，Ａ２，Ａ３〕＝〔ＵＰ，ＤＴ，ＣＨ〕
図２３……〔Ａ１，Ａ２，Ａ３〕＝〔ＵＰ，ＵＰ，ＣＨ〕
図２４……〔Ａ１，Ａ２，Ａ３〕＝〔ＤＴ，ＵＰ，ＣＨ〕
となる。第１の昇圧回路部Ａ１における動作履歴をみると、ＣＨ→ＣＨ→ＣＨ→ＣＨ→ＣＨ→ＤＴ→ＵＰ→ＵＰ→ＵＰ→ＵＰ→ＵＰ→ＤＴのサイクリック動作となっている。また、第２の昇圧回路部Ａ２における動作履歴をみると、ＵＰ→ＵＰ→ＵＰ→ＤＴ→ＣＨ→ＣＨ→ＣＨ→ＣＨ→ＣＨ→ＤＴ→ＵＰ→ＵＰのサイクリック動作となっている。また、第３の昇圧回路部Ａ３における動作履歴をみると、ＣＨ→ＤＴ→ＵＰ→ＵＰ→ＵＰ→ＵＰ→ＵＰ→ＤＴ→ＣＨ→ＣＨ→ＣＨ→ＣＨのサイクリック動作となっている。３つの昇圧回路部Ａ１，Ａ２，Ａ３の動作は、タイミングこそ異なるが、同一パターンのサイクリック動作となっている。

第３の昇圧回路部Ａ３がデッドタイム期間の状態（ＤＴ）であるときは（図１４または図２０）、第１の昇圧回路部Ａ１が基準電源Ｖciの電圧を蓄える状態（ＣＨ）または蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）であり、第２の昇圧回路部Ａ２が蓄えられた電荷を昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）または基準電源Ｖciの電圧を蓄える状態（ＣＨ）となっている。

また、第２の昇圧回路部Ａ２がデッドタイム期間の状態（ＤＴ）であるときは（図１６または図２２）、第１の昇圧回路部Ａ１が基準電源Ｖciの電圧を蓄える状態（ＣＨ）または蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）であり、第３の昇圧回路部Ａ３が蓄えられた電荷を昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）または基準電源Ｖciの電圧を蓄える状態（ＣＨ）となっている。

また、第１の昇圧回路部Ａ１がデッドタイム期間の状態（ＤＴ）であるときは（図１８または図２４）、第２の昇圧回路部Ａ２が基準電源Ｖciの電圧を蓄える状態（ＣＨ）または蓄えている電荷をポンプ動作により昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）であり、第３の昇圧回路部Ａ３が蓄えられた電荷を昇圧電圧蓄積用の容量素子Ｃ０に持ち上げる状態（ＵＰ）または基準電源Ｖciの電圧を蓄える状態（ＣＨ）となっている。

すなわち、いずれの１つの昇圧回路部がデッドタイム期間の状態（ＤＴ）であっても、他の１つの昇圧回路部において、必ず、平滑容量を持たない基準電源Ｖciに負荷がかかっている状態を維持させることができている。これで、従来の技術の場合の、〔ＤＴ，無負荷〕の状態を脱却でき、〔ＤＴ，無負荷〕の状態に起因するノイズの発生を抑制することができる。また、別の１つの昇圧回路部において、必ず、昇圧電圧蓄積用の容量素子Ｃ０に電荷の供給が行われている状態を維持させることができている。これで、基準電源Ｖciの２倍の電圧（Ｖout）のリップルを低減させ、電流能力を上げるという効果も得られる。

まとめると、本実施の形態によれば、基準電源Ｖciには常に負荷がかかっている状態で、昇圧動作が可能となり、基準電源Ｖciのノイズの低減が可能となり、さらに昇圧電圧蓄積用の容量素子Ｃ０には常に少なくとも１つの昇圧回路部から電荷の供給が行われている状態になるため、基準電源Ｖciの２倍の電圧（Ｖout）のリップルを低減させ、電流能力を上げるという効果も得られる。

なお、本実施の形態の昇圧装置においては、基準電源Ｖciの２倍の電圧（Ｖout）の出力端子に対しては、常に少なくとも１つの昇圧回路部から電荷の供給が行われている状態になるため、基準電源Ｖciの２倍の電圧（Ｖout）を保持する役割の昇圧電圧蓄積用の容量素子Ｃ０はなくてもよい。

（実施の形態３）
上記においては、昇圧装置について説明したが、降圧回路部を３つ以上接続した場合の降圧装置でも、上記同様の効果が得られる。これが本発明の実施の形態３である。以下に、本発明の実施の形態３における降圧装置について説明する。

図２５は、本発明の実施の形態３における降圧装置の構成を示す回路図である。図２５に示すように、電圧出力端子Ｖoutに降圧電圧蓄積用の容量素子Ｃ０が接続され、この降圧電圧蓄積用の容量素子Ｃ０に対して第１の降圧回路部Ｂ１と第２の降圧回路部Ｂ２と第３の降圧回路部Ｂ３が並列に接続されている。降圧電圧蓄積用の容量素子Ｃ０は、基準電源Ｖciの（−１）倍の電圧（Ｖout）を保持し、出力するものである。

第１の降圧回路部Ｂ１において、グランドＶＳＳと基準電源Ｖciとの間にスイッチ素子Ｓ１１とスイッチ素子Ｓ１２の直列回路が接続されており、また、グランドＶＳＳと両スイッチ素子Ｓ１１，Ｓ１２の接続点との間にスイッチ素子Ｓ１３と基準電源電圧蓄積用の容量素子Ｃ１の直列回路が接続されている。スイッチ素子Ｓ１３と基準電源電圧蓄積用の容量素子Ｃ１の接続点とグランドＶＳＳとの間にスイッチ素子Ｓ１４と降圧電圧蓄積用の容量素子Ｃ０の直列回路が接続されている。降圧電圧蓄積用の容量素子Ｃ０は、基準電源Ｖciの（−１）倍の電圧（Ｖout）を保持し、出力するものである。スイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４と基準電源電圧蓄積用の容量素子Ｃ１で第１の降圧回路部Ｂ１を形成している。

第２の降圧回路部Ｂ２において、グランドＶＳＳと基準電源Ｖciとの間にスイッチ素子Ｓ２１とスイッチ素子Ｓ２２の直列回路が接続されており、また、グランドＶＳＳと両スイッチ素子Ｓ２１，Ｓ２２の接続点との間にスイッチ素子Ｓ２３と基準電源電圧蓄積用の容量素子Ｃ２の直列回路が接続されている。スイッチ素子Ｓ２３と基準電源電圧蓄積用の容量素子Ｃ２の接続点とグランドＶＳＳとの間にスイッチ素子Ｓ２４と降圧電圧蓄積用の容量素子Ｃ０の直列回路が接続されている。スイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４と基準電源電圧蓄積用の容量素子Ｃ２で第２の降圧回路部Ｂ２を形成している。

第３の降圧回路部Ｂ３において、グランドＶＳＳと基準電源Ｖciとの間にスイッチ素子Ｓ３１とスイッチ素子Ｓ３２の直列回路が接続されており、また、グランドＶＳＳと両スイッチ素子Ｓ３１，Ｓ３２の接続点との間にスイッチ素子Ｓ３３と基準電源電圧蓄積用の容量素子Ｃ３の直列回路が接続されている。スイッチ素子Ｓ３３と基準電源電圧蓄積用の容量素子Ｃ３の接続点とグランドＶＳＳとの間にスイッチ素子Ｓ３４と降圧電圧蓄積用の容量素子Ｃ０の直列回路が接続されている。スイッチ素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４と基準電源電圧蓄積用の容量素子Ｃ３で第３の降圧回路部Ｂ３を形成している。

３０は、第１の降圧回路部Ｂ１におけるスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４をオン・オフ制御する制御信号Ａ，Ｂ，Ｃ，Ｄと第２の降圧回路部Ｂ２におけるスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４をオン・オフ制御する制御信号Ｅ，Ｆ，Ｇ，Ｈと第３の降圧回路部Ｂ３におけるスイッチ素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４をオン・オフ制御する制御信号Ｉ，Ｊ，Ｋ，Ｌを生成出力する制御部である。この制御部３０は、第１の降圧回路部Ｂ１、第２の降圧回路部Ｂ２および第３の降圧回路部Ｂ３のうちいずれか１つの降圧回路部のデッドタイム期間において他の降圧回路部では電荷蓄積動作またはポンプ動作を行うという制御を、前記３つの降圧回路部Ｂ１，Ｂ２，Ｂ３において順次かつサイクリックに行うように構成されている。基準電源Ｖciは平滑容量を持たない電源となっている。

上記のように、本実施の形態における降圧装置は、基準電源Ｖciの（−１）倍の電圧（Ｖout）を保持する降圧電圧蓄積用の容量素子Ｃ０に対して、第１の降圧回路部Ｂ１と第２の降圧回路部Ｂ２と第３の降圧回路部Ｂ３とが並列に接続された構成となっている。

図２６は本実施の形態の降圧装置の動作を示すタイミングチャートである。図２６のタイミングチャートにおいて、第１の降圧回路部Ｂ１におけるスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４をオン・オフ制御する制御信号Ａ，Ｂ，Ｃ，Ｄは、降圧回路用の第１のクロックＣＫ１に基づいて生成され、第２の降圧回路部Ｂ２におけるスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４をオン・オフ制御する制御信号Ｅ，Ｆ，Ｇ，Ｈは、降圧回路用の第２のクロックＣＫ２に基づいて生成され、第３の降圧回路部Ｂ３におけるスイッチ素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４は、降圧回路用の第３のクロックＣＫ３に基づいて生成される。

また、図２６において、ハッチングを施した領域は、デッドタイム期間の状態（ＤＴ）を表している。

次に、上記のように構成された本実施の形態の降圧装置動作を、図２７〜図３８を参照しながら以下に説明する。

まず、図２７のように、第１の降圧回路部Ｂ１におけるスイッチ素子Ｓ１２とスイッチ素子Ｓ１３と、第２の降圧回路部Ｂ２におけるスイッチ素子Ｓ２１とスイッチ素子Ｓ２４と、第３の降圧回路部Ｂ３におけるスイッチ素子Ｓ３２とスイッチ素子Ｓ３３をオンさせ、スイッチ素子Ｓ１１とスイッチ素子Ｓ１４とスイッチ素子Ｓ２２とスイッチ素子Ｓ２３とスイッチ素子Ｓ３１とスイッチ素子Ｓ３４をオフさせる。この期間で、第１の降圧回路部Ｂ１における容量素子Ｃ１は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第２の降圧回路部Ｂ２における容量素子Ｃ２は蓄えている電荷を降圧電圧蓄積用の容量素子Ｃ０に引き下げる状態（ＤＮ）であり、第３の降圧回路部Ｂ３における容量素子Ｃ３は基準電源Ｖciの電圧を蓄える状態（ＣＨ）である。この期間は、基準電源Ｖciへ負荷が２箇所からかかっている状態であり、第２の降圧回路部Ｂ２から降圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＣＨ，ＤＮ，ＣＨ〕である。

次に、図２８のように、図２７の状態から第３の降圧回路部Ｂ３におけるスイッチ素子Ｓ３２とスイッチ素子Ｓ３３をオフさせる。この期間で、第１の降圧回路部Ｂ１における容量素子Ｃ１は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第２の降圧回路部Ｂ２における容量素子Ｃ２は蓄えている電荷を降圧電圧蓄積用の容量素子Ｃ０に引き下げる状態（ＤＮ）であり、第３の降圧回路部Ｂ３はデッドタイム期間の状態（ＤＴ）である。第１の降圧回路部Ｂ１および第２の降圧回路部Ｂ２は動作状態のままであるため、基準電源Ｖciへ負荷が１箇所からかかっている状態であり、第２の降圧回路部Ｂ２から降圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＣＨ，ＤＮ，ＤＴ〕である。

次に、図２９のように、図２８の状態から第３の降圧回路部Ｂ３におけるスイッチ素子Ｓ３１とスイッチ素子Ｓ３４をオンさせ、基準電源電圧蓄積用の容量素子Ｃ３に対して基準電源Ｖciを同方向に印加する。この期間で、第１の降圧回路部Ｂ１における容量素子Ｃ１は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第２の降圧回路部Ｂ２における容量素子Ｃ２は蓄えている電荷を降圧電圧蓄積用の容量素子Ｃ０に引き下げる状態（ＤＮ）であり、第３の降圧回路部Ｂ３における容量素子Ｃ３は蓄えている電荷を降圧電圧蓄積用の容量素子Ｃ０に引き下げる状態（ＤＮ）である。この期間は、基準電源Ｖciへ負荷が１箇所からかかっている状態であり、第２の降圧回路部Ｂ２および第３の降圧回路部Ｂ３から降圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＣＨ，ＤＮ，ＤＮ〕である。

次に、図３０のように、図２９の状態から第２の降圧回路部Ｂ２におけるスイッチ素子Ｓ２１とスイッチ素子Ｓ２４をオフさせる。この期間で、第１の降圧回路部Ｂ１における容量素子Ｃ１は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第３の降圧回路部Ｂ３における容量素子Ｃ３は蓄えている電荷を降圧電圧蓄積用の容量素子Ｃ０に引き下げる状態（ＤＮ）であり、第２の降圧回路部Ｂ２はデッドタイム期間の状態（ＤＴ）である。第１の降圧回路部Ｂ１および第３の降圧回路部Ｂ３は動作状態のままであるため、基準電源Ｖciへ負荷が１箇所からかかっている状態であり、第３の降圧回路部Ｂ３から降圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＣＨ，ＤＴ，ＤＮ〕である。

次に、図３１のように、図３０の状態から第２の降圧回路部Ｂ２におけるスイッチ素子Ｓ２２とスイッチ素子Ｓ２３をオンさせる。この期間で、第１の降圧回路部Ｂ１における容量素子Ｃ１は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第２の降圧回路部Ｂ２における容量素子Ｃ２は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第３の降圧回路部Ｂ３における容量素子Ｃ３は蓄えている電荷を降圧電圧蓄積用の容量素子Ｃ０に引き下げる状態（ＤＮ）である。この期間は、基準電源Ｖciへ負荷が２箇所からかかっている状態であり、第３の降圧回路部Ｂ３から降圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＣＨ，ＣＨ，ＤＮ〕である。

次に、図３２のように、図３１の状態から第１の降圧回路部Ｂ１におけるスイッチ素子Ｓ１２とスイッチ素子Ｓ１３をオフさせる。この期間で、第２の降圧回路部Ｂ２における容量素子Ｃ２は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第３の降圧回路部Ｂ３における容量素子Ｃ３は蓄えている電荷を降圧電圧蓄積用の容量素子Ｃ０に引き下げる状態（ＤＮ）であり、第１の降圧回路部Ｂ１はデッドタイム期間の状態（ＤＴ）である。第２の降圧回路部Ｂ２および第３の降圧回路部Ｂ３は動作状態のままであるため、基準電源Ｖciへ負荷が１箇所からかかっている状態であり、第３の降圧回路部Ｂ３から降圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＤＴ，ＣＨ，ＤＮ〕である。

次に、図３３のように、図３２の状態から第１の降圧回路部Ｂ１におけるスイッチ素子Ｓ１１とスイッチ素子Ｓ１４をオンさせ、基準電源電圧蓄積用の容量素子Ｃ１に対して基準電源Ｖciを同方向に印加する。この期間で、第１の降圧回路部Ｂ１における容量素子Ｃ１は蓄えている電荷を降圧電圧蓄積用の容量素子Ｃ０に引き下げる状態（ＤＮ）であり、第２の降圧回路部Ｂ２における容量素子Ｃ２は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第３の降圧回路部Ｂ３における容量素子Ｃ３は蓄えている電荷を降圧電圧蓄積用の容量素子Ｃ０に引き下げる状態（ＤＮ）である。この期間は、基準電源Ｖciへ負荷が１箇所からかかっている状態であり、第１の降圧回路部Ｂ１および第３の降圧回路部Ｂ３から降圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＤＮ，ＣＨ，ＤＮ〕である。

次に、図３４のように、図３３の状態から第３の降圧回路部Ｂ３におけるスイッチ素子Ｓ３１とスイッチ素子Ｓ３４をオフさせる。この期間で、第１の降圧回路部Ｂ１における容量素子Ｃ１は蓄えている電荷を降圧電圧蓄積用の容量素子Ｃ０に引き下げる状態（ＤＮ）であり、第２の降圧回路部Ｂ２における容量素子Ｃ２は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第３の降圧回路部Ｂ３はデッドタイム期間の状態（ＤＴ）である。第１の降圧回路部Ｂ１および第２の降圧回路部Ｂ２は動作状態のままであるため、基準電源Ｖciへ負荷が１箇所からかかっている状態であり、第１の降圧回路部Ｂ１から降圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＤＮ，ＣＨ，ＤＴ〕である。

次に、図３５のように、図３４の状態から第３の降圧回路部Ｂ３におけるスイッチ素子Ｓ３２とスイッチ素子Ｓ３３をオンさせる。この期間で、第１の降圧回路部Ｂ１における容量素子Ｃ１は蓄えている電荷を降圧電圧蓄積用の容量素子Ｃ０に引き下げる状態（ＤＮ）であり、第２の降圧回路部Ｂ２における容量素子Ｃ２は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第３の降圧回路部Ｂ３における容量素子Ｃ３は基準電源Ｖciの電圧を蓄える状態（ＣＨ）である。この期間は、基準電源Ｖciへ負荷が２箇所からかかっている状態であり、第１の降圧回路部Ｂ１から降圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＤＮ，ＣＨ，ＣＨ〕である。

次に、図３６のように、図３５の状態から第２の降圧回路部Ｂ２におけるスイッチ素子Ｓ２２とスイッチ素子Ｓ２３をオフさせる。この期間で、第１の降圧回路部Ｂ１における容量素子Ｃ１は蓄えている電荷を降圧電圧蓄積用の容量素子Ｃ０に引き下げる状態（ＤＮ）であり、第３の降圧回路部Ｂ３における容量素子Ｃ３は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第２の降圧回路部Ｂ２はデッドタイム期間の状態（ＤＴ）である。第１の降圧回路部Ｂ１および第３の降圧回路部Ｂ３は動作状態のままであるため、基準電源Ｖciへ負荷が１箇所からかかっている状態であり、第１の降圧回路部Ｂ１から降圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＤＮ，ＤＴ，ＣＨ〕である。

次に、図３７のように、図３６の状態から第２の降圧回路部Ｂ２におけるスイッチ素子Ｓ２１とスイッチ素子Ｓ２４をオンさせ、基準電源電圧蓄積用の容量素子Ｃ２に対して基準電源Ｖciを同方向に印加する。この期間で、第１の降圧回路部Ｂ１における容量素子Ｃ１は蓄えている電荷を降圧電圧蓄積用の容量素子Ｃ０に引き下げる状態（ＤＮ）であり、第２の降圧回路部Ｂ２における容量素子Ｃ２は蓄えている電荷を降圧電圧蓄積用の容量素子Ｃ０に引き下げる状態（ＤＮ）であり、第３の降圧回路部Ｂ３における容量素子Ｃ３は基準電源Ｖciの電圧を蓄える状態（ＣＨ）である。この期間は、基準電源Ｖciへ負荷が１箇所からかかっている状態であり、第１の降圧回路部Ｂ１および第２の降圧回路部Ｂ２から降圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＤＮ，ＤＮ，ＣＨ〕である。

次に、図３８のように、図３７の状態から第１の降圧回路部Ｂ１におけるスイッチ素子Ｓ１１とスイッチ素子Ｓ１４をオフさせる。この期間で、第２の降圧回路部Ｂ２における容量素子Ｃ２は蓄えている電荷を降圧電圧蓄積用の容量素子Ｃ０に引き下げる状態（ＤＮ）であり、第３の降圧回路部Ｂ３における容量素子Ｃ３は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第１の降圧回路部Ｂ１はデッドタイム期間の状態（ＤＴ）である。第２の降圧回路部Ｂ２および第３の降圧回路部Ｂ３は動作状態のままであるため、基準電源Ｖciへ負荷が１箇所からかかっている状態であり、第２の降圧回路部Ｂ２から降圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態である。総合状態は、〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＤＴ，ＤＮ，ＣＨ〕である。

図２７〜図３８の動作を繰り返すことにより、降圧電圧蓄積用の容量素子Ｃ０に基準電源Ｖciの（−１）倍の電圧（Ｖout）が生成される。

図２６において、図２８相当の期間では、第３の降圧回路部Ｂ３における４つのスイッチ素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４がすべてオフとなっていて、第３の降圧回路部Ｂ３はデッドタイム期間の状態（ＤＴ）である。このとき、第１の降圧回路部Ｂ１において、スイッチ素子Ｓ１２，Ｓ１３がオンであることから、基準電源Ｖciの電圧を蓄える状態（ＣＨ）が確保されている。さらに、第２の降圧回路部Ｂ２において、スイッチ素子Ｓ２１，Ｓ２４がオンであることから、降圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態（ＤＮ）も確保されている。

また、図２６において、図３０相当の期間では、第２の降圧回路部Ｂ２における４つのスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４がすべてオフとなっていて、第２の降圧回路部Ｂ２はデッドタイム期間の状態（ＤＴ）である。このとき、第１の降圧回路部Ｂ１において、スイッチ素子Ｓ１２，Ｓ１３がオンであることから、基準電源Ｖciの電圧を蓄える状態（ＣＨ）が確保されている。さらに、第３の降圧回路部Ｂ３において、スイッチ素子Ｓ３１，Ｓ３４がオンであることから、降圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態（ＤＮ）も確保されている。

また、図２６において、図３２相当の期間では、第１の降圧回路部Ｂ１における４つのスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４がすべてオフとなっていて、第１の降圧回路部Ｂ１はデッドタイム期間の状態（ＤＴ）である。このとき、第２の降圧回路部Ｂ２において、スイッチ素子Ｓ２２，Ｓ２３がオンであることから、基準電源Ｖciの電圧を蓄える状態（ＣＨ）が確保されている。さらに、第３の降圧回路部Ｂ３において、スイッチ素子Ｓ３１，Ｓ３４がオンであることから、降圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態（ＤＮ）も確保されている。

また、図２６において、図３４相当の期間では、第３の降圧回路部Ｂ３における４つのスイッチ素子Ｓ３１，Ｓ３２，Ｓ３３，Ｓ３４がすべてオフとなっていて、第３の降圧回路部Ｂ３はデッドタイム期間の状態（ＤＴ）である。このとき、第２の降圧回路部Ｂ２において、スイッチ素子Ｓ２２，Ｓ２３がオンであることから、基準電源Ｖciの電圧を蓄える状態（ＣＨ）が確保されている。さらに、第１の降圧回路部Ｂ１において、スイッチ素子Ｓ１１，Ｓ１４がオンであることから、降圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態（ＤＮ）も確保されている。

また、図２６において、図３６相当の期間では、第２の降圧回路部Ｂ２における４つのスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４がすべてオフとなっていて、第２の降圧回路部Ｂ２はデッドタイム期間の状態（ＤＴ）である。このとき、第３の降圧回路部Ｂ３において、スイッチ素子Ｓ３２，Ｓ３３がオンであることから、基準電源Ｖciの電圧を蓄える状態（ＣＨ）が確保されている。さらに、第１の降圧回路部Ｂ１において、スイッチ素子Ｓ１１，Ｓ１４がオンであることから、降圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態（ＤＮ）も確保されている。

また、図２６において、図３８相当の期間では、第１の降圧回路部Ｂ１における４つのスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４がすべてオフとなっていて、第１の降圧回路部Ｂ１はデッドタイム期間の状態（ＤＴ）である。このとき、第３の降圧回路部Ｂ３において、スイッチ素子Ｓ３２，Ｓ３３がオンであることから、基準電源Ｖciの電圧を蓄える状態（ＣＨ）が確保されている。さらに、第２の降圧回路部Ｂ２において、スイッチ素子Ｓ２１，Ｓ２４がオンであることから、降圧電圧蓄積用の容量素子Ｃ０へ電荷が供給されている状態（ＤＮ）も確保されている。

以上の経過をまとめると、
図２７……〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＣＨ，ＤＮ，ＣＨ〕
図２８……〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＣＨ，ＤＮ，ＤＴ〕
図２９……〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＣＨ，ＤＮ，ＤＮ〕
図３０……〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＣＨ，ＤＴ，ＤＮ〕
図３１……〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＣＨ，ＣＨ，ＤＮ〕
図３２……〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＤＴ，ＣＨ，ＤＮ〕
図３３……〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＤＮ，ＣＨ，ＤＮ〕
図３４……〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＤＮ，ＣＨ，ＤＴ〕
図３５……〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＤＮ，ＣＨ，ＣＨ〕
図３６……〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＤＮ，ＤＴ，ＣＨ〕
図３７……〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＤＮ，ＤＮ，ＣＨ〕
図３８……〔Ｂ１，Ｂ２，Ｂ３〕＝〔ＤＴ，ＤＮ，ＣＨ〕
となる。第１の降圧回路部Ｂ１における動作履歴をみると、ＣＨ→ＣＨ→ＣＨ→ＣＨ→ＣＨ→ＤＴ→ＤＮ→ＤＮ→ＤＮ→ＤＮ→ＤＮ→ＤＴのサイクリック動作となっている。また、第２の降圧回路部Ｂ２における動作履歴をみると、ＤＮ→ＤＮ→ＤＮ→ＤＴ→ＣＨ→ＣＨ→ＣＨ→ＣＨ→ＣＨ→ＤＴ→ＤＮ→ＤＮのサイクリック動作となっている。また、第３の降圧回路部Ｂ３における動作履歴をみると、ＣＨ→ＤＴ→ＤＮ→ＤＮ→ＤＮ→ＤＮ→ＤＮ→ＤＴ→ＣＨ→ＣＨ→ＣＨ→ＣＨのサイクリック動作となっている。３つの降圧回路部Ｂ１，Ｂ２，Ｂ３の動作は、タイミングこそ異なるが、同一パターンのサイクリック動作となっている。

第３の降圧回路部Ｂ３がデッドタイム期間の状態（ＤＴ）であるときは（図２８または図３４）、第２の降圧回路部Ｂ２が蓄えられた電荷を降圧電圧蓄積用の容量素子Ｃ０に持ち下げる状態（ＤＮ）または基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第１の降圧回路部Ｂ１が基準電源Ｖciの電圧を蓄える状態（ＣＨ）または蓄えている電荷を降圧電圧蓄積用の容量素子Ｃ０に持ち下げる状態（ＤＮ）となっている。

また、第２の降圧回路部Ｂ２がデッドタイム期間の状態（ＤＴ）であるときは（図３０または図３６）、第１の降圧回路部Ｂ１が基準電源Ｖciの電圧を蓄える状態（ＣＨ）または蓄えている電荷を降圧電圧蓄積用の容量素子Ｃ０に持ち下げる状態（ＤＮ）であり、第３の降圧回路部Ｂ３が蓄えられた電荷を降圧電圧蓄積用の容量素子Ｃ０に持ち下げる状態（ＤＮ）または基準電源Ｖciの電圧を蓄える状態（ＣＨ）となっている。

また、第１の降圧回路部Ｂ１がデッドタイム期間の状態（ＤＴ）であるときは（図３２または図３８）、第２の降圧回路部Ｂ２が基準電源Ｖciの電圧を蓄える状態（ＣＨ）または蓄えている電荷を降圧電圧蓄積用の容量素子Ｃ０に持ち下げる状態（ＤＮ）であり、第３の降圧回路部Ｂ３が蓄えられた電荷を降圧電圧蓄積用の容量素子Ｃ０に持ち下げる状態（ＤＮ）または基準電源Ｖciの電圧を蓄える状態（ＣＨ）となっている。

すなわち、いずれの１つの降圧回路部がデッドタイム期間の状態（ＤＴ）であっても、他の１つの降圧回路部において、必ず、平滑容量を持たない基準電源Ｖciに負荷がかかっている状態を維持させることができている。これで、従来の技術の場合の、〔ＤＴ，無負荷〕の状態を脱却でき、〔ＤＴ，無負荷〕の状態に起因するノイズの発生を抑制することができる。また、別の１つの降圧回路部において、必ず、降圧電圧蓄積用の容量素子Ｃ０に電荷の供給が行われている状態を維持させることができている。これで、基準電源Ｖciの（−１）倍の電圧（Ｖout）のリップルを低減させ、電流能力を上げるという効果も得られる。

まとめると、本実施の形態によれば、基準電源Ｖciには常に負荷がかかっている状態で、降圧動作が可能となり、基準電源Ｖciのノイズの低減が可能となり、さらに降圧電圧蓄積用の容量素子Ｃ０には常に少なくとも１つの降圧回路部から電荷の供給が行われている状態になるため、基準電源Ｖciの（−１）倍の電圧（Ｖout）のリップルを低減させ、電流能力を上げるという効果も得られる。

なお、本実施の形態の降圧装置においては、基準電源Ｖciの（−１）倍の電圧（Ｖout）の出力端子に対しては、常に少なくとも１つの降圧回路部から電荷の供給が行われている状態になるため、基準電源Ｖciの（−１）倍の電圧（Ｖout）を保持する役割の降圧電圧蓄積用の容量素子Ｃ０はなくてもよい。

（実施の形態４）
上記においては、昇圧回路部または降圧回路部を２つ以上接続させることでの基準電源Ｖciのノイズの低減法について説明したが、昇圧回路部または降圧回路部にデッドタイム期間のみ、基準電源Ｖciに強制的に負荷を与える回路を追加することでも、上記同様の効果が得られる。これが本発明の実施の形態４である。

図３９は、本発明の実施の形態４における昇圧装置の構成を示す回路図である。図３９に示すように、本実施の形態の昇圧装置は、昇圧回路部に、スイッチ素子を介して負荷電流源である抵抗が設けられている。

基準電源ＶciとグランドＶＳＳとの間にスイッチ素子Ｓ１１とスイッチ素子Ｓ１２の直列回路が接続されている。基準電源Ｖciと両スイッチ素子Ｓ１１，Ｓ１２の接続点との間にスイッチ素子Ｓ１３と基準電源電圧蓄積用の容量素子Ｃ１の直列回路が接続されている。スイッチ素子Ｓ１３と基準電源電圧蓄積用の容量素子Ｃ１の接続点とグランドＶＳＳとの間にスイッチ素子Ｓ１４と昇圧電圧蓄積用の容量素子Ｃ０の直列回路が接続されている。昇圧電圧蓄積用の容量素子Ｃ０は、基準電源Ｖciの２倍の電圧（Ｖout）を保持し、出力するものである。図４０のタイミングチャートにおいて、制御信号Ａ，Ｂ，Ｃ，Ｄはそれぞれスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４をオン・オフ制御するものである。スイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４と基準電源電圧蓄積用の容量素子Ｃ１で昇圧回路部Ａを形成している。

さらに、基準電源ＶciとグランドＶＳＳとの間にスイッチ素子Ｓ４１と抵抗Ｒ１の直列回路が接続されており、スイッチ素子Ｓ４１は図４０の信号Ｍで制御されている。図４０において、ハッチングを施した領域は、デッドタイム期間の状態（ＤＴ）を表している。

４０は、昇圧回路部Ａにおけるスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４をオン・オフ制御する制御信号Ａ，Ｂ，Ｃ，Ｄと負荷電流源の抵抗Ｒ１のスイッチＳ４１をオン・オフ制御する制御信号Ｍを生成出力する制御部である。

次に、上記のように構成された本実施の形態の昇圧装置の動作について、図４１から図４４を参照しながら説明する。

まず、図４１のように、スイッチ素子Ｓ１２とスイッチ素子Ｓ１３をオンさせ、スイッチ素子Ｓ１１とスイッチ素子Ｓ１４とスイッチ素子Ｓ４１をオフさせる。この状態で基準電源電圧蓄積用の容量素子Ｃ１には基準電源Ｖciの電圧が蓄えられる状態（ＣＨ）であり、抵抗Ｒ１には電流が流れていない状態である。この期間は、基準電源Ｖciへは昇圧回路部Ａから負荷がかかっている状態である。

次に、図４２のように、図４１の状態から昇圧回路部Ａにおけるスイッチ素子Ｓ１２とスイッチ素子Ｓ１３をオフさせ、スイッチ素子Ｓ４１をオンさせる。この期間は、昇圧回路部Ａのデッドタイム期間（ＤＴ）であるが、抵抗Ｒ１を介して基準電源Ｖciへ負荷がかかっている状態である。

次に、図４３のように、図４２の状態からスイッチ素子Ｓ１１とスイッチ素子Ｓ１４をオンさせ、スイッチ素子Ｓ４１をオフさせる。この状態で基準電源電圧蓄積用の容量素子Ｃ１と昇圧電圧蓄積用の容量素子Ｃ０が接続され、容量素子Ｃ１に蓄えられた電荷が容量素子Ｃ０に持ち上げられる状態（ＵＰ）であり、抵抗Ｒ１には電流が流れていない状態である。この期間は、基準電源Ｖciへは昇圧回路部Ａから負荷がかかっている状態である。

次に、図４４のように、図４３の状態からスイッチ素子Ｓ１１とスイッチ素子Ｓ１４をオフさせ、スイッチ素子Ｓ４１をオンさせる。この状態は昇圧回路部Ａのデッドタイム期間（ＤＴ）であるが、抵抗Ｒ１を介して基準電源Ｖciへ負荷がかかっている状態である。

図４１〜図４４の動作を繰り返すことにより、昇圧電圧蓄積用の容量素子Ｃ０に基準電源Ｖciの２倍の電圧（Ｖout）が生成される。

本実施の形態によれば、基準電源Ｖciには常に負荷がかかっている状態で、昇圧動作が可能となり、基準電源Ｖciのノイズの低減が可能となる。

なお、以上の実施の形態の説明におけるスイッチ素子については、ＭＯＳトランジスタやバイポーラトランジスタなどが知られているが、それに限定されるものではなく、スイッチング機能を有する素子であれば構わない。

（実施の形態５）
図４５は、本発明の実施の形態５における昇圧装置の構成を示す回路図である。図４５に示すように、第１の電圧出力端子Ｖout１に第１の昇圧電圧蓄積用の容量素子Ｃ０１が接続され、この第１の昇圧電圧蓄積用の容量素子Ｃ０１に対して第１の昇圧回路部Ａ１が接続されている。さらに、第２の電圧出力端子Ｖout２に第２の昇圧電圧蓄積用の容量素子Ｃ０２が接続され、この第２の昇圧電圧蓄積用の容量素子Ｃ０２に対して第２の昇圧回路部Ａ２が接続されている。第１の昇圧電圧蓄積用の容量素子Ｃ０１は、基準電源Ｖciの２倍の電圧（Ｖout１）を保持し、出力するものであり、第２の昇圧電圧蓄積用の容量素子Ｃ０２は、基準電源Ｖciの２倍の電圧（Ｖout２）を保持し、出力するものである。

第１の昇圧回路部Ａ１において、基準電源ＶciとグランドＶＳＳとの間にスイッチ素子Ｓ１１とスイッチ素子Ｓ１２の直列回路が接続されている。基準電源Ｖciと両スイッチ素子Ｓ１１，Ｓ１２の接続点との間にスイッチ素子Ｓ１３と基準電源電圧蓄積用の容量素子Ｃ１の直列回路が接続されている。スイッチ素子Ｓ１３と容量素子Ｃ１の接続点とグランドＶＳＳとの間にスイッチ素子Ｓ１４と第１の昇圧電圧蓄積用の容量素子Ｃ０１の直列回路が接続されている。スイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４と基準電源電圧蓄積用の容量素子Ｃ１で第１の昇圧回路部Ａ１を形成している。

第２の昇圧回路部Ａ２において、基準電源ＶciとグランドＶＳＳとの間にスイッチ素子Ｓ２１とスイッチ素子Ｓ２２の直列回路が接続されている。基準電源Ｖciと両スイッチ素子Ｓ２１，Ｓ２２の接続点との間にスイッチ素子Ｓ２３と基準電源電圧蓄積用の容量素子Ｃ２の直列回路が接続されている。スイッチ素子Ｓ２３と容量素子Ｃ２の接続点とグランドＶＳＳとの間にスイッチ素子Ｓ２４と第２の昇圧電圧蓄積用の容量素子Ｃ０２の直列回路が接続されている。スイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４と基準電源電圧蓄積用の容量素子Ｃ２で第２の昇圧回路部Ａ２を形成している。

第１の昇圧電圧蓄積用の容量素子Ｃ０１は、一方でグランドＶＳＳに接続され、もう一方はスイッチ素子Ｓ１４に接続されている。結果的にはこの箇所に基準電源Ｖciの２倍の電圧（Ｖout１）が出力される。

第２の昇圧電圧蓄積用の容量素子Ｃ０２は、一方でグランドＶＳＳに接続され、もう一方はスイッチ素子Ｓ２４に接続されている。結果的にはこの箇所に基準電源Ｖciの２倍の電圧（Ｖout２）が出力される。

５０は、第１の昇圧回路部Ａ１におけるスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４をオン・オフ制御する制御信号Ａ，Ｂ，Ｃ，Ｄと第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４をオン・オフ制御する制御信号Ｅ，Ｆ，Ｇ，Ｈを生成出力する制御部である。この制御部５０は、第１の昇圧回路部Ａ１および第２の昇圧回路部Ａ２のうちいずれか一方の昇圧回路部のデッドタイム期間において他方の昇圧回路部では電荷蓄積動作またはポンプ動作を行うという制御を、両昇圧回路部Ａ１，Ａ２間で交互かつサイクリックに行うように構成されている。スイッチ素子はトランジスタ等で構成されている。基準電源Ｖciは平滑容量を持たない電源となっている。

図４６は本実施の形態の昇圧装置の動作を示すタイミングチャートである。図４６において、第１の昇圧回路部Ａ１におけるスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４をオン・オフ制御する制御信号Ａ，Ｂ，Ｃ，Ｄは、昇圧回路用の第１のクロックＣＫ１に基づいて生成され、第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４をオン・オフ制御する制御信号Ｅ，Ｆ，Ｇ，Ｈは、昇圧回路用の第２のクロックＣＫ２に基づいて生成される。

また、図４６において、ハッチングを施した領域は、デッドタイム期間の状態（ＤＴ）を表している。

次に、上記のように構成された本実施の形態の昇圧装置の動作を、図４７〜図５４を参照しながら説明する。

まず、図４７のように、第１の昇圧回路部Ａ１におけるスイッチ素子Ｓ１２とスイッチ素子Ｓ１３と、第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２１とスイッチ素子Ｓ２４をオンさせ、スイッチ素子Ｓ１１とスイッチ素子Ｓ１４とスイッチ素子Ｓ２２とスイッチ素子Ｓ２３をオフさせる。この期間で、第１の昇圧回路部Ａ１における基準電源電圧蓄積用の容量素子Ｃ１は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第２の昇圧回路部Ａ２における基準電源電圧蓄積用の容量素子Ｃ２は蓄えている電荷をポンプ動作により第２の昇圧電圧蓄積用の容量素子Ｃ０２に持ち上げる状態（ＵＰ）である。この期間は、基準電源Ｖciへ負荷が２箇所からかかっている状態である。総合状態は、〔Ａ１，Ａ２〕＝〔ＣＨ，ＵＰ〕である。

次に、図４８のように、図４７の状態から第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２１とスイッチ素子Ｓ２４をオフさせる。この期間で、第１の昇圧回路部Ａ１における容量素子Ｃ１は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第２の昇圧回路部Ａ２はデッドタイム期間の状態（ＤＴ）である。第１の昇圧回路部Ａ１は動作状態のままであるため、基準電源Ｖciへ負荷が１箇所からかかっている状態である。総合状態は、〔Ａ１，Ａ２〕＝〔ＣＨ，ＤＴ〕である。

次に、図４９のように、図４８の状態から第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２２とスイッチ素子Ｓ２３をオンさせる。この期間で、第１の昇圧回路部Ａ１における容量素子Ｃ１は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第２の昇圧回路部Ａ２における容量素子Ｃ２は基準電源Ｖciの電圧を蓄える状態（ＣＨ）である。この期間は、基準電源Ｖciへ負荷が２箇所からかかっている状態である。総合状態は、〔Ａ１，Ａ２〕＝〔ＣＨ，ＣＨ〕である。

次に、図５０のように、図４９の状態から第１の昇圧回路部Ａ１におけるスイッチ素子Ｓ１２とスイッチ素子Ｓ１３をオフさせる。この期間で、第２の昇圧回路部Ａ２における容量素子Ｃ２は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第１の昇圧回路部Ａ１はデッドタイム期間の状態（ＤＴ）である。第２の昇圧回路部Ａ２は動作状態のままであるため、基準電源Ｖciへ負荷が１箇所からかかっている状態である。総合状態は、〔Ａ１，Ａ２〕＝〔ＤＴ，ＣＨ〕である。

次に、図５１のように、図５０の状態から第１の昇圧回路部Ａ１におけるスイッチ素子Ｓ１１とスイッチ素子Ｓ１４をオンさせ、基準電源電圧蓄積用の容量素子Ｃ１に対して基準電源Ｖciを逆方向に印加する。この期間で、第２の昇圧回路部Ａ２における容量素子Ｃ２は基準電源Ｖciの電圧を蓄える状態（ＣＨ）であり、第１の昇圧回路部Ａ１における容量素子Ｃ１は蓄えている電荷をポンプ動作により第１の昇圧電圧蓄積用の容量素子Ｃ０１に持ち上げる状態（ＵＰ）である。この期間は、基準電源Ｖciへ負荷が２箇所からかかっている状態である。総合状態は、〔Ａ１，Ａ２〕＝〔ＵＰ，ＣＨ〕である。

次に、図５２のように、図５１の状態から第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２２とスイッチ素子Ｓ２３をオフさせる。この期間で、第１の昇圧回路部Ａ１における容量素子Ｃ１は蓄えている電荷をポンプ動作により第１の昇圧電圧蓄積用の容量素子Ｃ０１に持ち上げる状態（ＵＰ）であり、第２の昇圧回路部Ａ２はデッドタイム期間の状態（ＤＴ）である。第１の昇圧回路部Ａ１は動作状態のままであるため、基準電源Ｖciへ負荷が１箇所からかかっている状態である。総合状態は、〔Ａ１，Ａ２〕＝〔ＵＰ，ＤＴ〕である。

次に、図５３のように、図５２の状態から第２の昇圧回路部Ａ２におけるスイッチ素子Ｓ２１とスイッチ素子Ｓ２４をオンさせ、基準電源電圧蓄積用の容量素子Ｃ２に対して基準電源Ｖciを逆方向に印加する。この期間で、第１の昇圧回路部Ａ１における容量素子Ｃ１は蓄えている電荷をポンプ動作により第１の昇圧電圧蓄積用の容量素子Ｃ０１に持ち上げる状態（ＵＰ）であり、第２の昇圧回路部Ａ２における容量素子Ｃ２は蓄えている電荷をポンプ動作により第２の昇圧電圧蓄積用の容量素子Ｃ０２に持ち上げる状態（ＵＰ）である。この期間は、基準電源Ｖciへ負荷が２箇所からかかっている状態である。総合状態は、〔Ａ１，Ａ２〕＝〔ＵＰ，ＵＰ〕である。

次に、図５４のように、図５３の状態から第１の昇圧回路部Ａ１におけるスイッチ素子Ｓ１１とスイッチ素子Ｓ１４をオフさせる。この期間で、第２の昇圧回路部Ａ２における容量素子Ｃ２は蓄えている電荷をポンプ動作により第２の昇圧電圧蓄積用の容量素子Ｃ０２に持ち上げる状態（ＵＰ）であり、第１の昇圧回路部Ａ１はデッドタイム期間の状態（ＤＴ）である。第２の昇圧回路部Ａ２は動作状態のままであるため、基準電源Ｖciへ負荷が１箇所からかかっている状態である。総合状態は、〔Ａ１，Ａ２〕＝〔ＤＴ，ＵＰ〕である。

図４７〜図５４の動作を繰り返すことにより、第１の昇圧電圧蓄積用の容量素子Ｃ０１に基準電源Ｖciの２倍の電圧（Ｖout１）が生成され、第２の昇圧電圧蓄積用の容量素子Ｃ０２に基準電源Ｖciの２倍の電圧（Ｖout２）が生成される。

図４６において、図４８相当の期間では、第２の昇圧回路部Ａ２における４つのスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４がすべてオフとなっていて、第２の昇圧回路部Ａ２はデッドタイム期間の状態（ＤＴ）である。このとき、第１の昇圧回路部Ａ１において、スイッチ素子Ｓ１２，Ｓ１３がオンであることから、基準電源Ｖciの電圧を蓄える状態（ＣＨ）が確保されている。

また、図４６において、図５０相当の期間では、第１の昇圧回路部Ａ１における４つのスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４がすべてオフとなっていて、第１の昇圧回路部Ａ１はデッドタイム期間の状態（ＤＴ）である。このとき、第２の昇圧回路部Ａ２において、スイッチ素子Ｓ２２，Ｓ２３がオンであることから、基準電源Ｖciの電圧を蓄える状態（ＣＨ）が確保されている。

また、図４６において、図５２相当の期間では、第２の昇圧回路部Ａ２における４つのスイッチ素子Ｓ２１，Ｓ２２，Ｓ２３，Ｓ２４がすべてオフとなっていて、第２の昇圧回路部Ａ２はデッドタイム期間の状態（ＤＴ）である。このとき、第１の昇圧回路部Ａ１において、スイッチ素子Ｓ１１，Ｓ１４がオンであることから、蓄えている電荷を第１の昇圧電圧蓄積用の容量素子Ｃ０１に持ち上げる状態（ＵＰ）となっている。

また、図４６において、図５４相当の期間では、第１の昇圧回路部Ａ１における４つのスイッチ素子Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１４がすべてオフとなっていて、第１の昇圧回路部Ａ１はデッドタイム期間の状態（ＤＴ）である。このとき、第２の昇圧回路部Ａ２において、スイッチ素子Ｓ２１，Ｓ２４がオンであることから、蓄えている電荷を第２の昇圧電圧蓄積用の容量素子Ｃ０２に持ち上げる状態（ＵＰ）となっている。

以上の経過をまとめると、
図４７……〔Ａ１，Ａ２〕＝〔ＣＨ，ＵＰ〕
図４８……〔Ａ１，Ａ２〕＝〔ＣＨ，ＤＴ〕
図４９……〔Ａ１，Ａ２〕＝〔ＣＨ，ＣＨ〕
図５０……〔Ａ１，Ａ２〕＝〔ＤＴ，ＣＨ〕
図５１……〔Ａ１，Ａ２〕＝〔ＵＰ，ＣＨ〕
図５２……〔Ａ１，Ａ２〕＝〔ＵＰ，ＤＴ〕
図５３……〔Ａ１，Ａ２〕＝〔ＵＰ，ＵＰ〕
図５４……〔Ａ１，Ａ２〕＝〔ＤＴ，ＵＰ〕
となる。第１の昇圧回路部Ａ１における動作履歴をみると、ＣＨ→ＣＨ→ＣＨ→ＤＴ→ＵＰ→ＵＰ→ＵＰ→ＤＴのサイクリック動作となっている。また、第２の昇圧回路部Ａ２における動作履歴をみると、ＵＰ→ＤＴ→ＣＨ→ＣＨ→ＣＨ→ＤＴ→ＵＰ→ＵＰのサイクリック動作となっている。両昇圧回路部Ａ１，Ａ２の動作は、タイミングこそ異なるが、同一パターンのサイクリック動作となっている。

第２の昇圧回路部Ａ２がデッドタイム期間の状態（ＤＴ）であるときは（図４８または図５２）、第１の昇圧回路部Ａ１は基準電源Ｖciの電圧を蓄える状態（ＣＨ）または蓄えている電荷をポンプ動作により第１の昇圧電圧蓄積用の容量素子Ｃ０１に持ち上げる状態（ＵＰ）となっている。

また、第１の昇圧回路部Ａ１がデッドタイム期間の状態（ＤＴ）であるときは（図５０または図５４）、第２の昇圧回路部Ａ２は基準電源Ｖciの電圧を蓄える状態（ＣＨ）または蓄えている電荷をポンプ動作により第２の昇圧電圧蓄積用の容量素子Ｃ０２に持ち上げる状態（ＵＰ）となっている。

まとめると、
〔Ａ１，Ａ２〕＝〔有負荷，ＤＴ〕
〔Ａ１，Ａ２〕＝〔ＤＴ，有負荷〕
の原則が保たれている。

すなわち、いずれの昇圧回路部がデッドタイム期間の状態（ＤＴ）であっても、他方の昇圧回路部において、必ず、平滑容量を持たない基準電源Ｖciに負荷がかかっている状態を維持させることができている。これで、従来の技術の場合の、〔ＤＴ，無負荷〕の状態を脱却でき、〔ＤＴ，無負荷〕の状態に起因するノイズの発生を抑制することができる。

まとめると、本実施の形態によれば、基準電源Ｖciには常に負荷がかかっている状態で、昇圧動作が可能となり、基準電源Ｖciのノイズの低減が可能となる。

本発明の昇圧装置または降圧装置は、平滑容量を持たない基準電源発生源の出力電圧を基準電源とする昇圧装置の基準電源のノイズを低減させ、そのノイズの別回路への悪影響を低減させる等の効果があり、昇圧装置または降圧装置を内蔵した電源回路等として有用である。

本発明の実施の形態１における昇圧装置の構成を示す回路図 本発明の実施の形態１における昇圧装置の動作を示す信号波形図 本発明の実施の形態１における昇圧装置の動作説明図（その１） 本発明の実施の形態１における昇圧装置の動作説明図（その２） 本発明の実施の形態１における昇圧装置の動作説明図（その３） 本発明の実施の形態１における昇圧装置の動作説明図（その４） 本発明の実施の形態１における昇圧装置の動作説明図（その５） 本発明の実施の形態１における昇圧装置の動作説明図（その６） 本発明の実施の形態１における昇圧装置の動作説明図（その７） 本発明の実施の形態１における昇圧装置の動作説明図（その８） 本発明の実施の形態２における昇圧装置の構成を示す回路図 本発明の実施の形態２における昇圧装置の動作を示す信号波形図 本発明の実施の形態２における昇圧装置の動作説明図（その１） 本発明の実施の形態２における昇圧装置の動作説明図（その２） 本発明の実施の形態２における昇圧装置の動作説明図（その３） 本発明の実施の形態２における昇圧装置の動作説明図（その４） 本発明の実施の形態２における昇圧装置の動作説明図（その５） 本発明の実施の形態２における昇圧装置の動作説明図（その６） 本発明の実施の形態２における昇圧装置の動作説明図（その７） 本発明の実施の形態２における昇圧装置の動作説明図（その８） 本発明の実施の形態２における昇圧装置の動作説明図（その９） 本発明の実施の形態２における昇圧装置の動作説明図（その１０） 本発明の実施の形態２における昇圧装置の動作説明図（その１１） 本発明の実施の形態２における昇圧装置の動作説明図（その１２） 本発明の実施の形態３における降圧装置の構成を示す回路図 本発明の実施の形態３における降圧装置の動作を示す信号波形図 本発明の実施の形態３における降圧装置の動作説明図（その１） 本発明の実施の形態３における降圧装置の動作説明図（その２） 本発明の実施の形態３における降圧装置の動作説明図（その３） 本発明の実施の形態３における降圧装置の動作説明図（その４） 本発明の実施の形態３における降圧装置の動作説明図（その５） 本発明の実施の形態３における降圧装置の動作説明図（その６） 本発明の実施の形態３における降圧装置の動作説明図（その７） 本発明の実施の形態３における降圧装置の動作説明図（その８） 本発明の実施の形態３における降圧装置の動作説明図（その９） 本発明の実施の形態３における降圧装置の動作説明図（その１０） 本発明の実施の形態３における降圧装置の動作説明図（その１１） 本発明の実施の形態３における降圧装置の動作説明図（その１２） 本発明の実施の形態４における昇圧装置の構成を示す回路図 本発明の実施の形態４における昇圧装置の動作を示す信号波形図 本発明の実施の形態４における昇圧装置の動作説明図（その１） 本発明の実施の形態４における昇圧装置の動作説明図（その２） 本発明の実施の形態４における昇圧装置の動作説明図（その３） 本発明の実施の形態４における昇圧装置の動作説明図（その４） 本発明の実施の形態５における昇圧装置の構成を示す回路図 本発明の実施の形態５における昇圧装置の動作を示す信号波形図 本発明の実施の形態５における昇圧装置の動作説明図（その１） 本発明の実施の形態５における昇圧装置の動作説明図（その２） 本発明の実施の形態５における昇圧装置の動作説明図（その３） 本発明の実施の形態５における昇圧装置の動作説明図（その４） 本発明の実施の形態５における昇圧装置の動作説明図（その５） 本発明の実施の形態５における昇圧装置の動作説明図（その６） 本発明の実施の形態５における昇圧装置の動作説明図（その７） 本発明の実施の形態５における昇圧装置の動作説明図（その８） 従来の技術における昇圧装置の構成を示す回路図 従来の技術における昇圧装置の動作を示す信号波形図 従来の技術における昇圧装置の動作説明図（その１） 従来の技術における昇圧装置の動作説明図（その２） 従来の技術における昇圧装置の動作説明図（その３） 従来の技術における昇圧装置の動作説明図（その４）

符号の説明

１０，２０，３０，４０，５０，６０ 制御部
Ａ１ 第１の昇圧回路部
Ａ２ 第２の昇圧回路部
Ａ３ 第３の昇圧回路部
Ｂ１ 第１の降圧回路部
Ｂ２ 第２の降圧回路部
Ｂ３ 第３の降圧回路部
Ｃ０ 昇圧電圧蓄積用の容量素子（降圧電圧蓄積用の容量素子）
Ｃ０１ 第１の昇圧電圧蓄積用の容量素子（降圧電圧蓄積用の容量素子）
Ｃ０２ 第２の昇圧電圧蓄積用の容量素子（降圧電圧蓄積用の容量素子）
Ｃ１，Ｃ２ 基準電源電圧蓄積用の容量素子
Ｒ１ 抵抗
Ｓ１１〜Ｓ１４ スイッチ素子
Ｓ２１〜Ｓ２４ スイッチ素子
Ｓ３１〜Ｓ３４ スイッチ素子
Ｓ４１ スイッチ素子
Ｖci 基準電源
ＶＳＳ グランド
Ｖout，Ｖout１，Ｖout２ 電圧出力端子

Claims (5)

1. 電圧出力端子に接続された昇圧電圧蓄積用の容量素子に対して第１の昇圧回路部と第２の昇圧回路部とが並列に接続され、
   前記第１の昇圧回路部および第２の昇圧回路部はそれぞれ、平滑容量を持たない基準電源と、基準電源電圧蓄積用の容量素子と、複数のスイッチ素子を有し、スイッチング制御により、前記基準電源電圧蓄積用の容量素子に対して前記基準電源電圧による電荷蓄積動作を行ったのち、前記基準電源電圧蓄積用の容量素子に逆方向に前記基準電源電圧を印加して前記昇圧電圧蓄積用の容量素子に対してポンプ動作を行って前記電圧出力端子に昇圧電圧を供給するように構成され、さらに、前記電荷蓄積動作の期間と前記ポンプ動作の期間との間および前記ポンプ動作の期間と前記電荷蓄積動作の期間との間にそれぞれ前記基準電源との接続を断つデッドタイム期間を有するように構成され、
   前記両昇圧回路部における前記複数のスイッチ素子をオン・オフ制御するもので、前記両昇圧回路部のうちいずれか一方の昇圧回路部のデッドタイム期間において他方の昇圧回路部では前記電荷蓄積動作または前記ポンプ動作を行うという制御を、前記第１の昇圧回路部と前記第２の昇圧回路部とにおいて交互かつサイクリックに行う制御部を備えた昇圧装置。
2. 電圧出力端子に対して３つ以上の昇圧回路部が並列に接続され、
   前記昇圧回路部はそれぞれ、平滑容量を持たない基準電源と、基準電源電圧蓄積用の容量素子と、複数のスイッチ素子を有し、スイッチング制御により、前記基準電源電圧蓄積用の容量素子に対して前記基準電源電圧による電荷蓄積動作を行ったのち、前記基準電源電圧蓄積用の容量素子に逆方向に前記基準電源電圧を印加してポンプ動作を行って前記電圧出力端子に昇圧電圧を供給するように構成され、さらに、前記電荷蓄積動作の期間と前記ポンプ動作の期間との間および前記ポンプ動作の期間と前記電荷蓄積動作の期間との間にそれぞれ前記基準電源との接続を断つデッドタイム期間を有するように構成され、
   前記複数の昇圧回路部それぞれにおける前記複数のスイッチ素子をオン・オフ制御するもので、前記複数の昇圧回路部のうちいずれか１つの昇圧回路部のデッドタイム期間において他の昇圧回路部では前記電荷蓄積動作または前記ポンプ動作を行うという制御を、前記複数の昇圧回路部において順次かつサイクリックに行う制御部を備えた昇圧装置。
3. 電圧出力端子に接続された昇圧電圧蓄積用の容量素子に昇圧回路部が接続され、
   前記昇圧回路部は、平滑容量を持たない基準電源と、基準電源電圧蓄積用の容量素子と、複数のスイッチ素子を有し、スイッチング制御により、前記基準電源電圧蓄積用の容量素子に対して前記基準電源電圧による電荷蓄積動作を行ったのち、前記基準電源電圧蓄積用の容量素子に逆方向に前記基準電源電圧を印加して前記昇圧電圧蓄積用の容量素子に対してポンプ動作を行って前記電圧出力端子に昇圧電圧を供給するように構成され、さらに、前記電荷蓄積動作の期間と前記ポンプ動作の期間との間および前記ポンプ動作の期間と前記電荷蓄積動作の期間との間にそれぞれ前記基準電源との接続を断つデッドタイム期間を有するように構成され、
   前記基準電源にスイッチ素子を介して接続された負荷電流源と、
   前記昇圧回路部における前記複数のスイッチ素子および前記負荷電流源のスイッチ素子をオン・オフ制御するもので、前記昇圧回路部のデッドタイム期間において前記負荷電流源のスイッチ素子を導通させる制御部とを備えた昇圧装置。
4. 電圧出力端子に対して３つ以上の降圧回路部が並列に接続され、
   前記降圧回路部はそれぞれ、平滑容量を持たない基準電源と、基準電源電圧蓄積用の容量素子と、複数のスイッチ素子を有し、スイッチング制御により、前記基準電源電圧蓄積用の容量素子に対して前記基準電源電圧による電荷蓄積動作を行ったのち、前記基準電源電圧蓄積用の容量素子に同方向に前記基準電源電圧を印加してポンプ動作を行って前記電圧出力端子に降圧電圧を供給するように構成され、さらに、前記電荷蓄積動作の期間と前記ポンプ動作の期間との間および前記ポンプ動作の期間と前記電荷蓄積動作の期間との間にそれぞれ前記基準電源との接続を断つデッドタイム期間を有するように構成され、
   前記複数の降圧回路部それぞれにおける前記複数のスイッチ素子をオン・オフ制御するもので、前記複数の降圧回路部のうちいずれか１つの降圧回路部のデッドタイム期間において他の降圧回路部では前記電荷蓄積動作または前記ポンプ動作を行うという制御を、前記複数の降圧回路部において順次かつサイクリックに行う制御部を備えた降圧装置。
5. 第１の電圧出力端子に接続された第１の昇圧電圧蓄積用の容量素子に対して第１の昇圧回路部が接続され、第２の電圧出力端子に接続された第２の昇圧電圧蓄積用の容量素子に対して第２の昇圧回路部が接続され、
   前記第１の昇圧回路部および前記第２の昇圧回路部はそれぞれ、平滑容量を持たない基準電源と、基準電源電圧蓄積用の容量素子と、複数のスイッチ素子を有し、スイッチング制御により、前記基準電源電圧蓄積用の容量素子に対して前記基準電源電圧による電荷蓄積動作を行ったのち、前記基準電源電圧蓄積用の容量素子に逆方向に前記基準電源電圧を印加してそれぞれ前記第１の昇圧電圧蓄積用の容量素子と前記第２の昇圧電圧蓄積用の容量素子に対してポンプ動作を行って前記第１の電圧出力端子と前記第２の電圧出力端子に昇圧電圧を供給するように構成され、さらに、前記電荷蓄積動作の期間と前記ポンプ動作の期間との間および前記ポンプ動作の期間と前記電荷蓄積動作の期間との間にそれぞれ前記基準電源との接続を断つデッドタイム期間を有するように構成され、
   前記両昇圧回路部における前記複数のスイッチ素子をオン・オフ制御するもので、前記両昇圧回路部のうちいずれか一方の昇圧回路部のデッドタイム期間において他方の昇圧回路部では前記電荷蓄積動作または前記ポンプ動作を行うという制御を、前記第１の昇圧回路部と前記第２の昇圧回路部とにおいて交互かつサイクリックに行う制御部を備えた昇圧装置。

Images