JP2007519247A - 集積回路の出力個数の最適化 - Google Patents

集積回路の出力個数の最適化 Download PDF

Info

Publication number
JP2007519247A
JP2007519247A JP2006550021A JP2006550021A JP2007519247A JP 2007519247 A JP2007519247 A JP 2007519247A JP 2006550021 A JP2006550021 A JP 2006550021A JP 2006550021 A JP2006550021 A JP 2006550021A JP 2007519247 A JP2007519247 A JP 2007519247A
Authority
JP
Japan
Prior art keywords
type
outputs
integrated circuit
circuits
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2006550021A
Other languages
English (en)
Inventor
アヴィアン フィリップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Automotive France SAS
Original Assignee
Siemens VDO Automotive SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens VDO Automotive SAS filed Critical Siemens VDO Automotive SAS
Publication of JP2007519247A publication Critical patent/JP2007519247A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本発明は、必要とされる出力の個数が用途に依存しているプリント回路基板（２）上に取り付けられた特定用途向け集積回路タイプの電子制御装置（１）の出力の個数を最適化する方法に関する。該方法は、第１の個数の出力を有する第１のタイプの集積回路と第２の個数の出力を有する第２のタイプの集積回路の前記プリント回路基板（２）への取付けが両立するように、幾何学的に同一の接続構成を有する２つのパッケージ（４，５）の中に前記２つの回路をそれぞれ取り付け、前記２つのパッケージ（４，５）の取付けのために前記基板上に少なくとも２つの位置が設けられるようにし、第１のタイプの集積回路と第２のタイプの集積回路とから選んだ少なくとも２つの回路を前記位置に取り付けることにより、用途に必要な出力の個数が得られるようにする、ことを特徴とする。

Description

本発明は、必要とされる出力の個数が目標とする用途に依存しているプリント回路基板上に取り付けられた特定用途向け集積回路タイプの電子制御装置の出力の個数を最適化する方法に関する。本発明は、より詳細には、自動車のエンジン制御用途に関しているが、これに限定されるものではない。
特定用途向け集積回路、すなわち、ＡＳＩＣは、ユーザの要求に応じて設計された集積回路である。特定用途向け集積回路のなかには、回路の用途に依存した所定数の装置と特に出力とに接続された中央処理ユニット（例えば、信号処理に特化した集積回路の場合であれば、ディジタル信号プロセッサ、すなわち、ＤＳＰ）を有しているものもある。
したがって、ユーザは、回路のためのアプリケーションプログラムと、用途に必要な出力のタイプ及び個数のような所望の回路構成に関する情報を製造者に提供する。そして、集積回路はプリント回路基板上に取り付けられるよう意図されたチップの上にデザインされ、中央処理ユニットに特定の装置を、特に出力を接続する。
例えば、自動車エンジン制御用途の分野では、必要な出力の個数はエンジンのタイプに応じて大きく異なるが、ユーザの要望する用途にも依存する。しかし、特定用途向け集積回路の製造者の開発コストを低減させるために、出力回路の多様性を狭めると同時に、最も広い範囲の用途をカバーする努力が為されてきた。しかしながら、この目標はまったく達成されていない。
したがって、出力段を形成するために、製造者は一般に１６出力の回路を使用する。これら１６個の出力によれば、このタイプの回路を１つ又は２つ使用することで、１６又は３２個の出力を要する用途に適応することが可能である。中間的な個数の出力を要する用途に対しては、製造者はさらに、例えば１６，２０，２４，２８，３２，３６及び４０個の出力を要する用途にも適応することのできる４出力のＡＳＩＣ回路も使用する。
したがって、現在のところ、製造者はユーザの要望する用途に必要な出力の個数を分配するに際してかなり控えめな融通性しか有していない。例えば、上記構成では、２２個の出力を要する用途に対しては、製造者はユーザの要望する出力のこの個数に正確に適応することはできず、この要求に応じるには２４個の出力を備えた回路を提案するしかない。出力の個数を所望の用途に適応させる際のこの融通性の欠如は製造者にとって問題である。というのも、明らかにユーザはユーザの用途に利用できない使用されない付加的な出力に対して支払いをするつもりはないからである。
さらに、１６出力回路のパッケージと４出力回路のパッケージとでは、取付けのために異なるデザインのプリント回路基板を要する。したがって、これらのパッケージは基板のデザインを変えることなしに一方の代わりに他方を基板上に配置することはできず、また、デザインの変更は、出力数の規模の観点からすると、余分な開発コストとこれらの回路を使用する際の融通性の欠如とをもたらす。
本発明の課題は、大きな融通性と低いコストで理想的に広範囲の用途をカバーすることができるように、ユーザの要望する用途に応じて使用可能な出力の個数を最適化することのできる方法を提供することにより、上記の欠点を克服することである。
この目的のために、本発明は様々なタイプの出力を２つの集積回路に適切に再分配し、どんな種類の用途に対しても、必要な出力の個数をこれら２つの回路だけでカバーするために、これら２つの回路の可能なすべての組合せが得られるよう、これらの回路のプリント回路基板への取付けが両立するかたちでこれらの回路をカプセル化する。
この課題を念頭に、本発明は、必要とされる出力の個数が用途に依存しているプリント回路基板上に取り付けられた特定用途向け集積回路タイプの電子制御装置の出力の個数を最適化する方法において、第１の個数の出力を有する第１のタイプの集積回路と第２の個数の出力を有する第２のタイプの集積回路の前記プリント回路基板への取付けが両立するように、幾何学的に同一の接続構成を有する２つのパッケージの中に前記２つの回路をそれぞれ取り付け、前記２つのパッケージの取付けのために前記基板上に少なくとも２つの位置が設けられるようにし、第１のタイプの集積回路と第２のタイプの集積回路とから選んだ少なくとも２つの回路を前記位置に取り付けることにより、用途に必要な出力の個数が得られるようにする。
本発明の第１の側面によれば、第１のタイプの集積回路と第２のタイプの集積回路は出力の個数が２個だけ異なるように設計されている。
本発明の１つの有利な実施形態では、第１のタイプの集積回路と第２のタイプの集積回路はＰＱＦＮ（"Power Quad Flat Non-leaded"の頭字語）タイプのパッケージの中にカプセル化される。
別の実施形態では、第１のタイプの集積回路と第２のタイプの集積回路はＱＦＮ（"Quad Flat Non-leaded"の頭字語）タイプのパッケージの中にカプセル化される。
本発明はまた、プリント回路基板上に取り付けられた特定用途向け集積回路タイプの電子制御装置であって、目標とする用途に依存する個数の出力を備えた段を有している形式の電子制御装置において、前記出力段は少なくとも２つの回路を有しており、該回路上には必要な個数の出力が分配されており、前記２つの回路は、第１の個数の出力を有する第１のタイプの集積回路と第２の個数の出力を有する第２のタイプの集積回路とから選ばれたものであり、前記第１のタイプ及び第２のタイプの集積回路は、これら２つの集積回路の前記プリント回路基板への取付けが両立するように、幾何学的に同一の接続構成を有する２つのパッケージの中にそれぞれ取り付けられていることを特徴とする特定用途向け集積回路タイプの電子制御装置にも関する。
本発明の第１の側面によれば、第１のタイプの集積回路は６個の出力を有している。
本発明の別の側面によれば、第２のタイプの集積回路は８個の出力を有している。
有利には、第１のタイプの集積回路は１つの８アンプ出力と３つの３アンプ出力と２つの１アンプ出力を有している。
有利には、第２のタイプの集積回路は１つの８アンプ出力と４つの３アンプ出力と３つの１アンプ出力を有している。
本発明の他の特徴及び利点は、図解目的の非限定的な例による以下の説明と図の参照とから明らかになる。
図１は、本発明による出力個数の最適化の原理を図解するため、プリント回路基板技術を用いた電子制御装置を概略的に示したものであり、
図２は、本発明による広範囲の用途に対する出力個数の最適な分割を図解するため、第１のタイプの集積回路と第２のタイプの集積回路の組合せを概略的に示したものである。
したがって、図１は、プリント回路基板２上に取り付けられた専用マイクロコントローラ１の形態をとった電子制御装置を示している。これは、例えば、任意のエンジン制御用途に関するユーザの要求に応じて開発された専用回路である。制御装置は特に出力段３を有しており、出力の個数はユーザの目標とする用途に依存する。
本発明によれば、出力段３はＡＳＩＣタイプの少なくとも２つの集積回路を有しており、これら２つの集積回路上に、必要な個数の出力が分配されている。１つの重要な特徴によれば、用途に必要な出力が分配される回路は、タイプＡと表記される第１の個数の出力を有する第１のタイプの集積回路と、タイプＢと表記される第２の個数の出力を有する第２のタイプの集積回路とから成る集合から専ら選択される。
図１に示されている例では、出力段はこの種の２つの回路を有している。しかし、以下で見るように、出力の個数という観点ですべての種類の用途をカバーすることができるように、この種の回路の可能なすべての組合せを検討してもよい。
実際、２つのＡＳＩＣ回路は、有利には、タイプＡとタイプＢの２つの回路のプリント回路基板２への取付けが両立するような幾何学的に同一の接続構造を持った２つのパッケージ４，５の中にそれぞれ取り付けられる。したがって、２つのパッケージの位置はプリント回路基板上で交換可能である。この目的のために、これら２つのパッケージの取付けのために基板上に少なくとも２つの位置が設けられる。そして、用途に必要な出力の個数は、この前もって決められた位置に、タイプＡの集積回路とタイプＢの集積回路とから選んだ少なくとも２つの回路を取り付けることによって得られる。
タイプＡ及びＢの回路は好適にはＰＱＦＮタイプのパッケージの中にカプセル化される。これらは、例えば、３６個のピンを有する９ｍｍ×９ｍｍの寸法を持ったＰＱＦＮパッケージである。タイプＡとタイプＢの回路をカプセル化するために、ＱＦＮタイプのパッケージを検討してもよい。
以下では、どんな用途の範囲に対してもたった２つの集積回路で出力を最適に分割する本発明による原理を、例えばエンジン制御の場合について、図２に示された有利な実施形態を参照して説明する。図２は、広範囲の個数の出力を十分に細かくカバーする一連の回路の組合せを示している。ユーザの要望する個数の出力を得るために取り付けられたこれらの回路は、タイプＡの集積回路とタイプＢの集積回路の中から選ばれたものである。
好適には、第１の個数の出力を有するタイプＡの回路と第２の個数の出力を有するタイプＢの集積回路は、出力の個数が２個だけ異なるように設計される。
この好適な実施形態では、タイプＡの回路は６個の出力を有し、タイプＢの回路は８個の出力を有する。
より詳細には、図２の例によれば、タイプＡの回路は１個の８アンプ出力と３個の３アンプ出力と２個の１アンプ出力を有している。タイプＢの回路は１個の８アンプ出力と４個の３アンプ出力と３個の１アンプ出力を有している。これらの出力は、例えば、電流をアースに引き込むように構成されている。
これら２つの回路は好適には３６個のピンを有する９×９のＰＱＦＮパッケージの中に取り付けられる。タイプＡとタイプＢのこれら２つの回路を幾何学的に同一の接続構成を有する２つのパッケージの中に取り付けることにより、タイプＡとタイプＢの２つの回路の取付位置は基板上で交換可能であり、したがって可能なすべての組合せを検討することができる。
したがって、図示されているように、１２個の出力を必要とする用途はタイプＡの２つの回路の取付けを含意する。このタイプＡの２つの回路の上には、本発明に従って、様々なタイプの出力が分配され、その中には、２個の８アンプ出力、６個の３アンプ出力、及び４個の１アンプ出力が含まれている。１４個の出力を要する用途はタイプＡの１つの回路とタイプＢの１つの回路の取付けを含意する。これらの回路の上には様々なタイプの出力が分配され、その中には、２個の８アンプ出力、７個の３アンプ出力、及び５個の１アンプ出力が含まれている。１６個の出力を要する用途はタイプＢの２つの回路の取付けを含意する。これらの回路の上には様々なタイプの出力が分配され、その中には、２個の８アンプ出力、８個の３アンプ出力、及び６個の１アンプ出力が含まれている。１８個の出力を要する用途はタイプＡの３つの回路の取付けを含意する。これらの回路の上には様々なタイプの出力が分配され、その中には、３個の８アンプ出力、９個の３アンプ出力、及び６個の１アンプ出力が含まれている。２０個の出力を要する用途はタイプＡの２つの回路とタイプＢの１つの回路の取付けを含意する。これらの回路の上には様々なタイプの出力が分配され、その中には、３個の８アンプ出力、１０個の３アンプ出力、及び７個の１アンプ出力が含まれている。２２個の出力を要する用途はタイプＡの１つの回路とタイプＢの２つの回路の取付けを含意する。これらの回路の上には様々なタイプの出力が分配され、その中には、３個の８アンプ出力、１１個の３アンプ出力、及び８個の１アンプ出力が含まれている。２４個の出力を要する用途はタイプＢの３つの回路の取付けを含意する。これらの回路の上には様々なタイプの出力が分配され、その中には、３個の８アンプ出力、１２個の３アンプ出力、及び９個の１アンプ出力が含まれている。２４個の出力を要する用途に対しては、タイプＡの４つの回路を取り付けることにより、異なる分配を検討することもできる。これらの回路の上には様々なタイプの出力が分配され、その中には、４個の８アンプ出力、１２個の３アンプ出力、及び８個の１アンプ出力が含まれている。２６個の出力を要する用途はタイプＡの３つの回路とタイプＢの１つの回路の取付けを含意する。これらの回路の上には様々なタイプの出力が分配され、その中には、４個の８アンプ出力１３個の３アンプ出力、及び９個の１アンプ出力が含まれている。このように組合せを倍増させ続けることにより、２８，３０，３２個等の出力を要する用途もカバーすることができる。
したがって、それぞれ６個の出力と８個の出力を備えたタイプＡとタイプＢの回路に対して提案された仕様により、タイプＡの集積回路とタイプＢの集積回路が両立して基板上に取り付けられることに起因する広範な融通性をもって、広範囲の偶数個の出力をカバーすることが可能となる。それゆえ、様々なタイプの出力に対して提案されたタイプＡとタイプＢの２つの集積回路への適切な分配によって、理想的にはすべての種類の用途をカバーすることが可能である。というのも、有利には、ユーザの目標とする用途に必要な出力の個数がいくつであれ、使用されない出力は１つより多くは存在しないからである。
６個の出力を有するタイプＡの集積回路と８個の出力を有するタイプＢの集積回路から選ばれた少なくとも２つの回路の組合せから得られる全範囲の用途に対する出力のこの最適分割は、さらに、有利なコストパフォーマンスを提供する。
有利な実施例を参照して本発明を説明してきたが、これらの実施例は限定的なものではなく、本発明の範囲から逸脱することなく様々な変更が可能であること、特に、タイプＡとタイプＢの回路の出力の個数の詳細及び使用されるパッケージのタイプに関して変更が可能であることが理解されなければならない。
本発明による出力個数の最適化の原理を図解するため、プリント回路基板技術を用いた電子制御装置を概略的に示す。 本発明による広範囲の用途に対する出力個数の最適な分割を図解するため、第１のタイプの集積回路と第２のタイプの集積回路の組合せを概略的に示す。

Claims (9)

  1. 必要とされる出力の個数が用途に依存しているプリント回路基板（２）上に取り付けられた特定用途向け集積回路タイプの電子制御装置（１）の出力の個数を最適化する方法において、
    第１の個数の出力を有する第１のタイプの集積回路と第２の個数の出力を有する第２のタイプの集積回路の前記プリント回路基板（２）への取付けが両立するように、幾何学的に同一の接続構成を有する２つのパッケージ（４，５）の中に前記２つの回路をそれぞれ取り付け、前記２つのパッケージ（４，５）の取付けのために前記基板上に少なくとも２つの位置が設けられるようにし、
    第１のタイプの集積回路と第２のタイプの集積回路とから選んだ少なくとも２つの回路を前記位置に取り付けることにより、用途に必要な出力の個数が得られるようにする、ことを特徴とする特定用途向け集積回路タイプの電子制御装置（１）の出力の個数を最適化する方法。
  2. 第１のタイプの集積回路と第２のタイプの集積回路は出力の個数が２個だけ異なるように設計されている、請求項１記載の方法。
  3. 第１のタイプの集積回路と第２のタイプの集積回路をＰＱＦＮタイプのパッケージの中にカプセル化する、請求項１又は２記載の方法。
  4. 第１のタイプの集積回路と第２のタイプの集積回路をＱＦＮタイプのパッケージの中にカプセル化する、請求項１から３のいずれか１項記載の方法。
  5. プリント回路基板（２）上に取り付けられた特定用途向け集積回路タイプの電子制御装置（１）であって、目標とする用途に依存する個数の出力を備えた段（３）を有している形式の電子制御装置において、
    前記出力段は少なくとも２つの回路を有しており、該回路上には必要な個数の出力が分配されており、
    前記２つの回路は、第１の個数の出力を有する第１のタイプの集積回路と第２の個数の出力を有する第２のタイプの集積回路とから選ばれたものであり、
    前記第１のタイプ及び第２のタイプの集積回路は、これら２つの集積回路の前記プリント回路基板への取付けが両立するように、幾何学的に同一の接続構成を有する２つのパッケージ（４，５）の中にそれぞれ取り付けられている、ことを特徴とする特定用途向け集積回路タイプの電子制御装置（１）。
  6. 第１のタイプの集積回路は６個の出力を有している、請求項５記載の装置。
  7. 第２のタイプの集積回路は８個の出力を有している、請求項５又は６記載の装置。
  8. 第１のタイプの集積回路は１つの８アンプ出力と３つの３アンプ出力と２つの１アンプ出力を有している、請求５から７のいずれか１項記載の装置。
  9. 第２のタイプの集積回路は１つの８アンプ出力と４つの３アンプ出力と３つの１アンプ出力を有している、請求項５から８のいずれか１項記載の装置。
JP2006550021A 2004-01-21 2005-01-19 集積回路の出力個数の最適化 Ceased JP2007519247A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0400525A FR2865316B1 (fr) 2004-01-21 2004-01-21 Optimisation du nombre de sorties de puissance d'un circuit integre
PCT/EP2005/000481 WO2005081314A2 (fr) 2004-01-21 2005-01-19 Optimisation du nombre de sorties de puissance d’un circuit integre

Publications (1)

Publication Number Publication Date
JP2007519247A true JP2007519247A (ja) 2007-07-12

Family

ID=34707965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006550021A Ceased JP2007519247A (ja) 2004-01-21 2005-01-19 集積回路の出力個数の最適化

Country Status (5)

Country Link
US (1) US7394662B2 (ja)
JP (1) JP2007519247A (ja)
KR (1) KR20060132695A (ja)
FR (1) FR2865316B1 (ja)
WO (1) WO2005081314A2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823411B2 (en) * 2010-02-08 2014-09-02 Freescale Semiconductor, Inc. Fatal failure diagnostics circuit and methodology
CN111918486A (zh) * 2020-09-21 2020-11-10 惠州市捷玛科技有限公司 一种合拼样板及生产方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324344A (ja) * 2002-02-11 2003-11-14 Lattice Semiconductor Corp プログラマブルロジック装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1665071B1 (de) * 1966-09-06 1971-01-07 Masing & Co Kg Dr Anordnung zum wahlweisen Aufbau verschiedener Schaltungsanordnungen aus steckbaren Baueinheiten
US7819739B2 (en) * 1994-06-22 2010-10-26 Scientific Game International, Inc. Game apparatus
JP2000222283A (ja) * 1999-02-02 2000-08-11 Fujitsu Ltd 配線基板及び配線基板を備えた電子機器
DE19951916C1 (de) * 1999-10-28 2001-01-25 Brose Fahrzeugteile Elektronische Steuerungseinrichtung zur Ansteuerung elektrischer Aggregate von Kraftfahrzeugtüren mit unterschiedlicher Ausstattung
US20030005862A1 (en) 2001-05-23 2003-01-09 Halavais Richard Arthur Modular ecological shipping pallet
US6778405B2 (en) * 2001-09-25 2004-08-17 Innoveta Technologies Power module adapter
US7305020B2 (en) * 2002-02-04 2007-12-04 Vizionware, Inc. Method and system of reducing electromagnetic interference emissions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324344A (ja) * 2002-02-11 2003-11-14 Lattice Semiconductor Corp プログラマブルロジック装置

Also Published As

Publication number Publication date
KR20060132695A (ko) 2006-12-21
WO2005081314A3 (fr) 2005-12-22
FR2865316A1 (fr) 2005-07-22
WO2005081314A2 (fr) 2005-09-01
FR2865316B1 (fr) 2006-07-21
US7394662B2 (en) 2008-07-01
US20070165364A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
JP4808979B2 (ja) マルチチップ型半導体装置及びその製造方法
TW200728792A (en) Image pickup device mounting structure
JP2010245455A5 (ja) 基板
EP2115481B1 (en) Sensor package
JP2007519247A (ja) 集積回路の出力個数の最適化
US20060220191A1 (en) Electronic package with a stepped-pitch leadframe
US6509628B2 (en) IC chip
US20100148329A1 (en) Quad flat no lead (qfn) integrated circuit (ic) package having a modified paddle and method for designing the package
US20020175398A1 (en) Slot apparatus for programmable multi-chip module
JP4428092B2 (ja) 電子部品の実装方法
US9730350B2 (en) Electrical equipment, integrated circuit's loop thereof and circuit connecting method
JP3541945B2 (ja) 電子回路基板
CN200990725Y (zh) 印刷电路板
JP2000332194A (ja) マルチチップパッケージ
US20090268395A1 (en) Backplate for heat radiator
JP2011014758A (ja) リードフレーム及びこれを用いた電子部品
US20070045792A1 (en) Semiconductor device and semiconductor package
JP2010114277A (ja) プリント配線基板
JPH05114694A (ja) 集積回路
KR20030085444A (ko) 반도체 패키지
JPH0533586U (ja) シヤーシの構造
JP2007049211A5 (ja)
JPH04340253A (ja) 半導体装置
JPH01316948A (ja) 半導体集積回路
JPH0513615A (ja) 半導体装置及びそのパツケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101210

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20110428