JP2007507907A - 電子的プログラマブル・アンチヒューズおよびそれにより形成された回路 - Google Patents
電子的プログラマブル・アンチヒューズおよびそれにより形成された回路 Download PDFInfo
- Publication number
- JP2007507907A JP2007507907A JP2006534212A JP2006534212A JP2007507907A JP 2007507907 A JP2007507907 A JP 2007507907A JP 2006534212 A JP2006534212 A JP 2006534212A JP 2006534212 A JP2006534212 A JP 2006534212A JP 2007507907 A JP2007507907 A JP 2007507907A
- Authority
- JP
- Japan
- Prior art keywords
- antifuse
- conductive
- voltage
- antifuse device
- tunnel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 アンチヒューズ・デバイス(120)は、バイアス・エレメント(124)とアンチヒューズ・エレメント(128)との間に位置する出力ノード(F)を有する分圧器を形成するために、互いに直列に配置されたバイアス・エレメントとプログラマブル・アンチヒューズ・エレメントとを含む。アンチヒューズ・デバイスがそのプログラム化されていない状態にあるときに、バイアス・エレメントとアンチヒューズ・エレメントのそれぞれは非導電性になる。アンチヒューズ・エレメントがそのプログラム化された状態にあるときに、バイアス・エレメントは非導電性のままであるが、アンチヒューズ・エレメントは導電性になる。そのプログラム化されていない状態とプログラム化された状態とのアンチヒューズ・エレメントの抵抗の差により、1Vの電圧がアンチヒューズ・デバイスの両端間に印加されたときに出力ノードで見られる電圧の差が数百ミリボルト程度になる。この電圧差は、単純な感知回路を使用して容易に感知できるほど大きいものである。
【選択図】 図2
Description
Claims (30)
- その両端間の電圧で動作可能なアンチヒューズ・デバイスであって、
(a)第1の導電領域と、第2の導電領域と、前記第1および第2の導電領域間に位置するトンネル領域とを有する第1のエレメントであって、前記電圧が前記アンチヒューズ・デバイスの両端間に印加されたときに前記第1のエレメントの前記第1および第2の導電領域間にトンネル電流が存在するように前記トンネル領域が動作的に構成される、第1のエレメントと、
(b)第1の導電領域と、第2の導電領域と、前記第1および第2の導電領域間に位置するトンネル領域とを有する第2のエレメントであって、前記電圧が前記アンチヒューズ・デバイスの両端間に印加されたときに前記第2のエレメントの前記第1および第2の導電領域間にトンネル電流が存在するように前記トンネル領域が動作的に構成される、第2のエレメントと、
(c)前記第1のエレメントと前記第2のエレメントとの間に電気的に結合された出力ノードと、
を有する、アンチヒューズ・デバイス。 - 前記アンチヒューズ・デバイスが、あるプログラミング状態を有し、前記出力ノードに電気的に結合された感知回路をさらに有し、前記プログラミング状態を感知し、前記プログラミング状態を論理レベル信号として出力するために前記感知回路が動作的に構成される、請求項1に記載のアンチヒューズ・デバイス。
- 前記感知回路がラッチなし感知回路である、請求項2に記載のアンチヒューズ・デバイス。
- 前記感知回路が本質的に1つのインバータから構成される、請求項2に記載のアンチヒューズ・デバイス。
- 前記アンチヒューズ・デバイスがプログラム化されていない状態とプログラム化された状態とを有し、前記電圧が前記アンチヒューズ・デバイスの両端間に印加されたときに前記出力ノードが対応するプログラム化されていない電圧とプログラム化された電圧とを有し、前記電圧が1ボルトであるときに前記プログラム化されていない電圧と前記プログラム化された電圧との差が少なくとも400mVである、請求項1に記載のアンチヒューズ・デバイス。
- 前記電圧が1ボルトであるときに前記プログラム化されていない電圧と前記プログラム化された電圧との差が少なくとも700mVである、請求項5に記載のアンチヒューズ・デバイス。
- 前記第2のエレメントがプログラム化されていない状態とプログラム化された状態とを有し、前記プログラム化されていない状態では、前記電圧が前記アンチヒューズ・デバイスの両端間に印加されたときに前記第2のエレメントの前記トンネル領域が本質的に非導電性になり、前記プログラム化された状態では、前記電圧が前記アンチヒューズ・デバイスの両端間に印加されたときに前記第2のエレメントの前記トンネル領域が導電性になる、請求項1に記載のアンチヒューズ・デバイス。
- 前記プログラム化されていない状態を前記プログラム化された状態に変更するために動作的に構成されたプログラミング回路をさらに有する、請求項7に記載のアンチヒューズ・デバイス。
- 前記第1および第2のエレメント間に位置する隔離エレメントをさらに有し、前記プログラミング回路が前記第2のエレメントをプログラム化している間に前記第1のエレメントを前記第2のエレメントから隔離するように前記隔離エレメントが動作的に構成される、請求項8に記載のアンチヒューズ・デバイス。
- 前記第2のエレメントの前記トンネル領域が薄い酸化物層を有する、請求項1に記載のアンチヒューズ・デバイス。
- 前記第1のエレメントの前記トンネル領域が薄い酸化物層を有する、請求項10に記載のアンチヒューズ・デバイス。
- 前記薄い酸化物層がせいぜい約19Åの同等の電気的厚さを有する、請求項11に記載のアンチヒューズ・デバイス。
- 前記第1および第2のエレメントのそれぞれが半導体コンデンサから形成される、請求項1に記載のアンチヒューズ・デバイス。
- 前記第1および第2のエレメントのそれぞれが半導体トランジスタから形成される、請求項1に記載のアンチヒューズ・デバイス。
- プログラム化されていない状態とプログラム化された状態とを有するアンチヒューズ・デバイスであって、
(a)バイアス・エレメントと、
(b)プログラマブル・アンチヒューズ・エレメントと、
(c)前記アンチヒューズ・デバイスが分圧器を形成するように前記バイアス・エレメントと前記アンチヒューズ・エレメントとの間に電気的に結合された出力ノードと、
を有し、
(a)前記アンチヒューズ・デバイスが前記プログラム化されていない状態であるときに、前記バイアス・エレメントが本質的に非導電性になるように動作的に構成され、前記プログラマブル・アンチヒューズ・エレメントが本質的に非導電性になるように動作的に構成され、
(b)前記アンチヒューズ・デバイスが前記プログラム化された状態であるときに、前記バイアス・エレメントが本質的に非導電性になるように動作的に構成され、前記プログラマブル・アンチヒューズ・エレメントがその両端間で導電性になるように動作的に構成される、
アンチヒューズ・デバイス。 - 前記バイアスおよびアンチヒューズ・エレメントのそれぞれが酸化薄膜デバイスである、請求項15に記載のアンチヒューズ・デバイス。
- 前記出力ノードと電気的に連絡しており、前記アンチヒューズ・デバイスの前記プログラム化されていない状態とプログラム化された状態を感知するように動作的に構成される感知回路をさらに有する、請求項15に記載のアンチヒューズ・デバイス。
- 前記感知回路がラッチなし回路である、請求項17に記載のアンチヒューズ・デバイス。
- 前記感知回路が本質的に1つのインバータから構成される、請求項17に記載のアンチヒューズ・デバイス。
- 前記プログラマブル・アンチヒューズ・エレメントと電気的に連絡しており、プログラミング回路が通電されたときに前記プログラマブル・アンチヒューズ・エレメントが導電性になるように動作的に構成されるプログラミング回路をさらに有する、請求項15に記載のアンチヒューズ・デバイス。
- (a)第1の導電領域と、第2の導電領域と、前記第1および第2の導電領域間に位置するトンネル領域とを有する第1のエレメントであって、電圧がアンチヒューズ・デバイスの両端間に印加されたときに前記第1のエレメントの前記第1および第2の導電領域間にトンネル電流が存在するように前記トンネル領域が動作的に構成される、第1のエレメントと、
(b)第1の導電領域と、第2の導電領域と、前記第1および第2の導電領域間に位置するトンネル領域とを有する第2のエレメントであって、前記電圧が前記アンチヒューズ・デバイスの両端間に印加されたときに前記第2のエレメントの前記第1および第2の導電領域間にトンネル電流が存在するように前記トンネル領域が動作的に構成される、第2のエレメントと、
(c)前記第2のエレメントと電気的に連絡しており、プログラミング回路が通電されたときに前記第2のエレメントの前記トンネル領域が導電性になるように動作的に構成されるプログラミング回路と、
を有する、プログラマブル・アンチヒューズ・デバイス。 - 前記エレメントのそれぞれが酸化薄膜デバイスである、請求項21に記載のアンチヒューズ・デバイス。
- 前記第1および第2のエレメント間に電気的に結合され、前記第2のエレメントの導電状態を感知するように動作的に構成される感知回路をさらに有する、請求項21に記載のアンチヒューズ・デバイス。
- 前記感知回路がラッチなし回路である、請求項23に記載のアンチヒューズ・デバイス。
- 前記感知回路が本質的に1つのインバータから構成される、請求項23に記載のアンチヒューズ・デバイス。
- 前記第1および第2のエレメント間に電気的に結合された出力ノードをさらに有し、前記アンチヒューズ・デバイスがプログラム化されていない状態とプログラム化された状態とを有し、前記電圧が前記アンチヒューズ・デバイスの両端間に印加されたときに前記出力ノードが対応するプログラム化されていない電圧とプログラム化された電圧とを有し、1ボルトの電圧が前記第1および第2のエレメントの両端間に印加されたときに前記プログラム化されていない電圧と前記プログラム化された電圧との差が少なくとも500mVである、請求項21に記載のアンチヒューズ・デバイス。
- (a)機能回路と、
(b)前記機能回路に動作的に接続された少なくとも1つのアンチヒューズ・デバイスであって、
(i)第1の導電領域と、第2の導電領域と、前記第1および第2の導電領域間に位置するトンネル領域とを有する第1のエレメントであって、電圧が前記アンチヒューズ・デバイスの両端間に印加されたときに前記第1のエレメントの前記第1および第2の導電領域間にトンネル電流が存在するように前記トンネル領域が動作的に構成される、第1のエレメントと、
(ii)第1の導電領域と、第2の導電領域と、前記第1および第2の導電領域間に位置するトンネル領域とを有する第2のエレメントであって、前記電圧が前記アンチヒューズ・デバイスの両端間に印加されたときに前記第2のエレメントの前記第1および第2の導電領域間にトンネル電流が存在するように前記トンネル領域が動作的に構成される、第2のエレメントと、
(iii)前記第1のエレメントと前記第2のエレメントとの間に電気的に結合された出力ノードと、
を有する、少なくとも1つのアンチヒューズ・デバイスと、
(c)前記第2のエレメントと電気的に連絡しており、プログラミング回路が通電されたときに前記第2のエレメントの前記トンネル領域が導電性になるように動作的に構成されるプログラミング回路と、
を有する、集積回路チップ。 - 前記第1および第2のエレメント間に電気的に結合され、前記第2のエレメントの導電状態を感知するように動作的に構成される感知回路をさらに有する、請求項27に記載の集積回路チップ。
- 前記感知回路がラッチなし回路である、請求項28に記載の集積回路チップ。
- 対応する複数のトンネル領域を有する対応する複数の第2のエレメントを有する複数のアンチヒューズ・デバイスを有し、前記プログラミング回路が前記複数のアンチヒューズ・デバイスと電気的に連絡しており、前記プログラミング回路が通電されたときに前記複数のトンネル領域が実質的に同時に互いに導電性になるように構成される、請求項27に記載の集積回路チップ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/605,523 | 2003-10-06 | ||
US10/605,523 US6879021B1 (en) | 2003-10-06 | 2003-10-06 | Electronically programmable antifuse and circuits made therewith |
PCT/US2004/032581 WO2005038869A2 (en) | 2003-10-06 | 2004-10-04 | Electronically programmable antifuse and circuits made therewith |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007507907A true JP2007507907A (ja) | 2007-03-29 |
JP5201650B2 JP5201650B2 (ja) | 2013-06-05 |
Family
ID=34393295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006534212A Expired - Fee Related JP5201650B2 (ja) | 2003-10-06 | 2004-10-04 | アンチヒューズ・デバイス、及び、アンチヒューズ・デバイスを有する集積回路チップ |
Country Status (6)
Country | Link |
---|---|
US (3) | US6879021B1 (ja) |
EP (1) | EP1678764A4 (ja) |
JP (1) | JP5201650B2 (ja) |
KR (1) | KR100992023B1 (ja) |
CN (1) | CN100433335C (ja) |
WO (1) | WO2005038869A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008204600A (ja) * | 2007-02-16 | 2008-09-04 | Magnachip Semiconductor Ltd | Otpセル及びこれを備えるメモリ装置 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6879021B1 (en) | 2003-10-06 | 2005-04-12 | International Business Machines Corporation | Electronically programmable antifuse and circuits made therewith |
US7057258B2 (en) * | 2003-10-29 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | Resistive memory device and method for making the same |
US7485944B2 (en) * | 2004-10-21 | 2009-02-03 | International Business Machines Corporation | Programmable electronic fuse |
US7323761B2 (en) * | 2004-11-12 | 2008-01-29 | International Business Machines Corporation | Antifuse structure having an integrated heating element |
US20060170487A1 (en) * | 2005-01-31 | 2006-08-03 | International Business Machines Corporation | A voltage reference circuit for ultra-thin oxide technology and low voltage applications |
US7254078B1 (en) | 2006-02-22 | 2007-08-07 | International Business Machines Corporation | System and method for increasing reliability of electrical fuse programming |
US7510960B2 (en) * | 2006-08-29 | 2009-03-31 | International Business Machines Corporation | Bridge for semiconductor internal node |
US8754446B2 (en) * | 2006-08-30 | 2014-06-17 | International Business Machines Corporation | Semiconductor structure having undercut-gate-oxide gate stack enclosed by protective barrier material |
US7956628B2 (en) * | 2006-11-03 | 2011-06-07 | International Business Machines Corporation | Chip-based prober for high frequency measurements and methods of measuring |
US7723820B2 (en) * | 2006-12-28 | 2010-05-25 | International Business Machines Corporation | Transistor based antifuse with integrated heating element |
US7466171B2 (en) * | 2007-01-15 | 2008-12-16 | International Business Machines Corporation | Voltage detection circuit and circuit for generating a trigger flag signal |
US7682922B2 (en) * | 2007-01-18 | 2010-03-23 | International Business Machines Corporation | Post STI trench capacitor |
US7683416B2 (en) * | 2007-01-18 | 2010-03-23 | International Business Machines Corporation | Post STI trench capacitor |
US7714326B2 (en) * | 2007-03-07 | 2010-05-11 | International Business Machines Corporation | Electrical antifuse with integrated sensor |
US7732893B2 (en) * | 2007-03-07 | 2010-06-08 | International Business Machines Corporation | Electrical fuse structure for higher post-programming resistance |
US20080218247A1 (en) * | 2007-03-07 | 2008-09-11 | International Business Machines Corporation | Method for automatically adjusting electrical fuse programming voltage |
US7851885B2 (en) * | 2007-03-07 | 2010-12-14 | International Business Machines Corporation | Methods and systems involving electrically programmable fuses |
US7674691B2 (en) * | 2007-03-07 | 2010-03-09 | International Business Machines Corporation | Method of manufacturing an electrical antifuse |
JP2009016568A (ja) * | 2007-07-04 | 2009-01-22 | Toshiba Corp | 半導体集積回路装置 |
US20090121357A1 (en) * | 2007-11-08 | 2009-05-14 | International Business Machines Corporation | Design structure for bridge of a seminconductor internal node |
JP2009206490A (ja) * | 2008-01-30 | 2009-09-10 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US8816753B2 (en) | 2011-03-28 | 2014-08-26 | System General Corp. | Trim circuit for power supply controller |
FR2993389B1 (fr) * | 2012-07-10 | 2015-02-27 | Soitec Silicon On Insulator | Antifusible |
JP6073705B2 (ja) * | 2013-02-26 | 2017-02-01 | エスアイアイ・セミコンダクタ株式会社 | ヒューズ回路及び半導体集積回路装置 |
US9922720B2 (en) | 2013-03-07 | 2018-03-20 | Intel Corporation | Random fuse sensing |
US9871390B2 (en) * | 2014-09-02 | 2018-01-16 | Silergy Corp. | Battery protection integrated circuit applied to battery charging/discharging system and method for determining resistances of voltage divider of battery protection integrated circuit |
FR3050319B1 (fr) * | 2016-04-14 | 2018-05-11 | Stmicroelectronics Sa | Memoire morte configurable |
US10720389B2 (en) * | 2017-11-02 | 2020-07-21 | Nanya Technology Corporation | Anti-fuse structure |
CN112750835B (zh) * | 2019-10-29 | 2022-06-21 | 长鑫存储技术有限公司 | 反熔丝结构及其制作方法 |
US20230267982A1 (en) * | 2022-02-24 | 2023-08-24 | Everspin Technologies, Inc. | Low resistance mtj antifuse circuitry designs and methods of operation |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000200498A (ja) * | 1999-01-05 | 2000-07-18 | Mitsubishi Electric Corp | 半導体装置 |
JP2003249551A (ja) * | 2001-10-24 | 2003-09-05 | Samsung Electronics Co Ltd | メークリンクヒューズ付き回路及びこれを利用した半導体装置 |
JP2003258102A (ja) * | 2002-03-05 | 2003-09-12 | Toshiba Corp | 半導体集積回路装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5163180A (en) | 1991-01-18 | 1992-11-10 | Actel Corporation | Low voltage programming antifuse and transistor breakdown method for making same |
US5148391A (en) * | 1992-02-14 | 1992-09-15 | Micron Technology, Inc. | Nonvolatile, zero-power memory cell constructed with capacitor-like antifuses operable at less than power supply voltage |
US5345110A (en) | 1993-04-13 | 1994-09-06 | Micron Semiconductor, Inc. | Low-power fuse detect and latch circuit |
US5831325A (en) | 1996-08-16 | 1998-11-03 | Zhang; Guobiao | Antifuse structures with improved manufacturability |
US5835396A (en) * | 1996-10-17 | 1998-11-10 | Zhang; Guobiao | Three-dimensional read-only memory |
US6020777A (en) * | 1997-09-26 | 2000-02-01 | International Business Machines Corporation | Electrically programmable anti-fuse circuit |
US6389578B1 (en) | 1999-05-26 | 2002-05-14 | Hewlett-Packard Company | Method and apparatus for determining the strengths and weaknesses of paths in an integrated circuit |
US6251710B1 (en) * | 2000-04-27 | 2001-06-26 | International Business Machines Corporation | Method of making a dual damascene anti-fuse with via before wire |
US6570805B2 (en) * | 2000-12-20 | 2003-05-27 | Actel Corporation | Antifuse memory cell and antifuse memory cell array |
US6960819B2 (en) * | 2000-12-20 | 2005-11-01 | Broadcom Corporation | System and method for one-time programmed memory through direct-tunneling oxide breakdown |
US6674667B2 (en) * | 2001-02-13 | 2004-01-06 | Micron Technology, Inc. | Programmable fuse and antifuse and method therefor |
US6426668B1 (en) | 2001-03-22 | 2002-07-30 | International Business Machines Corporation | Imbalanced sense amplifier fuse detection circuit |
US6384666B1 (en) | 2001-03-23 | 2002-05-07 | International Business Machines Corporation | Antifuse latch device with controlled current programming and variable trip point |
US6580144B2 (en) * | 2001-09-28 | 2003-06-17 | Hewlett-Packard Development Company, L.P. | One time programmable fuse/anti-fuse combination based memory cell |
JP2003115537A (ja) * | 2001-10-04 | 2003-04-18 | Toshiba Corp | アンチヒューズ素子、半導体装置及び半導体装置のプログラミング方法 |
CN1209807C (zh) * | 2001-11-30 | 2005-07-06 | 联华电子股份有限公司 | 反熔丝的制造方法 |
US6753590B2 (en) * | 2002-07-08 | 2004-06-22 | International Business Machines Corporation | High impedance antifuse |
US6879021B1 (en) | 2003-10-06 | 2005-04-12 | International Business Machines Corporation | Electronically programmable antifuse and circuits made therewith |
-
2003
- 2003-10-06 US US10/605,523 patent/US6879021B1/en not_active Expired - Fee Related
-
2004
- 2004-10-04 WO PCT/US2004/032581 patent/WO2005038869A2/en active Application Filing
- 2004-10-04 JP JP2006534212A patent/JP5201650B2/ja not_active Expired - Fee Related
- 2004-10-04 KR KR1020067006411A patent/KR100992023B1/ko not_active IP Right Cessation
- 2004-10-04 EP EP04817244A patent/EP1678764A4/en not_active Withdrawn
- 2004-10-04 CN CNB2004800292536A patent/CN100433335C/zh not_active Expired - Fee Related
-
2005
- 2005-02-04 US US11/051,703 patent/US7215002B2/en not_active Expired - Fee Related
-
2007
- 2007-01-26 US US11/627,723 patent/US7687883B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000200498A (ja) * | 1999-01-05 | 2000-07-18 | Mitsubishi Electric Corp | 半導体装置 |
JP2003249551A (ja) * | 2001-10-24 | 2003-09-05 | Samsung Electronics Co Ltd | メークリンクヒューズ付き回路及びこれを利用した半導体装置 |
JP2003258102A (ja) * | 2002-03-05 | 2003-09-12 | Toshiba Corp | 半導体集積回路装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008204600A (ja) * | 2007-02-16 | 2008-09-04 | Magnachip Semiconductor Ltd | Otpセル及びこれを備えるメモリ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5201650B2 (ja) | 2013-06-05 |
US6879021B1 (en) | 2005-04-12 |
WO2005038869A2 (en) | 2005-04-28 |
US7215002B2 (en) | 2007-05-08 |
WO2005038869A3 (en) | 2006-02-09 |
EP1678764A2 (en) | 2006-07-12 |
US20070120221A1 (en) | 2007-05-31 |
US20050073023A1 (en) | 2005-04-07 |
CN1864262A (zh) | 2006-11-15 |
EP1678764A4 (en) | 2011-03-02 |
US20050133884A1 (en) | 2005-06-23 |
US7687883B2 (en) | 2010-03-30 |
KR100992023B1 (ko) | 2010-11-05 |
CN100433335C (zh) | 2008-11-12 |
KR20060132564A (ko) | 2006-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5201650B2 (ja) | アンチヒューズ・デバイス、及び、アンチヒューズ・デバイスを有する集積回路チップ | |
US6525397B1 (en) | Extended drain MOSFET for programming an integrated fuse element to high resistance in low voltage process technology | |
US7405463B2 (en) | Gate dielectric antifuse circuit to protect a high-voltage transistor | |
CA2713153C (en) | Integrated circuit with mosfet fuse element | |
US5552338A (en) | Method of using latchup current to blow a fuse in an integrated circuit | |
US5936880A (en) | Bi-layer programmable resistor memory | |
US7236043B2 (en) | Antifuse programming, protection, and sensing device | |
JPH02273971A (ja) | 保護回路をそなえた半導体デバイス | |
US7075127B2 (en) | Single-poly 2-transistor based fuse element | |
JP3275893B2 (ja) | 半導体記憶素子 | |
US20080067608A1 (en) | Storage Elements with Disguised Configurations and Methods of Using the Same | |
US20060065932A1 (en) | Circuit to improve ESD performance made by fully silicided process | |
US7109564B2 (en) | Low power fuse structure and method of making the same | |
KR100387189B1 (ko) | 절연체상반도체장치및그보호회로 | |
US8569755B2 (en) | Secure anti-fuse with low voltage programming through localized diffusion heating | |
US7888771B1 (en) | E-fuse with scalable filament link | |
US20080170457A1 (en) | Method for sensing a signal in an integrated circuit complementary fuse arrangement | |
CN107068655B (zh) | 在场电介质上具有故障安全熔丝的ic | |
US9805815B1 (en) | Electrical fuse bit cell and mask set | |
KR20000051373A (ko) | 메모리 칩 용 전기적 퓨즈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20070220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110802 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111214 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111221 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120120 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20120801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120802 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5201650 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |