JP2007507034A5 - - Google Patents

Claims (22)

1. コプロセッサを監視及びリセットするための回路であって、
   前記コプロセッサ内のハングを検出するようになっているハング検出モジュールと、
   前記コプロセッサ内でのハングの検出に応じて、プロセッサをリセットすることなく前記コプロセッサを選択的にリセットするようになっている選択プロセッサリセットモジュールと
   を備えている回路。
2. オペレーティングシステムが前記プロセッサで実行されるようになっている、請求項１に記載の回路。
3. 前記ハング検出モジュールは、前記コプロセッサの現在の状態と前記コプロセッサの現在の動作との間の相違を検出することによりコプロセッサ内のハングを検出するようになっている、請求項１または請求項２に記載の回路。
4. 前記相違が、
   ビジーフラグの設定を検出することにより現在の状態がビジー状態であることを検出することと、
   待ち時間の前後で検査されるコプロセッサレジスタ内において同じ内容を検出することにより現在の動作に進行が無いことを検出することと
   によって検出されるようになっている、請求項３に記載の回路。
5. 前記コプロセッサ内でのハングの検出に応じて、前記コプロセッサとのコマンド通信を停止するようになっている停止通信モジュールと、
   前記コプロセッサのリセットに応じて、前記コプロセッサのリセットが成功したかどうかを検出するようになっているリセットチェックモジュールと、
   前記コプロセッサのリセットが成功したことを検出することに応じて、前記コプロセッサとのコマンド通信を再開するようになっているリスタート通信モジュールと、
   を更に備えている、請求項１から４のいずれか一項に記載の回路。
6. 前記プロセッサがホストプロセッサであり、前記コプロセッサがグラフィックプロセッサである、請求項１から５のいずれか一項に記載の回路。
7. コプロセッサを監視及びリセットする方法であって、
   前記コプロセッサ内のハングを検出するステップと、
   前記コプロセッサ内でのハングの検出に応じて、プロセッサをリセットすることなく前記コプロセッサを選択的にリセットするステップと、
   を含んでいる方法。
8. オペレーティングシステムが前記プロセッサで実行される、請求項７に記載の方法。
9. コプロセッサ内のハングを検出する前記ステップは、コプロセッサの現在の状態と前記コプロセッサの現在の動作との間の相違を検出することにより行なわれる、請求項７または請求項８に記載の方法。
10. 前記相違が、
    ビジーフラグの設定を検出することにより現在の状態がビジー状態であることを検出することと、
    待ち時間の前後で検査されるコプロセッサレジスタ内において同じ内容を検出することにより現在の動作に進行が無いことを検出することと
    によって検出される、請求項９に記載の方法。
11. 前記コプロセッサ内でのハングの検出に応じて、前記コプロセッサとのコマンド通信を停止するステップと、
    前記コプロセッサのリセットに応じて、前記コプロセッサのリセットが成功したかどうかを検出するステップと、
    前記コプロセッサのリセットが成功したことを検出することに応じて、前記コプロセッサとのコマンド通信を再開するステップと
    を更に含んでいる、請求項７から１０のいずれか一項に記載の方法。
12. コプロセッサを監視及びリセットするための回路であって、
    プロセッサと、
    コプロセッサと、
    メモリと
    を備えており、
    前記メモリは、
    前記コプロセッサ内のハングを検出するようになっているハング検出モジュール命令と、
    前記コプロセッサ内でのハングの検出に応じて、前記プロセッサをリセットすることなく前記コプロセッサを選択的にリセットするようになっている選択プロセッサリセットモジュール命令と、
    を含んでいる命令を有している、回路。
13. 前記プロセッサがホストプロセッサであり、前記メモリがオペレーティングシステム命令を含んでいる、請求項１２に記載の回路。
14. 前記ハング検出モジュール命令は、ビジーフラグ内に反映されている現在のビジー状態を検出することにより、または、コプロセッサレジスタの動作の欠如が反映されるように現在の動作に進行がないことを検出することにより、コプロセッサ内のハングを検出するようになっている、請求項１２または請求項１３に記載の回路。
15. 前記コプロセッサのリセットに応じて、前記コプロセッサのリセットが成功したかどうかを検出するようになっているリセットチェックモジュール命令を更に備えている、請求項１２から１４のいずれか一項に記載の回路。
16. 前記コプロセッサ内でのハングの検出に応じて、前記コプロセッサとのコマンド通信を停止するようになっている停止通信モジュール命令と、
    前記コプロセッサのリセットが成功したことを検出することに応じて、前記コプロセッサとのコマンド通信を再開するようになっているリスタート通信モジュール命令と
    を更に備えている、請求項１２から１５のいずれか一項に記載の回路。
17. 前記プロセッサがホストプロセッサを備えており、
    前記コプロセッサがグラフィックプロセッサを備えている、
    請求項１２から１６のいずれか一項に記載の回路。
18. 前記グラフィックプロセッサ内でのハングの検出に応じて、前記グラフィックプロセッサとのレンダリングコマンド通信を停止するようになっている停止通信モジュール命令と、
    前記グラフィックプロセッサのリセットに応じて、前記グラフィックプロセッサのリセットが成功したかどうかを検出するようになっているリセットチェックモジュール命令と、
    前記グラフィックプロセッサのリセットが成功したことを検出することに応じて、前記グラフィックプロセッサとのレンダリングコマンド通信を再開するようになっているリスタート通信モジュール命令と
    を含んでいる、請求項１７に記載の回路。
19. ハング検出モジュール命令は、
    現在の状態がビジー状態であることを検出することと、
    ビジーフラグの設定を検出することと、
    待ち時間の前後で検査されるコプロセッサレジスタ内において同じ内容を検出することにより現在の動作に進行が無いことを検出することと
    によって前記グラフィックプロセッサ内のハングを検出するようになっており、
    停止通信モジュール命令は、前記グラフィックプロセッサ内でのハングの検出に応じて、送信フラグをオフ状態に設定し且つ受信フラグをオフ状態に設定することにより、グラフィックプロセッサとのレンダリングコマンド通信を停止するようになっており、
    保存スナップショットモジュール命令は、前記グラフィックプロセッサ内でのハングの検出に応じて、グラフィックレジスタデータ、グラフィックコマンドキューデータ、チップセット情報、及びＡＧＰバス状態のうちの任意の一つまたは複数を含んでいる、ハードウェア状態及びソフトウェア状態のスナップショットを保存するようになっており、
    リセットチェックモジュール命令は、前記グラフィックプロセッサのリセットに応じて、前記グラフィックプロセッサのリセットが成功したかどうかを検出するようになっており、
    表示モード切換モジュール命令は、前記グラフィックプロセッサの選択的なリセットに応じて表示モード切換えを行なうようになっており、
    機能チェックモジュール命令は、前記グラフィックプロセッサのリセットに応じて、グラフィックプロセッサが機能しているかどうかを検出するようになっており、
    リスタート通信モジュール命令は、前記グラフィックプロセッサのリセットが成功したことを検出することに応じて、送信フラグをオン状態に設定することにより、グラフィックプロセッサとのレンダリングコマンド通信を再開するようになっており、
    ソフトウェアレンダリングモジュール命令は、前記グラフィックプロセッサのリセットが成功しなかったという検出及びグラフィックプロセッサが機能していないという検出のうちの任意の一つまたは複数を検出することに応じて、ソフトウェアレンダリングモードへ動的に切換えるようになっている、
    請求項１７または請求項１８に記載の回路。
20. 前記グラフィックプロセッサが機能していることを検出することに応じて、ハングが検出されて解決されたことを示しているプロンプトを表示するようになっているハング解決プロンプトモジュール命令と、
    前記グラフィックプロセッサ内でのハングの検出に応じて、エラー報告が離れた場所に送られることをユーザが望んでいるかどうかに関して入力を要求するプロンプトを表示するようになっている報告送信プロンプトモジュール命令と、
    エラー報告を離れた場所に送ることを求めるユーザ要求の受信に応じて、ハードウェア状態及びソフトウェア状態を含んでいるエラー報告を離れた場所に送るようになっている報告送信モジュール命令と、
    前記グラフィックプロセッサのリセットが成功しなかったこと、及び、グラフィックプロセッサが機能していないということ、のうちの一つまたは複数を検出することに応じて、ハングが検出されたが、前記ホストプロセッサのリセットを行なわなければ前記ハングを解決することができないことを示しているプロンプトを表示するようになっているハング未解決プロンプトモジュール命令と、
    を更に含んでいる、請求項１９に記載の回路。
21. プロセッサで実行可能な命令を含んでいるメモリであって、
    前記命令により、前記プロセッサは、
    コプロセッサ内のハングを検出し、
    前記コプロセッサ内でのハングの検出に応じて、前記プロセッサをリセットすることなく前記コプロセッサを選択的にリセットするようになっている、
    メモリ。
22. 前記コプロセッサのリセットに応じて、前記コプロセッサのリセットが成功したかどうかを前記プロセッサに検出させる命令を更に含んでいる、請求項２１に記載のメモリ。