JP2007504671A - ｈｉｇｈ−ｋゲート誘電体と関連の構造を有するＣＭＯＳゲートを形成するための、異なる仕事関数を有する金属を統合する方法 - Google Patents

ｈｉｇｈ−ｋゲート誘電体と関連の構造を有するＣＭＯＳゲートを形成するための、異なる仕事関数を有する金属を統合する方法 Download PDF

Info

Publication number
JP2007504671A
JP2007504671A JP2006525419A JP2006525419A JP2007504671A JP 2007504671 A JP2007504671 A JP 2007504671A JP 2006525419 A JP2006525419 A JP 2006525419A JP 2006525419 A JP2006525419 A JP 2006525419A JP 2007504671 A JP2007504671 A JP 2007504671A
Authority
JP
Japan
Prior art keywords
layer
metal
gate
pmos
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006525419A
Other languages
English (en)
Other versions
JP4996251B2 (ja
JP2007504671A5 (ja
Inventor
シャン キ
ツォン フイカイ
グー ジャン−スーク
ケイ ホルブルック アリソン
エス． チャン ジューング
ジョナサン クラス ジョージ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2007504671A publication Critical patent/JP2007504671A/ja
Publication of JP2007504671A5 publication Critical patent/JP2007504671A5/ja
Application granted granted Critical
Publication of JP4996251B2 publication Critical patent/JP4996251B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor

Abstract

１つの一般的な実施形態では、デュアルメタルのＮＭＯＳゲート（２２６）とＰＭＯＳゲート（２２８）を形成するために、基板（２０２）上に第１金属層（２０６）と第２金属層（２０８）を統合するための方法として、基板（２０２）のＮＭＯＳ領域（２１０）とＰＭＯＳ領域（２１２）上に誘電体層（２０４）を堆積する。更に、本方法は、誘電体層（２０４）上に第１金属層を堆積する。更に、方法は、第１金属層（２０６）上に第２金属層（２０８）を堆積する（１５０）。更に、本方法は、基板（２０２）のＮＭＯＳ領域（２１０）に窒素を注入し（１５２）、第１金属層（２０６）の第１部分を金属酸化物層（２２０）に変え（１５４）、第１金属層（２０６）の第２部分を金属窒化物層（２１８）に変える。更に、本方法は、ＮＭＯＳゲート（２２６）とＰＭＯＳゲート（２２８）を形成し（１５６）する。ＮＭＯＳゲート（２２６）は金属窒化物層（２１８）のセグメント（２３４）を含み、ＰＭＯＳゲート（２２８）は金属酸化物層（２２０）のセグメント（２４２）を含む。

Description

一般的に、本発明は半導体デバイス分野に関し、より詳細には、相補型金属酸化膜半導体（“ＣＭＯＳ”：ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ‐ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタに関する。
相補型金属酸化膜半導体（“ＣＭＯＳ”）トランジスタの性能を向上させるために、製造業者たちは高誘電率（“ｈｉｇｈ−ｋ”）と金属ゲート電極とを有するゲート誘電体を利用し得る。従来のゲート誘電体、例えばＳｉＯ２、などは非常に薄いために、トンネル電流が大きくなり、更に、その他の問題が発生することから、加工寸法の小さな技術では、Ｈｉｇｈ−ｋゲート誘電体が望ましい。更に、金属ゲート電極がポリシリコンゲート電極に取って代わることができる。このポリシリコンゲート電極は抵抗が大きく、また、ゲート誘電体とチャネルとの間の接触部にキャリアの望ましくない空乏を発生させることから、ＮＦＥＴとＰＦＥＴトランジスタの性能を低下させる。しかし、ＮＭＯＳトランジスタは、仕事関数が例えば約４．１電子ボルトの金属ゲート電極を必要とし、一方でＰＭＯＳトランジスタは、仕事関数が例えば約５．１電子ボルトの金属ゲート電極を必要とする。従って、半導体の製造業者たちは、製造プロセスにおいてデュアルメタルのＮＭＯＳ及びＰＭＯＳゲートを実効的に実現するように、異なる仕事関数とｈｉｇｈ‐ｋゲート誘電体を有す金属を統合するよう、課題が与えられている。
金属ゲート電極とｈｉｇｈ‐ｋゲート誘電体とを利用した、ＣＭＯＳトランジスタの従来の製造プロセスでは、一般的に、ＮＭＯＳゲートに適切な仕事関数と、ｈｉｇｈ‐ｋ誘電体を含むゲート誘電体層を有する第１金属層は、半導体のダイ基板のＮＭＯＳ及びＰＭＯＳ領域全体に堆積される。ＮＭＯＳとＰＭＯＳゲートのゲート電極が求める仕事関数は異なるので、第１金属層はＰＭＯＳゲート電極の形成に適さないであろう。また、一般的に、現行のｈｉｇｈ‐ｋ誘電体の堆積プロセスでは、ＰＭＯＳ領域のｈｉｇｈ‐ｋ誘電体層に形成するために、高濃度の負電荷が生じ、これにより、ゲートのしきい値電圧に望ましくない変動をもたらし、また、キャリア移動度を低下させる。従って、従来のプロセスでは、ＮＭＯＳとＰＭＯＳゲート電極をそれぞれ形成するために、ＮＭＯＳとＰＭＯＳ領域に別の金属層を提供する必要がある。
従って、従来の製造プロセスでは、基板のＰＭＯＳ領域に位置する第１金属層の一部が取り除かれ、ＰＭＯＳゲートのための仕事関数を有する第２金属層がＰＭＯＳ領域のゲート誘電体層全体に堆積される。従って、上述したデュアルメタルのＣＭＯＳゲートを製造する従来のプロセスは、第１金属層を基板のＮＭＯＳとＰＭＯＳ領域上に堆積し、ＰＭＯＳ領域にある第１金属層部を取り除き、その後にＰＭＯＳ領域にある第２金属層を堆積する必要があることから、困難である。
従って、当技術において、ｈｉｇｈ‐ｋゲート誘電体を有するデュアルメタルのＣＭＯＳゲートを形成するために、異なる仕事関数を有する２つの金属を統合するための実効的な方法が求められている。
本発明はｈｉｇｈ‐ｋゲート誘電体と関連する構造を有するＣＭＯＳゲートを形成するために、異なる仕事関数を有する金属を統合するための方法である。本発明は、ｈｉｇｈ‐ｋゲート誘電体を有するデュアルメタルのＣＭＯＳゲートを形成するために異なる仕事関数を有する２つの金属を統合するための実効的な方法のために、従来技術の必要性に取り組み解決するものである。
１つの一般的な実施形態においては、デュアルメタルのＮＭＯＳとＰＭＯＳゲートを形成するために、基板上に第１金属層と第２金属層とを統合する方法は、基板のＮＭＯＳ領域とＰＭＯＳ領域に誘電体層を堆積させるステップを含む、誘電体層は、例えば、酸化ハフニウム、酸化ジルコニウム、ジルコニウムシリケート、もしくは酸化ハフニウム、である。更に、方法において、誘電体層に第１金属層を堆積する。この第１金属層は、例えば、ハフニウム、ジルコニウム、もしくはタンタルであってよい。更に、方法において、第１金属層に第２金属層を堆積する。この第２金属層は、例えば、白金、タングステン、ニッケル、もしくはルテニウムであってよい。更に、方法において、基板のＮＭＯＳ領域に窒素を注入する。
この一般的な実施形態によれば、本方法において、更に、第１金属層の第１部分を金属酸化物層に変え、第１金属層の第２部分を金属窒化物層に変える。第１金属層の第１部分を金属酸化物層に変え、第１金属層の第２部分を金属窒化物層に変えるために、高温アニールを利用する。更に、本方法において、基板のＰＭＯＳ領域にＰ型ドーパントを注入する。更に、本方法において、ＮＭＯＳゲートとＰＭＯＳゲートを形成する。ＮＭＯＳゲートは金属窒化物層のセグメントを含み、ＰＭＯＳゲートは金属酸化物層のセグメントを含む。ＰＭＯＳゲートのゲート電極は第２金属層のセグメントであってよく、ＮＭＯＳゲートのゲート電極は金属窒化物層のセグメントであってもよい。一実施形態では、本発明は上述の方法を利用して製造されたＣＭＯＳデバイスである。本発明のその他の特徴及び利点は、以下の詳細な説明と添付の図面を読めば、当業者には容易に明らかになるであろう。
発明の詳細な説明
本発明はｈｉｇｈ‐ｋゲート誘電体及び関連する構造を有するＣＭＯＳゲートを形成するために、異なる仕事関数を有する金属を一体化するための方法を目的としている。以下の説明には、本発明の実装品に関する具体的な情報を含む。当業者であれば、本願で具体的に説明している方法とは別の方法で本発明を実行することができることが分かるであろう。更に、本発明を不明瞭にしないために、本発明の具体的な詳細を説明していないものもある。
本願の図面とそれらに付随する詳細な説明は本発明の例示的な実施形態だけに向けられているものである。簡潔さを保つために、本願において本発明のその他の実施形態を具体的に説明しておらず、また、それらを本願の図面で具体的に例示していない。
本発明においては、ｈｉｇｈ‐ｋゲート誘電体を有すデュアルメタルのＮＭＯＳとＰＭＯＳゲートを形成するために、半導体ダイの基板上に異なる金属層を実効的に一体化するためのプロセスを含む。以下に詳細を説明しているように、デュアルメタルのＮＭＯＳ及びＰＭＯＳゲートを実現するために、対応する金属層部分の組成と特性とを変化させるように、第１の選択的窒素注入と高温アニールを利用し、また、ＰＭＯＳゲート誘電体スタックの電荷を平衡にするように、第２の選択的電荷平衡注入(selective charge-balancing implant)を利用する、革新的なプロセスが本発明によって達成される。
図１は本発明の一実施形態による一般的な方法を例示したフローチャートである。当業者にとっては明らかな特定の詳細及び特徴はフローチャート１００から外している。例えば、あるステップは１つ以上のサブステップからなり、また、従来技術では周知の具体的な装置もしくは材料を含み得る。フローチャート１００に示すステップ１５０から１５８は本発明の一実施形態を説明するには十分であり、本発明のその他の実施形態はフローチャート１００に示されているステップとは別のステップを利用し得る。フローチャート１００に示すプロセスステップは、ステップ１５０よりも前に、ＮＭＯＳ領域およびＰＭＯＳ領域を有す基板を含むウェハ上で実行される点に注意されたい。
更に、図２Ａ、２Ｂ、２Ｃ、２Ｄ、および２Ｅの各構造２５０、２５２、２５４、２５６および２５８はそれぞれ、上述した基板を含む半導体ダイなどの基板上でフローチャート１００の各ステップ１５０、１５２、１５４、１５６および１５８をそれぞれ実行した結果を例示している。例えば、構造２５０は処理ステップ１５０を実行した後の上述の構造を示しており、構造２５２は処理ステップ１５２を実行した後の構造２５０を、また、構造２５４は処理ステップ１５４を実行した後の構造２５２などを示している。
図１のステップ１５０と図２Ａの構造２５０を参照すると、フローチャート１００のステップ１５０において、基板２０２のＮＭＯＳ領域２１０とＰＭＯＳ領域２１２上に誘電体層２０４、金属層２０６、および金属層２０８を順次堆積する。基板２０２はＰＭＯＳ領域２１２にＮ型のドープシリコンを、また、ＮＭＯＳ領域２１０にＰ型のドープシリコンを含んでもよい。誘電体層２０４は酸化ハフニウム、酸化ジルコニウム、ケイ酸ジルコニウム、もしくは酸化ハフニウムなどの高誘電率（“ｈｉｇｈ−ｋ誘電体”）の誘電体を含むことができ、また化学気相堆積（“ＣＶＤ”：ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）プロセスもしくはその他の適切なプロセスを利用して基板２０２上に堆積することができる。一例として、誘電体層２０４は厚みが３０．０Å以下であってよい。
金属層２０６はハフニウム、ジルコニウム、もしくはタンタルを含んでよく、また、ＣＶＤプロセスもしくは物理気相堆積（“ＰＶＤ”：ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）プロセス、もしくはその他の適切なプロセスを用いて誘電体層２０４に堆積することができる。金属層２０６の仕事関数は約４．１電子ボルトであり、これはＮＭＯＳトランジスタゲートに望ましい仕事関数である。一例として、金属層２０６の厚みは、約３０．０Åから約１００．０Åの間であってよい。金属層２０８はプラチナ、タングステン、コバルト、ニッケル、もしくはルテニウムを含むことができ、また、ＣＶＤプロセスもしくはＰＶＤプロセス、もしくはその他の適切なプロセスを用いて誘電体層２０６に堆積することができる。金属層２０８の仕事関数は約５．１電子ボルトであり、これはＰＭＯＳトランジスタゲートに望ましい仕事関数である。一例として、金属層２０８の厚みは、１００．０Å以上であってよい。一実施形態では、多結晶シリコン（“ポリ”）層（どの図面にも図示していない）を金属層２０８に堆積することができる。そのような実施形態では、ポリからなる層はＮＭＯＳ領域２１０でＮ型ドープされ、また、ＰＭＯＳ領域２１２でＰ型ドープされる。一実施形態では、シリサイド層（どの図面にも図示していない）を金属層２０８上に形成することができる。図２Ａを参照すると、フローチャート１００のステップ１５０の結果を構造２５０として例示している。
続いて、図１のステップ１５２と図２Ｂの構造２５２を参照すると、フローチャート１００のステップ１５２において、基板２０２のＰＭＯＳ領域２１２上にマスク２１４が形成される。マスク２１４はフォトレジスト、もしくは当該技術分野で周知のその他の適切な材料を含みうる。マスク２１４はＰＭＯＳ領域２１２上にだけ形成され、ＮＭＯＳ領域２１０にはマスクは形成されない。次に、ＮＭＯＳ領域２１０上で選択的窒素注入２１６が行われる。本実施形態では、窒素が金属層２０８を通過して金属層２０６へ選択的に注入されるように、窒素注入２１６が調整される。窒素注入２１６を行った結果、金属層２０６に注入された窒素濃度は、金属層２０８に注入された窒素濃度よりも高くなる。図２Ｂを参照すると、フローチャート１００のステップ１５２の結果を構造２５２として例示している。
続いて図１のステップ１５４と図２Ｃの構造２５４を参照すると、フローチャート１００のステップ１５４において、マスク２１４がＰＭＯＳ領域２１２から取り除かれ、ＮＭＯＳ領域２１０とＰＭＯＳ領域２１２に、金属窒化物層２１８と金属酸化物層２２０をそれぞれ形成するために高温アニールが行われる。プラズマエッチ、もしくは当該技術分野で周知のその他のエッチングなどを利用してマスク２１４を取り除いてよい。高温アニールを実行した結果、ＮＭＯＳ領域２１０に位置する金属層２０６の一部が金属窒化物に変わり、金属窒化物層２１８が形成される（本願においては、“窒化物に変化した”とも称される）。また、ＰＭＯＳ領域２１２に位置する金属層２０６の一部が金属酸化物に変わり、金属酸化物層２２０が形成される（本願においては、“酸化物に変化した”とも称される）。金属窒化物層２１８はＮＭＯＳトランジスタゲートに適切な仕事関数を与える。後続するプロセスステップでＰＭＯＳゲート誘電体スタックを形成するために、金属酸化物２２０の一部を利用する。
高温アニール中にＰＭＯＳ領域２１２の金属層２０６の一部が金属酸化物に変化すると、金属層２０６の一部は実効的に誘電体へと変化する。従って、高温アニールによって、金属層を誘電体である金属酸化物に変えることにより、ＰＭＯＳ領域２１２に位置する金属層２０６の一部の構成物と特質を変えることができる。その結果、後続する処理ステップでＰＭＯＳゲートがＰＭＯＳ領域２１２に形成されると、金属層２０８はＰＭＯＳゲートでＰＭＯＳゲート電極になる。図２Ｃを参照すると、フローチャート１００のステップ１５４の結果を構造２５４に例示している。
続いて、図１のステップ１５６と図２Ｄの構造２５６を参照すると、フローチャート１００のステップ１５６において、マスク２２２が基板２０２のＮＭＯＳ領域２１０に形成される。マスク２１４と同様に、マスク２２２もフォトレジスト、もしくは当該技術分野で周知の適切な材料を含みうる。マスク２２２はＮＭＯＳ領域２１０にだけ形成され、ＰＭＯＳ領域２１２には形成されない。次に、ＰＭＯＳ領域２１２で選択的な電荷平衡注入２２４が行われる。選択的電荷平衡注入２２４では、アルゴンなどのＰ型ドーパント、もしくはその他の適切なドーパントがＰＭＯＳ領域２１２の金属酸化物層２２０に注入される。本発明では、適切な正電荷を金属酸化物層２２０に導入し、ＰＭＯＳ領域２１２に位置する金属酸化物層２２０と一部の誘電体層２０４を中和するために選択的な電荷平衡注入２２４を利用して、平衡化した電荷を実現する。その結果、本発明は、金属酸化物層２２０と誘電体層２０４を含むＰＭＯＳゲート誘電体スタックの負電荷がもたらす、続いて形成されたＰＭＯＳゲートにおける望ましくないしきい値電圧の変動と望ましくないキャリア移動度の低下を防ぐのに便利である。図２Ｄを参照すると、フローチャート１００のステップ１５６の結果を構造２５６に例示している。
続いて、図１のステップ１５８と図２Ｅの構造２５８を参照すると、フローチャート１００のステップ１５８において、基板２０２のＮＭＯＳ領域２１０からマスク２２２が取り除かれる。本願において、構造２５８は“ＣＭＯＳ構造”とも称される。マスク２２２は上述のマスク２１４と同じやり方で取り除かれてよい。次に、ＮＭＯＳゲート２２６とＰＭＯＳゲート２２８はそれぞれＮＭＯＳ領域２１０とＰＭＯＳ領域２１２に形成される。ＮＭＯＳゲート２２６は、ＮＭＯＳ領域２１０に位置する金属層２０８、金属窒化物層２１８、及び誘電体層２０４を当該技術において周知のやり方でパターニングし、エッチングすることによって形成することができる。同様に、ＰＭＯＳゲート２２８は、ＰＭＯＳ領域２１２に位置する金属層２０８、金属窒化物層２２０、及び誘電体層２０４をパターニングし、エッチングすることによって形成することができる。
ＮＭＯＳゲート２２６は金属層２０８のセグメント２３２と金属窒化物層２１８のセグメント２３４を含むゲート電極スタック２３０と、誘電体層２０４のセグメント２３６を含むゲート誘電体を含む。ＮＭＯＳゲート２２６のゲート電極スタック２３０の仕事関数は、金属窒化物層２１８の部位２３４により決定される。その他の実施形態では、ゲート電極スタック２３０は、金属層２０８のセグメント２３２上に位置するシリサイド層もしくはポリ層のどちらかを含むことができる。ＰＭＯＳゲート２２８は金属層２０８のセグメント２３８を含むゲート電極２３８と、金属酸化物層２２０のセグメント２４２と誘電体層２０４のセグメント２４４を含むゲート誘電体スタック２４０と、を含む。ＰＭＯＳゲート２２８のゲート電極２３８の仕事関数は、金属層２０８により決定される。その他の実施形態では、ＰＭＯＳゲート２２８は金属層２０８のセグメント２３８上に位置するシリサイド層又はポリ層のどちらかを含むゲート電極スタックを含むことができる。簡潔さを期すために、図２Ｅに示しているのはＮＭＯＳゲート２２６とＰＭＯＳゲート２２８だけであるが、ＮＭＯＳ領域２１０とＰＭＯＳ領域２１２にはそれぞれ多数のＮＭＯＳゲートとＰＭＯＳゲートを含むことができる点に注意されたい。図２Ｅを参照すると、フローチャート１００のステップ１５８の結果を構造２５８として例示している。
上述のように、選択的な窒素注入と電荷平衡注入を利用することで、本発明は適切な仕事関数とｈｉｇｈ‐ｋゲート誘電体を有すデュアルメタルのＮＭＯＳとＰＭＯＳゲートを実現するのに便利である。上述のように、基板のＮＭＯＳ領域で選択的な窒素注入を行った後、金属層２０６の一部を金属窒化物層に有利に変えるために高温アニールが利用される。この高温アニールは、ＮＭＯＳゲート電極スタックを形成するために金属層２０８のセグメントと共に利用することができる。金属層２０６の一部を金属酸化物へ変えるためにも、上述のように、高温アニールが利用される。この高温アニールは、ＰＭＯＳゲート誘電体スタックを形成するために、誘電体層２０４のセグメントと共に利用される。本発明はまた、ＰＭＯＳゲート誘電体スタック、つまりゲート誘電体スタック２４０の、過度の負電荷を中和するために、選択的電荷平衡注入も利用する。これは、ＰＭＯＳゲートスタックの望ましくないしきい値電圧変動とキャリア移動度の低下を防ぐのに便利である。
更に、同じ金属層、つまり、基板のＮＭＯＳ領域とＰＭＯＳ領域の金属層２０６及び２０８を利用することによって、本発明はデュアルメタルＣＭＯＳ、つまりＮＭＯＳとＰＭＯＳゲートを実現するために、異なる金属層、つまり金属層２０６と２０８、を実効的に統合するのに便利である。一方で、従来のデュアルメタルＣＭＯＳゲート製造プロセスでは、デュアルメタルＣＭＯＳゲートは、ＮＭＯＳとＰＭＯＳ領域でゲート金属を別々に堆積する必要のあるプロセスで製造されており、このプロセスを実効的に行うのは困難である。
本発明の上述した一般的な実施形態から、本発明の概念を、その範囲から外れることなく実装するために、様々な技術を用いることができることは明白である。更に、本発明を特定の実施形態を参照して説明してきたが、当業者であれば本発明の精神と範囲から反れることなく、形式や詳細の変更を行うことが可能であることは認識されよう。説明した例示的な実施形態はあらゆる点で例示的なものとして考えられるものであって、制限的なものでなはい。本発明は本明細書で説明した特定の例示的な実施形態に限定するものではなく、本発明の範囲から逸脱することなく、多数の再編成、修正、代用品が可能であることを理解されたい。
従って、ｈｉｇｈ‐ｋゲート誘電体と関連する構造を有した、ＣＭＯＳゲートを形成するために、異なる仕事関数を有す金属を一体化させる方法が説明されている。
本発明の一実施形態による一般的な方法ステップに対応するフローチャート。 図１のフローチャートの特定のステップに対応する本発明の実施形態により処理されたウェハの一部を例示した断面図。 図１のフローチャートの特定のステップに対応する本発明の実施形態により処理されたウェハの一部を例示した断面図。 図１のフローチャートの特定のステップに対応する本発明の実施形態により処理されたウェハの一部を例示した断面図。 図１のフローチャートの特定のステップに対応する本発明の実施形態により処理されたウェハの一部を例示した断面図。 図１のフローチャートの特定のステップに対応する本発明の実施形態により処理されたウェハの一部を例示した断面図。

Claims (10)

  1. 基板（２０２）のＮＭＯＳ領域（２１０）とＰＭＯＳ領域（２１２）上に誘電体層（２０４）を堆積する（１５０）ステップと、
    前記誘電体層（２０４）上に第１金属層（２０６）を堆積する（１５０）ステップと、
    前記基板（２０２）の前記ＮＭＯＳ領域（２１０）に窒素を注入する（１５２）ステップと、
    前記第１金属層（２０６）の第１部を金属酸化物層（２２０）に変え、かつ、前記第１金属層（２０６）の第２部を金属窒化物層（２１８）に変える（１５４）ステップと、
    ＮＭＯＳゲート（２２６）とＰＭＯＳゲート（２２８）を形成するステップとを含み、前記ＮＭＯＳゲート（２２６）は前記金属窒化物層（２１８）のセグメント（２３４）を含み、前記ＰＭＯＳゲート（２２８）は前記金属酸化物層（２２０）のセグメント（２４２）を含む、方法。
  2. 前記第１金属層（２０６）を前記金属酸化物層（２２０）に変えるステップ（１５４）において、高温アニールを利用する、請求項１に記載の方法。
  3. 誘電体層（２０４）を基板（２０２）のＮＭＯＳ領域（２１０）とＰＭＯＳ領域（２１２）上に堆積する（１５０）ステップと、前記誘電体層（２０４）上に第１金属層（２０６）を堆積するステップ（１５０）と、を含む方法であって、前記方法は、
    前記基板（２０２）の前記ＮＭＯＳ領域（２１０）に窒素を注入し（１５２）、前記第１金属層（２０６）の第１部分を金属酸化物層（２２０）に変え、かつ、前記第１金属層（２０６）の第２部分を金属窒化物層（２１８）に変え、ＮＭＯＳゲート（２２６）とＰＭＯＳゲート（２２８）を形成することを特徴とし、前記ＮＭＯＳゲート（２２６）は前記金属窒化物層（２１８）のセグメント（２３４）を含み、前記ＰＭＯＳゲート（２２８）は前記金属酸化物層（２２０）のセグメント（２４２）を含む、方法。
  4. 前記第１金属層の第１部分を前記金属酸化物層（２２０）に変えるステップ（１５４）において、高温アニールを利用する、請求項３に記載の方法。
  5. 前記第１金属層（２０６）の前記第１部分を変える前記ステップ（１５４）の後で、かつ、前記ＮＭＯＳゲート（２２６）と前記ＰＭＯＳゲート（２２８）を形成する（１５６）ステップの前に、前記基板（２０２）の前記ＰＭＯＳ領域（２１２）にＰ型ドーパントを注入する（１５６）ステップを更に含む、請求項３に記載の方法。
  6. 前記第１金属層（２０６）を堆積する（１５０）ステップの後で、かつ、前記ＮＭＯＳ領域（２１０）に前記窒素を注入する（１５２）前記ステップの前に、前記第１金属層（２０６）上に第２金属層（２０８）を堆積する（１５０）ステップを更に含む、請求項３に記載の方法。
  7. 前記ＮＭＯＳ領域（２１０）に前記窒素を注入する（１５２）前記ステップは、前記第１金属層（２０６）の前記第１部分に前記窒素を注入せずに、前記第１金属層（２０６）の前記第２部分に前記窒素を注入するステップを含む、請求項３に記載の方法。
  8. 前記ＰＭＯＳゲート（２２８）のゲート電極は、前記第２金属層（２０８）のセグメントを含み、前記ＮＭＯＳゲート（２２６）のゲート電極は前記金属窒化物層（２１８）の前記セグメント（２３４）を含む、請求項６に記載の方法。
  9. 前記第１金属層（２０６）は、ハフニウム、ジルコニウム、タンタルからなる群より選択される、請求項３に記載の方法。
  10. ＣＭＯＳデバイスであって、
    ＮＭＯＳ領域（２１０）とＰＭＯＳ領域（２１２）とを含む基板（２０２）と、
    金属窒化物層（２１８）のセグメント（２３４）を含む、前記ＮＭＯＳ領域（２１０）の前記基板（２０２）上に位置するＮＭＯＳゲート電極スタック（２３０）と、
    金属酸化物層（２２０）のセグメント（２４２）を含む、前記ＰＭＯＳ領域（２１２）の前記基板（２０２）上に位置するＰＭＯＳゲート誘電体スタック（２４０）とを含み、
    前記金属窒化物層（２１８）の前記セグメント（２３４）は第１金属層（２０６）の第１部分から形成され、前記金属酸化物層（２２０）の前記セグメント（２４２）は前記第１金属層（２０６）の第２部分から形成される、ＣＭＯＳデバイス。
JP2006525419A 2003-09-04 2004-08-31 ｈｉｇｈ−ｋゲート誘電体と関連の構造を有するＣＭＯＳゲートを形成するための、異なる仕事関数を有する金属を統合する方法 Active JP4996251B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/654,689 US6872613B1 (en) 2003-09-04 2003-09-04 Method for integrating metals having different work functions to form CMOS gates having a high-k gate dielectric and related structure
US10/654,689 2003-09-04
PCT/US2004/028486 WO2005048320A2 (en) 2003-09-04 2004-08-31 Method for integrating metals having different work functions to form cmos gates having a high-k gate dielectric and related structure

Publications (3)

Publication Number Publication Date
JP2007504671A true JP2007504671A (ja) 2007-03-01
JP2007504671A5 JP2007504671A5 (ja) 2007-11-08
JP4996251B2 JP4996251B2 (ja) 2012-08-08

Family

ID=34225988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006525419A Active JP4996251B2 (ja) 2003-09-04 2004-08-31 ｈｉｇｈ−ｋゲート誘電体と関連の構造を有するＣＭＯＳゲートを形成するための、異なる仕事関数を有する金属を統合する方法

Country Status (8)

Country Link
US (2) US6872613B1 (ja)
EP (1) EP1661177B1 (ja)
JP (1) JP4996251B2 (ja)
KR (1) KR101110288B1 (ja)
CN (1) CN100573851C (ja)
DE (1) DE602004022835D1 (ja)
TW (1) TWI355739B (ja)
WO (1) WO2005048320A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261190A (ja) * 2005-03-15 2006-09-28 Fujitsu Ltd 半導体装置及びその製造方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269633B2 (en) 2000-12-18 2016-02-23 The Board Of Trustees Of The Leland Stanford Junior University Method for forming gate electrode with depletion suppression and tunable workfunction
US20040113211A1 (en) 2001-10-02 2004-06-17 Steven Hung Gate electrode with depletion suppression and tunable workfunction
WO2004070833A1 (en) * 2003-02-03 2004-08-19 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device with mos transistors comprising gate electrodes formed in a packet of metal layers deposited upon one another
US7183221B2 (en) * 2003-11-06 2007-02-27 Texas Instruments Incorporated Method of fabricating a semiconductor having dual gate electrodes using a composition-altered metal layer
TWI258811B (en) * 2003-11-12 2006-07-21 Samsung Electronics Co Ltd Semiconductor devices having different gate dielectrics and methods for manufacturing the same
US20070023842A1 (en) * 2003-11-12 2007-02-01 Hyung-Suk Jung Semiconductor devices having different gate dielectric layers and methods of manufacturing the same
KR100618815B1 (ko) * 2003-11-12 2006-08-31 삼성전자주식회사 이종의 게이트 절연막을 가지는 반도체 소자 및 그 제조방법
US7018883B2 (en) * 2004-05-05 2006-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Dual work function gate electrodes
US7045428B2 (en) * 2004-05-26 2006-05-16 Intel Corporation Method for making a semiconductor device with a high-k gate dielectric and a conductor that facilitates current flow across a P/N junction
JP2006013092A (ja) * 2004-06-25 2006-01-12 Rohm Co Ltd 半導体装置及びその製造方法
US7416933B2 (en) * 2004-08-06 2008-08-26 Micron Technology, Inc. Methods of enabling polysilicon gate electrodes for high-k gate dielectrics
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7902058B2 (en) * 2004-09-29 2011-03-08 Intel Corporation Inducing strain in the channels of metal gate transistors
JP2006120718A (ja) * 2004-10-19 2006-05-11 Toshiba Corp 半導体装置およびその製造方法
US7611943B2 (en) * 2004-10-20 2009-11-03 Texas Instruments Incorporated Transistors, integrated circuits, systems, and processes of manufacture with improved work function modulation
US7470577B2 (en) * 2005-08-15 2008-12-30 Texas Instruments Incorporated Dual work function CMOS devices utilizing carbide based electrodes
US20070037333A1 (en) * 2005-08-15 2007-02-15 Texas Instruments Incorporated Work function separation for fully silicided gates
US7544596B2 (en) * 2005-08-30 2009-06-09 Micron Technology, Inc. Atomic layer deposition of GdScO3 films as gate dielectrics
US20070108529A1 (en) * 2005-11-14 2007-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Strained gate electrodes in semiconductor devices
US7592251B2 (en) 2005-12-08 2009-09-22 Micron Technology, Inc. Hafnium tantalum titanium oxide films
US7972974B2 (en) * 2006-01-10 2011-07-05 Micron Technology, Inc. Gallium lanthanide oxide films
US20070228480A1 (en) * 2006-04-03 2007-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS device having PMOS and NMOS transistors with different gate structures
US7759747B2 (en) 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
US7666730B2 (en) * 2007-06-29 2010-02-23 Freescale Semiconductor, Inc. Method for forming a dual metal gate structure
DE102007035838B4 (de) 2007-07-31 2014-12-18 Advanced Micro Devices, Inc. Verfahren zum Ausbilden einer Halbleiterstruktur mit einer Implantation von Stickstoffionen
US7790541B2 (en) * 2007-12-04 2010-09-07 International Business Machines Corporation Method and structure for forming multiple self-aligned gate stacks for logic devices
US7804141B2 (en) * 2008-02-19 2010-09-28 United Microelectronics Corp. Semiconductor element structure and method for making the same
JP5349903B2 (ja) * 2008-02-28 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US7498271B1 (en) 2008-06-24 2009-03-03 International Business Machines Corporation Nitrogen based plasma process for metal gate MOS device
US8105931B2 (en) * 2008-08-27 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating dual high-k metal gates for MOS devices
US8207582B2 (en) 2009-01-05 2012-06-26 Micron Technology, Inc. Semiconductor devices including dual gate structures
US8288222B2 (en) 2009-10-20 2012-10-16 International Business Machines Corporation Application of cluster beam implantation for fabricating threshold voltage adjusted FETs
US8440520B2 (en) * 2011-08-23 2013-05-14 Tokyo Electron Limited Diffused cap layers for modifying high-k gate dielectrics and interface layers
CN103094114B (zh) * 2011-10-31 2016-04-20 中芯国际集成电路制造(上海)有限公司 晶体管的制造方法
US9177870B2 (en) * 2011-12-16 2015-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Enhanced gate replacement process for high-K metal gate technology
US8633118B2 (en) 2012-02-01 2014-01-21 Tokyo Electron Limited Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
US8865538B2 (en) 2012-03-30 2014-10-21 Tokyo Electron Limited Method of integrating buried threshold voltage adjustment layers for CMOS processing
US8865581B2 (en) 2012-10-19 2014-10-21 Tokyo Electron Limited Hybrid gate last integration scheme for multi-layer high-k gate stacks
US10229853B2 (en) 2013-09-27 2019-03-12 Intel Corporation Non-planar I/O and logic semiconductor devices having different workfunction on common substrate
US9401311B2 (en) 2014-05-02 2016-07-26 International Business Machines Corporation Self aligned structure and method for high-K metal gate work function tuning
CN111415934B (zh) * 2020-03-31 2023-06-09 上海华力集成电路制造有限公司 Pmos和nmos的集成结构及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031296A (ja) * 1998-06-30 2000-01-28 Motorola Inc Ｃｍｏｓ半導体素子およびその形成方法
JP2000252371A (ja) * 1999-02-26 2000-09-14 Texas Instr Inc <Ti> トランジスタ作製方法
JP2000315789A (ja) * 1999-04-30 2000-11-14 Toshiba Corp 半導体装置及びその製造方法
JP2001203276A (ja) * 2000-01-21 2001-07-27 Nec Corp 半導体装置およびその製造方法
JP2001217323A (ja) * 1999-12-16 2001-08-10 Texas Instr Inc <Ti> Ｃｍｏｓデバイス二重金属ゲート構造作製方法
JP2004207481A (ja) * 2002-12-25 2004-07-22 Renesas Technology Corp 半導体装置およびその製造方法
JP2004289061A (ja) * 2003-03-25 2004-10-14 Renesas Technology Corp 半導体装置およびその製造方法
JP2005072316A (ja) * 2003-08-26 2005-03-17 Toshiba Corp 半導体装置の製造方法
JP2006518106A (ja) * 2003-02-03 2006-08-03 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 互いに重ねて堆積させた金属層の積層体中に形成されたゲート電極を含むｍｏｓトランジスタを備える半導体デバイスの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166417A (en) * 1998-06-30 2000-12-26 Intel Corporation Complementary metal gates and a process for implementation
US20020008257A1 (en) * 1998-09-30 2002-01-24 John P. Barnak Mosfet gate electrodes having performance tuned work functions and methods of making same
US6458695B1 (en) * 2001-10-18 2002-10-01 Chartered Semiconductor Manufacturing Ltd. Methods to form dual metal gates by incorporating metals and their conductive oxides
US6645818B1 (en) * 2002-11-13 2003-11-11 Chartered Semiconductor Manufacturing Ltd. Method to fabricate dual-metal gate for N- and P-FETs
US20060027961A1 (en) * 2004-08-09 2006-02-09 Mcallister Robert F Gasoline game card: a game of chance

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031296A (ja) * 1998-06-30 2000-01-28 Motorola Inc Ｃｍｏｓ半導体素子およびその形成方法
JP2000252371A (ja) * 1999-02-26 2000-09-14 Texas Instr Inc <Ti> トランジスタ作製方法
JP2000315789A (ja) * 1999-04-30 2000-11-14 Toshiba Corp 半導体装置及びその製造方法
JP2001217323A (ja) * 1999-12-16 2001-08-10 Texas Instr Inc <Ti> Ｃｍｏｓデバイス二重金属ゲート構造作製方法
JP2001203276A (ja) * 2000-01-21 2001-07-27 Nec Corp 半導体装置およびその製造方法
JP2004207481A (ja) * 2002-12-25 2004-07-22 Renesas Technology Corp 半導体装置およびその製造方法
JP2006518106A (ja) * 2003-02-03 2006-08-03 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 互いに重ねて堆積させた金属層の積層体中に形成されたゲート電極を含むｍｏｓトランジスタを備える半導体デバイスの製造方法
JP2004289061A (ja) * 2003-03-25 2004-10-14 Renesas Technology Corp 半導体装置およびその製造方法
JP2005072316A (ja) * 2003-08-26 2005-03-17 Toshiba Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261190A (ja) * 2005-03-15 2006-09-28 Fujitsu Ltd 半導体装置及びその製造方法
JP4589765B2 (ja) * 2005-03-15 2010-12-01 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4996251B2 (ja) 2012-08-08
CN1846305A (zh) 2006-10-11
KR101110288B1 (ko) 2012-02-15
EP1661177A2 (en) 2006-05-31
US20050054149A1 (en) 2005-03-10
WO2005048320A3 (en) 2005-10-27
DE602004022835D1 (de) 2009-10-08
EP1661177B1 (en) 2009-08-26
TWI355739B (en) 2012-01-01
US7176531B1 (en) 2007-02-13
CN100573851C (zh) 2009-12-23
TW200516770A (en) 2005-05-16
KR20060055544A (ko) 2006-05-23
US6872613B1 (en) 2005-03-29
WO2005048320A2 (en) 2005-05-26

Similar Documents

Publication Publication Date Title
JP4996251B2 (ja) ｈｉｇｈ−ｋゲート誘電体と関連の構造を有するＣＭＯＳゲートを形成するための、異なる仕事関数を有する金属を統合する方法
JP5754715B2 (ja) ゲート電極構造及び製造方法
US7229873B2 (en) Process for manufacturing dual work function metal gates in a microelectronics device
TWI536544B (zh) 形成具有多重功函數閘極結構之方法及所產生之產品
JP5089576B2 (ja) 自己整合され積極的にスケーリングされたｃｍｏｓデバイスにおけるゲート電極の金属／金属窒化物二重層のｃｍｏｓ構造体及び半導体構造体
JP5490188B2 (ja) 二重仕事関数金属ゲート構造体及びその製造方法
US7547951B2 (en) Semiconductor devices having nitrogen-incorporated active region and methods of fabricating the same
US6727130B2 (en) Method of forming a CMOS type semiconductor device having dual gates
US20040256679A1 (en) Dual work function metal gates and method of forming
US8343837B2 (en) Work function adjustment in a high-k gate electrode structure after transistor fabrication by using lanthanum
US20100052079A1 (en) Semiconductor devices and fabrication process thereof
US8765586B2 (en) Methods of forming metal silicide regions on semiconductor devices
KR20060060723A (ko) Ｃｍｏｓ 전계 효과 트랜지스터를 제조하는 방법 및 장치
US6518154B1 (en) Method of forming semiconductor devices with differently composed metal-based gate electrodes
US20050258500A1 (en) Refractory metal-based electrodes for work function setting in semiconductor devices
US10109492B2 (en) Method of forming a high quality interfacial layer for a semiconductor device by performing a low temperature ALD process
US9218975B2 (en) Methods of forming a replacement gate structure having a gate electrode comprised of a deposited intermetallic compound material
US7018883B2 (en) Dual work function gate electrodes
US9929250B1 (en) Semiconductor device including optimized gate stack profile
US20080023765A1 (en) Semiconductor Devices and Methods of Fabricating the Same
JP2010021363A (ja) 半導体装置、及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070829

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100617

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110330

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110609

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110616

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110830

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120411

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120511

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4996251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250