JP2007334321A - データ補償回路及びこれを有する表示装置 - Google Patents

Abstract

【課題】メモリサイズを減少させて生産性を向上させ、データの損失を防止するためのデータ補償回路を提供すること。
【解決手段】データ補償回路及びこれを有する表示装置において、メモリには直前フレームデータから圧縮された直前圧縮データがあらかじめ格納され、復号部はメモリからの直前圧縮データを復元して、直前復元データを出力し、コーデック部は現在フレームデータを現在圧縮データに圧縮してメモリに格納し、現在圧縮データを復元して現在復元データを出力する。第１処理部は直前復元データと現在復元データとの差分値を出力し、第２処理部は現在フレームデータと差分値とを合算して、直前再復元データを生成する。補償部は直前再復元データと現在フレームデータに基いて現在補償データを出力する。したがって、メモリのサイズを減らし、かつデータの損傷を防止することができる。
【選択図】図１

Description

本発明はデータ補償回路及びこれを有する表示装置に関する。

一般的に、液晶表示装置は２枚の表示基板とその間に介在された液晶層からなる。液晶表示装置は液晶層に電界を印加し、電界の強さを調節して液晶層を通過する光の透過率を調節することによって、所望の映像を表示する。
このような液晶表示装置は、最近、コンピュータの表示装置だけでなく、テレビの表示画面において広く用いられていることによって、動画を実現する必要性が高くなっている。しかし、従来の液晶表示装置は液晶の応答速度が遅いので、動画を実現しにくい。

具体的に、液晶分子の応答速度が遅いので、液晶キャパシタに充電される電圧が目標電圧(すなわち、所望する輝度を得ることができる電圧)まで到逹するのに一定の時間がかかる。特に、直前フレームで液晶キャパシタにあらかじめ充電されている直前電圧と、現在フレームでの目標電圧と、の差が大きい場合、初期から目標電圧のみを印加すれば、スイッチング素子がターンオンされる１Ｈ時間（１水平時間）の間で目標電圧に到逹されない可能性がある。ここで、直前フレームは、現在フレームの１つ前のフレームを意味する。

したがって、従来の液晶表示装置は液晶の応答速度を高速化するために、ＤＣＣ(Ｄｙｎａｍｉｃ Ｃａｐａｃｉｔａｎｃｅ Ｃｏｍｐｅｎｓａｔｉｏｎ)方式を採用している。ＤＣＣ方式は、現在フレームの目標電圧と直前フレームの直前電圧とを考慮して、補正電圧を現在フレームに印加して液晶の応答速度を高速化させる方式である。
特開2005−309326号公報

しかし、ＤＣＣ方式を採用する液晶表示装置は、直前フレームの直前電圧を格納するためのフレームメモリを要する。このとき、フレームメモリの個数及びサイズは液晶表示装置の生産性を低下させ、製造コストを上昇させる。
そこで、本発明の目的は、生産性を向上させることができるデータ補償回路を提供することにある。

また、本発明の他の目的は、上記したデータ補償回路を有する表示装置を提供することにある。

本発明１に係るデータ補償回路は、メモリ、復号部、コーデック部、第１処理部、第２処理部及び補償部を含んでいる。前記メモリは直前フレームの間、直前フレームデータから圧縮された直前圧縮データを格納し、前記復号部は現在フレームの間、前記メモリから読み出された前記直前圧縮データを復元して直前復元データを出力する。前記コーデック部は前記現在フレームの間、現在フレームデータを現在圧縮データに圧縮した後、前記メモリに格納し、前記現在圧縮データを復元して現在復元データを出力する。

前記第１処理部は前記直前復元データと前記現在復元データとの第１差分値を出力し、前記第２処理部は前記第１差分値と前記現在フレームデータに基いて直前再復元データを生成する。前記補償部は前記直前再復元データと前記現在フレームデータに基いて前記現在フレームデータを償って現在補償データを出力する。
このようなデータ補償回路によると、圧縮されたデータがメモリに格納されるので、メモリの全体のサイズを減少させることができる。また、メモリに圧縮されて格納され、さらにＤＣＣ処理の際に読み出されて復元されることでデータが損傷してしまうが、上記の第１処理部及び第２処理部により、圧縮及び復元による損傷が抑えられた直前再復元データを求めることができる。次に、補償部は、直前再復元データ及び現在フレームデータに応じた現在補償データを出力する。これにより、各フレームでの目標電圧の到達時間を調整し、液晶の応答速度を高速化することができる。

発明２は、発明１において、直前再復元データは、前記現在フレームデータと前記第１差分値との和からなることを特徴とする。
発明３は、発明２において、補償部は、前記直前再復元データと前記現在フレームデータとの第２差分値があらかじめ設定された第１基準値以下であれば、前記現在フレームデータと同一値を有する前記現在補償データを出力し、前記第１基準値より大きければ、前記現在フレームデータよりあらかじめ設定された補正値だけ増加した前記現在補償データを出力することを特徴とする。

直前再復元データと現在フレームデータとの第２差分値があらかじめ設定された第１基準値より大きい場合、現在フレーム内において目標輝度Ｌｔに到達しない場合がある。そこで、その場合には補正値だけ増加した現在補償データを出力し、現在フレームの１Ｈ時間内に目標輝度Ｌｔに到達し、応答速度を向上することができる。
発明４は、発明３において、前記第１差分値が０になると、前記第２処理部は前記現在フレームデータと同一である前記直前再復元データを出力し、前記現在補償データは前記現在フレームデータと同一であることを特徴とする。

第１差分値が０となる場合とは、例えば停止画面が表示される場合である。この場合、第２処理部は現在フレームデータと同一である直前再復元データを出力、つまり圧縮及び復元過程の無い現在フレームデータが出力されるので、データの損傷を防止することができる。
発明５は、発明１において、前記メモリは２^ｍ(ここで、ｍは前記現在フレームデータのビット数)より小さいサイズを有することを特徴とする。

発明６は、発明５において、前記メモリは２^ｍ/３のサイズを有することを特徴とする。
発明７は、発明６において、前記復号部はｍ/３ビットの前記直前圧縮データをｍビットの前記直前復元データに復元し、前記コーデック部はｍビットの前記現在フレームデータをｍ/３ビットの前記現在圧縮データに圧縮することを特徴とする。

本発明８に係る表示装置は第１及び第２メモリ、第１及び第２復号部、コーデック部、第１乃至第４処理部及び補償部を含む。前記第１メモリはｎ−１番目のフレーム(ここで、ｎは現在フレームを示す)の間、ｎ−２番目のフレームデータから圧縮されたｎ−２番目の圧縮データを格納し、ｎ番目のフレームの間、あらかじめ格納された前記ｎ−２番目の圧縮データを出力し、ｎ−１番目のフレームデータから圧縮されたｎ−１番目の圧縮データを格納する。前記第２メモリはｎ−１番目のフレームの間、前記ｎ−１番目の圧縮データを格納し、前記ｎ番目のフレームの間、あらかじめ格納された前記ｎ−１番目の圧縮データを出力する。

前記第１復号部は前記ｎ番目のフレームの間、前記ｎ−２番目の圧縮データを復元してｎ−２番目の復元データを出力し、前記第２復号部は前記ｎ番目のフレームの間、前記ｎ−１番目の圧縮データを復元してｎ−１番目の復元データを出力する。前記コーデック部は前記ｎ番目のフレームの間、ｎ番目のフレームデータを前記ｎ番目の圧縮データに圧縮して前記第２メモリに格納し、前記ｎ番目の圧縮データを復元してｎ番目の復元データを出力する。

前記第１処理部は、前記ｎ−２番目の復元データと前記ｎ番目の復元データとの第１差分値を出力し、前記第２処理部は前記第１差分値と前記ｎ番目のフレームデータに基いてｎ−２番目の再復元データを生成する。前記第３処理部は前記ｎ−１番目の復元データと前記ｎ番目の復元データとの第２差分値を出力し、前記第４処理部は前記第２差分値と前記ｎ番目のフレームデータに基いてｎ−１番目の再復元データを生成する。前記補償部は前記ｎ−２番目の再復元データ、前記ｎ−１番目の再復元データ及び前記ｎ番目のフレームデータに基いて前記ｎ−１番目の再復元データを償ってｎ−１番目の補償データを出力する。

このようなデータ補償回路によると、圧縮されたデータが第１及び第２メモリに格納されるので、第１及び第２メモリの全体のサイズを減少させることができる。また、第１及び第２メモリに圧縮されて格納され、さらにＤＣＣ処理の際に読み出されて復元されることでデータが損傷してしまうが、上記の第１乃至第４処理部により、圧縮及び復元による損傷が抑えられたｎ−２番目の再復元データ及びｎ−１番目の再復元データを求めることができる。次に、補償部は、第２及び第４処理部からのデータに基づいてｎ−１番目の補償データを出力する。これにより、各フレームでの目標電圧の到達時間を調整し、液晶の応答速度を高速化することができる。

発明９は、発明８において、前記ｎ−２番目の再復元データは前記ｎ番目のフレームデータと前記第１差分値との和からなり、前記ｎ−１番目の再復元データは前記ｎ番目のフレームデータと前記第２差分値との和からなることを特徴とする。
発明１０は、発明８において、前記第１及び第２メモリは２^ｍ(ここで、ｍは前記ｎフレームデータのビット数)より小さいサイズを有することを特徴とする。

発明１１は、発明１０において、前記第１及び第２メモリは２^ｍ/３のサイズを有することを特徴とする。
本発明１２に係るデータ補償回路は第１メモリ、第２メモリ、符号部、比較部、復号部、補償部及びデータ選択部を含んでいる。
前記第１メモリにはｎ−２番目のフレームデータ(ここで、ｎは現在フレームを示す)から圧縮されたｎ−２番目の圧縮データがあらかじめ格納され、前記第２メモリにはｎ−１番目のフレームデータから圧縮されたｎ−１番目の圧縮データがあらかじめ格納される。前記符号部はｎ番目のフレームの間、ｎ番目のフレームデータをｎ番目の圧縮データに変換し、前記比較部は前記ｎ−２番目の圧縮データ、前記ｎ−１番目の圧縮データ及び前記ｎ番目の圧縮データを比べて選択信号を出力する。

前記復号部は前記ｎ番目の圧縮データ、前記ｎ−１番目の圧縮データ及び前記ｎ−２番目の圧縮データをｎ番目の復元データ、ｎ−１番目の復元データ及びｎ−２番目の復元データにそれぞれ復元する。前記補償部は前記ｎ番目の復元データ、前記ｎ−１番目の復元データ及び前記ｎ−２番目の復元データに基いて第１補償データを出力し、前記データ選択部は前記選択信号に応答して前記ｎ番目のフレームデータと前記第１補償データのうちのいずれか１つを出力データとして出力する。

このようなデータ補償回路によると、圧縮されたデータが第１及び第２メモリに格納されるので、第１及び第２メモリの全体のサイズを減少させることができる。また、第１及び第２メモリに圧縮されて格納され、さらにＤＣＣ処理の際に読み出されて復元されることでデータが損傷してしまうが、補償部により、ｎ−１番目及びｎ−２番目の復元データに基づいて第１補償データを出力するため、圧縮及び復元による損傷を抑えるとともに、各フレームでの目標電圧の到達時間を調整し、液晶の応答速度を高速化することができる。

発明１３は、発明１２において、前記補償部は、前記ｎ−１番目の復元データ及び前記ｎ−２番目の復元データに基いて第２補償データを出力する第１補償部と、前記第２補償データと前記ｎ番目の復元データに基いて前記第１補償データを出力する第２補償部とを含むことを特徴とする。
発明１４は、発明１３において、前記第２補償部は前記第２補償データと前記ｎ番目の復元データの中間値とを前記第１補償データとして出力することを特徴とする。

このデータ駆動回路は連続する３つのフレームに対応する圧縮データを比べた後、その結果によって圧縮される直前状態の現在フレームデータを出力するか、または現在フレームデータと第１補償データの中値を出力する。したがって、圧縮によるデータの損傷を防止し、かつ応答速度を向上することができる。
発明１５は、発明１３において、前記第１補償部は前記ｎ−２番目の復元データと前記ｎ−１番目の復元データとの差分値があらかじめ設定された基準値以下であれば、前記ｎ−１番目の復元データを出力し、前記基準値以上であれば、前記ｎ−１番目の復元データよりあらかじめ設定された補正値だけ増加した前記第２補償データを出力することを特徴とする。

これにより、各フレームの１Ｈ時間内に目標輝度Ｌｔに到達するようにし、応答速度を向上することができる。
発明１６は、発明１２において、前記比較部は、前記ｎ番目の圧縮データが前記ｎ−２番目の圧縮データ及び前記ｎ−１番目の圧縮データと互いに同一であれば、第１状態を有する前記選択信号を出力し、前記ｎ番目の圧縮データが前記ｎ−２番目の圧縮データ及び前記ｎ−１番目の圧縮データと互いに同一ではなければ、第２状態を有する前記選択信号を出力することを特徴とする。

発明１７は、発明１６において、前記データ選択部は、前記第１状態を有する前記第１選択信号に応答して前記ｎ番目のフレームデータを前記出力データとして出力し、前記第２状態を有する前記選択信号に応答して前記第１補償データを前記出力データとして出力することを特徴とする。
発明１８は、発明１２において、前記第１及び第２メモリは２^ｍ(ここで、ｍは前記ｎ番目のフレームデータのビット数)より小さいサイズを有することを特徴とする。

発明１９は、直前フレームデータと現在フレームデータに基いて現在補償データを生成するデータ補償回路と、データ制御信号に応答して前記現在補償データに対応するデータ電圧を出力するデータ駆動回路と、ゲート制御信号に応答してゲート電圧を出力するゲート駆動回路と、前記データ電圧と前記ゲート電圧に応答して映像を表示する表示部とを含み、前記データ補償回路は、前記直前フレームデータから圧縮された直前圧縮データがあらかじめ格納されたメモリと、現在フレームの間、前記メモリから読み出された前記直前圧縮データを復元して直前復元データを出力する復号部と、前記現在フレームの間、前記現在フレームデータを現在圧縮データに圧縮した後、前記メモリに格納し、前記現在圧縮データを復元して現在復元データを出力するコーデック部と、前記直前復元データと前記現在復元データとの第１差分値を出力する第１処理部と、前記第１差分値と前記現在フレームデータに基いて直前再復元データを出力する第２処理部と、前記直前再復元データと前記現在フレームデータに基いて前記現在フレームデータを償って現在補償データを出力する補償部とを含むことを特徴とする表示装置を提供する。

このようなデータ補償回路を有する表示装置によると、フレームデータは圧縮された後メモリに格納され、メモリから読み出された圧縮データは復元過程を経った後、補償部に伝送される。したがって、メモリの全体のサイズを減少させることができ、その結果、メモリをタイミングコントローラに内蔵させることができ、表示装置の製造コストを節減させ、生産性を向上することができる。また、停止画面が表示される場合、圧縮及び復元過程なしに現在フレームデータを利用して映像を表示することによって、停止画面が損傷されることを防止することができる。

発明２０は、発明１９において、前記直前再復元データは前記現在フレームデータと前記第１差分値との和からなることを特徴とする。
発明２１は、発明１９において、前記メモリは２^ｍ(ここで、ｍは前記現在フレームデータのビット数)より小さいサイズを有する。
発明２２は、発明１９において、外部からの制御信号に応答して前記データ駆動回路に前記データ制御信号を提供し、前記ゲート駆動回路に前記ゲート制御信号を提供するタイミングコントローラをさらに含むことを特徴とする。

発明２３は、発明２２において、前記タイミングコントローラはチップ形態からなり、前記データ補償回路は前記タイミングコントローラに内蔵していることを特徴とする。
発明２４は、発明１９において、前記表示部にはマトリックス形態で配置された複数の画素を備え、前記各画素は、前記ゲート電圧に応答して前記データ電圧を出力する薄膜トランジスタと、前記データ電圧とあらかじめ設定された基準電圧との電位差を充電する液晶キャパシタとを含むことを特徴とする。

本発明２５に係る表示装置は、データ補償回路、データ駆動回路、ゲート駆動回路及び表示部を含んでいる。前記データ補償回路はｎ番目のフレームの間、ｎ番目のフレームデータが入力されて出力データで償って出力する。前記データ駆動回路はデータ制御信号に応答して前記出力データをデータ電圧に変換して出力する。前記ゲート駆動回路はゲート制御信号に応答してゲート電圧を出力する。前記表示部は前記データ電圧と前記ゲート電圧に応答して映像を表示する。

前記データ補償回路は第１メモリ、第２メモリ、符号部、比較部、復号部、補償部及びデータ選択部を含んでいる。
前記第１メモリにはｎ−２番目のフレームデータから圧縮された前記ｎ−２番目の圧縮データがあらかじめ格納され、前記第２メモリにはｎ−１番目のフレームデータから圧縮された前記ｎ−１番目の圧縮データがあらかじめ格納される。前記符号部はｎ番目のフレームの間、前記ｎ番目のフレームデータをｎ番目の圧縮データに変換し、前記比較部は前記ｎ−２番目の圧縮データ、前記ｎ−１番目の圧縮データ及び前記ｎ番目の圧縮データを比べて選択信号を出力する。

前記復号部は前記ｎ番目の圧縮データ、前記ｎ−１番目の圧縮データ及び前記ｎ−２番目の圧縮データをｎ番目の復元データ、ｎ−１番目の復元データ及びｎ−２番目の復元データにそれぞれ復元する。前記補償部は前記ｎ番目の復元データ、前記ｎ−１番目の復元データ及び前記ｎ−２番目の復元データに基いて第１補償データを出力し、前記データ選択部は前記選択信号に応答して前記ｎ番目のフレームデータと前記第１補償データのうちのいずれか１つを前記出力データとして出力する。

このようなデータ補償回路を有する表示装置によると、フレームデータは圧縮された後メモリに格納され、メモリから読み出された圧縮データは復元過程を経った後、補償部に伝送される。したがって、メモリの全体のサイズを減少させることができ、その結果、メモリをタイミングコントローラに内蔵させることができ、表示装置の製造コストを節減させ、生産性を向上することができる。また、停止画面が表示される場合、圧縮及び復元過程なしに現在フレームデータを利用して映像を表示することによって、停止画面が損傷されることを防止することができる。

発明２６は、発明２５において、前記補償部は、前記ｎ−１番目の復元データ及び前記ｎ−２番目の復元データに基いて第２補償データを出力する第１補償部と、前記第２補償データと前記ｎ番目の復元データに基いて前記第１補償データを出力する第２補償部とを含むことを特徴とする。
発明２７は、発明２５において、前記比較部は、前記ｎ番目の圧縮データが前記ｎ−２番目の圧縮データ及び前記ｎ−１番目の圧縮データと互いに同一であれば、第１状態を有する前記選択信号を出力し、前記ｎ番目の圧縮データが前記ｎ−２番目の圧縮データ及び前記ｎ−１番目の圧縮データと互いに同一ではなければ、第２状態を有する前記選択信号を出力することを特徴とする。

発明２８は、発明２７において、前記データ選択部は、前記第１状態を有する前記第１選択信号に応答して前記ｎ番目のフレームデータを前記出力データとして出力し、前記第２状態を有する前記選択信号に応答して前記第１補償データを前記出力データとして出力することを特徴する。
発明２９は、発明２５において、外部からの制御信号に応答して前記データ駆動回路に前記データ制御信号を提供し、前記ゲート駆動回路に前記ゲート制御信号を提供するタイミングコントローラをさらに含むことを特徴とする。

発明３０は、発明２９において、前記タイミングコントローラはチップ形態からなり、前記データ補償回路は前記タイミングコントローラに内蔵していることを特徴とする。

本発明によれば、生産性を向上させることができるデータ補償回路及び前記データ補償回路を有する表示装置を提供することができる。

以下、添付した図面を参照して、本発明の望ましい実施形態をさらに詳細に説明する。
＜第１実施形態＞
図１は本発明の一実施形態に係るデータ補償回路を示すブロック図である。
図１を参照すると、本発明の一実施形態に係るデータ補償回路１００はメモリ１１０、復号部１２０、コーデック部１３０、第１処理部１４０、第２処理部１５０及び補償部１６０を含んでいる。以下、直前フレームとは、現在フレームの１つ前のフレームを意味するものとする。

前記メモリ１１０には、直前フレームデータＦ(ｎ−１)が圧縮された直前圧縮データＦｃ(ｎ−１)があらかじめ格納されている。本発明の一例として、直前フレームデータＦ(ｎ−１)が２４ビットからなると、直前圧縮データＦｃ(ｎ−１)は１／３に圧縮された８ビットからなる。したがって、メモリ１１０は、２^ｍ(ここで、ｍは直前フレームデータＦ(ｎ−１)のビット数)より小さいサイズを有する。本発明の一例として、直前フレームデータＦ(ｎ−１)が２４ビットからなる場合、メモリ１１０は２^８のサイズを有する。このように、メモリ１１０には１フレーム分量より小さい分量の圧縮されたデータが格納されているので、メモリ１１０のサイズを減少させることができる。

復号部１２０は現在フレームの間、メモリ１１０にあらかじめ格納されている直前圧縮データＦｃ(ｎ−１)を読み出し、直前圧縮データＦｃ(ｎ−１)を復元して直前復元データＦｄ(ｎ−１)を出力する。具体的に、復号部１２０はｍ／３ビットからなる直前圧縮データＦｃ(ｎ−１)をｍビットからなる直前復元データＦｄ(ｎ−１)に復元する。
一方、コーデック部１３０に現在フレームの間、現在フレームデータＦ(ｎ)が入力され、現在フレームデータＦ(ｎ)を現在圧縮データＦｃ(ｎ)に圧縮した後、メモリ１１０に格納する。本発明の一例として、現在フレームデータＦ(ｎ)はｍビットからなり、現在圧縮データＦｃ(ｎ)はｍ／３ビットからなる。また、コーデック部１３０は現在フレームの間、現在圧縮データＦｃ(ｎ)を復元して現在復元データＦｄ(ｎ)を出力する。

第１処理部１４０は、直前復元データＦｄ(ｎ−１)と現在復元データＦｄ(ｎ)との第１差分値ΔＦｄ(ｎ)を出力する。また、第２処理部１５０は、第１差分値ΔＦｄ(ｎ)及び現在フレームデータＦ(ｎ)に基いて、直前再復元データＦｄ’(ｎ−１)を生成する。具体的に、第２処理部１５０は現在フレームデータＦ(ｎ)に第１差分値ΔＦｄ(ｎ)を合算して直前再復元データＦｄ’(ｎ−１)を生成する。例えば、停止画面の場合、現在復元データＦｄ(ｎ)と直前復元データＦｄ(ｎ−１)とが同一であるため、第１差分値ΔＦｄ(ｎ)は０になる。この場合、第２処理部１５０は現在フレームデータＦ(ｎ)と同一である直前再復元データＦｄ’(ｎ−１)を出力する。

補償部１６０は、直前再復元データＦｄ’(ｎ−１)と現在フレームデータＦ(ｎ)とに基づいて、現在フレームデータＦ(ｎ)を償って現在補償データＦ’(ｎ)を出力する。具体的に、補償部１６０は、直前再復元データＦｄ’(ｎ−１)と現在フレームデータＦ(ｎ)との第２差分値があらかじめ設定された第１基準値以下であれば、現在フレームデータＦ(ｎ)と同一値を有する現在補償データＦ’(ｎ)を出力する。したがって、停止画面の場合、第１差分値ΔＦｄ(ｎ)は０になるため、直前再復元データＦｄ’(ｎ−１)は現在フレームデータＦ(ｎ)と同一値を有する。つまり、停止画面の場合、現在フレームでは圧縮または復元されない現在フレームデータＦ(ｎ)がそのまま画像として表示装置に出力される。その結果、加工されない現在フレームデータＦ(ｎ)を利用して映像を表示することによって、停止画面の損傷を防止することができる。

一方、補償部１６０は第２差分値が第１基準値より大きければ、現在フレームデータＦ(ｎ)よりあらかじめ設定された補正値だけオーバードライブされた現在補償データＦ’(ｎ)を出力する。
以上のように、メモリ１１０には、メモリ１１０のサイズを小さくするために、直前フレームデータＦ(ｎ−１)を圧縮した直前圧縮データＦｃ(ｎ−１)が格納されており、ＤＣＣ処理の際に復元される。このようなデータの圧縮及び復元により、データが損傷してしまう。そこで、第１処理部１４０では、直前復元データＦｄ(ｎ−１)と現在復元データＦｄ(ｎ)との第１差分値ΔＦｄ(ｎ)を出力し、直前フレームと現在フレームとの復元データの差分を算出する。そして、第２処理部１５０は、現在フレームデータＦ(ｎ)に、直前フレームと現在フレームとの復元データ間の第１差分値ΔＦｄ(ｎ)を合算することで、直前再復元データＦｄ’(ｎ−１)を生成する。これにより、圧縮及び復元による損傷が抑えられた直前再復元データＦｄ’(ｎ−１)を求めることができる。次に、補償部１６０は、直前再復元データＦｄ’(ｎ−１)及び現在フレームデータＦ(ｎ)間の第２差分値と、第１基準値との比較結果に応じた現在補償データＦ’(ｎ)を出力する。これにより、各フレームでの目標電圧の到達時間を調整し、液晶の応答速度を高速化することができる。

以下、図２及び図３を参照して補償部１６０によってオーバードライブされる現在補償データＦ’(ｎ)を具体的に説明する。
図２及び図３は、図１に示したデータ補償回路によって補償された現在補償データにＦ’(ｎ)対応する電圧及び輝度を示したグラフである。図２及び図３において、ｘ軸は時間を表しておりｎ−１、ｎ、ｎ＋１はフレームの順番を示し、ｙ軸は電圧及び輝度を示す。ここで、電圧はフレーム単位毎に液晶層に印加される電圧を示し、輝度は液晶層を通過した光の輝度を示す。

図２を参照すると、直前フレームデータＦ(ｎ−１)は第１目標電圧Ｖｔ１に対応し、現在フレームデータＦ(ｎ)は第１目標電圧Ｖｔ１より高い第２目標電圧Ｖｔ２に対応する。第１目標電圧Ｖｔ１と第２目標電圧Ｖｔ２との電圧差があらかじめ設定された基準値より大きい場合、第２目標電圧Ｖｔ２を液晶層に印加しても１フレーム内に所望の目標輝度Ｌｔに到逹しにくい。現在フレーム内において目標輝度Ｌｔに到達しない場合の様子が、図２中の破線の曲線で示されている。

このような問題を解決するため、補償部(１６０、図１に示す)は、現在フレーム(ｎ)において第２目標電圧Ｖｔ２を第２目標電圧Ｖｔ２より高い第３目標電圧Ｖｔ３にオーバードライブさせる。したがって、現在フレーム(ｎ)において液晶層には第３目標電圧Ｖｔ３が印加され、その結果、ライジングタイムが減少して１フレーム内に所望の目標輝度Ｌｔに到逹することができる。この様子が図２中の実線の曲線で示されており、現在フレーム内において輝度が目標輝度Ｌｔに到達しているのがわかる。

図３を参照すると、直前フレームデータＦ(ｎ−１)は第１目標電圧Ｖｔ１に対応し、現在フレームデータは第１目標電圧Ｖｔ１より低い第２目標電圧Ｖｔ２に対応する。第１目標電圧Ｖｔ１と第２目標電圧Ｖｔ２との電圧差があらかじめ設定された基準値より大きい場合、第２目標電圧Ｖｔ２を液晶層に印加しても１フレーム内に所望の目標輝度Ｌｔに到逹しにくい。現在フレーム内において目標輝度Ｌｔに到達しない場合の様子が、図３中の破線の曲線で示されている。

このような問題を解決するため、補償部(１６０、図１に示す)は現在フレーム(ｎ)において第２目標電圧Ｖｔ２を第２目標電圧Ｖｔ２より低い第３目標電圧Ｖｔ３にオーバードライブさせる。したがって、現在フレーム(ｎ)において液晶層には第３目標電圧Ｖｔ３が印加され、その結果、フォーリングタイムが減少して１フレーム内に所望の目標輝度Ｌｔに到逹することができる。この様子が図３中の実線の曲線で示されており、現在フレーム内において輝度が目標輝度Ｌｔに到達しているのがわかる。

このように、オーバードライブされた電圧を液晶層に印加することによって、液晶の応答速度を向上させることができる。
＜第２実施形態＞
図４は本発明の他の実施形態に係るデータ補償回路を示したブロック図であり、図５は図４に示した補償部の内部ブロック図である。

図４を参照すると、本発明の他の実施形態に係るデータ補償回路２００は第１及び第２メモリ２１０、２２０、第１及び第２復号部２３０、２４０、コーデック部２５０、第１、第２、第３及び第４処理部２６０、２７０、２８０、２９０及び補償部２９５を含んでいる。
第１メモリ２１０には、ｎ−２番目のフレームデータＦ（ｎ−２)(ここで、ｎは現在フレームを示す)が圧縮されたｎ−２番目の圧縮データＦｃ(ｎ−２)があらかじめ格納されており、第２メモリ２２０にはｎ−１番目のフレームデータＦ(ｎ−１)が圧縮されたｎ−１番目の圧縮データＦｃ(ｎ−１)が格納されている。第１メモリ２１０はｎ番目のフレームの間、あらかじめ格納されたｎ−２番目の圧縮データＦｃ(ｎ−２)を出力し、その後、ｎ−１番目の圧縮データＦｃ(ｎ−１)を格納する。第２メモリ２２０はｎ番目のフレームの間、あらかじめ格納されたｎ−１番目の圧縮データＦｃ(ｎ−１)を出力する。本発明の一例として、ｎ−２番目のフレーム及びｎ−１番目のフレームデータがｍビットからなるとき、ｎ−２番目及びｎ−１番目のフレームデータの圧縮データはｍ／３ビットからなる。第１及び第２メモリ２１０、２２０は２^ｍより小さいサイズを有する。本発明の一例として、第１及び第２メモリ２１０、２２０は２^ｍ／３のサイズを有する。このように、第１及び第２メモリ２１０、２２０には１フレーム分量より小さい分量の圧縮されたデータが格納されているので、第１及び第２メモリ２１０、２２０のサイズを減少させることができる。

第１復号部２３０は、ｎ番目のフレームの間、ｎ−２番目の圧縮データＦｃ(ｎ−２)を復元してｎ−２番目の復元データＦｄ(ｎ−２)を出力し、第２復号部２４０は、ｎ番目のフレームの間、ｎ−１番目の圧縮データＦｃ(ｎ−１)を復元してｎ−１番目の復元データＦｄ(ｎ−１)を出力する。本発明の一例として、第１及び第２復号部２３０、２４０は、ｍ／３ビットからなるｎ−２及びｎ−１番目の圧縮データＦｃ(ｎ−２)、Ｆｃ(ｎ−１)を、ｍビットからなるｎ−２番目の及びｎ−１番目の復元データＦｄ(ｎ−２)、Ｆｄ(ｎ−１)にそれぞれ復元する。

コーデック部２５０には、ｎ番目のフレームの間、ｎ番目のフレームデータＦ(ｎ)が入力され、ｎ番目のフレームデータＦ(ｎ)をｎ番目の圧縮データＦｃ(ｎ)に圧縮して第２メモリ２２０に提供する。また、コーデック部２５０はｎ番目のフレームの間、ｎ番目の圧縮データＦｃ(ｎ)を復元してｎ番目の復元データＦｄ(ｎ)を出力する。
第１処理部２６０はｎ−２番目の復元データＦｄ(ｎ−２)とｎ番目の復元データＦｄ(ｎ)との第１差分値ΔＦｄ(ｎ−２)を出力し、第２処理部２７０は第１差分値ΔＦｄ(ｎ−２)とｎ番目のフレームデータＦ(ｎ)とに基いて、ｎ−２番目の再復元データＦｄ’(ｎ−２)を生成する。ここで、第２処理部２７０は、ｎ番目のフレームデータＦ(ｎ)に第１差分値ΔＦｄ(ｎ−２)を合算して、ｎ−２番目の再復元データＦｄ’(ｎ−２)を生成する。

第３処理部２８０は、ｎ−１番目の復元データＦｄ(ｎ−１)とｎ番目の復元データＦｄ(ｎ)との第２差分値ΔＦｄ(ｎ−１)を出力し、第４処理部２９０は第２差分値ΔＦｄ(ｎ−１)とｎ番目のフレームデータＦ(ｎ)とに基いて、ｎ−１番目の再復元データＦｄ’(ｎ−１)を生成する。ここで、第４処理部２９０はｎ番目のフレームデータＦ(ｎ)に第２差分値ΔＦｄ(ｎ−１)を合算して、ｎ−１番目の再復元データＦｄ’(ｎ−１)を生成する。

補償部２９５はｎ−２番目の再復元データＦｄ’(ｎ−２)、ｎ−１番目の再復元データＦｄ’(ｎ−１)及びｎ番目のフレームデータＦ(ｎ)に基いて、ｎ−１番目の再復元データＦｄ’(ｎ−１)を償ってｎ−１番目の補償データＦ’(ｎ−１)を出力する。
図５に示したように、補償部２９５は第１及び第２補償部２９６、２９７を含んでいる。第１補償部２９６はｎ−２番目の再復元データＦｄ’(ｎ−２)及びｎ−１番目の再復元データＦｄ’(ｎ−１)に基いてｎ−１番目の補償復元データＦｄ”(ｎ−１)を生成し、第２補償部２９７はｎ−１番目の補償復元データＦｄ”(ｎ−１)及びｎ番目のフレームデータＦ(ｎ)に基いてｎ−１番目の補償データＦ’（ｎ−１)を生成する。

具体的に、第１補償部２９６は、ｎ−２番目の再復元データＦｄ’(ｎ−２)とｎ−１番目の再復元データＦｄ’(ｎ−１)との第３差分値があらかじめ設定された第１基準値以下であれば、ｎ−２番目の再復元データＦｄ’(ｎ−２)と同一値を有するｎ−１番目の補償復元データＦｄ”(ｎ−１)を出力し、第１基準値以上であれば、ｎ−１番目の再復元データＦｄ’(ｎ−１)からオーバードライブされたｎ−１番目の補償復元データＦｄ”(ｎ−１)を出力する。

例えば、停止画面の場合、第１及び第２差分値ΔＦｄ(ｎ−２)、ΔＦｄ(ｎ−１)が０になるので、ｎ−２及びｎ−１番目の再復元データＦｄ’(ｎ−２)、Ｆｄ’(ｎ−１)はｎフレームデータＦ(ｎ)と同一値を有する。また、第３差分値が０になるので、第１補償部２９６はｎフレームデータＦ(ｎ)と同一値を有するｎ−１補償復元データＦｄ”(ｎ−１)を出力する。

一方、第２補償部２９７はｎ−１番目の補償復元データＦｄ”(ｎ−１)が第２基準値より小さく、ｎ番目のフレームデータＦ(ｎ)が第３基準値より大きければ、ｎ−１番目の補償復元データ(Ｆｄ”(ｎ−１))より第２補正値だけ大きいｎ−１補償データＦ’(ｎ−１)を生成し、ｎ−１番目の補償復元データＦｄ”(ｎ−１)が第２基準値以上であるか、またはｎ番目のフレームデータＦ(ｎ)が第３基準値以下であれば、ｎ−１番目の補償復元データＦｄ”(ｎ−１)と同一であるｎ−１番目の補償データＦ’(ｎ−１)を生成する。

停止画面の場合、第２補償部２９７はｎ−１番目の補償復元データＦｄ”(ｎ−１)と同一であるｎ−１番目の補償データＦ’(ｎ−１)を生成する。ここで、ｎ−１番目の補償復元データＦｄ”(ｎ−１)はｎ番目のフレームデータＦ(ｎ)と同一値を有するので、ｎ−１番目の補償データＦ’(ｎ−１)はｎ番目のフレームデータＦ(ｎ)と同一値を有する。
このように、停止画面を表示する場合、第１及び第２補償部２９６、２９７では圧縮または復元されないｎ番目のフレームデータＦ(ｎ)がそのまま出力される。その結果、加工されないｎ番目のフレームデータＦ(ｎ)を利用して映像を表示することによって、停止画面の損傷を防止することができる。

以上のように、第１メモリ２１０及び第２メモリ２２０には、第１メモリ２１０及び第２メモリ２２０のサイズを小さくするために、それぞれｎ−２番目のフレームデータＦ（ｎ−２)を圧縮したｎ−２番目の圧縮データＦｃ(ｎ−２)と、ｎ−１番目のフレームデータＦ(ｎ−１)を圧縮したｎ−１番目の圧縮データＦｃ(ｎ−１)とが格納されており、ＤＣＣ処理の際に読み出されて復元される。このようなデータの圧縮及び復元により、データが損傷してしまう。そこで、第１処理部２６０では、ｎ−２番目の復元データＦｄ(ｎ−２)とｎ番目の復元データＦｄ(ｎ)との第１差分値ΔＦｄ(ｎ−２)を出力し、ｎ−２番目のフレームとｎ番目のフレームとの復元データ間の差分を算出する。そして、第２処理部２７０は、ｎ番目のフレームデータＦ(ｎ)に、ｎ−２番目のフレーム及びｎ番目のフレームの復元データ間の第１差分値ΔＦｄ(ｎ−２)を合算することで、ｎ−２番目の再復元データＦｄ’(ｎ−２)を生成する。これにより、圧縮及び復元による損傷が抑えられたｎ−２番目の再復元データＦｄ’(ｎ−２)を求めることができる。同様にして、第３処理部２８０及び第４処理部２９０により、圧縮及び復元による損傷が抑えられたｎ−１番目の再復元データＦｄ’(ｎ−１)を求めることができる。さらに、次に、補償部２９５は、ｎ−２番目の再復元データＦｄ’(ｎ−２)、ｎ−１番目の再復元データＦｄ’(ｎ−１)及びｎ番目の復元データＦｄ(ｎ)に応じたｎ−１番目の補償データＦ’(ｎ−１)を出力する。これにより、各フレームでの目標電圧の到達時間を調整し、液晶の応答速度を高速化することができる。

＜第３実施形態＞
図６は本発明のさらに他の実施形態に係るデータ補償回路のブロック図であり、図７は図６に示した補償部の内部ブロック図である。
図６を参照すると、本発明のさらに他の実施形態に係るデータ補償回路９００は、第１メモリ９１０、第２メモリ９２０、符号部９３０、比較部９４０、復号部９５０、補償部９６０及びデータ選択部９７０からなる。

第１メモリ９１０にはｎ−１番目のフレームデータＦ(ｎ−１)から圧縮されたｎ−１番目の圧縮データＦｃ(ｎ−１)があらかじめ格納されており、第２メモリ９２０にはｎ−２番目のフレームデータＦ（ｎ−２)から圧縮されたｎ−２番目の圧縮データＦｃ(ｎ−２)があらかじめ格納されている。第１及び第２メモリ９１０、９２０は２^ｍ／ｉ(ここで、ｍはｎ−１番目及びｎ−２番目のフレームデータＦ（ｎ−１)、Ｆ（ｎ−２)のビット数であり、ｉはｍビットを圧縮しようとするビット数で分けた値)より小さいサイズを有する。

本発明の一例として、ｎ−１番目のフレームデータＦ(ｎ−１)が２４ビットからなると、ｎ−１番目の圧縮データＦｃ(ｎ−１)は１／３に圧縮された８ビットからなる。ここで、ｍ＝２４でｉ＝３である。したがって、第１及び第２メモリ９１０、９２０は２^８のサイズを有する。このように、第１及び第２メモリ９１０、９２０には１フレーム分量より小さい分量の圧縮されたデータが格納されるので、第１及び第２メモリ９１０、９２０のサイズを減少させることができる。

符号部９３０にはｎ番目のフレームの間、ｎ番目のフレームデータＦ(ｎ)が入力され、ｎ番目のフレームデータＦ(ｎ)をｎ番目の圧縮データＦｃ(ｎ)に圧縮する。ｎ番目のフレームの間、第１及び第２メモリ９１０、９２０にあらかじめ格納されたｎ−１番目の圧縮データＦｃ(ｎ−１)及びｎ−２番目の圧縮データＦｃ(ｎ−２)がそれぞれ読み出され、以後ｎ−１番目の圧縮データＦｃ(ｎ−１)及びｎ−２番目の圧縮データＦｃ(ｎ−２)が第１及び第２メモリ９１０、９２０にそれぞれ格納される。

比較部９４０には、符号部９３０からのｎ番目の圧縮データＦｃ(ｎ)、第１メモリ９１０からのｎ−１番目の圧縮データＦｃ(ｎ−１)及び第２メモリ９２０からのｎ−２番目の圧縮データＦｃ(ｎ−２)が入力される。比較部９４０は、ｎ番目の圧縮データＦｃ(ｎ)がｎ−１番目の圧縮データＦｃ(ｎ−１)及びｎ−２番目の圧縮データＦｃ(ｎ−２)と互いに同一であれば、第１状態を有する選択信号Ｓ１を出力する。また、比較部９４０は、ｎ番目の圧縮データＦｃ(ｎ)がｎ−１番目の圧縮データＦｃ(ｎ−１)及びｎ−２番目の圧縮データＦｃ(ｎ−２)と互いに同一ではなく異なり、ｎ−１番目の圧縮データＦｃ(ｎ−１)とｎ−２番目の圧縮データＦｃ(ｎ−２)が互いに同一であれば、第２状態を有する選択信号Ｓ１を出力する。

復号部９５０は第１復号部９５１、第２復号部９５２及び第３復号部９５３からなる。第１復号部９５１には、符号部９３０からｎ番目の圧縮データＦｃ(ｎ)が入力され、ｎ番目の圧縮データＦｃ(ｎ)をｎ番目の復元データＦｄ(ｎ)に復元して出力する。第２復号部９５２には、ｎ−１番目の圧縮データＦｃ(ｎ−１)が入力され、ｎ−１番目の圧縮データＦｃ(ｎ−１)をｎ−１番目の復元データＦｄ(ｎ−１)に復元して出力する。また、第３復号部９５３には、ｎ−２番目の圧縮データＦｃ(ｎ−２)が入力され、ｎ−２番目の圧縮データＦｃ(ｎ−２)をｎ−２番目の復元データＦｄ(ｎ−２)に復元して出力する。

補償部９６０には、第１乃至第３復号部９５１、９５２、９５３からｎ番目乃至ｎ−２番目の復元データＦｄ(ｎ)、Ｆｄ(ｎ−１)、Ｆｄ(ｎ−２)がそれぞれ入力される。補償部９６０はｎ番目乃至ｎ−２番目の復元データＦｄ(ｎ)、Ｆｄ(ｎ−１)、Ｆｄ(ｎ−２)に基いて第１補償データＦｄ”(ｎ−１)を出力する。
一方、データ選択部９７０には第１補償データＦｄ”(ｎ−１)、ｎ番目のフレームデータＦ(ｎ)及び比較部９４０から選択信号Ｓ１が入力され、出力データＦ’(ｎ−１)を出力する。具体的に、データ選択部９７０には、第１状態を有する選択信号Ｓ１が入力されれば、ｎ番目のフレームデータＦ(ｎ)を出力データＦ’(ｎ−１)として出力し、第２状態を有する選択信号Ｓ１が入力されれば、第１補償データＦｄ”(ｎ−１)を出力データＦ’(ｎ−１)として出力する。

図７に示したように、補償部９６０は第１補償部９６１及び第２補償部９６２からなる。
第１補償部９６１はｎ−１番目の復元データＦｄ(ｎ−１)及びｎ−２番目の復元データＦｄ(ｎ−２)に基いて第２補償データＦｄ’(ｎ−１)を出力する。第２補償部９６２は第２補償データＦｄ’(ｎ−１)とｎ番目の復元データＦｄ(ｎ)に基いて第１補償データＦｄ”(ｎ−１)を出力する。

第１補償部９６１はｎ−２番目の復元データＦｄ(ｎ−２)とｎ−１番目の復元データＦｄ(ｎ−１)との差分値があらかじめ設定された基準値以下であれば、第２補償データＦｄ’(ｎ−１)としてｎ−１番目の復元データＦｄ(ｎ−１)を出力し、基準値以上であれば、ｎ−１番目の復元データＦｄ(ｎ−１)よりあらかじめ設定された補償値だけ増加した第２補償データＦｄ’(ｎ−１)を出力する。

第２補償部９６２には第２補償データＦｄ’(ｎ−１)とｎ番目の復元データＦｄ(ｎ)が入力されて第１補償データＦｄ”(ｎ−１)を出力する。本発明の一例として、第１補償データＦｄ”(ｎ−１)は第２補償データＦｄ’(ｎ−１)とｎ番目の復元データＦｄ(ｎ)の中間値を有する。
本発明の他の一例として、データ補償回路９００は第２補償データＦｄ’(ｎ−１)とｎ番目の復元データＦｄ(ｎ)との値によってあらかじめ設定された補償データからなるルックアップテーブル(Ｌｏｏｋ Ｕｐ Ｔａｂｌｅ:ＬＵＴ)(図示しない)をさらに含む。したがって、第２補償部９６２は、第２補償データＦｄ’(ｎ−１)とｎ番目の復元データＦｄ(ｎ)に基いてＬＵＴからデータを抽出し、抽出した補償データを第１補償データＦｄ”(ｎ−１)として出力する。

データ選択部９７０は、選択信号Ｓ１の状態によって、第１補償データＦｄ’’(ｎ−１)及びｎ番目のフレームデータＦ(ｎ)のうちのいずれか１つを出力データＦ’(ｎ−１)として出力する。
したがって、データ補償回路９００は停止映像が表示される場合、圧縮されないｎ番目のフレームデータＦ(ｎ)を出力することによって、データの損傷を防止することができる。また、停止映像から動画に変わる場合、変わる直前のデータと変わった直後のデータとの間の値Ｆｄ”(ｎ−１)を出力することによって、変わる瞬間のデータ損傷を減少させることができる。

＜第４実施形態＞
図８は図１に示したデータ駆動回路を備える液晶表示装置のブロック図である。
図８を参照すると、液晶表示装置１０００は映像を表示する表示部３００、表示部３００を駆動させるゲート駆動回路４００とデータ駆動回路５００、データ駆動回路５００に接続された階調電圧発生部８００及びゲート駆動回路４００とデータ駆動回路５００の駆動を制御するタイミングコントローラ６００を含む。

表示部３００にはゲート電圧が入力される複数のゲートラインＧＬ１〜ＧＬｎとデータ電圧が入力される複数のデータラインＤＬ１〜ＤＬｍが備えられている。複数のゲートラインＧＬ１〜ＧＬｎと複数のデータラインＤＬ１〜ＤＬｍによって表示部３００にはマトリックス形態で複数の画素領域が定義され、各画素領域には画素３１０が備えられている。画素３１０は薄膜トランジスタ３１１、液晶キャパシタＣ_ＬＣ及びストレージキャパシタＣ_ＳＴからなる。

図８に示したように、薄膜トランジスタ３１１のゲート電極は第１ゲートラインＧＬ１に接続されており、ソース電極は第１データラインＤＬ１に接続されており、液晶キャパシタＣ_ＬＣとストレージキャパシタＣ_ＳＴは薄膜トランジスタ３１１のドレイン電極に並列接続されている。
本発明の一例として、表示部３００は下部基板、下部基板と向い合う上部基板及び下部基板と上部基板との間に介在された液晶層からなっている。

下部基板には複数のゲートラインＧＬ１〜ＧＬｎ、複数のデータラインＤＬ１〜ＤＬｍ、薄膜トランジスタ３１１及び液晶キャパシタＣ_ＬＣの第１電極である画素電極が形成されている。したがって、薄膜トランジスタ３１１はゲート電圧に応答してデータ電圧を画素電極に印加する。
一方、上部基板には液晶キャパシタＣ_ＬＣの第２電極である共通電極が形成されており、共通電極には共通電圧が印加される。画素電極と共通電極との間に介在された液晶層は誘電体の役割を実行する。したがって、液晶キャパシタＣ_ＬＣにはデータ電圧と共通電圧との電位差に対応する電圧が充電される。

ゲート駆動回路４００は表示部３００に備えられた複数のゲートラインＧＬ１〜ＧＬｎと電気的に接続されて、複数のゲートラインＧＬ１〜ＧＬｎにゲート電圧を提供する。データ駆動回路５００は表示部３００に備えられた複数のデータラインＤＬ１〜ＤＬｍと電気的に接続され、階調電圧発生部８００からの階調電圧を選択して複数のデータラインＤＬ１〜ＤＬｍにデータ電圧として提供する。

タイミングコントローラ６００には各種制御信号、例えば垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、メインクロックＭＣＬＫ、データイネーブル信号ＤＥなどが入力される。タイミングコントローラ６００は各種制御信号に基づいてゲート制御信号ＣＯＮＴ１とデータ制御信号ＣＯＮＴ２とを出力する。
ゲート制御信号ＣＯＮＴ１はゲート駆動回路４００の動作を制御するための信号としてゲート駆動回路４００に提供される。ゲート制御信号ＣＯＮＴ１はゲート駆動回路４００の動作を開始する垂直開始信号、ゲート電圧の出力時期を決めるゲートクロック信号及びゲート電圧のオンパルス幅を決める出力イネーブル信号などを含んでいる。

ゲート駆動回路４００はタイミングコントローラ６００からのゲート制御信号ＣＯＮＴ１に応答してゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆの組合からなるゲート電圧を出力する。
データ制御信号ＣＯＮＴ２はデータ駆動回路５００の動作を制御する信号としてデータ駆動回路５００として提供される。データ制御信号ＣＯＮＴ２はデータ駆動回路５００の動作を開始する水平開始信号、データ電圧の極性を反転させる反転信号及びデータ駆動部からデータ電圧が出力される時期を決める出力指示信号などを含む。

また、タイミングコントローラ６００はチップ形態からなり、タイミングコントローラ６００には図１に示したデータ補償回路１００が内蔵されている。特に、メモリ１１０（図１に示す)には圧縮されたデータが格納されるので、メモリ１１０の全体のサイズが減少し、その結果、メモリ１１０をタイミングコントローラ６００に内蔵させることができる。

データ補償回路１００は、現在フレームにおいて外部のグラフィック制御器（図示しない）から現在フレームデータＦ(ｎ)が入力されて、補償された現在補償データＦ‘(ｎ)を出力する。データ駆動回路５００は、タイミングコントローラ６００からのデータ制御信号ＣＯＮＴ１に応答して現在補償データＦ‘(ｎ)が入力され、階調電圧発生部８００からの階調電圧のうち現在補償データＦ‘(ｎ)に対応する階調電圧を選択してデータ電圧に変換して出力する。

これによって、表示部３００はデータ電圧とゲート電圧に応答して映像を表示する。特に、停止画面の場合、現在補償データＦ‘(ｎ)は圧縮または復元の過程なしに現在フレームデータＦ(ｎ)に対応するデータ電圧に変換されるので、表示部３００は損傷されないデータを利用して映像を表示することができる。
以上、実施形態を参照して説明したが、当業者は特許請求の範囲に記載した本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを理解することができるであろう。

本発明は、メモリを有する表示装置等に適用可能である。

本発明の一実施形態に係るデータ補償回路を示したブロック図である。 図１に示したデータ補償回路によって補償された現在フレームに対応する電圧及び輝度を示すグラフである。 図１に示したデータ補償回路によって補償された現在フレームに対応する電圧及び輝度を示すグラフである。 本発明の他の実施形態に係るデータ補償回路を示すブロック図である。 図４に示した補償部の内部ブロック図である。 本発明のさらに他の実施形態に係るデータ補償回路のブロック図である。 図６に示した補償部の内部ブロック図である。 図１に示したデータ補償回路を具備する液晶表示装置のブロック図である。

符号の説明

１００ データ補償回路
１１０ メモリ
１２０ 復号部
１３０ コーデック部
１４０ 第１処理部
１５０ 第２処理部
１６０ 補償部
３００ 表示部
４００ ゲート駆動回路
５００ データ駆動回路
６００ タイミングコントローラ
１０００ 液晶表示装置

Claims (30)

1. 直前フレームデータが圧縮された直前圧縮データを格納するメモリと、
   現在フレームの間、前記メモリから前記直前圧縮データを読み出して復元し、直前復元データを出力する復号部と、
   前記現在フレームの間、現在フレームデータを現在圧縮データに圧縮して前記メモリに格納し、前記現在圧縮データを復元して現在復元データを出力するコーデック部と、
   前記直前復元データと前記現在復元データとの第１差分値を出力する第１処理部と、
   前記第１差分値と前記現在フレームデータとに基いて直前再復元データを出力する第２処理部と、
   前記直前再復元データと前記現在フレームデータとに基いて前記現在フレームデータを償って、現在補償データを出力する補償部とを含むことを特徴とするデータ補償回路。
2. 前記直前再復元データは、前記現在フレームデータと前記第１差分値との和からなることを特徴とする請求項１に記載のデータ補償回路。
3. 前記補償部は、前記直前再復元データと前記現在フレームデータとの第２差分値があらかじめ設定された第１基準値以下であれば、前記現在フレームデータと同一値を有する前記現在補償データを出力し、前記第１基準値より大きければ、前記現在フレームデータよりあらかじめ設定された補正値だけ増加した前記現在補償データを出力することを特徴とする請求項２に記載のデータ補償回路。
4. 前記第１差分値が０になると、前記第２処理部は前記現在フレームデータと同一である前記直前再復元データを出力し、
   前記現在補償データは前記現在フレームデータと同一であることを特徴とする請求項３に記載のデータ補償回路。
5. 前記メモリは２^ｍ(ここで、ｍは前記現在フレームデータのビット数)より小さいサイズを有することを特徴とする請求項１に記載のデータ補償回路。
6. 前記メモリは２^ｍ/３のサイズを有することを特徴とする請求項５に記載のデータ補償回路。
7. 前記復号部はｍ/３ビットの前記直前圧縮データをｍビットの前記直前復元データに復元し、
   前記コーデック部はｍビットの前記現在フレームデータをｍ/３ビットの前記現在圧縮データに圧縮することを特徴とする請求項６に記載のデータ補償回路。
8. ｎ−２番目のフレームデータ(ここで、ｎは現在フレームを示す)が圧縮されたｎ−２番目の圧縮データをあらかじめ格納する第１メモリと、
   ｎ−１番目のフレームデータが圧縮されたｎ−１番目の圧縮データをあらかじめ格納する第２メモリと、
   ｎ番目のフレームの間、前記ｎ−２番目の圧縮データを復元してｎ−２番目の復元データを出力する第１復号部と、
   前記ｎ番目のフレームの間、前記ｎ−１番目の圧縮データを復元してｎ−１番目の復元データを出力する第２復号部と、
   前記ｎ番目のフレームの間、ｎ番目のフレームデータを前記ｎ番目の圧縮データに圧縮して、前記第２メモリに提供し、前記ｎ番目の圧縮データを復元してｎ番目の復元データを出力するコーデック部と、
   前記ｎ−２番目の復元データと前記ｎ番目の復元データとの第１差分値を出力する第１処理部と、
   前記第１差分値と前記ｎ番目のフレームデータに基いてｎ−２番目の再復元データを出力する第２処理部と、
   前記ｎ−１番目の復元データと前記ｎ番目の復元データとの第２差分値を出力する第３処理部と、
   前記第２差分値と前記ｎ番目のフレームデータに基いてｎ−１番目の再復元データを出力する第４処理部と、
   前記ｎ−２番目の再復元データ、前記ｎ−１番目の再復元データ及び前記ｎ番目のフレームデータに基いて前記ｎ−１番目の再復元データを償って、ｎ−１番目の補償データを出力する補償部とを含むことを特徴とするデータ補償回路。
9. 前記ｎ−２番目の再復元データは前記ｎ番目のフレームデータと前記第１差分値との和からなり、
   前記ｎ−１番目の再復元データは前記ｎ番目のフレームデータと前記第２差分値との和からなることを特徴とする請求項８に記載のデータ補償回路。
10. 前記第１及び第２メモリは２^ｍ(ここで、ｍは前記ｎフレームデータのビット数)より小さいサイズを有することを特徴とする請求項８に記載のデータ補償回路。
11. 前記第１及び第２メモリは２^ｍ/３のサイズを有することを特徴とする請求項１０に記載のデータ補償回路。
12. ｎ−２番目のフレームデータ(ここで、ｎは現在フレームを示す)が圧縮されたｎ−２番目の圧縮データをあらかじめ格納する第１メモリと、
    ｎ−１番目のフレームデータが圧縮されたｎ−１番目の圧縮データをあらかじめ格納する第２メモリと、
    ｎ番目のフレームの間、ｎ番目のフレームデータをｎ番目の圧縮データに変換する符号部と、
    前記ｎ−２圧縮データ、前記ｎ−１番目の圧縮データ及び前記ｎ番目の圧縮データを比べて選択信号を出力する比較部と、
    前記ｎ番目の圧縮データ、前記ｎ−１番目の圧縮データ及び前記ｎ−２番目の圧縮データをｎ番目の復元データ、ｎ−１番目の復元データ及びｎ−２番目の復元データにそれぞれ復元する復号部と、
    前記ｎ番目の復元データ、前記ｎ−１番目の復元データ及び前記ｎ−２番目の復元データに基いて第１補償データを出力する補償部と、
    前記選択信号に応答して前記ｎ番目のフレームデータと前記第１補償データのうちのいずれか１つを出力データとして出力するデータ選択部とを含むことを特徴とするデータ補償回路。
13. 前記補償部は、
    前記ｎ−１番目の復元データ及び前記ｎ−２番目の復元データに基いて第２補償データを出力する第１補償部と、
    前記第２補償データと前記ｎ番目の復元データに基いて前記第１補償データを出力する第２補償部とを含むことを特徴とする請求項１２に記載のデータ補償回路。
14. 前記第２補償部は前記第２補償データと前記ｎ番目の復元データの中間値とを前記第１補償データとして出力することを特徴とする請求項１３に記載のデータ補償回路。
15. 前記第１補償部は前記ｎ−２番目の復元データと前記ｎ−１番目の復元データとの差分値があらかじめ設定された基準値以下であれば、前記ｎ−１番目の復元データを出力し、前記基準値以上であれば、前記ｎ−１番目の復元データよりあらかじめ設定された補正値だけ増加した前記第２補償データを出力することを特徴とする請求項１３に記載のデータ補償回路。
16. 前記比較部は、
    前記ｎ番目の圧縮データが前記ｎ−２番目の圧縮データ及び前記ｎ−１番目の圧縮データと互いに同一であれば、第１状態を有する前記選択信号を出力し、
    前記ｎ番目の圧縮データが前記ｎ−２番目の圧縮データ及び前記ｎ−１番目の圧縮データと互いに同一ではなければ、第２状態を有する前記選択信号を出力することを特徴とする請求項１２に記載のデータ補償回路。
17. 前記データ選択部は、
    前記第１状態を有する前記第１選択信号に応答して前記ｎ番目のフレームデータを前記出力データとして出力し、
    前記第２状態を有する前記選択信号に応答して前記第１補償データを前記出力データとして出力することを特徴とする請求項１６に記載のデータ補償回路。
18. 前記第１及び第２メモリは２^ｍ(ここで、ｍは前記ｎ番目のフレームデータのビット数)より小さいサイズを有することを特徴とする請求項１２に記載のデータ補償回路。
19. 直前フレームデータと現在フレームデータに基いて現在補償データを生成するデータ補償回路と、
    データ制御信号に応答して前記現在補償データに対応するデータ電圧を出力するデータ駆動回路と、
    ゲート制御信号に応答してゲート電圧を出力するゲート駆動回路と、
    前記データ電圧と前記ゲート電圧に応答して映像を表示する表示部とを含み、
    前記データ補償回路は、
    前記直前フレームデータが圧縮された直前圧縮データをあらかじめ格納するメモリと、
    現在フレームの間、前記メモリから読み出された前記直前圧縮データを復元して直前復元データを出力する復号部と、
    前記現在フレームの間、前記現在フレームデータを現在圧縮データに圧縮した後、前記メモリに格納し、前記現在圧縮データを復元して現在復元データを出力するコーデック部と、
    前記直前復元データと前記現在復元データとの第１差分値を出力する第１処理部と、
    前記第１差分値と前記現在フレームデータに基いて直前再復元データを出力する第２処理部と、
    前記直前再復元データと前記現在フレームデータに基いて前記現在フレームデータを償って現在補償データを出力する補償部とを含むことを特徴とする表示装置。
20. 前記直前再復元データは前記現在フレームデータと前記第１差分値との和からなることを特徴とする請求項１９に記載の表示装置。
21. 前記メモリは２^ｍ(ここで、ｍは前記現在フレームデータのビット数)より小さいサイズを有することを特徴とする請求項１９に記載の表示装置。
22. 外部からの制御信号に応答して前記データ駆動回路に前記データ制御信号を提供し、前記ゲート駆動回路に前記ゲート制御信号を提供するタイミングコントローラをさらに含むことを特徴とする請求項１９に記載の表示装置。
23. 前記タイミングコントローラはチップ形態からなり、
    前記データ補償回路は前記タイミングコントローラに内蔵していることを特徴とする請求項２２に記載の表示装置。
24. 前記表示部にはマトリックス形態で配置された複数の画素を備え、
    前記各画素は、
    前記ゲート電圧に応答して前記データ電圧を出力する薄膜トランジスタと、
    前記データ電圧とあらかじめ設定された基準電圧との電位差を充電する液晶キャパシタとを含むことを特徴とする請求項１９に記載の表示装置。
25. ｎ番目のフレームの間、ｎ番目のフレームデータが入力されて出力データで償うデータ補償回路と、
    データ制御信号に応答して前記補償データをデータ電圧に変換して出力するデータ駆動回路と、
    ゲート制御信号に応答してゲート電圧を出力するゲート駆動回路と、
    前記データ電圧と前記ゲート電圧に応答して映像を表示する表示部とを含み、
    前記データ補償回路は、
    ｎ−２番目のフレームデータが圧縮されたｎ−２番目の圧縮データをあらかじめ格納する第１メモリと、
    ｎ−１番目のフレームデータが圧縮されたｎ−１番目の圧縮データをあらかじめ格納する第２メモリと、
    ｎ番目のフレームの間、前記ｎ番目のフレームデータをｎ番目の圧縮データに変換する符号部と、
    前記ｎ−２番目の圧縮データ、前記ｎ−１番目の圧縮データ及び前記ｎ番目の圧縮データを比べて選択信号を出力する比較部と、
    前記ｎ番目の圧縮データ、前記ｎ−１番目の圧縮データ及び前記ｎ−２番目の圧縮データをｎ番目の復元データ、ｎ−１番目の復元データ及びｎ−２番目の復元データにそれぞれ復元する復号部と、
    前記ｎ番目の復元データ、前記ｎ−１番目の復元データ及び前記ｎ−２番目の復元データに基いて第１補償データを出力する補償部と、
    前記選択信号に応答して前記ｎ番目のフレームデータと前記第１補償データのうちのいずれか１つを前記出力データとして出力するデータ選択部とを含むことを特徴とする表示装置。
26. 前記補償部は、
    前記ｎ−１番目の復元データ及び前記ｎ−２番目の復元データに基いて第２補償データを出力する第１補償部と、
    前記第２補償データと前記ｎ番目の復元データに基いて前記第１補償データを出力する第２補償部とを含むことを特徴とする請求項２５に記載の表示装置。
27. 前記比較部は、
    前記ｎ番目の圧縮データが前記ｎ−２番目の圧縮データ及び前記ｎ−１番目の圧縮データと互いに同一であれば、第１状態を有する前記選択信号を出力し、
    前記ｎ番目の圧縮データが前記ｎ−２番目の圧縮データ及び前記ｎ−１番目の圧縮データと互いに同一ではなければ、第２状態を有する前記選択信号を出力することを特徴とする請求項２５に記載の表示装置。
28. 前記データ選択部は、
    前記第１状態を有する前記第１選択信号に応答して前記ｎ番目のフレームデータを前記出力データとして出力し、
    前記第２状態を有する前記選択信号に応答して前記第１補償データを前記出力データとして出力することを特徴とする請求項２７に記載の表示装置。
29. 外部からの制御信号に応答して前記データ駆動回路に前記データ制御信号を提供し、前記ゲート駆動回路に前記ゲート制御信号を提供するタイミングコントローラをさらに含むことを特徴とする請求項２５に記載の表示装置。
30. 前記タイミングコントローラはチップ形態からなり、
    前記データ補償回路は前記タイミングコントローラに内蔵していることを特徴とする請求項２９に記載の表示装置。

Images