KR20080012522A - 데이터 보상회로 및 이를 갖는 표시장치 - Google Patents

데이터 보상회로 및 이를 갖는 표시장치 Download PDF

Info

Publication number
KR20080012522A
KR20080012522A KR1020060073457A KR20060073457A KR20080012522A KR 20080012522 A KR20080012522 A KR 20080012522A KR 1020060073457 A KR1020060073457 A KR 1020060073457A KR 20060073457 A KR20060073457 A KR 20060073457A KR 20080012522 A KR20080012522 A KR 20080012522A
Authority
KR
South Korea
Prior art keywords
data
compressed
compensation
frame
output
Prior art date
Application number
KR1020060073457A
Other languages
English (en)
Inventor
박동원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060073457A priority Critical patent/KR20080012522A/ko
Priority to JP2007129985A priority patent/JP5080132B2/ja
Priority to US11/757,156 priority patent/US8175146B2/en
Priority to CN2007101091277A priority patent/CN101089940B/zh
Publication of KR20080012522A publication Critical patent/KR20080012522A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

데이터 보상회로 및 이를 갖는 표시장치에서, 부호부는 n번째 프레임동안 n번째 프레임 데이터를 n번째 압축 데이터로 변환하고, 비교부는 n-2 압축 데이터, n-1번째 압축 데이터 및 n번째 압축 데이터를 비교하여 선택신호를 출력한다. 복호부는 n번째 압축 데이터, n-1번째 압축 데이터 및 n-2번째 압축 데이터를 n번째 복원 데이터, n-1번째 복원 데이터 및 n-2번째 복원 데이터로 각각 복원한다. 보상부는 n번째 복원 데이터, n-1번째 복원 데이터 및 n-2번째 복원 데이터를 근거로하여 제1 보상 데이터를 출력하고, 데이터 선택부는 선택신호에 응답하여 n번째 프레임 데이터와 제1 보상 데이터 중 어느 하나를 출력 데이터로써 출력한다. 따라서, 데이터 손상을 방지할 수 있다.

Description

데이터 보상회로 및 이를 갖는 표시장치{DATA COMPENSATION CIRCUIT AND DISPLAY DEVICE HAVING THE SAME}
도 1은 본 발명의 일 실시예에 따른 데이터 보상회로의 블럭도이다.
도 2는 도 1에 도시된 보상부의 내부 블럭도이다.
도 3은 본 발명의 다른 실시예에 따른 액정표시장치의 블럭도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 -- 데이터 보상회로 110 -- 제1 메모리
120 -- 제2 메모리 130 -- 부호부
140 -- 비교부 150 -- 복호부
160 -- 보상부 170 -- 데이터 선택부
300 -- 표시부 400 -- 게이트 구동회로
500 -- 데이터 구동회로 600 -- 타이밍 컨트롤러
1000 -- 액정표시장치
본 발명은 데이터 보상회로 및 이를 갖는 표시장치에 관한 것으로, 더욱 상 세하게는 응답속도를 향상시키고, 데이터의 손상을 방지할 수 있는 데이터 보상회로 및 이를 갖는 표시장치에 관한 것이다.
일반적으로 액정표시장치는 두 개의 표시기판과 그 사이에 개재된 액정층으로 이루어진다. 액정표시장치는 액정층에 전계를 인가하고, 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 영상을 표시한다.
이러한 액정표시장치는 최근 컴퓨터의 표시장치 뿐만 아니라 텔레비젼의 표시화면으로 널리 사용됨에 따라서 동영상을 구현할 필요성이 높아지고 있다. 그러나 종래의 액정표시장치는 액정의 응답 속도가 느리기 때문에 동영상을 구현하기 어렵다.
구체적으로, 액정 분자의 응답 속도가 느리기 때문에 액정 커패시터에 충전되는 전압이 목표전압(즉, 원하는 휘도를 얻을 수 있는 전압)까지 도달하는데는 어느 정도의 시간이 소요된다. 특히, 이전 프레임에 액정 커패시터에 이미 충전되어 있는 이전 전압과 목표 전압과의 차가 큰 경우 처음부터 목표 전압만을 인가하면 스위칭 소자가 턴-온되는 1H 시간동안 목표 전압에 도달하지 못할 수 있다.
따라서, 종래의 액정표시장치는 액정의 응답 속도를 고속화하기 위하여 DCC(Dynamic Capacitance Compensation) 방식을 채택하고 있다. DCC 방식은 현재 프레임의 목표 전압과 이전 프레임의 이전 전압을 고려하여 보정 전압을 현재 프레임에 인가하여 액정의 응답 속도를 고속화시키는 방식이다.
그러나, DCC 방식을 채택하는 액정표시장치는 이전 프레임의 이전 전압을 저장하기 위한 프레임 메모리를 필요로한다. 이때, 프레임 메모리의 개수 및 사이즈 는 액정표시장치의 생산성을 저하시키고 제조원가를 상승시킨다.
따라서, 본 발명의 목적은 응답속도를 향상시키고, 데이터 손상을 방지하기 위한 데이터 보상회로를 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 데이터 보상회로를 구비하는 표시장치를 제공하는 것이다.
본 발명에 따른 데이터 보상회로는 제1 메모리, 제2 메모리, 부호부, 비교부, 복호부, 보상부 및 데이터 선택부를 포함한다.
상기 제1 메모리에는 n-2번째 프레임 데이터(여기서, n은 현재 프레임을 나타냄)로부터 압축된 n-2번째 압축 데이터가 기 저장되고, 상기 제2 메모리에는 n-1번째 프레임 데이터로부터 압축된 n-1번째 압축 데이터가 기 저장된다. 상기 부호부는 n번째 프레임동안 n번째 프레임 데이터를 n번째 압축 데이터로 변환하고, 상기 비교부는 상기 n-2 압축 데이터, 상기 n-1번째 압축 데이터 및 상기 n번째 압축 데이터를 비교하여 선택신호를 출력한다.
상기 복호부는 상기 n번째 압축 데이터, 상기 n-1번째 압축 데이터 및 상기 n-2번째 압축 데이터를 n번째 복원 데이터, n-1번째 복원 데이터 및 n-2번째 복원 데이터로 각각 복원한다. 상기 보상부는 상기 n번째 복원 데이터, 상기 n-1번째 복원 데이터 및 상기 n-2번째 복원 데이터를 근거로하여 제1 보상 데이터를 출력하고, 상기 데이터 선택부는 상기 선택신호에 응답하여 상기 n번째 프레임 데이터와 상기 제1 보상 데이터 중 어느 하나를 출력 데이터로써 출력한다.
본 발명에 따른 표시장치는 데이터 보상회로, 데이터 구동회로, 게이트 구동회로 및 표시부를 포함한다. 상기 데이터 보상회로는 n번째 프레임 동안 n번째 프레임 데이터를 입력받아 출력 데이터로 보상하여 출력한다. 상기 데이터 구동회로는 데이터 제어신호에 응답하여 상기 출력 데이터를 데이터 전압으로 변환하여 출력한다. 상기 게이트 구동회로는 게이트 제어신호에 응답하여 게이트 전압을 출력한다. 상기 표시부는 상기 데이터 전압과 상기 게이트 전압에 응답하여 영상을 표시한다.
상기 데이터 보상회로는 제1 메모리, 제2 메모리, 부호부, 비교부, 복호부, 보상부 및 데이터 선택부를 포함한다.
상기 제1 메모리에는 n-2번째 프레임 데이터로부터 압축된 상기 n-2번째 압축 데이터가 기 저장되고, 상기 제2 메모리에는 n-1번째 프레임 데이터로부터 압축된 상기 n-1번째 압축 데이터가 기 저장된다. 상기 부호부는 n번째 프레임동안 상기 n번째 프레임 데이터를 n번째 압축 데이터로 변환하고, 상기 비교부는 상기 n-2 압축 데이터, 상기 n-1번째 압축 데이터 및 상기 n번째 압축 데이터를 비교하여 선택신호를 출력한다.
상기 복호부는 상기 n번째 압축 데이터, 상기 n-1번째 압축 데이터 및 상기 n-2번째 압축 데이터를 n번째 복원 데이터, n-1번째 복원 데이터 및 n-2번째 복원 데이터로 각각 복원한다. 상기 보상부는 상기 n번째 복원 데이터, 상기 n-1번째 복원 데이터 및 상기 n-2번째 복원 데이터를 근거로하여 제1 보상 데이터를 출력하 고, 상기 데이터 선택부는 상기 선택신호에 응답하여 상기 n번째 프레임 데이터와 상기 제1 보상 데이터 중 어느 하나를 상기 출력 데이터로써 출력한다.
이러한 데이터 보상회로 및 이를 갖는 표시장치에 따르면, 연속하는 세 개의 프레임에 대응하는 압축 데이터를 비교한 후 그 결과에 따라서 압축되기 이전 상태의 현재 프레임 데이터를 출력하거나, 현재 프레임 데이터와 제1 보상 데이터의 중간값을 출력한다. 이와 같이, 압축에 의해서 메모리의 사이즈를 감소시키면서, 압축으로 인한 데이터의 손상을 방지하면서 응답속도를 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 데이터 보상회로의 블럭도이고, 도 2는 도 1에 도시된 보상부의 내부 블럭도이다.
도 1을 참조하면, 데이터 보상회로(100)는 제1 메모리(110), 제2 메모리(120), 부호부(130), 비교부(140), 복호부(150), 보상부(160) 및 데이터 선택부(170)로 이루어진다.
상기 제1 메모리(110)에는 n-1번째 프레임 데이터(F(n-1))로부터 압축된 n-1번째 압축 데이터(Fc(n-1))가 기 저장되고, 상기 제2 메모리(120)에는 n-2번째 프레임 데이터(F(n-2))로부터 압축된 n-2번째 압축 데이터(Fc(n-2))가 기 저장된다. 상기 제1 및 제2 메모리(110, 120)는 2m/i(여기서, m은 상기 n-1번째 및 n-2번째 프레임 데이터(F(n-1), F(n-2))의 비트수이고, i는 m 비트를 압축하고자하는 비트수 로 나눈 값임)보다 작은 사이즈를 갖는다.
본 발명의 일 예로, 상기 n-1번째 프레임 데이터(F(n-1))가 24비트로 이루어진다면, 상기 n-1번째 압축 데이터(Fc(n-1))는 1/3로 압축된 8비트로 이루어진다. 따라서, 상기 제1 및 제2 메모리(110, 120)는 28의 사이즈를 갖는다. 이와 같이, 상기 제1 및 제2 메모리(110, 120)에는 한 프레임 분량보다 작은 분량의 압축된 데이터가 저장되므로, 상기한 제1 메모리(110, 120)의 사이즈를 감소시킬 수 있다.
상기 부호부(130)는 n번째 프레임동안 n번째 프레임 데이터(F(n))를 입력받고, 상기 n번째 프레임 데이터(F(n))를 n번째 압축 데이터(Fc(n))로 압축한다. 상기 n번째 프레임동안 상기 제1 및 제2 메모리(110, 120)에 기 저장된 상기 n-1번째 압축 데이터(Fc(n-1)) 및 n-2번째 압축 데이터(Fc(n-2))가 각각 독출되고, 이후 상기 n번째 압축 데이터(Fc(n-1)) 및 상기 n-번째 압축 데이터(Fc(n-2))가 상기 제1 및 제2 메모리(110, 120)에 각각 저장된다.
상기 비교부(140)는 상기 부호부(130)로부터의 상기 n번째 압축 데이터(Fc(n)), 상기 제1 메모리(110)로부터의 상기 n-1번째 압축 데이터(Fc(n-1)) 및 상기 제2 메모리(120)로부터의 상기 n-2번째 압축 데이터(Fc(n-2))를 입력받는다. 상기 비교부(140)는 상기 n번째 압축 데이터(Fc(n))가 상기 n-1번째 압축 데이터(Fc(n-1)) 및 상기 n-2번째 압축 데이터(Fc(n-2))와 서로 동일하면 제1 상태를 갖는 선택신호(S1)를 출력한다. 또한, 상기 비교부(140)는 상기 n번째 압축 데이터(Fc(n))가 상기 n-1번째 압축 데이터(Fc(n-1)) 및 상기 n-2번째 압축 데이 터(Fc(n-2))와 서로 동일하지 않고, 상기 n-1번째 압축 데이터(Fc(n-1))와 상기 n-2번째 압축 데이터(Fc(n-2))가 서로 동일하면, 제2 상태를 갖는 상기 선택신호(S1)를 출력한다.
상기 복호부(150)는 제1 복호부(151), 제2 복호부(152) 및 제3 복호부(153)로 이루어진다. 상기 제1 복호부(151)는 상기 부호부(130)로부터 상기 n번째 압축 데이터(Fc(n))를 입력받아 상기 n번째 압축 데이터(Fc(n))를 n번째 복원 데이터(Fd(n))로 복원하여 출력한다. 상기 제2 복호부(152)는 상기 n-1번째 압축 데이터(Fc(n-1))를 입력받고, 상기 n-1번째 압축 데이터(Fc(n-1))를 n-1번째 복원 데이터(Fd(n-1))로 복원하여 출력한다. 또한, 상기 제3 복호부(153)는 상기 n-2번째 압축 데이터(Fc(n-2))를 입력받고, 상기 n-2번째 압축 데이터(Fc(n-2))를 n-2번째 복원 데이터(Fd(n-2))로 복원하여 출력한다.
상기 보상부(160)는 상기 제1 내지 제3 복호부(151, 152, 153)로부터 상기 n번째 내지 n-2 번째 복원 데이터(Fd(n), Fd(n-1), Fd(n-2))를 각각 입력받는다. 상기 보상부(160)는 상기 n번째 내지 n-2 번째 복원 데이터(Fd(n), Fd(n-1), Fd(n-2))를 근거로하여 제1 보상 데이터(Fd``(n-1))를 출력한다.
한편, 상기 데이터 선택부(170)는 상기 제1 보상 데이터(Fd``(n-1)), 상기 n번째 프레임 데이터(F(n)) 및 상기 비교부(140)로부터 상기 선택신호(S1)를 입력받아 출력 데이터(F`(n-1))를 출력한다. 구체적으로, 상기 데이터 선택부(170)는 상기 제1 상태를 갖는 상기 선택신호(S1)가 입력되면, 상기 n번째 프레임 데이터(F(n))를 출력 데이터(F`(n-1))로써 출력하고, 상기 제2 상태를 갖는 상기 선택 신호(S1)가 입력되면, 상기 제1 보상 데이터(Fd``(n-1))를 상기 출력 데이터(F`(n-1))로써 출력한다.
도 2에 도시된 바와 같이, 상기 보상부(160)는 제1 보상부(161) 및 제2 보상부(162)로 이루어진다.
상기 제1 보상부(161)는 상기 n-1번째 복원 데이터(Fd(n-1)) 및 상기 n-2번째 복원 데이터(Fd(n-2))를 근거로하여 제2 보상 데이터(Fd`(n-1))를 출력한다. 상기 제2 보상부(162)는 상기 제2 보상 데이터(Fd`(n-1))와 상기 n번째 복원 데이터(Fd(n))를 근거로하여 상기 제1 보상 데이터(Fd``(n-1))를 출력한다.
상기 제1 보상부(161)는 상기 n-2번째 복원 데이터(Fd(n-2))와 상기 n-1번째 복원 데이터(Fd(n-1))의 차이값이 기 설정된 기준값 이하이면, 상기 n-1번째 복원 데이터(Fd(n-1))를 출력하고, 상기 기준값보다 크면 상기 n-1번째 복원 데이터(Fd(n-1))보다 기 설정된 보상값만큼 증가된 상기 제2 보상 데이터(Fd`(n-1))를 출력한다.
상기 제2 보상부(162)는 상기 제2 보상 데이터(Fd`(n-1))와 상기 n번째 복원 데이터(Fd(n))를 입력받아 상기 제1 보상 데이터(Fd``(n-1))를 출력한다. 본 발명의 일 예로, 상기 제1 보상 데이터(Fd``(n-1))는 상기 제2 보상 데이터(Fd`(n-1))와 상기 n번째 복원 데이터(Fd(n))의 중간값을 갖는다.
본 발명의 다른 일 예로, 상기 데이터 보상회로(100)는 상기 제2 보상 데이터(Fd`(n-1))와 상기 n번째 복원 데이터(Fd(n))의 값에 따라서 기 설정된 보상 데이터들로 이루어진 룩 업 테이블(Look Up Table: LUT)(미도시)를 더 포함한다. 따 라서, 상기 제2 보상부(162)는 상기 LUT로부터 상기 제2 보상 데이터(Fd`(n-1))와 상기 n번째 복원 데이터(Fd(n))를 근거로하여 생성된 보상 데이터를 상기 제1 보상 데이터(Fd``(n-1))로써 출력한다.
상기 데이터 선택부(170)는 상기 선택신호(S1)의 상태에 따라서, 상기 제1 보상 데이터(Fd``(n-1))와 상기 n번째 프레임 데이터(F(n)) 중 어느 하나를 상기 출력 데이터(F`(n-1))로써 출력한다.
따라서, 상기 데이터 보상회로(100)는 상기 정지 영상이 표시되는 경우 압축되지 않은 n번째 프레임 데이터(F(n))를 출력함으로써, 데이터의 손상을 방지할 수 있다. 또한, 정지 영상에서 동영상으로 변화되는 경우, 변화되기 이전 데이터와 변화된 이후의 데이터를 근거로하여 그 중간값을 출력함으로써, 변화되는 순간에서의 데이터 손상을 감소시킬 수 있다.
도 3은 본 발명의 다른 실시예에 따른 액정표시장치의 블럭도이다.
도 3을 참조하면, 액정표시장치(1000)는 영상을 표시하는 표시부(300), 상기 표시부(300)를 구동시키는 게이트 구동회로(400)와 데이터 구동회로(500), 상기 데이터 구동회로(500)에 연결된 계조전압 발생부(800) 및 상기 게이트 구동회로(400)와 데이터 구동회로(500)의 구동을 제어하는 타이밍 컨트롤러(600)를 포함한다.
상기 표시부(300)에는 게이트 전압을 입력받는 다수의 게이트 라인(GL1 ~ GLn)과 데이터 전압을 입력받는 다수의 데이터 라인(DL1 ~ DLm)이 구비된다. 상기 다수의 게이트 라인(GL1 ~ GLn)과 다수의 데이터 라인(DL1 ~ DLm)에 의해서 상기 표시부(300)에는 매트릭스 형태로 다수의 화소영역이 정의되고, 각 화소영역에는 화소(310)가 구비된다. 상기 화소(310)는 박막 트랜지스터(311), 액정 커패시터(CLC) 및 스토리지 커패시터(CST)로 이루어진다.
도면에 도시된 바와 같이, 상기 박막 트랜지스터(311)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되고, 소오스 전극은 제1 데이터 라인(DL1)에 연결되며, 상기 액정 커패시터(CLC)와 상기 스토리지 커패시터(CST)는 상기 박막 트랜지스터(311)의 드레인 전극에 병렬 연결된다.
본 발명의 일 예로, 상기 표시부(300)는 하부기판, 상기 하부기판과 마주하는 상부기판 및 상기 하부기판과 상기 상부기판과의 사이에 개재된 액정층으로 이루어진다.
상기 하부기판에는 상기 다수의 게이트 라인(GL1 ~ GLn), 상기 다수의 데이터 라인(DL1 ~ DLm), 상기 박막 트랜지스터(311) 및 상기 액정 커패시터(CLC)의 제1 전극인 화소전극이 형성된다. 따라서, 상기 박막 트랜지스터(311)는 상기 게이트 전압에 응답하여 상기 데이터 전압을 상기 화소전극에 인가한다.
한편, 상기 상부기판에는 상기 액정 커패시터(CLC)의 제2 전극인 공통전극이 형성되고, 상기 공통전극에는 공통전압이 인가된다. 상기 화소전극과 상기 공통전극과의 사이에 개재된 액정층은 유전체의 역할을 수행한다. 따라서, 상기 액정 커패시터(CLC)에는 상기 데이터 전압과 상기 공통전압의 전위차에 대응하는 전압이 충전된다.
상기 게이트 구동회로(400)는 상기 표시부(300)에 구비된 다수의 게이트 라인(GL1 ~ GLn)과 전기적으로 연결되어 상기 다수의 게이트 라인(GL1 ~ GLn)에 상기 게이트 전압을 제공한다. 상기 데이터 구동회로(500)는 상기 표시부(300)에 구비된 다수의 데이터 라인(DL1 ~ DLm)과 전기적으로 연결되고, 상기 계조전압 발생부(800)로부터의 계조 전압을 선택하여 상기 다수의 데이터 라인(DL1 ~ DLm)에 상기 데이터 전압으로 제공한다.
상기 타이밍 컨트롤러(600)는 각종 제어신호, 예를 들면 수직동기신호(Vsync), 수평동기신호(Hsync), 메인클럭(MCLK), 데이터 인에이블신호(DE) 등을 입력받는다. 상기 타이밍 컨트롤러(600)는 상기 각종 제어신호를 기초로하여 게이트 제어신호(CONT1)와 데이터 제어신호(CONT2)를 출력한다.
상기 게이트 제어신호(CONT1)는 상기 게이트 구동회로(400)의 동작을 제어하기 위한 신호로써 상기 게이트 구동회로(400)로 제공된다. 상기 게이트 제어신호(CONT1)는 상기 게이트 구동회로(400)의 동작을 개시하는 수직개시신호, 상기 게이트 전압의 출력 시기를 결정하는 게이트 클럭신호 및 게이트 전압의 온 펄스폭을 결정하는 출력 인에이블 신호 등을 포함한다.
상기 게이트 구동회로(400)는 상기 타이밍 컨트롤러(600)로부터의 상기 게이트 제어신호(CONT1)에 응답하여 게이트 온 전압(Von)과 게이트 오프전압(Voff)의 조합으로 이루어진 상기 게이트 전압을 출력한다.
상기 데이터 제어신호(CONT2)는 상기 데이터 구동회로(500)의 동작을 제어하는 신호로써 상기 데이터 구동회로(500)로 제공된다. 상기 데이터 제어신호(CONT2) 는 상기 데이터 구동회로(500)의 동작을 개시하는 수평개시신호, 상기 데이터 전압의 극성을 반전시키는 반전신호 및 상기 데이터 구동부로부터 상기 데이터 전압이 출력되는 시기를 결정하는 출력지시신호 등을 포함한다.
또한, 상기 타이밍 컨트롤러(600)는 칩 형태로 이루어지고, 상기 타이밍 컨트롤러(600)에는 도 1에 도시된 데이터 보상회로(100)가 내장된다. 특히, 상기 제1 및 제2 메모리(110, 120, 도 1에 도시됨)에는 압축된 데이터가 저장되므로, 상기 제1 및 제2 메모리(110)의 전체 사이즈가 감소하고, 그 결과 상기 데이터 보상회로(100)를 상기 타이밍 컨트롤러(600)에 내장시킬 수 있다.
상기 데이터 보상회로(100)는 n번째 프레임에서 외부의 그래픽 제어기(미도시)로부터 n번째 프레임 데이터(F(n))를 입력받아 보상 데이터(F`(n-1))로 보상한다. 상기 데이터 구동회로(500)는 상기 타이밍 컨트롤러(600)로부터의 상기 데이터 제어신호(CONT1)에 응답하여 상기 보상 데이터(F`(n-1))를 입력받고, 상기 계조전압 발생부(800)로부터의 계조전압 중 상기 보상 데이터(F`(n-1))에 대응하는 계조전압을 선택하여 상기 데이터 전압으로 변환하여 출력한다.
이로써, 상기 표시부(300)는 상기 데이터 전압와 상기 게이트 전압에 응답하여 영상을 표시한다. 특히, 정지 화면의 경우 상기 보상 데이터(F`(n-1))는 압축 또는 복원되는 과정을 거치지 않은 n번째 프레임 데이터(F(n))에 대응하는 데이터 전압로 변환되므로, 상기 표시부(300)는 손상되지 않은 데이터를 이용하여 영상을 표시할 수 있다.
이와 같은 데이터 보상회로 및 이를 갖는 표시장치에 따르면, 연속하는 세 개의 프레임에 대응하는 압축 데이터를 비교한 후 그 결과에 따라서 압축되기 이전 상태의 현재 프레임 데이터를 출력하거나, 현재 프레임 데이터와 제1 보상 데이터의 중간값을 출력한다. 따라서, 압축으로 인한 데이터의 손상을 방지하면서 응답속도를 향상시킬 수 있다.
또한, 프레임 데이터를 압축하여 메모리에 저장함으로써, 메모리의 사이즈를 감소시킬 수 있고, 그 결과 데이터 보상회로를 타이밍 컨트롤러에 내장시켜 부품 수를 감소시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. n-2번째 프레임 데이터(여기서, n은 현재 프레임을 나타냄)로부터 압축된 n-2번째 압축 데이터가 기 저장된 제1 메모리;
    n-1번째 프레임 데이터로부터 압축된 n-1번째 압축 데이터가 기 저장된 제2 메모리;
    n번째 프레임동안 n번째 프레임 데이터를 n번째 압축 데이터로 변환하는 부호부;
    상기 n-2 압축 데이터, 상기 n-1번째 압축 데이터 및 상기 n번째 압축 데이터를 비교하여 선택신호를 출력하는 비교부;
    상기 n번째 압축 데이터, 상기 n-1번째 압축 데이터 및 상기 n-2번째 압축 데이터를 n번째 복원 데이터, n-1번째 복원 데이터 및 n-2번째 복원 데이터로 각각 복원하는 복호부;
    상기 n번째 복원 데이터, 상기 n-1번째 복원 데이터 및 상기 n-2번째 복원 데이터를 근거로하여 제1 보상 데이터를 출력하는 보상부; 및
    상기 선택신호에 응답하여 상기 n번째 프레임 데이터와 상기 제1 보상 데이터 중 어느 하나를 출력 데이터로써 출력하는 데이터 선택부를 포함하는 것을 특징으로 하는 데이터 보상회로.
  2. 제1항에 있어서, 상기 보상부는,
    상기 n-1번째 복원 데이터 및 상기 n-2번째 복원 데이터를 근거로하여 제2 보상 데이터를 출력하는 제1 보상부; 및
    상기 제2 보상 데이터와 상기 n번째 복원 데이터를 근거로하여 상기 제1 보상 데이터를 출력하는 제2 보상부를 포함하는 것을 특징으로 하는 데이터 보상회로.
  3. 제2항에 있어서, 상기 제2 보상부는 상기 제2 보상 데이터와 상기 n번째 복원 데이터의 중간값을 상기 제1 보상 데이터로써 출력하는 것을 특징으로 하는 데이터 보상회로.
  4. 제2항에 있어서, 상기 제1 보상부는 상기 n-2번째 복원 데이터와 상기 n-1번째 복원 데이터의 차이값이 기 설정된 기준값 이하이면, 상기 n-1번째 복원 데이터를 출력하고, 상기 기준값보다 크면 상기 n-1번째 복원 데이터보다 기 설정된 보정값만큼 증가된 상기 제2 보상 데이터를 출력하는 것을 특징으로 하는 데이터 보상회로.
  5. 제1항에 있어서, 상기 비교부는,
    상기 n번째 압축 데이터가 상기 n-2 압축 데이터 및 상기 n-1번째 압축 데이터와 서로 동일하면, 제1 상태를 갖는 상기 선택신호를 출력하고,
    상기 n번째 압축 데이터가 상기 n-2 압축 데이터 및 상기 n-1번째 압축 데이 터와 서로 동일하지 않으면, 제2 상태를 갖는 상기 선택신호를 출력하는 것을 특징으로 하는 데이터 보상회로.
  6. 제5항에 있어서, 상기 데이터 선택부는,
    상기 제1 상태를 갖는 상기 제1 선택신호에 응답하여 상기 n번째 프레임 데이터를 상기 출력 데이터로써 출력하고,
    상기 제2 상태를 갖는 상기 선택신호에 응답하여 상기 제1 보상 데이터를 상기 출력 데이터로써 출력하는 것을 특징으로 하는 데이터 보상회로.
  7. 제1항에 있어서, 상기 제1 및 제2 메모리는 2m(여기서, m은 상기 n번째 프레임 데이터의 비트수임)보다 작은 사이즈를 갖는 것을 특징으로 하는 데이터 보상회로.
  8. n번째 프레임 동안 n번째 프레임 데이터를 입력받아서 출력 데이터로 보상하는 데이터 보상회로;
    데이터 제어신호에 응답하여 상기 보상 데이터를 데이터 전압으로 변환하여 출력하는 데이터 구동회로;
    게이트 제어신호에 응답하여 게이트 전압을 출력하는 게이트 구동회로; 및
    상기 데이터 전압과 상기 게이트 전압에 응답하여 영상을 표시하는 표시부를 포함하고,
    상기 데이터 보상회로는,
    n-2번째 프레임 데이터로부터 압축된 n-2번째 압축 데이터가 기 저장된 제1 메모리;
    n-1번째 프레임 데이터로부터 압축된 n-1번째 압축 데이터가 기 저장된 제2 메모리;
    n번째 프레임동안 상기 n번째 프레임 데이터를 n번째 압축 데이터로 변환하는 부호부;
    상기 n-2 압축 데이터, 상기 n-1번째 압축 데이터 및 상기 n번째 압축 데이터를 비교하여 선택신호를 출력하는 비교부;
    상기 n번째 압축 데이터, 상기 n-1번째 압축 데이터 및 상기 n-2번째 압축 데이터를 n번째 복원 데이터, n-1번째 복원 데이터 및 n-2번째 복원 데이터로 각각 복원하는 복호부;
    상기 n번째 복원 데이터, 상기 n-1번째 복원 데이터 및 상기 n-2번째 복원 데이터를 근거로하여 제1 보상 데이터를 출력하는 보상부; 및
    상기 선택신호에 응답하여 상기 n번째 프레임 데이터와 상기 제1 보상 데이터 중 어느 하나를 상기 출력 데이터로써 출력하는 데이터 선택부를 포함하는 것을 특징으로 하는 표시장치.
  9. 제8항에 있어서, 상기 보상부는,
    상기 n-1번째 복원 데이터 및 상기 n-2번째 복원 데이터를 근거로하여 제2 보상 데이터를 출력하는 제1 보상부; 및
    상기 제2 보상 데이터와 상기 n번째 복원 데이터를 근거로하여 상기 제1 보상 데이터를 출력하는 제2 보상부를 포함하는 것을 특징으로 하는 표시장치.
  10. 제8항에 있어서, 상기 비교부는,
    상기 n번째 압축 데이터가 상기 n-2 압축 데이터 및 상기 n-1번째 압축 데이터와 서로 동일하면, 제1 상태를 갖는 상기 선택신호를 출력하고,
    상기 n번째 압축 데이터가 상기 n-2 압축 데이터 및 상기 n-1번째 압축 데이터와 서로 동일하지 않으면, 제2 상태를 갖는 상기 선택신호를 출력하는 것을 특징으로 하는 표시장치.
  11. 제10항에 있어서, 상기 데이터 선택부는,
    상기 제1 상태를 갖는 상기 제1 선택신호에 응답하여 상기 n번째 프레임 데이터를 상기 출력 데이터로써 출력하고,
    상기 제2 상태를 갖는 상기 선택신호에 응답하여 상기 제1 보상 데이터를 상기 출력 데이터로써 출력하는 것을 특징으로 하는 표시장치.
  12. 제8항에 있어서, 외부로부터의 제어신호에 응답하여 상기 데이터 구동회로에 상기 데이터 제어신호를 제공하고, 상기 게이트 구동회로에 상기 게이트 제어신호 를 제공하는 타이밍 컨트롤러를 더 포함하는 것을 특징으로 하는 표시장치.
  13. 제12항에 있어서, 상기 타이밍 컨트롤러는 칩 형태로 이루어지고,
    상기 데이터 보상회로는 상기 타이밍 컨트롤러에 내장되는 것을 특징으로 하는 표시장치.
KR1020060073457A 2006-06-12 2006-08-03 데이터 보상회로 및 이를 갖는 표시장치 KR20080012522A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060073457A KR20080012522A (ko) 2006-08-03 2006-08-03 데이터 보상회로 및 이를 갖는 표시장치
JP2007129985A JP5080132B2 (ja) 2006-06-12 2007-05-16 データ補償回路及びこれを有する表示装置
US11/757,156 US8175146B2 (en) 2006-06-12 2007-06-01 Display apparatus having data compensating circuit
CN2007101091277A CN101089940B (zh) 2006-06-12 2007-06-12 具有数据补偿电路的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060073457A KR20080012522A (ko) 2006-08-03 2006-08-03 데이터 보상회로 및 이를 갖는 표시장치

Publications (1)

Publication Number Publication Date
KR20080012522A true KR20080012522A (ko) 2008-02-12

Family

ID=39340623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060073457A KR20080012522A (ko) 2006-06-12 2006-08-03 데이터 보상회로 및 이를 갖는 표시장치

Country Status (1)

Country Link
KR (1) KR20080012522A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153184B2 (en) 2010-01-08 2015-10-06 Samsung Display Co., Ltd. Method of processing data and display apparatus for performing the method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153184B2 (en) 2010-01-08 2015-10-06 Samsung Display Co., Ltd. Method of processing data and display apparatus for performing the method

Similar Documents

Publication Publication Date Title
KR101288986B1 (ko) 데이터 보상회로 및 이를 갖는 액정표시장치
JP5080132B2 (ja) データ補償回路及びこれを有する表示装置
JP5253899B2 (ja) 表示制御回路、それを備えた液晶表示装置、および表示制御方法
KR101748844B1 (ko) 액정표시장치 구동장치 및 구동방법
US7696988B2 (en) Selective use of LCD overdrive for reducing motion artifacts in an LCD device
US9159284B2 (en) Liquid crystal display device using corrected moving picture data
US20080204433A1 (en) Liquid crystal display having black insertion controller and driving method thereof
JP2008122960A (ja) 表示装置及びその駆動装置
US9214117B2 (en) Display control circuit, liquid crystal display apparatus having the same, and display control method
JP2007213056A (ja) 表示装置及びその駆動装置
US9330619B2 (en) Driving device of display device and driving method thereof
US8669930B2 (en) Liquid crystal display and method for driving the same
JP4523348B2 (ja) 表示装置及びその駆動方法
US7450096B2 (en) Method and apparatus for driving liquid crystal display device
US8564521B2 (en) Data processing device, method of driving the same and display device having the same
KR101471552B1 (ko) 액정 표시 장치 및 그 구동 방법
US20060139284A1 (en) Method and apparatus for driving liquid crystal display device
JP2008216893A (ja) 平面表示装置及びその表示方法
KR101030546B1 (ko) 액정표시장치의 오버 드라이빙 회로 및 오버 드라이빙 방법
JP4413730B2 (ja) 液晶表示装置及びその駆動方法
KR20120114812A (ko) 액정 표시 장치, 액정 표시 장치를 위한 영상 신호 보정 장치 및 영상 신호 보정 방법
KR101866389B1 (ko) 액정 표시장치 및 그 구동방법
KR20080012522A (ko) 데이터 보상회로 및 이를 갖는 표시장치
KR20110066371A (ko) 액정 표시 장치
KR20080047081A (ko) 액정표시장치와 그 구동방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination