KR101288986B1 - 데이터 보상회로 및 이를 갖는 액정표시장치 - Google Patents

데이터 보상회로 및 이를 갖는 액정표시장치 Download PDF

Info

Publication number
KR101288986B1
KR101288986B1 KR1020060052607A KR20060052607A KR101288986B1 KR 101288986 B1 KR101288986 B1 KR 101288986B1 KR 1020060052607 A KR1020060052607 A KR 1020060052607A KR 20060052607 A KR20060052607 A KR 20060052607A KR 101288986 B1 KR101288986 B1 KR 101288986B1
Authority
KR
South Korea
Prior art keywords
data
compensation
frame
compressed
reconstruction
Prior art date
Application number
KR1020060052607A
Other languages
English (en)
Other versions
KR20070118445A (ko
Inventor
남형식
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060052607A priority Critical patent/KR101288986B1/ko
Priority to JP2007129985A priority patent/JP5080132B2/ja
Priority to US11/757,156 priority patent/US8175146B2/en
Priority to CN2007101091277A priority patent/CN101089940B/zh
Publication of KR20070118445A publication Critical patent/KR20070118445A/ko
Application granted granted Critical
Publication of KR101288986B1 publication Critical patent/KR101288986B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Abstract

데이터 보상회로 및 이를 갖는 표시장치에서, 메모리에는 이전 프레임 데이터로부터 압축된 이전 압축 데이터가 기저장되고, 복호부는 메모리로부터의 이전 압축 데이터를 복원하여 이전 복원 데이터를 출력하고, 부호복호부는 현재 프레임 데이터를 현재 압축 데이터로 압축하여 메모리에 저장하고, 현재 압축 데이터를 복원하여 현재 복원 데이터를 출력한다. 제1 처리부는 이전 복원 데이터와 현재 복원 데이터의 차이값을 출력하고, 제2 처리부는 현재 프레임 데이터와 차이값을 합산하여 이전 재복원 데이터를 생성한다. 보상부는 이전 재복원 데이터와 현재 프레임 데이터를 근거로하여 현재 보상 데이터를 출력한다. 따라서, 메모리의 사이즈를 줄이면서 데이터의 손상을 방지할 수 있다.

Description

데이터 보상회로 및 이를 갖는 액정표시장치{DATA COMPENSATION CIRCUIT AND LIQUID CRYSTAL DISPLAY DEVICE HAVING THE SAME}
도 1은 본 발명의 일 실시예에 따른 데이터 보상회로를 나타낸 블럭도이다.
도 2 및 도 3은 도 1에 도시된 데이터 보상회로에 의해서 보상된 현재 프레임에 대응하는 전압 및 휘도를 나타낸 그래프이다.
도 4는 본 발명의 다른 실시예에 따른 데이터 보상회로를 나타낸 블럭도이다.
도 5는 도 4에 도시된 보상부의 내부 블럭도이다.
도 6은 본 발명의 또 다른 실시예에 따른 액정표시장치의 블럭도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 데이터 보상회로 110 : 메모리
120 : 복호부 130 : 부호복호부
140 : 제1 처리부 150 : 제2 처리부
160 : 보상부 300 : 표시부
400 : 게이트 구동회로 500 : 데이터 구동회로
600 : 타이밍 컨트롤러 1000 : 액정표시장치
본 발명은 데이터 보상회로 및 이를 갖는 표시장치에 관한 것으로, 더욱 상세하게는 생산성을 향상시키고 데이터의 손상을 방지할 수 있는 데이터 보상회로 및 이를 갖는 액정표시장치에 관한 것이다.
일반적으로 액정표시장치는 두 개의 표시기판과 그 사이에 개재된 액정층으로 이루어진다. 액정표시장치는 액정층에 전계를 인가하고, 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 영상을 표시한다.
이러한 액정표시장치는 최근 컴퓨터의 표시장치 뿐만 아니라 텔레비젼의 표시화면으로 널리 사용됨에 따라서 동영상을 구현할 필요성이 높아지고 있다. 그러나 종래의 액정표시장치는 액정의 응답 속도가 느리기 때문에 동영상을 구현하기 어렵다.
구체적으로, 액정 분자의 응답 속도가 느리기 때문에 액정 커패시터에 충전되는 전압이 목표전압(즉, 원하는 휘도를 얻을 수 있는 전압)까지 도달하는데는 어느 정도의 시간이 소요된다. 특히, 이전 프레임에 액정 커패시터에 이미 충전되어 있는 이전 전압과 목표 전압과의 차가 큰 경우 처음부터 목표 전압만을 인가하면 스위칭 소자가 턴-온되는 1H 시간동안 목표 전압에 도달하지 못할 수 있다.
따라서, 종래의 액정표시장치는 액정의 응답 속도를 고속화하기 위하여 DCC(Dynamic Capacitance Compensation) 방식을 채택하고 있다. DCC 방식은 현재 프레임의 목표 전압과 이전 프레임의 이전 전압을 고려하여 보정 전압을 현재 프레 임에 인가하여 액정의 응답 속도를 고속화시키는 방식이다.
그러나, DCC 방식을 채택하는 액정표시장치는 이전 프레임의 이전 전압을 저장하기 위한 프레임 메모리를 필요로한다. 이때, 프레임 메모리의 개수 및 사이즈는 액정표시장치의 생산성을 저하시키고 제조원가를 상승시킨다.
따라서, 본 발명의 목적은 메모리 사이즈를 감소시켜 생산성을 향상시키고, 데이터의 손실을 방지하기 위한 데이터 보상회로를 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 데이터 보상회로를 갖는 액정표시장치를 제공하는 것이다.
본 발명에 따른 데이터 보상회로는 메모리, 복호부, 부호복호부, 제1 처리부, 제2 처리부 및 보상부를 포함한다. 상기 메모리는 이전 프레임동안 이전 프레임 데이터로부터 압축된 이전 압축 데이터를 저장하고, 상기 복호부는 현재 프레임동안 상기 메모리로부터 독출된 상기 이전 압축 데이터를 복원하여 이전 복원 데이터를 출력한다. 상기 부호복호부는 상기 현재 프레임동안 현재 프레임 데이터를 현재 압축 데이터로 압축한 후 상기 메모리에 저장하고, 상기 현재 압축 데이터를 복원하여 현재 복원 데이터를 출력한다.
상기 제1 처리부는 상기 이전 복원 데이터와 상기 현재 복원 데이터의 제1 차이값을 출력하고, 상기 제2 처리부는 상기 제1 차이값과 상기 현재 프레임 데이터를 근거로하여 이전 재복원 데이터를 생성한다. 상기 보상부는 상기 이전 재복원 데이터와 상기 현재 프레임 데이터를 근거로하여 상기 현재 프레임 데이터를 보상하여 현재 보상 데이터를 출력한다.
본 발명에 따른 표시장치는 제1 및 제2 메모리, 제1 및 제2 복호부, 부호복호부, 제1 내지 제4 처리부 및 보상부를 포함한다. 상기 제1 메모리는 n-1번째 프레임(여기서, n은 현재 프레임을 나타냄)동안 n-2번째 프레임 데이터로부터 압축된 n-2번째 압축 데이터를 저장하고, n번째 프레임 동안 기 저장된 상기 n-2번째 압축 데이터를 출력하며, n-1번째 프레임 데이터로부터 압축된 n-1번째 압축 데이터를 저장한다. 상기 제2 메모리는 n-1번째 프레임동안 상기 n-1번째 압축 데이터를 저장하고, 상기 n번째 프레임동안 기 저장된 상기 n-1번째 압축 데이터를 출력한다.
상기 제1 복호부는 상기 n번째 프레임동안 상기 n-2번째 압축 데이터를 복원하여 n-2번째 복원 데이터를 출력하고, 상기 제2 복호부는 상기 n번째 프레임동안 상기 n-1번째 압축 데이터를 복원하여 n-1번째 복원 데이터를 출력한다. 상기 부호복호부는 상기 n번째 프레임동안 n번째 프레임 데이터를 상기 n번째 압축 데이터로 압축하여 상기 제2 메모리에 저장하고, 상기 n번째 압축 데이터를 복원하여 n번째 복원 데이터를 출력한다.
상기 제1 처리부는 상기 n-2번째 복원 데이터와 상기 n번째 복원 데이터의 제1 차이값을 출력하고, 상기 제2 처리부는 상기 제1 차이값과 상기 n번째 프레임 데이터를 근거로하여 n-2번째 재복원 데이터를 생성한다. 상기 제3 처리부는 상기 n-1번째 복원 데이터와 상기 n번째 복원 데이터의 제2 차이값을 출력하고, 상기 제4 처리부는 상기 제2 차이값과 상기 n번째 프레임 데이터를 근거로하여 n-1번째 재 복원 데이터를 생성한다. 상기 보상부는 상기 n-2번째 재복원 데이터, 상기 n-1번째 재복원 데이터 및 상기 n번째 프레임 데이터를 근거로하여 상기 n-1번째 재복원 데이터를 보상하여 n-1번째 보상 데이터를 출력한다.
이러한 데이터 보상회로 및 이를 갖는 표시장치에 따르면, 압축된 데이터가 메모리에 저장되므로, 메모리의 전체 사이즈를 감소시킬 수 있고, 정지화면을 표시하는 경우 압축 및 복원과정을 거치지 않은 현재 프레임 데이터가 출력되므로 데이터의 손상을 방지할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 데이터 보상회로를 나타낸 블럭도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 데이터 보상회로(100)는 메모리(110), 복호부(120), 부호복호부(130), 제1 처리부(140), 제2 처리부(150) 및 보상부(160)를 포함한다.
상기 메모리(110)에는 이전 프레임 데이터(F(n-1))로부터 압축된 이전 압축 데이터(Fc(n-1))가 기 저장된다. 본 발명의 일 예로, 상기 이전 프레임 데이터(F(n-1))가 24비트로 이루어졌다면, 상기 이전 압축 데이터(Fc(n-1))는 1/3로 압축된 8비트로 이루어진다. 따라서, 상기 메모리(110)는 2m(여기서, m은 상기 이전 프레임 데이터(F(n-1))의 비트수임)보다 작은 사이즈를 갖는다. 본 발명의 일 예로, 상기 이전 프레임 데이터(F(n-1))가 24 비트로 이루어진 경우, 상기 메모 리(110)는 28의 사이즈를 갖는다. 이와 같이, 상기 메모리(110)에는 한 프레임 분량보다 작은 분량의 압축된 데이터가 저장되므로, 상기한 메모리(110)의 사이즈를 감소시킬 수 있다.
상기 복호부(120)는 현재 프레임동안 상기 메모리(110)에 기저장된 이전 압축 데이터(Fc(n-1))를 독출하고, 상기 이전 압축 데이터(Fc(n-1))를 복원하여 이전 복원 데이터(Fd(n-1))를 출력한다. 구체적으로, 상기 복호부(120)는 m/3 비트로 이루어진 상기 이전 압축 데이터(Fc(n-1)를 m 비트로 이루어진 상기 이전 복원 데이터(Fd(n-1))로 복원한다.
한편, 상기 부호복호부(130)는 상기 현재 프레임동안 현재 프레임 데이터(F(n))를 입력받고, 상기 현재 프레임 데이터(F(n))를 현재 압축 데이터(Fc(n))로 압축한 후 상기 메모리(110)에 저장한다. 본 발명의 일 예로, 상기 현재 프레임 데이터(F(n))는 m 비트로 이루어지고, 상기 현재 압축 데이터(Fc(n))는 m/3 비트로 이루어진다. 또한, 상기 부호복호부(130)는 상기 현재 프레임동안 상기 현재 압축 데이터(Fc(n))를 복원하여 현재 복원 데이터(Fd(n))를 출력한다.
상기 제1 처리부(140)는 상기 이전 복원 데이터(Fd(n-1))와 상기 현재 복원 데이터(Fd(n))의 제1 차이값(ΔFd(n))을 출력하고, 상기 제2 처리부(150)는 상기 제1 차이값(ΔFd(n))과 상기 현재 프레임 데이터(F(n))를 근거로하여 상기 이전 재복원 데이터(Fd`(n-1))를 생성한다. 구체적으로, 상기 제2 처리부(150)는 상기 현재 프레임 데이터(F(n))에 상기 제1 차이값(ΔFd(n))을 합산하여 상기 이전 재복원 데이터(Fd`(n-1))를 생성한다. 정지 화면의 경우 상기 현재 복원 데이터(Fd(n))와 상기 이전 복원 데이터(Fd(n-1))가 동일하여 상기 제1 차이값(ΔFd(n))은 0이 된다. 이 경우, 상기 제2 처리부(150)는 상기 현재 프레임 데이터(F(n))와 동일한 상기 이전 재복원 데이터(Fd`(n-1))를 출력한다.
상기 보상부(160)는 상기 이전 재복원 데이터(Fd`(n-1))와 상기 현재 프레임 데이터(F(n))를 근거로하여 상기 현재 프레임 데이터(F(n))를 보상하여 현재 보상 데이터(F`(n))를 출력한다. 구체적으로, 상기 보상부(160)는 상기 이전 재복원 데이터(Fd`(n-1))와 상기 현재 프레임 데이터(F(n))의 제2 차이값이 기 설정된 제1 기준값 이하이면 상기 현재 프레임 데이터(F(n))와 동일한 값을 갖는 상기 현재 보상 데이터(F`(n))를 출력한다. 따라서, 정지 화면의 경우 상기 제1 차이값(ΔFd(n))은 0이므로, 상기 이전 재복원 데이터(Fd`(n-1))는 상기 현재 프레임 데이터(F(n))와 동일한 값을 갖는다.
현재 프레임에서는 압축 또는 복원되지 않은 상기 현재 프레임 데이터(F(n))가 그대로 출력된다. 그 결과, 가공되지 않은 상기 현재 프레임 데이터(F(n))를 이용하여 영상을 표시함으로써, 정지 화면의 손상을 방지할 수 있다.
한편, 상기 보상부(160)는 상기 제2 차이값이 상기 제1 기준값보다 크면 상기 현재 프레임 데이터(F(n))보다 기 설정된 보정값만큼 오버 드라이빙된 상기 현재 보상 데이터(F`(n))를 출력한다.
이하, 도 2 및 도 3을 참조하여 상기 보상부(160)에 의해서 오버 드라이빙되는 현재 보상 데이터를 구체적으로 설명하기로 한다.
도 2 및 도 3은 도 1에 도시된 데이터 보상회로에 의해서 보상된 현재 보상 데이터에 대응하는 전압 및 휘도를 나타낸 그래프이다. 도 2 및 도 3에서 x축은 시간을 나타내고, y축은 전압 및 휘도를 나타낸다. 여기서, 상기 전압은 매 프레임 단위로 액정층에 인가되는 전압을 나타내고, 상기 휘도는 액정층을 통과한 광의 휘도를 나타낸다.
도 2를 참조하면, 이전 프레임 데이터는 제1 목표전압(Vt1)에 대응하고, 현재 프레임 데이터는 상기 제1 목표전압(Vt1)보다 높은 제2 목표전압(Vt2)에 대응한다. 상기 제1 목표전압(Vt1)과 제2 목표전압(Vt2)의 전압차가 기 설정된 기준값보다 큰 경우, 상기 제2 목표전압(Vt2)을 액정층에 인가하더라도 한 프레임 내에 원하는 목표 휘도(Lt)에 도달하기 어렵다. 이러한 문제를 해결하기 위해, 보상부(160, 도 1에 도시됨)는 현재 프레임(n)에서 상기 제2 목표전압(Vt2)을 상기 제2 목표전압(Vt2)보다 높은 제3 목표전압(Vt3)으로 오버 드라이빙시킨다. 따라서, 상기 현재 프레임(n)에서 상기 액정층에는 상기 제3 목표전압(Vt3)이 인가되고, 그 결과 라이징 타임이 감소되어 한 프레임 내에 원하는 목표휘도(Lt)에 도달할 수 있다.
도 3을 참조하면, 이전 프레임 데이터는 제1 목표전압(Vt1)에 대응하고, 현재 프레임 데이터는 상기 제1 목표전압(Vt1)보다 낮은 제2 목표전압(Vt2)에 대응한다. 상기 제1 목표전압(Vt1)과 제2 목표전압(Vt2)의 전압차가 기 설정된 기준값보다 큰 경우, 상기 제2 목표전압(Vt2)을 액정층에 인가하더라도 한 프레임 내에 원하는 목표 휘도(Lt)에 도달하기 어렵다. 이러한 문제를 해결하기 위해, 보상 부(160, 도 1에 도시됨)는 현재 프레임(n)에서 상기 제2 목표전압(Vt2)을 상기 제2 목표전압(Vt2)보다 낮은 제3 목표전압(Vt3)으로 오버 드라이빙시킨다. 따라서, 상기 현재 프레임(n)에서 상기 액정층에는 상기 제3 목표전압(Vt3)이 인가되고, 그 결과 라이징 타임이 감소되어 한 프레임 내에 원하는 목표휘도(Lt)에 도달할 수 있다.
이와 같이, 오버 드리이빙된 전압을 액정층에 인가함으로써, 액정의 응답 속도가 향상시킬 수 있다.
도 4는 본 발명의 다른 실시예에 따른 데이터 보상회로를 나타낸 블럭도이고, 도 5는 도 4에 도시된 보상부의 내부 블럭도이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 데이터 보상회로(200)는 제1 및 제2 메모리(210, 220), 제1 및 제2 복호부(230, 240), 부호복호부(250), 제1, 제2, 제3 및 제4 처리부(260, 270, 280, 290) 및 보상부(295)를 포함한다.
상기 제1 메모리(210)에는 n-2번째 프레임 데이터(F(n-2))(여기서, n은 현재 프레임을 나타냄)로부터 압축된 n-2번째 압축 데이터(Fc(n-2))가 기 저장되고, 상기 제2 메모리(220)에는 n-1번째 프레임 데이터(F(n-1))로부터 압축된 n-1번째 압축 데이터(Fc(n-1))가 저장된다. 상기 제1 메모리(210)는 n번째 프레임 동안 기 저장된 상기 n-2번째 압축 데이터(Fc(n-2))를 출력하며, 이후 상기 n-1번째 압축 데이터(Fc(n-1))를 저장한다. 상기 제2 메모리(220)는 상기 n번째 프레임동안 기 저장된 상기 n-1번째 압축 데이터(Fc(n-1))를 출력한다. 본 발명의 일 예로, 상기 n-2번째 및 n-1번째 프레임 데이터가 m 비트로 이루어지면, 상기 n-2번째 및 n-1번째 압축 데이터는 m/3 비트로 이루어진다. 상기 제1 및 제2 메모리(210, 220)는 2m보다 작은 사이즈를 갖는다. 본 발명의 일 예로, 상기 제1 및 제2 메모리(210, 220)는 2m/3의 사이즈를 갖는다.
상기 제1 복호부(230)는 상기 n번째 프레임동안 상기 n-2번째 압축 데이터(Fc(n-2))를 복원하여 n-2번째 복원 데이터(Fd(n-2))를 출력하고, 상기 제2 복호부(240)는 상기 n번째 프레임동안 상기 n-1번째 압축 데이터(Fc(n-1))를 복원하여 n-1번째 복원 데이터(Fd(n-1))를 출력한다. 본 발명의 일 예로, 상기 제1 및 제2 복호부(230, 240)는 m/3 비트로 이루어진 상기 n-2 및 n-1 압축 데이터(Fc(n-2), Fc(n-1))를 m 비트로 이루어진 상기 n-2번째 및 n-1번째 복원 데이터(Fd(n-2), Fd(n-1))로 각각 복원한다.
상기 부호복호부(250)는 상기 n번째 프레임동안 n번째 프레임 데이터(F(n))를 입력받고, 상기 n번째 프레임 데이터(F(n))를 상기 n번째 압축 데이터(Fc(n))로 압축하여 상기 제2 메모리(220)로 제공한다. 또한, 상기 부호복호부(250)는 상기 n번째 프레임동안 상기 n번째 압축 데이터(Fc(n))를 복원하여 n번째 복원 데이터(Fd(n))를 출력한다.
상기 제1 처리부(260)는 상기 n-2번째 복원 데이터(Fd(n-2))와 상기 n번째 복원 데이터(Fd(n))의 제1 차이값(ΔFd(n-2))을 출력하고, 상기 제2 처리부(270)는 상기 제1 차이값(ΔFd(n-2))과 상기 n번째 프레임 데이터(F(n))를 근거로하여 n-2번째 재복원 데이터(Fd`(n-2))를 생성한다. 여기서, 상기 제2 처리부(270)는 상기 n번째 프레임 데이터(F(n))에 상기 제1 차이값(ΔFd(n-2))를 합산하여 상기 n-2번째 재복원 데이터(Fd`(n-2))를 생성한다.
상기 제3 처리부(280)는 상기 n-1번째 복원 데이터(Fd(n-1))와 상기 n번째 복원 데이터(Fd(n))의 제2 차이값(ΔFd(n-1))을 출력하고, 상기 제4 처리부(290)는 상기 제2 차이값(ΔFd(n-1))과 상기 n번째 프레임 데이터(F(n))를 근거로하여 n-1번째 재복원 데이터(Fd`(n-1))를 생성한다. 여기서, 상기 제4 처리부(290)는 상기 n번째 프레임 데이터(F(n))에 상기 제2 차이값(ΔFd(n-1))을 합산하여 상기 n-1번째 재복원 데이터(Fd`(n-1))를 생성한다.
상기 보상부(295)는 상기 n-2번째 재복원 데이터(Fd`(n-2)), 상기 n-1번째 재복원 데이터(Fd`(n-1)) 및 상기 n번째 프레임 데이터(F(n))를 근거로하여 상기 n-1번째 재복원 데이터(Fd`(n-1))를 보상하여 n-1번째 보상 데이터(F`(n-1))를 출력한다.
도 5에 도시된 바와 같이, 상기 보상부(295)는 제1 및 제2 보상부(296, 297)를 포함한다. 상기 제1 보상부(296)는 상기 n-2번째 재복원 데이터(Fd`(n-2)) 및 상기 n-1번째 재복원 데이터(Fd`(n-1))를 근거로하여 n-1번째 보상 복원 데이터(Fd``(n-1))를 생성하고, 상기 제2 보상부(297)는 상기 n-1번째 보상 복원 데이터(Fd``(n-1)) 및 상기 n번째 프레임 데이터(F(n))를 근거로하여 상기 n-1번째 보상 데이터(F`(n-1))를 생성한다.
구체적으로, 상기 제1 보상부(296)는 상기 n-2번째 재복원 데이터(Fd`(n-2))와 상기 n-1번째 재복원 데이터(Fd`(n-1))의 제3 차이값이 기 설정된 제1 기준값 이하이면 상기 n-2번째 재복원 데이터(Fd`(n-2))와 동일한 값을 갖는 상기 n-1번째 보상 복원 데이터(Fd``(n-1))를 출력하고, 상기 제1 기준값보다 크면 상기 n-1번째 재복원 데이터(Fd`(n-1))로부터 오버 드리이빙된 상기 n-1번째 보상 복원 데이터(Fd``(n-1))를 출력한다.
정지 화면의 경우, 상기 제1 및 제2 차이값(ΔFd(n-2), ΔFd(n-1))이 0이므로, 상기 n-2 및 n-1 재복원 데이터(Fd`(n-2), Fd`(n-1))는 상기 n 프레임 데이터(F(n))와 동일한 값을 갖는다. 또한, 상기 제3 차이값이 0이 되므로, 상기 제1 보상부(296)는 상기 n 프레임 데이터(F(n))와 동일한 값을 갖는 상기 n-1 보상 복원 데이터(Fd``(n-1))를 출력한다.
한편, 상기 제2 보상부(297)는 상기 n-1번째 보상 복원 데이터(Fd``(n-1))가 제2 기준값보다 작고, 상기 n번째 프레임 데이터(F(n))가 제3 기준값보다 크면, 상기 n-1번째 보상 복원 데이터(Fd``(n-1))보다 제2 보정값만큼 큰 상기 n-1 보상 데이터(F`(n-1))를 생성하고, 상기 n-1번째 보상 복원 데이터(Fd``(n-1))가 상기 제2 기준값 이상이거나 상기 n번째 프레임 데이터(F(n))가 상기 제3 기준값 이하이면, 상기 n-1번째 보상 복원 데이터(Fd``(n-1))와 동일한 상기 n-1번째 보상 데이터(F`(n-1))를 생성한다.
정지 화면의 경우, 상기 제2 보상부(297)는 상기 n-1번째 보상 복원 데이터(Fd``(n-1))와 동일한 상기 n-1번째 보상 데이터(F`(n-1))를 생성한다. 여기서, 상기 n-1번째 보상 복원 데이터(Fd``(n-1))는 상기 n번째 프레임 데이터(F(n))와 동일한 값을 가지므로, 상기 n-1번째 보상 데이터(F`(n-1))는 상기 n번째 프레임 데이터(F(n))와 동일한 값을 가진다.
이와 같이, 정지화면을 표시하는 경우 상기 제1 및 제2 보상부(296, 297)에서는 압축 또는 복원되지 않은 상기 n번째 프레임 데이터(F(n))가 그대로 출력된다. 그 결과, 가공되지 않은 상기 n번째 프레임 데이터(F(n))를 이용하여 영상을 표시함으로써, 정지 화면의 손상을 방지할 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 액정표시장치의 블럭도이다.
도 6을 참조하면, 본 발명의 또 다른 실시예에 따른 액정표시장치(1000)는 영상을 표시하는 표시부(300), 상기 표시부(300)를 구동시키는 게이트 구동회로(400)와 데이터 구동회로(500), 상기 데이터 구동회로(500)에 연결된 계조전압 발생부(800) 및 상기 게이트 구동회로(400)와 데이터 구동회로(500)의 구동을 제어하는 타이밍 컨트롤러(600)를 포함한다.
상기 표시부(300)에는 게이트 전압을 입력받는 다수의 게이트 라인(GL1 ~ GLn)과 데이터 전압을 입력받는 다수의 데이터 라인(DL1 ~ DLm)이 구비된다. 상기 다수의 게이트 라인(GL1 ~ GLn)과 다수의 데이터 라인(DL1 ~ DLm)에 의해서 상기 표시부(300)에는 매트릭스 형태로 다수의 화소영역이 정의되고, 각 화소영역에는 화소(310)가 구비된다. 상기 화소(310)는 박막 트랜지스터(311), 액정 커패시터(CLC) 및 스토리지 커패시터(CST)로 이루어진다.
도면에 도시된 바와 같이, 상기 박막 트랜지스터(311)의 게이트 전극은 제1 게이트 라인(GL1)에 연결되고, 소오스 전극은 제1 데이터 라인(DL1)에 연결되며, 상기 액정 커패시터(CLC)와 상기 스토리지 커패시터(CST)는 상기 박막 트랜지스터(311)의 드레인 전극에 병렬 연결된다.
본 발명의 일 예로, 상기 표시부(300)는 하부기판, 상기 하부기판과 마주하는 상부기판 및 상기 하부기판과 상기 상부기판과의 사이에 개재된 액정층으로 이루어진다.
상기 하부기판에는 상기 다수의 게이트 라인(GL1 ~ GLn), 상기 다수의 데이터 라인(DL1 ~ DLm), 상기 박막 트랜지스터(311) 및 상기 액정 커패시터(CLC)의 제1 전극인 화소전극이 형성된다. 따라서, 상기 박막 트랜지스터(311)는 상기 게이트 전압에 응답하여 상기 데이터 전압을 상기 화소전극에 인가한다.
한편, 상기 상부기판에는 상기 액정 커패시터(CLC)의 제2 전극인 공통전극이 형성되고, 상기 공통전극에는 공통전압이 인가된다. 상기 화소전극과 상기 공통전극과의 사이에 개재된 액정층은 유전체의 역할을 수행한다. 따라서, 상기 액정 커패시터(CLC)에는 상기 데이터 전압과 상기 공통전압의 전위차에 대응하는 전압이 충전된다.
상기 게이트 구동회로(400)는 상기 표시부(300)에 구비된 다수의 게이트 라인(GL1 ~ GLn)과 전기적으로 연결되어 상기 다수의 게이트 라인(GL1 ~ GLn)에 상기 게이트 전압을 제공한다. 상기 데이터 구동회로(500)는 상기 표시부(300)에 구비된 다수의 데이터 라인(DL1 ~ DLm)과 전기적으로 연결되고, 상기 계조전압 발생부(800)로부터의 계조 전압을 선택하여 상기 다수의 데이터 라인(DL1 ~ DLm)에 상 기 데이터 전압으로 제공한다.
상기 타이밍 컨트롤러(600)는 각종 제어신호, 예를 들면 수직동기신호(Vsync), 수평동기신호(Hsync), 메인클럭(MCLK), 데이터 인에이블신호(DE) 등을 입력받는다. 상기 타이밍 컨트롤러(600)는 상기 각종 제어신호를 기초로하여 게이트 제어신호(CONT1)와 데이터 제어신호(CONT2)를 출력한다.
상기 게이트 제어신호(CONT1)는 상기 게이트 구동회로(400)의 동작을 제어하기 위한 신호로써 상기 게이트 구동회로(400)로 제공된다. 상기 게이트 제어신호(CONT1)는 상기 게이트 구동회로(400)의 동작을 개시하는 수직개시신호, 상기 게이트 전압의 출력 시기를 결정하는 게이트 클럭신호 및 게이트 전압의 온 펄스폭을 결정하는 출력 인에이블 신호 등을 포함한다.
상기 게이트 구동회로(400)는 상기 타이밍 컨트롤러(600)로부터의 상기 게이트 제어신호(CONT1)에 응답하여 게이트 온 전압(Von)과 게이트 오프전압(Voff)의 조합으로 이루어진 상기 게이트 전압을 출력한다.
상기 데이터 제어신호(CONT2)는 상기 데이터 구동회로(500)의 동작을 제어하는 신호로써 상기 데이터 구동회로(500)로 제공된다. 상기 데이터 제어신호(CONT2)는 상기 데이터 구동회로(500)의 동작을 개시하는 수평개시신호, 상기 데이터 전압의 극성을 반전시키는 반전신호 및 상기 데이터 구동부로부터 상기 데이터 전압이 출력되는 시기를 결정하는 출력지시신호 등을 포함한다.
또한, 상기 타이밍 컨트롤러(600)는 칩 형태로 이루어지고, 상기 타이밍 컨트롤러(600)에는 도 1에 도시된 데이터 보상회로(100)가 내장된다. 특히, 상기 메 모리(110, 도 1에 도시됨)에는 압축된 데이터가 저장되므로, 상기 메모리(110)의 전체 사이즈가 감소하고, 그 결과 상기 메모리(110)를 상기 타이밍 컨트롤러(600)에 내장시킬 수 있다.
상기 데이터 보상회로(100)는 현재 프레임에서 외부의 그래픽 제어기(미도시)로부터 현재 프레임 데이터(F(n))를 입력받아 현재 보상 데이터(F`(n))로 보상한다. 상기 데이터 구동회로(500)는 상기 타이밍 컨트롤러(600)로부터의 상기 데이터 제어신호(CONT1)에 응답하여 상기 현재 보상 데이터(F`(n))를 입력받고, 상기 계조전압 발생부(800)로부터의 계조전압 중 상기 현재 보상 데이터(F`(n))에 대응하는 계조전압을 선택하여 상기 데이터 전압으로 변환하여 출력한다.
이로써, 상기 표시부(300)는 상기 데이터 전압와 상기 게이트 전압에 응답하여 영상을 표시한다. 특히, 정지 화면의 경우 상기 현재 보상 데이터(F`(n))는 압축 또는 복원되는 과정을 거치지 않은 현재 프레임 데이터(F(n))에 대응하는 데이터 전압로 변환되므로, 상기 표시부(300)는 손상되지 않은 데이터를 이용하여 영상을 표시할 수 있다.
이와 같은 데이터 보상회로 및 이를 갖는 표시장치에 따르면, 프레임 데이터는 압축된 후 메모리에 저장되고, 메모리로부터 독출된 압축 데이터는 복원과정을 거친후 보상부로 전송된다.
따라서, 메모리의 전체 사이즈를 감소시킬 수 있고, 그 결과 메모리를 타이밍 컨트롤러에 내장시킬 수 있으므로써 표시장치의 제조 원가를 절감시켜 생산성을 향상시킬 수 있다.
또한, 정지화면이 표시되는 경우 압축 및 복원과정을 거치지 않은 현재 프레임 데이터를 이용하여 영상을 표시함으로써, 정지화면이 손상되는 것을 방지할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (22)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. n-2번째 프레임 데이터(여기서, n은 현재 프레임을 나타냄)로부터 압축된 n-2 압축 데이터가 기 저장된 제1 메모리;
    n-1번째 프레임 데이터로부터 압축된 n-1번째 압축 데이터가 기 저장된 제2 메모리;
    n번째 프레임동안 상기 n-2번째 압축 데이터를 복원하여 n-2번째 복원 데이터를 출력하는 제1 복호부;
    상기 n번째 프레임동안 상기 n-1번째 압축 데이터를 복원하여 n-1번째 복원 데이터를 출력하는 제2 복호부;
    상기 n번째 프레임동안 n번째 프레임 데이터를 상기 n번째 압축 데이터로 압축하여 상기 제2 메모리로 제공하고, 상기 n번째 압축 데이터를 복원하여 n번째 복원 데이터를 출력하는 부호복호부;
    상기 n-2번째 복원 데이터와 상기 n번째 복원 데이터의 제1 차이값을 출력하는 제1 처리부;
    상기 제1 차이값과 상기 n번째 프레임 데이터를 근거로하여 n-2번째 재복원 데이터를 출력하는 제2 처리부;
    상기 n-1번째 복원 데이터와 상기 n번째 복원 데이터의 제2 차이값을 출력하는 제3 처리부;
    상기 제2 차이값과 상기 n번째 프레임 데이터를 근거로하여 n-1번째 재복원 데이터를 출력하는 제4 처리부; 및
    상기 n-2번째 재복원 데이터, 상기 n-1번째 재복원 데이터 및 상기 n번째 프레임 데이터를 근거로하여 상기 n-1번째 재복원 데이터를 보상하여 n-1번째 보상 데이터를 출력하는 보상부를 포함하고,
    상기 n-2번째 재복원 데이터는 상기 n번째 프레임 데이터에 상기 제1 차이값이 합산된 값이고, 상기 n-1번째 재복원 데이터는 상기 n번째 프레임 데이터에 상기 제2 차이값이 합산된 값인 것을 특징으로 하는 데이터 보상회로.
  9. 삭제
  10. 제8항에 있어서, 상기 제1 및 제2 메모리는 2m(여기서, m은 상기 n 프레임 데이터의 비트수임)보다 작은 사이즈를 갖는 것을 특징으로 하는 데이터 보상회로.
  11. 제10항에 있어서, 상기 제1 및 제2 메모리는 2m/3의 사이즈를 갖는 것을 특징으로 하는 데이터 보상회로.
  12. n-2번째 프레임 데이터(여기서, n은 현재 프레임을 나타냄), n-1번째 프레임 데이터, 및 n번째 프레임 데이터에 기초하여 현재 보상 데이터를 생성하는 데이터 보상회로;
    데이터 제어신호에 응답하여 상기 현재 보상 데이터에 대응하는 데이터 전압을 출력하는 데이터 구동회로;
    게이트 제어신호에 응답하여 게이트 전압을 출력하는 게이트 구동회로; 및
    상기 데이터 전압과 상기 게이트 전압에 응답하여 영상을 표시하는 표시부를 포함하고,
    상기 데이터 보상회로는,
    상기 n-2번째 프레임 데이터로부터 압축된 n-2번째 압축 데이터가 기 저장된 제1 메모리;
    상기 n-1번째 프레임 데이터로부터 압축된 n-1번째 압축 데이터가 기 저장된 제2 메모리;
    n번째 프레임 동안 상기 n-2번째 압축 데이터를 복원하여 n-2번째 복원 데이터를 출력하는 제1 복호부;
    상기 n번째 프레임 동안 상기 n-1번째 압축 데이터를 복원하여 n-1번째 복원 데이터를 출력하는 제2 복호부;
    상기 n번째 프레임 동안 상기 n번째 프레임 데이터를 상기 n번째 압축 데이터로 압축하여 상기 제2 메모리에 제공하고, 상기 n번째 압축 데이터를 복원하여 n번째 복원 데이터를 출력하는 부호 복호부;
    상기 n-1번째 복원 데이터와 상기 n번째 복원 데이터의 제1 차이값을 출력하는 제1 처리부;
    상기 제1 차이값과 상기 n번째 프레임 데이터를 근거로 하여 n-2번째 재복원 데이터를 출력하는 제2 처리부;
    상기 n-1번째 복원 데이터와 상기 n번째 복원 데이터의 제2 차이값을 출력하는 제3 처리부;
    상기 제2 차이값과 상기 n번째 프레임 데이터를 근거로 하여 n-1번째 재복원 데이터를 출력하는 제4 처리부; 및
    상기 n-2번째 재복원 데이터, 상기 n-1번째 재복원 데이터, 및 상기 n번째 프레임 데이터를 근거로 하여 상기 n-1번째 재복원 데이터를 보상하여 상기 n-1번째 보상 데이터를 출력하는 보상부를 포함하고,
    상기 n-2번째 재복원 데이터는 상기 n번째 프레임 데이터에 상기 제1 차이값이 합산된 값이고, 상기 n-1번째 재복원 데이터는 상기 n번째 프레임 데이터에 상기 제2 차이값이 합산된 값인 것을 특징으로 하는 액정표시장치.
  13. 제12항에 있어서,
    상기 보상부는,
    상기 n-2번째 재복원 데이터 및 상기 n-1번째 재복원 데이터를 근거로 하여 n-1번째 보상 복원 데이터를 생성하는 제1 보상부; 및
    상기 n-1번째 보상 복원 데이터 및 상기 n번째 프레임 데이터를 근거로 하여 상기 n-1번째 보상 데이터를 생성하는 제2 보상부를 포함하는 것을 특징으로 하는 액정표시장치.
  14. 제12항에 있어서, 상기 제1 및 제2 메모리는 2m(여기서, m은 상기 n번째 프레임 데이터의 비트수임)보다 작은 사이즈를 갖는 것을 특징으로 하는 액정표시장치.
  15. 제12항에 있어서, 외부로부터의 제어신호에 응답하여 상기 데이터 구동회로에 상기 데이터 제어신호를 제공하고, 상기 게이트 구동회로에 상기 게이트 제어신호를 제공하는 타이밍 컨트롤러를 더 포함하는 것을 특징으로 하는 액정표시장치.
  16. 제15항에 있어서, 상기 타이밍 컨트롤러는 칩 형태로 이루어지고,
    상기 데이터 보상회로는 상기 타이밍 컨트롤러에 내장되는 것을 특징으로 하는 액정표시장치.
  17. 제12항에 있어서, 상기 표시부에는 매트릭스 형태로 배치된 다수의 화소들을 구비하고,
    상기 화소들 각각은,
    상기 게이트 전압에 응답하여 상기 데이터 전압을 출력하는 박막 트랜지스터; 및
    상기 데이터 전압과 기 설정된 기준전압과의 전위차를 충전하는 액정 커패시터를 포함하는 것을 특징으로 하는 액정표시장치.
  18. 제8항에 있어서,
    상기 보상부는,
    상기 n-2번째 재복원 데이터 및 상기 n-1번째 재복원 데이터를 근거로 하여 n-1번째 보상 복원 데이터를 생성하는 제1 보상부; 및
    상기 n-1번째 보상 복원 데이터 및 상기 n번째 프레임 데이터를 근거로 하여 상기 n-1번째 보상 데이터를 생성하는 제2 보상부를 포함하는 것을 특징으로 하는 데이터 보상 회로
  19. 제18항에 있어서,
    상기 제1 보상부는 상기 n-2번째 재복원 데이터와 상기 n-1번째 재복원 데이터의 제3 차이값이 기 설정된 제1 기준값 이하이면 상기 n-2번째 재복원 데이터와 동일한 값을 갖는 상기 n-1번째 보상 복원 데이터를 출력하고, 상기 제1 기준값보다 크면 상기 n-1번째 복원 데이터로부터 오버 드라이빙된 상기 n-1번째 보상 복원 데이터를 출력하는 것을 특징으로 하는 데이터 보상회로.
  20. 제19항에 있어서,
    상기 제1 차이값 및 상기 제2 차이값이 0이면, 상기 n-2 및 n-1 재복원 데이터들은 상기 n번째 프레임 데이터와 동일하고,
    상기 제3 차이값이 0이면, 상기 제1 보상부는 상기 n번째 프레임 데이터와 동일한 값을 갖는 상기 n-1번째 보상 복원 데이터를 출력하는 것을 특징으로 하는 데이터 보상회로.
  21. 제18항에 있어서,
    상기 제2 보상부는 상기 n-1번째 보상 복원 데이터가 제2 기준값보다 작고, 상기 n번째 프레임 데이터가 제3 기준값보다 크면, 상기 n-1번째 보상 복원 데이터보다 제2 보정값만큼 큰 상기 n-1번째 보상 데이터를 생성하고, 상기 n-1번째 보상 복원 데이터가 상기 제2 기준값 이상이거나, 상기 n번째 프레임 데이터가 상기 제3 기준값 이하이면, 상기 n-1번째 보상 복원 데이터와 동일한 상기 n-1번째 보상 데이터를 출력하는 것을 특징으로 하는 데이터 보상회로.
  22. 제11항에 있어서,
    상기 제1 및 제2 복호부들은 m/3비트로 이루어진 상기 n-2 및 n-1 압축 데이터를 m비트로 이루어진 상기 n-2번째 및 상기 n-1번째 복원 데이터로 각각 복원하는 것을 특징으로 하는 데이터 보상회로.
KR1020060052607A 2006-06-12 2006-06-12 데이터 보상회로 및 이를 갖는 액정표시장치 KR101288986B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060052607A KR101288986B1 (ko) 2006-06-12 2006-06-12 데이터 보상회로 및 이를 갖는 액정표시장치
JP2007129985A JP5080132B2 (ja) 2006-06-12 2007-05-16 データ補償回路及びこれを有する表示装置
US11/757,156 US8175146B2 (en) 2006-06-12 2007-06-01 Display apparatus having data compensating circuit
CN2007101091277A CN101089940B (zh) 2006-06-12 2007-06-12 具有数据补偿电路的显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060052607A KR101288986B1 (ko) 2006-06-12 2006-06-12 데이터 보상회로 및 이를 갖는 액정표시장치

Publications (2)

Publication Number Publication Date
KR20070118445A KR20070118445A (ko) 2007-12-17
KR101288986B1 true KR101288986B1 (ko) 2013-07-23

Family

ID=38943274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060052607A KR101288986B1 (ko) 2006-06-12 2006-06-12 데이터 보상회로 및 이를 갖는 액정표시장치

Country Status (2)

Country Link
KR (1) KR101288986B1 (ko)
CN (1) CN101089940B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150078340A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910526B1 (ko) 2007-11-20 2009-07-31 삼성전기주식회사 안테나 및 이를 이용한 이동통신 단말기
KR101691571B1 (ko) 2009-10-15 2017-01-02 삼성전자주식회사 표시 장치에 의해서 표시되는 영상 데이터를 처리하는 장치 및 방법
KR102133978B1 (ko) * 2013-11-13 2020-07-14 삼성전자주식회사 압축 데이터를 이용하여 패널 셀프 리프레쉬를 수행할 수 있는 타이밍 컨트롤러, 이의 동작 방법, 및 상기 타이밍 컨트롤러를 포함하는 데이터 처리 시스템
CN105631905A (zh) * 2014-10-29 2016-06-01 新相微电子（开曼）有限公司 一种用于tft-lcd驱动ic的图像压缩算法及控制装置
CN105679269A (zh) * 2016-03-30 2016-06-15 深圳市华星光电技术有限公司 显示画面的输出方法及输出装置
CN108682388A (zh) * 2018-07-27 2018-10-19 京东方科技集团股份有限公司 数据压缩及解压缩方法、装置和显示装置
KR102519427B1 (ko) * 2018-10-05 2023-04-10 삼성디스플레이 주식회사 구동 제어부, 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN109389958B (zh) 2018-12-12 2020-07-07 惠科股份有限公司 显示面板的驱动方法及驱动装置、显示装置
CN114449183B (zh) * 2020-11-02 2024-03-15 瑞昱半导体股份有限公司 影像处理芯片与影像处理方法
CN113595556B (zh) * 2021-07-30 2023-10-17 深圳市华星光电半导体显示技术有限公司 补偿数据的压缩存储方法、装置、电子设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040063899A (ko) * 2001-09-26 2004-07-14 인터렉트 디바이시즈, 인크. 미디어 신호를 통신하기 위한 시스템 및 방법
JP2005316369A (ja) 2004-04-26 2005-11-10 Chunghwa Picture Tubes Ltd Ｔｆｔ−ｌｃｄの画像処理方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226917A (ja) * 1994-02-14 1995-08-22 Toshiba Corp 画像再生方式及び装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040063899A (ko) * 2001-09-26 2004-07-14 인터렉트 디바이시즈, 인크. 미디어 신호를 통신하기 위한 시스템 및 방법
JP2005316369A (ja) 2004-04-26 2005-11-10 Chunghwa Picture Tubes Ltd Ｔｆｔ−ｌｃｄの画像処理方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150078340A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR102129438B1 (ko) 2013-12-30 2020-07-02 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법

Also Published As

Publication number Publication date
CN101089940A (zh) 2007-12-19
CN101089940B (zh) 2011-12-28
KR20070118445A (ko) 2007-12-17

Similar Documents

Publication Publication Date Title
KR101288986B1 (ko) 데이터 보상회로 및 이를 갖는 액정표시장치
JP5080132B2 (ja) データ補償回路及びこれを有する表示装置
TWI309404B (en) Liquid crystal display having gray voltages and driving apparatus and method thereof
US8698853B2 (en) Method and apparatus for driving liquid crystal display
KR101657023B1 (ko) 표시 장치 및 그 구동 방법
US8599193B2 (en) Liquid crystal display
JP2010002668A (ja) 表示制御回路、それを備えた液晶表示装置、および表示制御方法
CN1973315A (zh) 利用极性反转图案驱动液晶显示器
JP2007148369A (ja) 表示制御回路、表示制御方法及び表示回路
JP2007025684A (ja) 表示装置及び映像信号補正方法
US9330619B2 (en) Driving device of display device and driving method thereof
JP4523348B2 (ja) 表示装置及びその駆動方法
US20080231616A1 (en) Liquid crystal display and method for driving the same
US20200051515A1 (en) Display device and method of driving the same
JP2007156474A (ja) 液晶表示装置及びその画像信号補正方法
US8564521B2 (en) Data processing device, method of driving the same and display device having the same
JP2008216893A (ja) 平面表示装置及びその表示方法
JP4413730B2 (ja) 液晶表示装置及びその駆動方法
KR101030546B1 (ko) 액정표시장치의 오버 드라이빙 회로 및 오버 드라이빙 방법
KR101866389B1 (ko) 액정 표시장치 및 그 구동방법
KR20110066371A (ko) 액정 표시 장치
KR20080012522A (ko) 데이터 보상회로 및 이를 갖는 표시장치
KR100926306B1 (ko) 액정 표시 장치와 이의 구동 장치 및 방법
KR20080054015A (ko) 표시 장치
JP2013195610A (ja) 表示制御回路、それを備えた液晶表示装置、および表示制御方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee