JP2007324226A - 基板及びこれを利用した半導体装置検査装置 - Google Patents

Abstract

【課題】ピン端子が若干斜めとなっても検査結果に影響がでないようにした半導体装置検査装置を実現することを課題とする。
【解決手段】パフォーマンスボード１５０の上面のパッド１５２及び下面のパッド１５３、プローブカード１０７の上面のパッド１６１は、共に、無数の凸部２００がマトリクス状に並んだ形状を有する。組み立ての誤差等によってピン端子１２０，１３０，１４０が若干傾斜した状態となっても、パッド１５２、１５３、１６１との接触面積は極端には減少しない。
【選択図】図１

Description

本発明は基板及びこれを利用した半導体装置検査装置に関する。

図７（Ａ）は従来の基板１０の一部を拡大して示す。基板１０はピン端子２０が接触されるパッド１１を有する。パッド１１は上面が通常の平らな面である構成である。基板１０とピン端子２０とは装置の一部を構成する。
特開２０００−９７５３

基板１０とピン端子２０との位置関係は、図７（Ａ）に示すように、ピン端子２０が基板１０に対して垂直である関係にある。しかし、装置の組み立ての具合によっては、ピン端子２０が、図７(Ｂ)に示すように、若干斜めとなることも起こりうる。この場合には、ピン端子２０とパッド１１との接触が、図７（Ｃ）に示すように、点的となって、接触面積が狭くなって電気抵抗が増え、十分な電気的導通が取れない状態となることがあった。このことが例えば後述する半導体装置検査装置において起きると、検査結果に影響が出てしまうこともある。

そこで、本発明は、上記課題を解決した基板及びこれを利用した半導体装置検査装置を提供することを目的とする。

本発明は、ピン端子が接触されるパッドを有する基板において、
前記パッド（１５２）を、その表面を、凸部（２００）が多数並んでいる形状としたことを特徴とする。

本発明によれば、ピン端子が若干斜めとなった場合でも、ピン端子とパッドとの接触面積が極端に減少しないようになる。

次に本発明の実施の形態について説明する。

図２は本発明の基板の実施例１になるパフォーマンスボード１５０及びプローブカード１０７が組み込んである半導体装置検査装置１００を示す。図１は図２の一部を拡大して示す。図２において、Ｇはステージ１０３の面方向（以下、「面方向Ｇ」とする）、Ｈは面方向Ｇと直交するステージ１０３の上下方向（以下、「上下方向Ｈ」とする）をそれぞれ示している。

検査装置１００は、筐体１０１と、ヘッドプレート１０２と、ステージ１０３と、プローブカードホルダー１０６と、プローブカード１０７と、コンタクトリング１０９と、テストヘッド１１１と、パフォーマンスボード１５０を有する。

筐体１０１は、ステージ１０３を収容するためのものである。筐体１０１の上端部は、開放端とされている。ヘッドプレート１０２は、コンタクトリング１０９を保持するためのものである。ヘッドプレート１０２は、筐体１０１の上端部を塞ぐことで筐体１０１内の空間を密閉している。

ステージ１０３は、半導体装置１１２（半導体基板上に複数の半導体集積回路が形成されたもの）を固定するためのものである。ステージ１０３は、ステージ１０３の面方向Ｇ及び上下方向Ｈに移動可能な構成とされている。プローブカードホルダー１０６は、プローブカード１０７を保持するためのものである。

テストヘッド１１１は、下面に突き出たピン端子１２０を有する。各ピン端子１２０はケーブル（図示せず）を介して検査制御装置（図示せず）と電気的に接続されている。

コンタクトリング１０９は、上面に突き出たピン端子１３０と下面に突き出たピン端子１４０とを有する。ピン端子１３０とピン端子１４０とはコンタクトリング１０９内の配線を通して電気的に接続されている。

パフォーマンスボード１５０は、厚さが３ｍｍのエポキシ樹脂製のボード本体１５１の上面にパッド１５２を有し、下面にパッド１５３を有し、パッド１５２とパッド１５３とがスルーホール１５４でもって電気的に接続してある構成である。パフォーマンスボード１５０は、コンタクトリング１０９とテストヘッド１１１との間に位置しており、パッド１５２にピン端子１２０が押し当たっており、パッド１５３にピン端子１２０が押し当たっており、コンタクトリング１０９とテストヘッド１１１との間を電気的に接続している。

プローブカード１０７は、プローブカードホルダー１０６に保持されており、コンタクトリング１０９の下方に配置されている。プローブカード１０７は、環状の支持基板本体１６０の上面のパッド１６１を有し、下面にパッド１６２を有し、パッド１６１とパッド１６２とがスルーホール１６３でもって電気的に接続してあり、且つ、プローブピン１１６の基部がパッド１６２の端に固着されて先端を中央に向けて放射状に並んでいる構成である。プローブピン１１６の先端が、半導体集積回路のパッド（図示せず）に接触される。パッド１６１にピン端子１４０が押し当たっている。

コンタクトリング１０９は、ヘッドプレート１０２に保持されている。コンタクトリング１０９は、プローブカード１０７とテストヘッド１１１との間において信号の授受が可能なように、電気的信号の中継を行なうためのものである。

テストヘッド１１１は、コンタクトリング１０９上に配置されている。テストヘッド１１１は、コンタクトリング１０９及びテスタ（図示せず）と電気的に接続されている。

このような構成とされた検査装置１００は、上面に検査対象である半導体装置１１２が固定してあるステージ１０３を面方向Ｇ及び上下方向Ｈに移動させることで、半導体装置１１２の電気的検査を行う。

図３（Ａ）はパフォーマンスボード１５０の上面のパッド１５２を拡大して示し、同図（Ｂ）はパッド１５２の一部を拡大して示し、同図（Ｃ）は同図（Ｂ）中、Ｃ−Ｃ線に沿う断面を示す。

このパッド１５２は、その表面は、平滑ではなく、略半球状の凸部２００が約１５０μｍのピッチｐで無数に並んでいる構成である。凸部２００の半径Ｒは約５０μｍ、高さｈは約５０μｍである。

［凸部２００の形成方法］
このパッド１５２は、例えば、図４（Ａ）乃至（Ｆ）に示すようにフォトリソグラフィ技術を利用して形成される。

先ず、図４（Ａ）に示すようにボード本体１５１に銅膜製のパッド２１０を通常よりも厚い厚さｔ（約８５μｍ）で形成する。パッド２１０の上面は平面である。

次いで、図４（Ｂ）に示すように、パッド２１０の表面にレジスト膜２１１を形成し、次いで、フォトマスク２１２をレジスト膜２１１上に置いて露光を行い、レジスト膜２１１の一部を現像させる。

次いで、洗浄を行って、レジスト膜２１１のうち現像されていない部分を洗い流し、図４（Ｃ）に示すように、レジスト膜片２１１ａがマトリクス状に分散して残された状態とする。

次いで、エッチングを行って、パッド２１０のうちレジスト膜片２１１ａによって覆われていない部分を約５０μｍの深さまで腐食させて除去して、図４（Ｄ）に示す状態とし、次いでレジスト膜片２１１ａを除去する。これによって、図４（Ｅ）に示すように、銅膜製のパッド２１０は略半球状の凸部２１０ａがマトリクス状に分散して並んだ状態となる。

最後に、電解金メッキを行って、図４（Ｆ）に示すように、全面に金メッキ膜２１３を１０〜１５μｍの厚さで形成し、表面が金メッキ膜２１３で覆われた無数の凸部２００がマトリクス状に並んだ構成のパッド１５２が完成する。

上記の露光及びエッチング及び電解金メッキは、ボード本体１５１上の全部の銅膜製のパッド２１０に対して一括して行われる。

［ピン端子１２０とパッド１５２との接触状態］
次に、ピン端子１２０とパッド１５２との接触状態について説明する。

図５（Ａ）はピン端子１２０が垂直である通常の姿勢である場合のピン端子１２０とパッド１５２との接触状態を示す。図示の便宜上、ピン端子１２０のサイズと凸部２００のサイズとは比例関係にはない。ピン端子１２０の直径を約１ｍｍとすると、ピン端子１２０の先端の一つの直径方向に対向する凸部２００の数は約７０個である。

ピン端子１２０の平坦な先端面１２０ａはこれに対向する領域内の多数の凸部２００の頂上部に押し当たっている。よって、ピン端子１２０の平坦な先端面１２０ａは、多数の凸部２００の頂上部と接触している。よって、ピン端子１３０とパッド１５２との間の接触面積は十分であり、接触抵抗は低く、電気的導通は良い。

組み立てのばらつき等が原因で、ピン端子１２０が右方向に若干傾斜した場合には、ピン端子１２０とパッド１５２との接触状態は、図５（Ｂ）に示すようになる。

即ち、凸部２００には、ピン端子１２０の平坦な先端面１２０ａのうち、右側の部分だけが押し当たり、凸部２００は通常よりも強い押し圧力を受け、符号２００Ａで示すように弾性的に若干押しつぶされた状態となる。よって、ピン端子１２０の平坦な先端面１２０ａは、右側の縁の箇所だけに留まらずに、符号３００で示す領域がこの領域内に含まれる多数の凸部２００の頂上部に押し当たった状態となる。

よって、ピン端子１２０の平坦な先端面１２０ａは、依然として多数の凸部２００の頂上部と接触している。よって、ピン端子１２０とパッド１５２との間の接触面積は依然として十分であり、接触抵抗は依然として低く、電気的導通は良い。よって、半導体装置１１２の検査結果には影響がでない。

次に、ピン端子１２０Ａが、先端面に多数の凸部１２０Ａａを有する構造である場合の、ピン端子１２０Ａとパッド１５２との接触状態について説明する。

図６（Ａ）はピン端子１２０Ａが垂直である通常の姿勢である場合のピン端子１２０Ａとパッド１５２との接触状態を示す。

凸部１２０Ａａが隣り合う凸部２００の間に嵌合して、凸部１２０Ａａの斜面と凸部２００の斜面とが接触している。よって、ピン端子１２０Ａとパッド１５２との間の接触面積は十分であり、接触抵抗は低く、電気的導通は良い。

組み立てのばらつき等が原因で、ピン端子１２０Ａが右方向に若干傾斜した場合には、ピン端子１２０とパッド１５２との接触状態は、図６（Ｂ）に示すようになる。

即ち、ピン端子１２０Ａの右側の縁の箇所だけに留まらずに、符号３１０で示す領域において、凸部１２０Ａａの斜面と凸部２００の斜面とが接触している。

よって、ピン端子１２０Ａの先端は、依然として多数の凸部２００と接触している。よって、ピン端子１２０Ａとパッド１５２との間の接触面積は依然として十分であり、接触抵抗は依然として低く、電気的導通は良い。よって、半導体装置１１２の検査結果には影響がでない。

図１中、パフォーマンスボード１５０の下面のパッド１５３及びプローブカード１０７の支持基板本体１６０の上面のパッド１６１も、前記のパフォーマンスボード１５０の上面のパッド１５２と同様に、表面が金メッキ膜で覆われた無数の凸部がマトリクス状に並んだ構造となっている。

よって、ピン端子１３０とパッド１５３との接触、及びピン端子１４０とパッド１６１との接触も、前記のピン端子１３０とパッド１５２との接触と同様に、ピン端子１３０、１４０が若干傾斜した状態においても、接触面積が十分であり状態とされており、接触抵抗は依然として低く、電気的導通は良い。

以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

本発明の実施例１になる半導体装置検査装置の一部を拡大して示す図である。 本発明の実施例１になる半導体装置検査装置示す図である。 パフォーマンスボードの上面のパッドの表面の形状を拡大して示す図である。 図３のパッドの製造工程を示す図である。 ピン端子とパッドとの接触状態を示す図である。 別のピン端子とパッドとの接触状態を示す図である。 従来のパッドの表面形状及びピン端子とパッドと接触状態を示す図である。

符号の説明

１００ 半導体装置検査装置
１０１ 筐体
１０７ プローブカード
１０９ コンタクトリング
１１１ テストヘッド
１２０，１３０，１４０ ピン端子
１５０ パフォーマンスボード
１５２，１５３，１６１ パッド
２００ 凸部

Claims (4)

1. ピン端子が接触されるパッドを有する基板において、
   前記パッドを、その表面を、凸部が多数並んでいる形状としたことを特徴とする基板。
2. 請求項１に記載の基板において、
   前記パッドの表面は、半径が約５０μｍである略半球形状の凸部が約１５０μｍのピッチで多数並んでいる形状である構成としたことを特徴とする基板。
3. ピン端子が接触されるパッドを有するパフォーマンスボード及びプローブカードを備えた半導体装置検査装置において、
   前記パフォーマンスボード及びプローブカードは、そのパッドを、凸部が多数並んでいる形状としたことを特徴とする半導体装置検査装置。
4. 請求項３に記載の半導体装置検査装置において、
   前記パッドの表面は、半径が約５０μｍである略半球形状の凸部が約１５０μｍのピッチで多数並んでいる形状である構成としたことを特徴とする半導体装置検査装置。

Images