JP2007311770A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007311770A JP2007311770A JP2007081590A JP2007081590A JP2007311770A JP 2007311770 A JP2007311770 A JP 2007311770A JP 2007081590 A JP2007081590 A JP 2007081590A JP 2007081590 A JP2007081590 A JP 2007081590A JP 2007311770 A JP2007311770 A JP 2007311770A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- heat
- heat conductive
- embedded
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3731—Ceramic materials or glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
- H01L2023/4075—Mechanical elements
- H01L2023/4081—Compliant clamping elements not primarily serving heat-conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】 放熱性に優れるとともに、半導体素子の発熱や使用環境の変動による半導体装置の反りが抑制され、信頼性が向上した半導体装置を得ることを目的とする。
【解決手段】 半導体素子１がヒートシンク２に搭載され、ヒートシンク２に接続した配線電極２１と金属ワイヤ９とを介して外部電極８に電気的に接続され、ヒートシンク２とベース板４が熱伝導シート３で一体化され、半導体素子１は封止樹脂７によりモールドされている。熱伝導シート３は、熱伝導性樹脂６にセラミック薄体片５が埋設されたもので、セラミック薄体片５が埋め込まれたセラミック埋設領域３１と、セラミック薄体片５が埋め込まれていないセラミック非埋設領域３２とで構成され、半導体素子１がセラミック埋設領域３１上に搭載されている。
【選択図】 図２
【解決手段】 半導体素子１がヒートシンク２に搭載され、ヒートシンク２に接続した配線電極２１と金属ワイヤ９とを介して外部電極８に電気的に接続され、ヒートシンク２とベース板４が熱伝導シート３で一体化され、半導体素子１は封止樹脂７によりモールドされている。熱伝導シート３は、熱伝導性樹脂６にセラミック薄体片５が埋設されたもので、セラミック薄体片５が埋め込まれたセラミック埋設領域３１と、セラミック薄体片５が埋め込まれていないセラミック非埋設領域３２とで構成され、半導体素子１がセラミック埋設領域３１上に搭載されている。
【選択図】 図２
Description
本発明は、特に、半導体素子からの熱を放出する熱伝導シートを用いた半導体装置に関するものである。
金属ベース板に、高熱伝導性絶縁層（熱伝導シート）を介して高発熱性電子部品（半導体素子）を含む回路が形成された金属ベース回路基板で、上記高熱伝導性絶縁層が、樹脂に高熱伝導性充填剤としてセラミック粒子を充填したものであり、上記金属ベース板と回路を一体化して、高発熱性電子部品から発生する熱を金属ベース板に伝えるようにしたものがある（例えば特許文献１参照）。
また、セラミックスピース（セラミック薄体片）を高分子フィルム内に配し、セラミックスの熱的、電気的な機能を生かしつつ、柔軟性をもたせた複合セラミックスシート（熱伝導シート）で、熱源からの熱をセラミックピースを介して放熱部材に伝熱するものがある。（例えば特許文献２参照）。
また、セラミックスピース（セラミック薄体片）を高分子フィルム内に配し、セラミックスの熱的、電気的な機能を生かしつつ、柔軟性をもたせた複合セラミックスシート（熱伝導シート）で、熱源からの熱をセラミックピースを介して放熱部材に伝熱するものがある。（例えば特許文献２参照）。
特許文献１に示された高熱伝導性絶縁層は、熱伝導性を発現するセラミック粒子同士の間には熱伝導性の悪い樹脂が介在するため、熱伝導のパスが全方向で寸断されており熱伝導率の向上が制限される。そこで、熱伝導率を向上させるために、セラミック粒子を高充填すると接着性が低下するという課題があった。
特許文献２に示された複合セラミックスシートを、半導体素子を搭載した金属製のヒートシンクと金属製のベース板との間に配置すると、セラミックピースと、ヒートシンクまたはベース板との線膨張率の差により半導体装置に反りが発生し、ヒートシンクの剥がれやセラミックピースの割れを引き起こし半導体装置の信頼性が低下するという課題があった。
特許文献２に示された複合セラミックスシートを、半導体素子を搭載した金属製のヒートシンクと金属製のベース板との間に配置すると、セラミックピースと、ヒートシンクまたはベース板との線膨張率の差により半導体装置に反りが発生し、ヒートシンクの剥がれやセラミックピースの割れを引き起こし半導体装置の信頼性が低下するという課題があった。
本発明は、かかる課題を解決するためになされたものであり、放熱性に優れるとともに、半導体素子の発熱や使用環境の変動による半導体装置の反りが抑制され、信頼性が向上した半導体装置を得ることを目的とする。
本発明に係る半導体装置は、ヒートシンクと、このヒートシンクに搭載された半導体素子と、この半導体素子を封止するモールド樹脂と、上記ヒートシンクの半導体素子の搭載面の反対面に設けられた熱伝導シートと、この熱伝導シートを介して設けられたベース板とを備え、上記熱伝導シートにより上記ヒートシンクと上記ベース板とが一体化された半導体装置において、上記熱伝導シートが、熱伝導性樹脂と、この熱伝導性樹脂内に埋設されたセラミック薄体片とを備え、上記セラミック薄体片が埋設されたセラミック埋設領域と、上記セラミック薄体片が埋設されていないセラミック非埋設領域とで構成され、上記半導体素子が、上記セラミック埋設領域上に搭載されているものである。
熱伝導シートが、セラミック薄体片が埋め込まれた領域とセラミック薄体片が埋め込まれていない、熱伝導性樹脂だけからなる領域とで構成され、半導体素子をセラミック埋設領域上に搭載することにより、優れた熱伝導性の確保とともに、半導体素子の発熱や使用環境の変動による、半導体装置における反りや剥がれが低減する。
実施の形態１．
図１は、本発明の実施の形態１における、半導体装置の概略構成を示す上面図で熱伝導シート３の表面の熱伝導性樹脂６を透視した上面図、図２は図１の半導体装置の断面図であり、図２（ａ）は図１中のｘ−ｘ線断面における断面図、図２（ｂ）は図１中のｙ−ｙ線断面における断面図である。
図１、図２に示すように、本実施の形態の半導体装置は、半導体素子１がヒートシンク２に搭載され、ヒートシンク２に接続した配線電極２１と金属ワイヤ９とを介して外部電極８に電気的に接続され、ヒートシンク２とベース板４が熱伝導シート３で一体化され、半導体素子１は封止樹脂７によりモールドされている。
本実施の形態に係わる熱伝導シート３は、熱伝導性樹脂６にセラミック薄体片５が埋設されたもので、半導体素子１を搭載する領域に選択的にセラミック薄体片５が埋め込まれている。つまり、熱伝導シート３は、セラミック薄体片５が埋め込まれたセラミック埋設領域３１と、セラミック薄体片５が埋め込まれていないセラミック非埋設領域３２とで構成され、半導体素子１をセラミック埋設領域３１上に搭載しているので、半導体素子１の発熱を効率よく放熱することができる。
また、上記のように、本実施の形態に係わる熱伝導シート３は、セラミック薄体片５を熱伝導シート３の全面ではなく選択的に埋設することにより、製造コストを下げることができる。さらに、セラミック薄体片５と、ベース板４、ヒートシンク２または熱伝導性樹脂６との線膨張率の差が大きいため、半導体素子１の発熱や使用環境の温度変化により半導体装置における反りや剥がれの原因となるが、本実施の形態に係わる熱伝導シート３では、セラミック薄体片５を埋設しないセラミック非埋設領域３２があるため、上記のように線膨張率の差が大きい領域が減少し、半導体装置における反りや剥がれを抑制することができ信頼性が向上する。
図１は、本発明の実施の形態１における、半導体装置の概略構成を示す上面図で熱伝導シート３の表面の熱伝導性樹脂６を透視した上面図、図２は図１の半導体装置の断面図であり、図２（ａ）は図１中のｘ−ｘ線断面における断面図、図２（ｂ）は図１中のｙ−ｙ線断面における断面図である。
図１、図２に示すように、本実施の形態の半導体装置は、半導体素子１がヒートシンク２に搭載され、ヒートシンク２に接続した配線電極２１と金属ワイヤ９とを介して外部電極８に電気的に接続され、ヒートシンク２とベース板４が熱伝導シート３で一体化され、半導体素子１は封止樹脂７によりモールドされている。
本実施の形態に係わる熱伝導シート３は、熱伝導性樹脂６にセラミック薄体片５が埋設されたもので、半導体素子１を搭載する領域に選択的にセラミック薄体片５が埋め込まれている。つまり、熱伝導シート３は、セラミック薄体片５が埋め込まれたセラミック埋設領域３１と、セラミック薄体片５が埋め込まれていないセラミック非埋設領域３２とで構成され、半導体素子１をセラミック埋設領域３１上に搭載しているので、半導体素子１の発熱を効率よく放熱することができる。
また、上記のように、本実施の形態に係わる熱伝導シート３は、セラミック薄体片５を熱伝導シート３の全面ではなく選択的に埋設することにより、製造コストを下げることができる。さらに、セラミック薄体片５と、ベース板４、ヒートシンク２または熱伝導性樹脂６との線膨張率の差が大きいため、半導体素子１の発熱や使用環境の温度変化により半導体装置における反りや剥がれの原因となるが、本実施の形態に係わる熱伝導シート３では、セラミック薄体片５を埋設しないセラミック非埋設領域３２があるため、上記のように線膨張率の差が大きい領域が減少し、半導体装置における反りや剥がれを抑制することができ信頼性が向上する。
例えば、セラミック薄体片５としてアルミナを用いる場合線膨張率は１×１０−６／℃程度、ベース板４およびヒートシンク２として銅を用いる場合線膨張率は１７×１０−６／℃程度、熱伝導性樹脂６として無機粉末が充填された樹脂組成物を用いる場合線膨張率は２０×１０−６／℃程度である。セラミック埋設領域３１はセラミック薄体片５が埋設されているため、線膨張率はセラミック薄体片５と略同等となり、上層のヒートシンク２および下層のベース板４と線膨張率が著しく異なる。このため、熱伝導シート３をセラミック埋設領域３１のみで形成すると、半導体素子１の発熱や使用環境の温度変化による反りや剥がれの原因となる。
本実施の形態に係わる熱伝導シート３においては、セラミック埋設領域３１にセラミック薄体片５を埋設しないセラミック非埋設領域３２を隣接させている。ここでセラミック非埋設領域３２の線膨張率はセラミック埋設領域３１より大きいため、部分的に線膨張率を２０×１０−６／℃程度とでき、上層のヒートシンク２および下層のベース板４に近づけることができる。このため、半導体素子１の発熱をセラミック埋設領域３１により熱伝導させ、かつ反りや剥がれを抑制することができる。
本実施の形態に係わる熱伝導シート３においては、セラミック埋設領域３１にセラミック薄体片５を埋設しないセラミック非埋設領域３２を隣接させている。ここでセラミック非埋設領域３２の線膨張率はセラミック埋設領域３１より大きいため、部分的に線膨張率を２０×１０−６／℃程度とでき、上層のヒートシンク２および下層のベース板４に近づけることができる。このため、半導体素子１の発熱をセラミック埋設領域３１により熱伝導させ、かつ反りや剥がれを抑制することができる。
図１は、熱伝導シート３の熱伝導性樹脂６の上面がヒートシンク２下面と一致する場合を示すがこれに限定されず、熱伝導シート３によりヒートシンク２とベース板４が接着固定された構造であれば良く、図３に示すように、熱伝導シート３の熱伝導性樹脂６の上面がヒートシンク２の上面と一致した構造でも良い。
本実施の形態に係わる熱伝導シート３の熱伝導性樹脂６としては、熱伝導シート３がヒートシンク２とベース板４を一体化することができるだけの接着性と熱伝導性とを有するもので、樹脂組成物に熱伝導性の粉末が重点されたものを用いる。
熱伝導性樹脂６の樹脂成分としては、例えば、エポキシ樹脂、シリコーン樹脂、アクリル樹脂またはウレタン樹脂等、成形が可能な樹脂が用いられ、上記熱伝導性の微粒子としては、アルミナ、シリカまたはチッ化ホウ素（ＢＮ）等のセラミック微粒子、ダイアモンド、金属粉末等、上記樹脂組成物に比べて熱伝導性の高い粒子であれば良い。粒子形状は通常球状のものを用いるがこれに限定するものではなく、粒状、破砕状、りん片状等を用いても良い。
熱伝導性樹脂６の樹脂成分としては、例えば、エポキシ樹脂、シリコーン樹脂、アクリル樹脂またはウレタン樹脂等、成形が可能な樹脂が用いられ、上記熱伝導性の微粒子としては、アルミナ、シリカまたはチッ化ホウ素（ＢＮ）等のセラミック微粒子、ダイアモンド、金属粉末等、上記樹脂組成物に比べて熱伝導性の高い粒子であれば良い。粒子形状は通常球状のものを用いるがこれに限定するものではなく、粒状、破砕状、りん片状等を用いても良い。
本実施の形態に係わる熱伝導シート３におけるセラミック薄体片５は、半導体素子１を搭載する領域の熱伝導性樹脂６に埋め込まれて、熱伝導シート３の熱伝導率を向上させることができる。
セラミック薄体片５は、熱伝導性樹脂６のセラミック微粒子より大きい片であり、熱伝導シート３の面方向の大きさが３ｍｍ角〜２５ｍｍ角のものが好ましい。面方向の大きさが３ｍｍ角未満では熱伝導シート３の熱抵抗が増加し、面方向の大きさが２５ｍｍ角を越えるとヒートサイクル試験によりセラミック薄体片５にクラックが入り易くなる。
また、図１は、半導体素子１が搭載される熱伝導シート３のセラミック埋設領域３１が、１枚のセラミック薄体片５または９枚のセラミック薄体片５で構成された場合を示すがこれに限定されず、セラミック埋設領域３１に埋め込まれるセラミック薄体片５の数は何枚でも良い。ただし、熱伝導シート１のセラミック埋設領域３１における各セラミック薄体片５の側面間の間隔は狭い程熱抵抗が低くなるため好ましい。しかし、狭すぎると熱伝導性樹脂６が上記セラミック薄体片５の側面間に入り込むことが困難となって空隙が残り絶縁耐圧の低下が懸念されるため、上記間隔は０．１ｍｍ以上であることが好ましい。しかし、３ｍｍを越えると熱抵抗が高くなる傾向があるため、上記間隔は、０．１ｍｍ〜３ｍｍが好ましい。
また、セラミック薄体片５の形状は図１〜図３に示すように、通常四角柱を用いるがこれに限定されない。つまり、図４は、本実施の形態に係わる別の熱伝導シート３における、セラミック埋設領域３１のセラミック薄体片５の埋設状態を示す上面図であり、セラミック薄体片５の形状は熱伝導性樹脂６に埋め込める形状であれば良く、図４（ａ）に示すように三角柱でも良く、また、円柱でも良い。
また、セラミック埋設領域３１におけるセラミック薄体片５の大きさが、図４（ｂ）に示すように異なる場合は、熱伝導シート３の反りが低減されるという効果がある。
また、セラミック薄体片５としては、チッ化アルミ（ＡｌＮ）、アルミナ、シリカ、チッカシリコン（ＳｉＮ）またはチッ化ホウ素（ＢＮ）等のセラミック材料を用いる。
セラミック薄体片５は、熱伝導性樹脂６のセラミック微粒子より大きい片であり、熱伝導シート３の面方向の大きさが３ｍｍ角〜２５ｍｍ角のものが好ましい。面方向の大きさが３ｍｍ角未満では熱伝導シート３の熱抵抗が増加し、面方向の大きさが２５ｍｍ角を越えるとヒートサイクル試験によりセラミック薄体片５にクラックが入り易くなる。
また、図１は、半導体素子１が搭載される熱伝導シート３のセラミック埋設領域３１が、１枚のセラミック薄体片５または９枚のセラミック薄体片５で構成された場合を示すがこれに限定されず、セラミック埋設領域３１に埋め込まれるセラミック薄体片５の数は何枚でも良い。ただし、熱伝導シート１のセラミック埋設領域３１における各セラミック薄体片５の側面間の間隔は狭い程熱抵抗が低くなるため好ましい。しかし、狭すぎると熱伝導性樹脂６が上記セラミック薄体片５の側面間に入り込むことが困難となって空隙が残り絶縁耐圧の低下が懸念されるため、上記間隔は０．１ｍｍ以上であることが好ましい。しかし、３ｍｍを越えると熱抵抗が高くなる傾向があるため、上記間隔は、０．１ｍｍ〜３ｍｍが好ましい。
また、セラミック薄体片５の形状は図１〜図３に示すように、通常四角柱を用いるがこれに限定されない。つまり、図４は、本実施の形態に係わる別の熱伝導シート３における、セラミック埋設領域３１のセラミック薄体片５の埋設状態を示す上面図であり、セラミック薄体片５の形状は熱伝導性樹脂６に埋め込める形状であれば良く、図４（ａ）に示すように三角柱でも良く、また、円柱でも良い。
また、セラミック埋設領域３１におけるセラミック薄体片５の大きさが、図４（ｂ）に示すように異なる場合は、熱伝導シート３の反りが低減されるという効果がある。
また、セラミック薄体片５としては、チッ化アルミ（ＡｌＮ）、アルミナ、シリカ、チッカシリコン（ＳｉＮ）またはチッ化ホウ素（ＢＮ）等のセラミック材料を用いる。
本実施の形態に係わる半導体素子１は、電気信号の切換、増幅等を行う素子であり、通常、シリコン素子であるがこれに限定するものではなくＧａＡｓ、ＩｎＰまたはＳｉＣ等の化合物材料を用いた素子で半導体特性が得られるものであれば良い。
また、図１は、セラミック埋設領域３１上に半導体素子１が１個搭載されている場合であるが、複数の半導体素子が搭載されても良い。
また、図１は、セラミック埋設領域３１上に半導体素子１が１個搭載されている場合であるが、複数の半導体素子が搭載されても良い。
本実施の形態に係わるヒートシンク２は配線電極となることができ、半導体素子１に電力を供給したり、半導体素子１からの電気信号を伝達する配線路となる。通常は銅を用いるがこれに限定するものではなく、銀、アルミニウムまたは金等であれば良く、金属表面は防錆のため金、ニッケル等のめっきを施しても良く、熱伝導性シートと接する部分の表面に凹凸を設けて接着性を向上させても良い。
また、ヒートシンク２には、半導体素子１が通常はんだを用いて電気的に接続し固定されるが、図５に示すようにバネ１１を利用して押圧力でヒートシンク２に電気的に接続し固定しても良い。
また、ヒートシンク２には、半導体素子１が通常はんだを用いて電気的に接続し固定されるが、図５に示すようにバネ１１を利用して押圧力でヒートシンク２に電気的に接続し固定しても良い。
本実施の形態に係わるベース板４は、半導体素子１とヒートシンク２と熱伝導シート３とを支持する支持体である。通常は銅、アルミニウム等の金属板を用いるがこれに限定するものではなく、ＡｌとＳｉＣ等との合金を用いても良く、樹脂中にセラミック粒子やガラス繊維を充填した複合材料を用いても良い。
またベース板４は放熱性を高めるために通常放熱フィンに固定されるが、これに限定さるものではなく図６に示すようにベース板４の内部に冷却媒体４１を流して冷却効率を高めても良い。
またベース板４は放熱性を高めるために通常放熱フィンに固定されるが、これに限定さるものではなく図６に示すようにベース板４の内部に冷却媒体４１を流して冷却効率を高めても良い。
本実施の形態に係わる封止樹脂７は、半導体装置の絶縁性を得るために用いられ、樹脂に絶縁性の粒子を充填したものが用いられる。上記樹脂としては、エポキシ樹脂、アクリル樹脂、ウレタン樹脂またはシリコーン樹脂等の熱硬化樹脂やＰＰＳ（ポリフェニルサルファイド）、ＰＥＴ（ポリエチレンテレフタレート）またはＰＥ（ポリエチレン）等の熱可塑性樹脂が用いられ、絶縁性で成形できるものであれば良い。上記絶縁性の粒子としては、アルミナ、シリカ、シリコーンゴム、ＢＮまたはダイアモンド等の粒子が用いられ、粒子形状は通常球状のものを用いるが、粒状、破砕状、りん片状等を用いても良い。
実施の形態２．
本発明の実施の形態２の半導体装置に係わる熱伝導シート３として、面方向の大きさが３０ｍｍ角の正方形で、Ａｌ２Ｏ３を７０体積％充填したエポキシ樹脂シートの中央に、厚さと面方向の一辺が表１に示す値である正方形のセラミック薄体片５（ＡｌＮ）を、互いの側面の間隔を１ｍｍとして９枚埋設してセラミック埋設領域３１としたものを用いた。ヒートシンク２として面方向の大きさが２５ｍｍ角の正方形の銅板を用いて、面方向の大きさが１０ｍｍ角の正方形の半導体素子１を搭載し、ベース板４として厚さが４ｍｍで、面方向の大きさが両辺が５０ｍｍと１００ｍｍの長方形の銅板を用い、ベース板４と半導体素子１を搭載したヒートシンク２とを、上記熱伝導シート３により、上記半導体素子１がセラミック埋設領域３１上に搭載されるように接着し一体化して本実施の形態の半導体装置を得た。なお、所定の厚さの熱伝導シート３は、表１に示す厚さのセラミック薄体片５を用い、エポキシ樹脂シートの厚さを調整することにより得ることができる。
上記本実施の形態の半導体装置を用いて、半導体素子からの発熱の放熱性と、半導体装置の反りを外気温２５℃で測定した。
表１に、本実施の形態の半導体装置に係わる熱伝導シート３の厚さと、セラミック薄体片５の厚さおよび一辺の長さと、半導体素子１の一辺の長さおよび発熱量とを示す。
本発明の実施の形態２の半導体装置に係わる熱伝導シート３として、面方向の大きさが３０ｍｍ角の正方形で、Ａｌ２Ｏ３を７０体積％充填したエポキシ樹脂シートの中央に、厚さと面方向の一辺が表１に示す値である正方形のセラミック薄体片５（ＡｌＮ）を、互いの側面の間隔を１ｍｍとして９枚埋設してセラミック埋設領域３１としたものを用いた。ヒートシンク２として面方向の大きさが２５ｍｍ角の正方形の銅板を用いて、面方向の大きさが１０ｍｍ角の正方形の半導体素子１を搭載し、ベース板４として厚さが４ｍｍで、面方向の大きさが両辺が５０ｍｍと１００ｍｍの長方形の銅板を用い、ベース板４と半導体素子１を搭載したヒートシンク２とを、上記熱伝導シート３により、上記半導体素子１がセラミック埋設領域３１上に搭載されるように接着し一体化して本実施の形態の半導体装置を得た。なお、所定の厚さの熱伝導シート３は、表１に示す厚さのセラミック薄体片５を用い、エポキシ樹脂シートの厚さを調整することにより得ることができる。
上記本実施の形態の半導体装置を用いて、半導体素子からの発熱の放熱性と、半導体装置の反りを外気温２５℃で測定した。
表１に、本実施の形態の半導体装置に係わる熱伝導シート３の厚さと、セラミック薄体片５の厚さおよび一辺の長さと、半導体素子１の一辺の長さおよび発熱量とを示す。
図７は、本実施の形態の半導体装置における、半導体素子からの発熱の放熱性を測定する方法を説明する説明図であり、図７（ａ）は、本実施の形態の半導体装置におけるセラミック埋設領域３１周辺を示す上面図であり、熱伝導シート３の表面の熱伝導性樹脂を透視した上面図、図７（ｂ）は、図７（ａ）中のｚ−ｚ線断面における断面図である。
つまり、半導体素子１を搭載するセラミック埋設領域３１において、上記半導体素子１の周端面を含む第１の面１０と、上記セラミック埋設領域３１の周端部のセラミック薄体片５１の、外周端面を含む第２の面５０との間隔ａ（μｍ）を測定した。図７は、上記間隔ａが半導体素子の各端面で異なる場合を示すが、本実施の形態においては、本発明を明確化にするために、半導体素子１の全周端部で上記間隔ａが同じ値になるようにしたものを用いた。
また、熱伝導シート３の放熱性は、図７に示すように、ベース板４の熱伝導シート３側の表面における、半導体素子の中心部直下の地点（ｃ地点）の表面温度により測定した。
また、半導体素子からの発熱による、半導体装置における反りは、３次元形状測定器を用いて平板上に置いたベース板の高さを測定し、最大高さと最小高さの差を反りとして測定した。
図８、図９は、上記のようにして測定した間隔ａと、ｃ点における温度との相関を示す特性図であり、図８中、ｐ１、ｑ１、ｒ１は、熱伝導シート３のシート厚ｂを一定（４００μｍ）としてセラミック薄体片５の厚さを各々３５０μｍ、２００μｍ、１００μｍとした場合の放熱特性、図９中、ｐ１、ｓ１、ｔ１は、熱伝導シートのセラミック薄体片厚を一定（３５０μｍ）としてシート厚さを各々４００μｍ、５００μｍ、６００μｍとした場合の放熱特性である。
図８、図９に示されるように、上記間隔ａがマイナス領域になると急激に放熱性が低下することがわかり、セラミックの優れた放熱性を確保するには、上記間隔ａがマイナスでないこと、つまり、セラミック埋設領域３１の大きさが半導体素子１の搭載面以上であることが好ましいことがわかる。
また、図８に示されるように、上記間隔ａが熱伝導シート３の厚さｂ（４００μｍ）の１０倍（４００μｍ×１０）までは、上記間隔ａが大きくなる程ｃ点における温度が高くなり放熱性が向上するが、上記間隔ａが熱伝導シート３の厚さｂの１０倍を越えるとｃ点の温度が略一定になる。
また、図９に示すように、熱伝導シート３の厚さｂが、４００μｍ、５００μｍまたは６００μｍと異なる場合も、図８と同様に上記間隔ａが熱伝導シート３の厚さｂの１０倍を越えるとｃ点の温度がほぼ一定になることがわかる。
つまり、半導体素子１を搭載するセラミック埋設領域３１において、上記半導体素子１の周端面を含む第１の面１０と、上記セラミック埋設領域３１の周端部のセラミック薄体片５１の、外周端面を含む第２の面５０との間隔ａ（μｍ）を測定した。図７は、上記間隔ａが半導体素子の各端面で異なる場合を示すが、本実施の形態においては、本発明を明確化にするために、半導体素子１の全周端部で上記間隔ａが同じ値になるようにしたものを用いた。
また、熱伝導シート３の放熱性は、図７に示すように、ベース板４の熱伝導シート３側の表面における、半導体素子の中心部直下の地点（ｃ地点）の表面温度により測定した。
また、半導体素子からの発熱による、半導体装置における反りは、３次元形状測定器を用いて平板上に置いたベース板の高さを測定し、最大高さと最小高さの差を反りとして測定した。
図８、図９は、上記のようにして測定した間隔ａと、ｃ点における温度との相関を示す特性図であり、図８中、ｐ１、ｑ１、ｒ１は、熱伝導シート３のシート厚ｂを一定（４００μｍ）としてセラミック薄体片５の厚さを各々３５０μｍ、２００μｍ、１００μｍとした場合の放熱特性、図９中、ｐ１、ｓ１、ｔ１は、熱伝導シートのセラミック薄体片厚を一定（３５０μｍ）としてシート厚さを各々４００μｍ、５００μｍ、６００μｍとした場合の放熱特性である。
図８、図９に示されるように、上記間隔ａがマイナス領域になると急激に放熱性が低下することがわかり、セラミックの優れた放熱性を確保するには、上記間隔ａがマイナスでないこと、つまり、セラミック埋設領域３１の大きさが半導体素子１の搭載面以上であることが好ましいことがわかる。
また、図８に示されるように、上記間隔ａが熱伝導シート３の厚さｂ（４００μｍ）の１０倍（４００μｍ×１０）までは、上記間隔ａが大きくなる程ｃ点における温度が高くなり放熱性が向上するが、上記間隔ａが熱伝導シート３の厚さｂの１０倍を越えるとｃ点の温度が略一定になる。
また、図９に示すように、熱伝導シート３の厚さｂが、４００μｍ、５００μｍまたは６００μｍと異なる場合も、図８と同様に上記間隔ａが熱伝導シート３の厚さｂの１０倍を越えるとｃ点の温度がほぼ一定になることがわかる。
図１０、図１１は、上記のように測定した間隔ａと、半導体装置における反りとの相関を示す特性図であり、図１０中、ｐ２、ｑ２、ｒ２は、熱伝導シートのシート厚ｂを一定（４００μｍ）としてセラミック薄体片の厚さを各々３５０μｍ、２００μｍ、１００μｍとした場合の反り特性、図１１中、ｐ２、ｑ２、ｒ２は、熱伝導シート３のセラミック薄体片５の厚さを一定（３５０μｍ）として、熱伝導シート３の厚さを各々４００μｍ、５００μｍ、６００μｍとした場合の反り特性である。
図１０、図１１から、上記間隔ａが大きくなると半導体装置における反りが大きく、上記間隔ａが小さければそれだけ反りが小さくなることがわかる。半導体装置の反りが大きくなると、半導体素子１の発熱時や使用環境でヒートシンク２の剥離が起こりやすくなる。
図１０、図１１から、上記間隔ａが大きくなると半導体装置における反りが大きく、上記間隔ａが小さければそれだけ反りが小さくなることがわかる。半導体装置の反りが大きくなると、半導体素子１の発熱時や使用環境でヒートシンク２の剥離が起こりやすくなる。
図１２、図１３は、上記のように測定した間隔ａと、ｃ点の温度に対する反り量（反り率）（μ／℃）を示す特性図であり、図１２中、ｐ３、ｑ３、ｒ３は、熱伝導シートのシート厚ｂを一定（４００μｍ）としてセラミック薄体片の厚さを各々３５０μｍ、２００μｍ、１００μｍとした場合の反り特性、図１３中、ｐ３、ｑ３、ｒ３は、熱伝導シート３のセラミック薄体片５の厚さを一定（３５０μｍ）として、熱伝導シート３の厚さを各々４００μｍ、５００μｍ、６００μｍとした場合の反り率の特性である。
図１２に示されるように、間隔ａが熱伝導シート３の厚さｂ（４００μｍ）の１０倍（４００μｍ×１０）までは、ｃ点の温度に対する反り量が一定であるが、間隔ａが熱伝導シート３の厚さｂの１０倍を越えるとｃ点の温度に対する反り量が急激に上昇する。
また、図１３に示すように、熱伝導シート３の厚さｂが、４００μｍ、５００μｍまたは６００μｍと異なる場合も、図１２と同様の傾向が得られた。
図１２に示されるように、間隔ａが熱伝導シート３の厚さｂ（４００μｍ）の１０倍（４００μｍ×１０）までは、ｃ点の温度に対する反り量が一定であるが、間隔ａが熱伝導シート３の厚さｂの１０倍を越えるとｃ点の温度に対する反り量が急激に上昇する。
また、図１３に示すように、熱伝導シート３の厚さｂが、４００μｍ、５００μｍまたは６００μｍと異なる場合も、図１２と同様の傾向が得られた。
以上のことから、熱伝導シート３にセラミック埋設領域３１を、上記間隔ａが０≦ａ≦１０ｂとなるように設け、上記セラミック埋設領域３１に半導体素子１を搭載することにより、十分な放熱特性を確保しながら半導体装置における反りを小さくでき、半導体素子１の発熱や環境温度によりヒートシンク２の剥離を抑えることができ信頼性が向上することがわかる。
また、熱伝導シート３において、セラミック薄体片５を範囲を選定して埋め込むことにより、多量のセラミック薄体片５を用いることなく熱伝導性シートの放熱性が向上し、さらに製造コストを下げることができる。
また、熱伝導シート３において、セラミック薄体片５を範囲を選定して埋め込むことにより、多量のセラミック薄体片５を用いることなく熱伝導性シートの放熱性が向上し、さらに製造コストを下げることができる。
上記各実施の形態では、半導体素子１をモールド樹脂７で封止した例を示したが、本発明は、例えば、図１４に示すように、モールド樹脂で封止しないものに適用してもよい。図１４は本発明の実施の形態の半導体装置の断面図であり、半導体素子１を樹脂などで封止することなく、ケース１２をかぶせて外部から半導体素子１等の電子部品を保護している。
また、ヒートシンクの形状は、半導体素子からの熱を効率良く伝導させるため、半導体素子側とその反対側（ベース板）側が面状になるようにするのが好ましい。
また、ヒートシンクの形状は、半導体素子からの熱を効率良く伝導させるため、半導体素子側とその反対側（ベース板）側が面状になるようにするのが好ましい。
１ 半導体素子、２ ヒートシンク、２１ 配線電極、３ 熱伝導シート、３１ セラミック埋設領域、３２ セラミック非埋設領域、４ ベース板、５ セラミック薄体片、６ 熱伝導性樹脂、７ 封止樹脂、１０ 第１の面、５０ 第２の面、５１外周のセラミック薄体片。
Claims (6)
- ヒートシンクと、このヒートシンクに搭載された半導体素子と、この半導体素子を封止するモールド樹脂と、上記ヒートシンクの半導体素子の搭載面の反対面に設けられた熱伝導シートと、この熱伝導シートを介して設けられたベース板とを備え、上記熱伝導シートにより上記ヒートシンクと上記ベース板とが一体化された半導体装置において、上記熱伝導シートが、熱伝導性樹脂と、この熱伝導性樹脂内に埋設されたセラミック薄体片とを備え、上記セラミック薄体片が埋設されたセラミック埋設領域と、上記セラミック薄体片が埋設されていないセラミック非埋設領域とで構成され、上記半導体素子が、上記セラミック埋設領域上に搭載されていることを特徴とする半導体装置。
- セラミック埋設領域は、上記セラミック埋設領域の線膨張率より大きい線膨張率を有するセラミック非埋設領域に隣接していることを特徴とする請求項１に記載の半導体装置。
- セラミック埋設領域が、互いの側面を隣接して埋設された複数のセラミック薄体片とこのセラミック薄体片の側面間に介在する熱伝導性樹脂とを備えたことを特徴とする請求項１に記載の半導体装置。
- セラミック埋設領域における、セラミック薄体片の側面間の間隔が０．１ｍｍ〜３ｍｍであることを特徴とする請求項３に記載の半導体装置。
- 半導体素子を搭載するセラミック埋設領域において、上記半導体素子の周端面を含む第１の面と、上記セラミック埋設領域周端部のセラミック薄体片の、外周端面を含む第２の面との間隔ａと、熱伝導シートの厚さｂとの関係が、
０≦ａ≦１０ｂ
であることを特徴とする請求項１に記載の半導体装置。 - ヒートシンクと、このヒートシンクに搭載された半導体素子と、上記ヒートシンクの半導体素子の搭載面の反対面に設けられた熱伝導シートと、この熱伝導シートを介して設けられたベース板とを備え、上記熱伝導シートにより上記ヒートシンクと上記ベース板とが一体化された半導体装置において、上記熱伝導シートが、熱伝導性樹脂と、この熱伝導性樹脂内に埋設されたセラミック薄体片とを備え、上記熱伝導シートの上記半導体素子が搭載される領域に選択的にセラミック薄体片が埋設されていることを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007081590A JP2007311770A (ja) | 2006-04-17 | 2007-03-27 | 半導体装置 |
| US11/697,094 US7514782B2 (en) | 2006-04-17 | 2007-04-05 | Semiconductor device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006113187 | 2006-04-17 | ||
| JP2007081590A JP2007311770A (ja) | 2006-04-17 | 2007-03-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007311770A true JP2007311770A (ja) | 2007-11-29 |
Family
ID=38604075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007081590A Pending JP2007311770A (ja) | 2006-04-17 | 2007-03-27 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7514782B2 (ja) |
| JP (1) | JP2007311770A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011151354A (ja) * | 2009-09-28 | 2011-08-04 | Kyocera Corp | 配線基板、積層板及び積層シート |
| US9485877B2 (en) | 2009-09-28 | 2016-11-01 | Kyocera Corporation | Structure for circuit board used in electronic devices and method for manufacturing the same |
| JP2020004801A (ja) * | 2018-06-26 | 2020-01-09 | 京セラ株式会社 | 放熱板、半導体パッケージおよび半導体装置 |
| WO2023090013A1 (ja) * | 2021-11-19 | 2023-05-25 | 住友ベークライト株式会社 | ヒートシンク付回路基板およびその製造方法、ならびに半導体装置およびその製造方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5112101B2 (ja) * | 2007-02-15 | 2013-01-09 | 株式会社東芝 | 半導体パッケージ |
| WO2009011077A1 (ja) * | 2007-07-17 | 2009-01-22 | Mitsubishi Electric Corporation | 半導体装置及びその製造方法 |
| US20090218703A1 (en) * | 2008-02-29 | 2009-09-03 | Soo Gil Park | Lamination Tape for Reducing Chip Warpage and Semiconductor Device Containing Such Tape |
| TWI415528B (zh) * | 2008-04-24 | 2013-11-11 | Kinik Co | 高導熱性電路載板及其製作方法 |
| US20110044004A1 (en) * | 2009-08-18 | 2011-02-24 | Garosshen Thomas J | Heat transfer apparatus having a thermal interface material |
| US9337360B1 (en) | 2009-11-16 | 2016-05-10 | Solar Junction Corporation | Non-alloyed contacts for III-V based solar cells |
| US9214586B2 (en) | 2010-04-30 | 2015-12-15 | Solar Junction Corporation | Semiconductor solar cell package |
| US8962989B2 (en) | 2011-02-03 | 2015-02-24 | Solar Junction Corporation | Flexible hermetic semiconductor solar cell package with non-hermetic option |
| US8859892B2 (en) * | 2011-02-03 | 2014-10-14 | Solar Junction Corporation | Integrated semiconductor solar cell package |
| US10090420B2 (en) | 2016-01-22 | 2018-10-02 | Solar Junction Corporation | Via etch method for back contact multijunction solar cells |
| US9680035B1 (en) | 2016-05-27 | 2017-06-13 | Solar Junction Corporation | Surface mount solar cell with integrated coverglass |
| CN112313794A (zh) * | 2018-06-27 | 2021-02-02 | 京瓷株式会社 | 电子元件搭载用基板、电子装置以及电子模块 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5293301A (en) * | 1990-11-30 | 1994-03-08 | Shinko Electric Industries Co., Ltd. | Semiconductor device and lead frame used therein |
| US5305186A (en) * | 1993-01-27 | 1994-04-19 | International Business Machines Corporation | Power carrier with selective thermal performance |
| JPH09314747A (ja) | 1996-05-02 | 1997-12-09 | Tanaka Ai | 複合セラミックスフィルム及びシート |
| JP2842393B2 (ja) | 1996-07-19 | 1999-01-06 | 日本電気株式会社 | 半導体装置 |
| JP2002203942A (ja) * | 2000-12-28 | 2002-07-19 | Fuji Electric Co Ltd | パワー半導体モジュール |
| JP2003110069A (ja) | 2001-09-28 | 2003-04-11 | Kyocera Chemical Corp | 熱伝導シートおよびそれを用いた複合部材 |
| JP4053478B2 (ja) | 2003-08-11 | 2008-02-27 | 電気化学工業株式会社 | 金属ベース回路基板の製造方法 |
| JP4592333B2 (ja) * | 2004-05-31 | 2010-12-01 | 三洋電機株式会社 | 回路装置およびその製造方法 |
-
2007
- 2007-03-27 JP JP2007081590A patent/JP2007311770A/ja active Pending
- 2007-04-05 US US11/697,094 patent/US7514782B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011151354A (ja) * | 2009-09-28 | 2011-08-04 | Kyocera Corp | 配線基板、積層板及び積層シート |
| US8975537B2 (en) | 2009-09-28 | 2015-03-10 | Kyocera Corporation | Circuit substrate, laminated board and laminated sheet |
| US9485877B2 (en) | 2009-09-28 | 2016-11-01 | Kyocera Corporation | Structure for circuit board used in electronic devices and method for manufacturing the same |
| JP2020004801A (ja) * | 2018-06-26 | 2020-01-09 | 京セラ株式会社 | 放熱板、半導体パッケージおよび半導体装置 |
| WO2023090013A1 (ja) * | 2021-11-19 | 2023-05-25 | 住友ベークライト株式会社 | ヒートシンク付回路基板およびその製造方法、ならびに半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070241450A1 (en) | 2007-10-18 |
| US7514782B2 (en) | 2009-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007311770A (ja) | 半導体装置 | |
| JP6862896B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3122382U (ja) | 熱伝導部材、放熱構造および電子機器 | |
| JP2009212302A (ja) | 半導体モジュール及びその製造方法 | |
| JP2006303240A (ja) | 放熱シート、放熱体、放熱シート製造方法及び伝熱方法 | |
| US20170194548A1 (en) | Semiconductor device | |
| US20130328200A1 (en) | Direct bonded copper substrate and power semiconductor module | |
| CN105742268B (zh) | 布线基板以及包含布线基板的半导体封装 | |
| JP6337954B2 (ja) | 絶縁基板及び半導体装置 | |
| CN110098153B (zh) | 电力电子模块及制造电力电子模块的方法 | |
| JP2008218617A (ja) | 放熱基板及びこれを用いた回路モジュール | |
| JP5957866B2 (ja) | 半導体装置 | |
| JP2016143846A (ja) | 半導体装置 | |
| JP5258825B2 (ja) | パワー半導体装置及びその製造方法 | |
| JP6021745B2 (ja) | 冷却部材および半導体装置 | |
| JP2004253531A (ja) | パワー半導体モジュールおよびその固定方法 | |
| CN111406316A (zh) | 电子部件 | |
| KR101897304B1 (ko) | 파워 모듈 | |
| CN210379025U (zh) | 功率器件封装结构 | |
| JP2017045959A (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
| JP2012054487A (ja) | 電子装置 | |
| JP2008124067A (ja) | 熱伝導性基板およびこれを用いるパワーモジュール | |
| JP2008066360A (ja) | 放熱性配線基板およびその製造方法 | |
| JP2004296726A (ja) | 放熱部材および半導体素子収納用パッケージおよび半導体装置 | |
| US11476225B2 (en) | Recess portion in the surface of an interconnection layer mounted to a semiconductor device |