JP2007305873A - 評価用試料およびその製造方法、ならびに評価方法 - Google Patents

Abstract

【課題】電気特性評価用計測器の性能と電源ソースモニタの性能を簡便に評価するための手段を提供すること。
【解決手段】電気特性評価用計測器の性能および電源ソースモニタの性能を評価するために使用される評価用試料。前記試料は、半導体基板上に酸化膜と導電膜からなるMOSキャパシタおよび抵抗体を、それぞれ少なくとも１つ有し、前記MOSキャパシタは、前記電気特性評価用計測器の性能を評価するために使用され、前記抵抗体は、前記電源ソースモニタの性能を評価するために使用される。
【選択図】なし

Description

本発明は、電子部品等の電気特性を評価する評価用計測器と電源ソースモニタの性能を同一試料上で評価することができる評価用試料およびその製造方法に関する。更に、本発明は、前記試料を使用し、電気特性評価用計測器と電源ソースモニタの性能を評価する方法に関する。

シリコンウェーハ、ＳＯＩウェーハ等の半導体ウェーハを高い信頼性をもって提供するためには、出荷前の製品や製品ロットから抽出した評価用試料の各種特性を評価し工程管理を行うことが重要である。例えば、比誘電率、ゲート−ドレイン間容量等の電気特性の評価のためには、ＬＣＲメータ等の電気特性評価用計測器が広く使用されている（特許文献１および２参照）。また、例えばＳＯＩ基板のゲート酸化膜の絶縁破壊特性の評価のためには、電源ソースモニタが使用される（特許文献３参照）。電源ソースモニタは、回路に所定の電圧を印加したときの電流値または所定の電流を印加したときの電圧値をモニタリングする機器である。
特開２００３−９２２９４号公報 特開平１０−１７３１７５号公報 特開２００５−３４０２４２号公報

上記のように、製品の信頼性を高めるためには、製品出荷前の評価および工程管理が重要である。しかし、評価用計測器そのものの性能が不良であると、正確な評価を行うことができないため、評価用計測器の管理を行うことも重要である。通常、ＬＣＲメータについては、例えばメーカー推奨の標準コンデンサに所定の電圧を印加し、その際の容量をモニタリングし、異常値が検出された場合に校正を行う。また、電源ソースモニタについては、別途高精度電圧計および電流計を用意し、これらを用いて定期的に校正を行う。しかし、このように各計測器単体で管理を行うことは、その都度計測器のセッティングを行う必要があり煩雑な作業を要する。

かかる状況下、本発明の目的は、電気特性評価用計測器の性能と電源ソースモニタの性能を簡便に評価するための手段を提供することにある。

上記目的を達成するための手段は、以下の通りである。
[１] 電気特性評価用計測器の性能および電源ソースモニタの性能を評価するために使用される評価用試料であって、
前記試料は、半導体基板上に酸化膜と導電膜からなるMOSキャパシタおよび抵抗体を、それぞれ少なくとも１つ有し、
前記MOSキャパシタは、前記電気特性評価用計測器の性能を評価するために使用され、
前記抵抗体は、前記電源ソースモニタの性能を評価するために使用される、前記評価用試料。
[２] 前記半導体基板は、ｎ型シリコンウェーハである、[１]に記載の評価用試料。
[３] 前記抵抗体は、前記導電膜と同一素材からなる、[１]または[２]に記載の評価用試料。
[４] 前記導電膜はポリシリコンからなる、[１]〜[３]のいずれかに記載の評価用試料。
[５] 前記酸化膜はＳｉＯ₂膜である、[１]〜[４]のいずれかに記載の評価用試料。
[６] 半導体基板上に酸化膜を形成し、
前記酸化膜の一部を除去することにより前記基板表面の一部を露出させ、
前記露出した基板表面の少なくとも一部および前記酸化膜の少なくとも一部の面上に導電膜パターンを形成することを含む、[１]〜[５]のいずれかに記載の評価用試料の製造方法。
[７] [１]〜[５]のいずれかに記載の評価用試料を使用することにより、電気特性評価用計測器の性能および電源ソースモニタの性能を評価する方法であって、
前記電気特性評価用計測器を、前記MOSキャパシタと接続して電圧印加時の容量を計測し、かつ前記電源ソースモニタを、前記抵抗体と接続して電圧印加時の電流値および／または電流印加時の電圧値を計測することにより、電気特性評価用計測器と電源ソースモニタの性能を同一試料上で評価する、前記方法。
[８] 前記電源ソースモニタと抵抗体との間に更なる抵抗体を直列に接続する、[７]に記載の方法。
[９] 前記計測される容量、電流値および／または電圧値の限界値を設定し、該限界値を超える異常値を検出することにより、前記接続の不良を検出することを含む、[７]または[８]に記載の方法。
[１０] 前記電気特性評価用計測器はＬＣＲメータである、[７]〜[９]のいずれかに記載の方法。

本発明によれば、電気特性評価用計測器の性能と電源ソースモニタの性能を同一試料上で簡便に評価することができる。

以下、本発明について更に詳細に説明する。
本発明は、電気特性評価用計測器の性能および電源ソースモニタの性能を評価するために使用される評価用試料に関する。本発明の評価用試料は、半導体基板上に酸化膜と導電膜からなるMOSキャパシタおよび抵抗体を、それぞれ少なくとも１つ有し、前記MOSキャパシタは、前記電気特性評価用計測器の性能を評価するために使用され、前記抵抗体は、前記電源ソースモニタの性能を評価するために使用されるものである。
更に、本発明は、本発明の評価用試料を使用することにより、電気特性評価用計測器の性能および電源ソースモニタの性能を評価する方法に関する。本発明の評価方法では、前記電気特性評価用計測器を、前記MOSキャパシタと接続して電圧印加時の容量を計測し、かつ前記電源ソースモニタを、前記抵抗体と接続して電圧印加時の電流値および／または電流印加時の電圧値を計測することにより、電気特性評価用計測器と電源ソースモニタの性能を同一試料上で評価する。

先に説明したように、電子部品等の電気特性を評価する計測器および電源ソースモニタは、いずれも半導体ウェーハの品質評価のために広く用いられている。従来、これら計測機器の管理および校正は、各計測器単体で行われていた。それに対し、本発明の評価用試料によれば、電気特性評価用計測器の性能評価と電源ソースモニタの性能評価を、同一試料上で行うことができる。このように同一試料上で２種の機器の性能評価を行うことにより、工程管理を容易かつ簡便に行うことができる。

本発明の評価用試料は、前記半導体基板上に酸化膜と導電膜からなるMOSキャパシタと抵抗体をそれぞれ少なくとも１つ有する。このMOSキャパシタに電気特性評価用計測器を接続し、所定の電圧印加時の容量を計測する。前記の電気特性評価用計測器の具体例としては、LCRメータ、静電容量計を挙げることができる。更に、同一試料上にある前記抵抗体に電源ソースモニタを接続し、所定の電圧を印加したときの電流値および／または所定の電流を印加したときの電圧値をモニタリングする。いずれの場合にも、測定値が正常範囲内にあるか否かによって、機器の性能を評価することができる。そして、測定値が許容範囲を超えた場合には説明書記載の方法等により機器の校正を行うことにより、製品ウェーハ等の品質評価の信頼性を確保することができる。なお、電気特性評価用計測器評価時に印加される電圧および電源ソースモニタ評価時に印加される電流または電圧は、機器の仕様等に応じて適宜設定すればよい。

本発明の評価用試料の形状は、ウェーハ形状であることが好ましい。ウェーハ形状の試料によれば、上記機器の評価を、ウェーハ評価を行うために使用されるプローバを使用して行うことができる。更に、このようにウェーハ評価を行うプローバにより機器の評価を行えば、プローブまで含めた回路全体（測定系全体）の管理を行うこともできる。

本発明では、例えば同一試料上のMOSキャパシタと抵抗体にそれぞれプローブ針をコンタクトさせ、プログラムにより連続して計測を行うことによって、電気特性評価用計測器の性能評価と電源ソースモニタの性能評価を同一試料上で行うことができる。ここで、誤って、MOSキャパシタと電源ソースモニタを、または抵抗体と電気特性評価用測定器を接続してしまった場合には、機器（電気特性評価用計測器または電源ソースモニタ）の性能不良によって生じ得る異常値とは明らかに異なる異常値が検出される。例えば、電気特性評価用計測器がMOSキャパシタに正常に接続されれば、酸化膜厚に対応した容量が計測されるが、誤って抵抗体に接続されると、酸化膜厚に対応した容量が計測されない。また、電源ソースモニタをMOSキャパシタに誤って接続した場合には、MOSキャパシタ中の酸化膜の影響により所定の電圧を印加しても所定の電流値を計測することができない。そこで、本発明では、機器の性能不良による異常値と上記接続不良による異常値とを自動で判別するために、前記計測される容量、電流値および／または電圧値の限界値を予め設定しておくことが好ましい。例えば、この限界値を超える異常値（限界値以上または以下の値）を検出するようにデータ測定プログラムを作成すれば、接続不良を自動で検出することができ、これにより高精度の評価を行うことが可能となる。

ところで、前記のようにプローバを使用して評価を行う場合、電源ソースモニタの性能評価時に、プローバ内外の温度差のために、試料をプローバにセットした後、試料の抵抗値の変化により電流値が変化してしまう場合がある。このような場合には、電源ソースモニタと試料の間に、固定抵抗を直列に接続することにより、上記の電流値の変化を回避することができる。前記の固定抵抗としては、温度による抵抗値の変化が少ない金属皮膜抵抗が好ましい。その抵抗値としては、特に限定されないが、１００Ω程度が好ましい。

本発明の評価用試料は、半導体基板上にMOSキャパシタと抵抗体をそれぞれ少なくとも１つ有する。前記半導体基板は、ｐ型またはｎ型シリコンウェーハであることができ、中でも、低抵抗のｎ型シリコンウェーハであることが好ましい。ｎ型シリコンウェーハであれば、リンを拡散して作製するポリシリコン電極と前記半導体基板が同タイプとなり、ｐｎジャンクションを持たない単なる抵抗体となるため好ましい。また、前記基板の厚さは特に限定されず、例えば０．５〜１．０ｍｍ程度である。

前記MOSキャパシタは、例えば導電膜がポリシリコン（好ましくはリンを拡散して作製されるポリシリコン電極）、Al-Si-Cu、Auであり、酸化膜がSiO₂膜である。前記MOSキャパシタにおいて、導電膜および酸化膜の厚さは特に限定されないが、導電膜の厚さは、例えば1000〜10000Å、好ましくは4000〜7000Å、酸化膜の厚さは、例えば100〜500Å、好ましくは100〜150Å である。前記MOSキャパシタとしては、繰り返し使用に対して電極が磨耗し難いポリシリコンを導電膜に用い、酸化膜の厚さが一般的なGOI評価でゲート酸化に適用される100Å程度のものが好ましい。

前記抵抗体は、例えばポリシリコン（好ましくはリンを拡散して作製されるポリシリコン電極）、Al-Si-Cu、Auであることができる。特に、試料作製の容易性の観点からは、前記抵抗体は、前記MOSキャパシタに含まれる導電膜と同一素材からなるものであることが好ましい。前記抵抗体の抵抗率は、特に限定されないが、例えば0.01〜10Ω・cm、好ましくは0.5〜5.0Ω・cmである。また、前記抵抗体の厚さは特に限定されないが、例えば0.5〜3.0mm、好ましくは0.5〜1.0mmである。前記抵抗体としては、繰り返し使用に対して電極が磨耗し難いポリシリコンであって、一般的なウェーハと同等の厚さのものが好ましい。

前記MOSキャパシタおよび抵抗体の面積は、特に限定されるものではない。但し、前記抵抗体の面積が大きすぎると試料の抵抗値が下がり、所定の電圧を印加したときに計測器の容量以上の電流を必要とすることがあるため好ましくない。また、前記MOSキャパシタおよび抵抗体の面積が小さすぎるとプローバに試料をセットする際に、プローブ針のセッティングが困難となる。以上の点を考慮すると、前記MOSキャパシタおよび抵抗体の面積は、例えば0.1〜10mm²、好ましくは0.5〜1mm²である。

前記試料は、MOSキャパシタおよび抵抗体をそれぞれ少なくとも１つ有するが、MOSキャパシタおよび抵抗体をそれぞれ２つ以上有することが好ましい。このように複数のMOSキャパシタおよび抵抗体を有することにより、繰り返し使用によりMOSキャパシタや抵抗体の表面が傷ついたり破損したときに、隣接するMOSキャパシタや抵抗体を予備として使用することができ、作業効率を高め、かつ測定精度を維持することができるという利点がある。また、複数のMOSキャパシタおよび抵抗体をパターン状に整列させることで、通常のウェーハの酸化膜耐圧測定と同様にプローバでのオートアライメントが可能になるという利点もある。

次に、本発明の評価用試料の製造方法について説明する。
本発明の評価用試料は、次の工程によって製造することができる。
（第一工程）半導体基板上に酸化膜を形成する。
（第二工程）前記酸化膜の一部を除去することにより前記基板表面の一部を露出させる。
（第三工程）前記露出した基板表面の少なくとも一部および前記酸化膜の少なくとも一部の面上に導電膜パターンを形成する。

第一工程における酸化膜の形成は、熱酸化処理、プラズマ処理等の公知の方法で行うことができる。この際に形成される酸化膜の一部が、前記MOSキャパシタに含まれる酸化膜となる。前記酸化膜形成の条件は、所望の厚さの酸化膜が得られるように適宜設定すればよい。

次いで、第二工程において、第一工程で形成した酸化膜の一部を除去することにより、基板表面の一部を露出させる。これは、基板上の抵抗体を形成する領域に相当する部分を露出させるための工程である。酸化膜の除去は、例えばHF水溶液等の酸化膜を溶解可能な溶液中に基板の一部を浸漬することによって行うことができる。酸化膜を除去する領域は、特に限定されないが、例えば基板表面の１／２程度の領域とすることができる。

その後、第三工程において、第二工程において露出させた基板表面の少なくとも一部および基板上に残留している酸化膜の少なくとも一部の面上に、導電膜パターンを形成する。この工程は、MOSキャパシタ中の導電膜を形成するとともに、基板上に抵抗体を形成するための工程である。酸化膜除去により露出させた基板表面への導電膜パターンの形成と、基板上に残留している酸化膜上への導電膜パターンの形成は、別途に行うこともできるが、以下のように同時に行うことが好ましい。

まず、第二工程によって表面の一部から酸化膜を除去した基板表面に導電膜材料を堆積させることにより導電膜を形成する。前記導電膜の形成は、CVD法、スパッタ法等の公知の方法で行うことができる。その後、形成された導電膜に対し、フォトリソグラフィーによってパターニングを行うことにより、導電膜パターンを形成することができる。また、第二工程によって表面の一部から酸化膜を除去した基板表面にマスクを配置した後に導電膜形成処理を行うことにより、導電膜パターンを形成することも可能である。

以下、本発明を実施例により更に説明する。但し、本発明は実施例に示す態様に限定されるものではない。

[実施例１]
評価用試料の作製（１）
図１に工程順の概略断面図を示す。
ｎ型シリコンウェーハ（１）に９００℃のドライ雰囲気中で熱酸化処理し、１００Åの酸化膜（２）を形成した。ウェーハをＨＦ水溶液中に垂直に半分浸し、半分の面積の酸化膜を除去した（３）。次に、ＬＰ−ＣＶＤ炉でウェーハ上に厚さ４０００Åのポリシリコンを堆積させた後リンを拡散させポリシリコン電極（４）を形成した。その後、フォトリソグラフィーにより電極のパターニングを行った。これにより、MOSキャパシタと抵抗体を有する評価用試料を得た。

［実施例２］
評価用試料の作製（２）
ポリシリコン電極の形成に代えて、マスクスパッタリングによりＡｌ−Ｓｉ−Ｃｕ電極（４）を形成した以外は実施例１と同様の方法で評価用試料を作製した。実施例２の工程順の概略説明図を図２に示す。

［実施例３］
LCRメータと電源ソースモニタの性能評価
実施例１で作製した評価用試料上のMOSキャパシタと抵抗体にそれぞれプローブ針をコンタクトさせ、プログラムによりMOSキャパシタと抵抗体上で連続して計測を行った。なお、抵抗体と電源ソースモニタとの間に金属皮膜固定抵抗（抵抗値１００Ω）を直列に接続し、電源ソースモニタ評価用測定回路を作製した。図３に回路の概略図を示す。

図４に、上記試料を用いて３Vの電圧を印加したときの容量を約２ヶ月半にわたり３５回モニタリングし、LCRメータの管理を行った結果（Xbar−R管理図）を示す。図４中、「Ave」はLCRメータによりそれぞれ１箇所のMOSキャパシタにおいて容量を５回測定したときの平均値(Average)、「CL」は全データの平均値(Center Line)、「UCL」は上方管理限界 (Upper Control Limit)、「LCL」は下方管理限界(Lower Control Limit)、Rは５回測定した値の最大値と最小値の差(Range)、「R-UCL」は、Rの上方管理限界 (Upper Control Limit)である。図４中、Ave値がUCLとLCLの２本の線に囲まれた領域内にあり、かつR値がR-UCL以下であればLCRメータの性能は良好であると判断することができる。図４から、計測期間中、LCRメータの性能は良好であったことが確認できる。

図５に、上記試料を用いて１Vの電圧を印加したときの電流値を約２ヶ月半にわたり３５回モニタリングし、電源ソースモニタの管理を行った結果（Xbar−R管理図）を示す。図５中、「Ave」は電源ソースモニタによりそれぞれ１箇所の抵抗体において電流値を５回測定したときの平均値(Average)、「CL」は全データの平均値(Center Line)、「UCL」は上方管理限界 (Upper Control Limit)、「LCL」は下方管理限界(Lower Control Limit)、Rは５回測定した値の最大値と最小値の差(Range)、「R-UCL」は、Rの上方管理限界 (Upper Control Limit)である。図５中、Ave値がUCLとLCLの２本の線に囲まれた領域内にあり、かつR値がR-UCL以下であれば、電源ソースモニタの性能は良好であると判断することができる。測定２回目および５回目に、R値がR-UCLを超えたため、プローブまで含めた測定回路の確認または電源ソースモニタの校正を行った。このように、計測結果に基づき電源ソースモニタの性能を管理することにより、電源ソースモニタによる測定の信頼性を高めることができる。
このように、実施例１で作製した評価用試料上で、LCRメータと電源ソースモニタの管理を簡便に行うことができた。

本発明によれば、電気特性評価用計測器の性能と電源ソースモニタの性能を簡便に評価することができ、これにより信頼性の高い製品の提供が可能になる。

実施例１における評価用試料の製造工程順の概略断面図を示す。 実施例２における評価用試料の製造工程順の概略断面図を示す。 実施例３における電源ソースモニタ評価用測定回路の概略断面図を示す。 実施例３におけるLCRメータのXbar−R管理図を示す。 実施例３における電源ソースモニタのXbar−R管理図を示す。

Claims (10)

1. 電気特性評価用計測器の性能および電源ソースモニタの性能を評価するために使用される評価用試料であって、
   前記試料は、半導体基板上に酸化膜と導電膜からなるMOSキャパシタおよび抵抗体を、それぞれ少なくとも１つ有し、
   前記MOSキャパシタは、前記電気特性評価用計測器の性能を評価するために使用され、
   前記抵抗体は、前記電源ソースモニタの性能を評価するために使用される、前記評価用試料。
2. 前記半導体基板は、ｎ型シリコンウェーハである、請求項１に記載の評価用試料。
3. 前記抵抗体は、前記導電膜と同一素材からなる、請求項１または２に記載の評価用試料。
4. 前記導電膜はポリシリコンからなる、請求項１〜３のいずれか１項に記載の評価用試料。
5. 前記酸化膜はＳｉＯ₂膜である、請求項１〜４のいずれか１項に記載の評価用試料。
6. 半導体基板上に酸化膜を形成し、
   前記酸化膜の一部を除去することにより前記基板表面の一部を露出させ、
   前記露出した基板表面の少なくとも一部および前記酸化膜の少なくとも一部の面上に導電膜パターンを形成することを含む、請求項１〜５のいずれか１項に記載の評価用試料の製造方法。
7. 請求項１〜５のいずれか１項に記載の評価用試料を使用することにより、電気特性評価用計測器の性能および電源ソースモニタの性能を評価する方法であって、
   前記電気特性評価用計測器を、前記MOSキャパシタと接続して電圧印加時の容量を計測し、かつ前記電源ソースモニタを、前記抵抗体と接続して電圧印加時の電流値および／または電流印加時の電圧値を計測することにより、電気特性評価用計測器と電源ソースモニタの性能を同一試料上で評価する、前記方法。
8. 前記電源ソースモニタと抵抗体との間に更なる抵抗体を直列に接続する、請求項７に記載の方法。
9. 前記計測される容量、電流値および／または電圧値の限界値を設定し、該限界値を超える異常値を検出することにより、前記接続の不良を検出することを含む、請求項７または８に記載の方法。
10. 前記電気特性評価用計測器はＬＣＲメータである、請求項７〜９のいずれか１項に記載の方法。