JP4989082B2

JP4989082B2 - 半導体ウェハおよびそれを用いた半導体検査装置の校正方法

Info

Publication number: JP4989082B2
Application number: JP2006037842A
Authority: JP
Inventors: 尚長谷川; 潤小山内; 和敏石井
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2005-02-28
Filing date: 2006-02-15
Publication date: 2012-08-01
Anticipated expiration: 2026-02-15
Also published as: JP2006270063A

Description

本発明は、半導体装置および同半導体装置の動作などを検査するための半導体検査装置を校正するための素子を有する半導体ウェハに関するものである。

通常、半導体検査装置（ICテスタとも言う）には測定試料に直流電圧を供給するための試料用電源が備えられており、この試料用電源の電圧または電流の出力値を校正するための校正装置が内蔵されている。しかし、この内蔵された校正装置による校正のみでは、半導体装置に要求される仕様を十分な精度で保証できないことがあり、再現性を有する、さらに精度の高い校正方法および校正のための装置が求められている。

特許文献１にはICテスタ用校正装置の一実施例を示す概略構成図が記載されている（第3頁、図１）。テストボード７と配線により接続された校正用ボード５に基準抵抗３が搭載され、基準抵抗３に供給される校正用信号により発生する両端電圧あるいは通過電流を計測器４により測定する。計測器４は半導体検査装置の制御のもとに校正用ボード５の測定を行い、その測定結果を半導体検査装置に転送することでテストヘッド６内の試料用電源の補正を行うものである。これにより実際の半導体装置の測定に近い条件で補正ができるというものである。
特開平７−４３４３０号公報（第3頁、図１）

前述の校正用ボードに搭載された基準抵抗による校正方法においても、製品となる半導体装置の検査においては、校正用ボードは半導体装置用のボードと交換されねばならず、実際の測定とまったく同一条件で校正することにはなっていない。また、校正のたびに校正用ボードを装着し、校正後に取り外すのは、無駄な時間となり、半導体検査装置の稼働時間を下げてしまう。さらに、半導体ウェハの測定においてはプローブ針を半導体装置の電極に接触させて測定をするが、プローブ針を接触させた状態で、半導体検査装置による測定値の再現性を向上させることは困難であった。

本発明は、実際の半導体装置とまったく同一の測定点で再現性のある正確な校正をおこなうことができ、しかも半導体検査用装置のボードの交換を必要としない、校正用素子および半導体装置を有する半導体ウェハを提供することを目的とする。

この目的を達成するために、本発明は、半導体検査装置を用いて測定される半導体装置が形成されるのとおなじ半導体ウェハ上に基準抵抗もしくは基準PN接合ダイオードを校正用素子として作りこむことにより、半導体装置自体の測定とまったく同じ条件で半導体検査装置の校正ができるようにした。基準抵抗もしくは基準PN接合ダイオードは半導体装置を形成するための製造工程を用いて形成される拡散層あるいは薄膜とした。基準抵抗もしくは基準PN接合ダイオードを測定するための信号用電極の相互の位置は半導体装置が有する信号用電極の相互の位置と同一か、あるいは、半導体装置が有する信号用電極の相互の位置に含まれるように位置することとした。

さらに、半導体ウェハ内に形成された半導体装置の電気的特性を測定するために半導体検査装置のテストボードに取り付けられたプローブ針を用いて、前記半導体ウェハ内に形成された基準抵抗もしくは基準PN接合ダイオードからなる校正素子に校正用信号を印加し、発生する端子電圧あるいは通過電流を測定することで試料用電源の校正を行う半導体検査装置の校正方法をその手段とした。

本発明によれば、基準抵抗となる校正用素子を製品となる半導体製品が形成されるのと同一の半導体ウェハに設けることで、製品となる半導体製品が測定されるのとまったく同じ状態で半導体検査装置の校正を行うことができる。また、校正用素子が半導体ウェハ内にあるので、半導体検査装置のボードの交換をする必要がなく、検査装置の稼働時間を上げることができる。校正用素子もしくは基準PN接合ダイオードは半導体製品を製造するための工程で形成される拡散層あるいは薄膜で形成されるので、校正用素子の形成のために余分な工程を設定する必要がない。製品となる半導体装置が形成される半導体基板と校正用素子が形成される半導体基板の寸法および信号用電極の相対位置を同一としておくことで、半導体装置を測定するためのプローブ針をそのまま用いて半導体検査装置の校正をすることができる。さらに、ウェハを切断してパッケージに実装した状態でも半導体検査装置の校正をすることが可能となる。

本発明の実施例を図１から図５を用いて説明する。図１は半導体ウェハ上に形成される基準抵抗からなる校正用素子の模式図である。半導体基板１０の表面に拡散層１３が形成され、拡散層１３はその上に設けられた絶縁膜（図示されていない）に設けられたコンタクト１２を介しアルミ等の配線層１４に電気的に接続されている。配線層１４を含む表面全体は保護膜（図示されていない）で覆われ、その一部を除去して信号用電極１１が形成される。本校正用素子は基準抵抗として作用する。そのため4端子法による測定ができるよう信号用電極を設けることが好ましい。また、抵抗体となる拡散層１３は多結晶シリコンを用いて形成し、層間絶縁膜上に設けても良い。拡散層を用いた場合でも、多結晶シリコンを用いた場合でも、導電性を上げるためにリン、砒素、ホウ素等を不純物として拡散するが、これら不純物は固溶限まで拡散されている必要がある。そうでないと抵抗率が変化し、基準抵抗として用いることが出来なくなるからである。不純物が固溶限まで拡散されている場合、抵抗率の変化あるいはばらつきは非常に小さい。

このことを次に説明する。まず、半導体の抵抗率Rは不純物の濃度Nの逆数にほぼ比例するので、と書ける。（S. M. Sze, Physics of Semiconductor Devices, second edition, 1981, pp.30-32参照）従って、抵抗率Rの変化ΔRと不純物濃度の変化ΔNの関係はこの式を微分してとなる。ここで、分母となるNは非常に大きい上に固溶限で一定している。そのため、不純物濃度の変化に対する抵抗率の変化は非常に小さいものとなることが分かる。

通常の半導体の工程では拡散層あるいは多結晶シリコン等の導電性の薄膜を形成する工程を有しており、しかも、抵抗率を下げるため不純物を固溶限まで拡散することが多いので、校正用素子を形成するために新たな工程を追加する必要はない。

抵抗体となる拡散層あるいは多結晶シリコン等の導電性の薄膜の寸法は使用される半導体製造工程の最小加工寸法に比べ十分に大きくするのが好ましい。こうすることで、製造寸法のばらつきを吸収した、安定した抵抗値を得ることができる。この他に抵抗値にバラツキが生じる要因として拡散層の拡散深さあるいは多結晶シリコン等の導電性の薄膜の厚さである。通常これらの値は製造時に十分に管理されている。これらの値のばらつきを５%以内に抑えるのは容易であり、１％未満とするのが好ましい。ばらつきが大きいと判断される場合は、半導体の製造工程において、製造されたウェハ内に作りこまれた素子の電気特性などを測定する工程（PCM測定とも呼ばれる）において、この基準抵抗の値を精度良く測定し磁気ディスク等に保存し、校正時に用いることも可能である。

このように製造される基準抵抗を校正用素子として半導体ウェハ内の所望の位置に形成しておき、この校正用素子にプローブ針を接触させ抵抗値を精度よく測定することで、半導体検査装置の使用状態における校正が可能となる。

図３は本発明による校正素子を含むウェハを用いた半導体検査装置の構成を示す概略図である。図３で、試料用電源は図には明示されていないが、半導体検査装置１のテストヘッド２に装着されており、通常はテストボード３を介して半導体ウェハ５の中に形成された半導体製品に信号用電極を介して所定の電圧あるいは電流を印加し、その結果発生する電圧・電流の測定を行う。校正時は半導体ウェハ５の中に形成された基準抵抗４の信号用電極にテストボード３を介して接続し、テストヘッド２からの校正用信号を基準抵抗４に印加する。その結果、基準抵抗４に発生する両端電圧あるいは通過電流が計測器７によって測定される。計測器７は高い精度を有し、半導体検査装置１とＧＰＩＢ等の専用のバス８を用いて接続されており、半導体検査装置１の制御のもと、測定したデータを半導体検査装置１に転送する。この値を試料用電源により得られた測定値と比較することでテストヘッド２内の試料用電源の校正を行うことができる。

電圧検出器あるいはレギュレータのような電源用の半導体装置ではフューズの切断等による電圧の高精度な合せこみを行う必要があり、ウェハの状態で２度測定しなければならない。このような場合、半導体検査装置の機械による差、即ち機差が測定精度に対して大きくなり、問題となることがある。このような場合、最初の測定の前に行う校正で得られた補正量を磁気ディスク等に保存しておき、2度目の測定の前に行う校正で得られた補正量と比較し、さらなる補正をかけることによって、最初の測定時と同じ条件で2度目の測定をすることが可能となる。同様に、温度・湿度等の環境に起因する測定条件の差に対する補正をかけることも可能である。

校正用素子の信号用電極の配置については、半導体製品を測定するプローブ針でこの校正用素子がそのまま測定できるようにしておくと良い。製品となる半導体装置が形成される半導体基板の寸法が小さい場合は、校正用素子が形成される半導体基板と半導体装置が形成される半導体基板の寸法を同一にすることも可能である。この場合、無駄なくウェハ内の所望の位置に校正用素子を配置することが可能となる。また、後述するようにパッケージ実装された状態での校正も可能となる。

図２は製品となる半導体装置の概念模式図である。アルミ等の配線層２４で形成された4つの信号用電極２１と内部回路３０を有し、半導体基板２０の寸法は図１に示した校正用素子が形成された半導体基板１０の寸法と等しく、4つの信号電極２１の相互の位置は校正用素子の４つの信号用電極１１の相互の位置と同じであるとする。この場合、図２に示した半導体製品を測定するためのプローブ針をそのまま図１に示した校正用素子に接触させることで半導体検査装置の校正が可能となる。校正をする場合に半導体検査装置のボードを交換する必要がないため、その分、検査装置の稼働時間を上げることが可能である。

さらに、校正用素子が設けられる半導体基板の寸法および信号用電極の相互の位置と半導体装置が設けられる半導体基板の寸法および信号用電極の相互の位置がそれぞれ等しい場合、ウェハを切断した後、校正用素子をパッケージに入れて製品と同じように実装し、パッケージ状態での測定時に校正をすることが可能となる。この場合、半導体基板の寸法および信号用電極の相互の位置がそれぞれ等しいので、実装の工程にまったく余分な負荷をかけることなく、校正用の素子を製品と同じパッケージに実装することができる。

図1と図２では両者の信号用電極の数および電極相互の位置が等しいとしたが、半導体製品の信号用電極の数が多い場合、校正用素子の信号用電極の位置を半導体製品の信号用電極の位置に含まれる（部分的に重なる）ように配置しておくと、半導体検査装置の校正の際に、半導体製品を測定するためのプローブ針をそのまま校正用素子に接触させ校正することができる。

図４と図５はP型半導体とN型半導体を接合させてできるPN接合ダイオードで校正用の素子を構成した場合の模式図と、PN接合ダイオードからなる校正素子を含むウェハを用いた半導体検査装置の構成を示す概略図である。効果、作用は基準抵抗を校正素子に用いた場合と同様であるが、PN接合ダイオードの場合においては一定電流を印加した場合に順方向電圧Vfのばらつきは非常に小さいので、校正用素子として利用が可能となる。

本発明による半導体ウェハに設けられる基準抵抗となる校正用素子の模式図本発明による半導体ウェハに設けられる半導体装置の模式図本発明による基準抵抗となる校正素子を含むウェハを用いた半導体検査装置の校正方法本発明による半導体ウェハに設けられる基準PN接合ダイオードとなる校正用素子の模式図本発明による基準PN接合ダイオードとなる校正素子を含むウェハを用いた半導体検査装置の校正方法

符号の説明

１半導体検査装置
２テストヘッド
３テストボード
４基準抵抗
５半導体ウェハ
６半導体製品
７計測器
８バス
９基準PN接合ダイオード
１０半導体基板
１１信号用電極
１２コンタクト
１３拡散層
１４配線層
１５ P型拡散層
１６ N型拡散層
２０半導体基板
２１信号用電極
２４配線層
３０内部回路

Claims

半導体検査装置の試料用電源から基準抵抗に所定の電流または電圧を印加し、基準抵抗の両端電圧または通過電流を測定することにより前記半導体検査装置を校正する校正用素子と、前記半導体検査装置が測定する半導体装置とからなる半導体ウェハ。
前記校正用素子は前記半導体装置を形成するための工程において形成される拡散層あるいは薄膜からなる請求項１記載の半導体ウェハ。
前記両端電圧または前記通過電流を測定するために前記校正用素子に設けられる信号用電極は、前記半導体装置に設けられる信号用電極の相互の位置関係と同一な相互の位置関係を有するか、もしくは、前記半導体装置に設けられる信号用電極の相互の位置関係に含まれる相互の位置関係を有している請求項１記載の半導体ウェハ。
半導体ウェハ内に形成された半導体装置の電気的特性を測定するために半導体検査装置のテストボードに取り付けられたプローブ針を用いて、半導体ウェハ内に形成された基準抵抗からなる校正素子に校正用信号を印加し、発生する端子電圧あるいは通過電流を測定することで試料用電源の校正を行う半導体検査装置の校正方法。
半導体検査装置の試料用電源から、Ｐ型半導体とＮ型半導体を接合させたＰＮ接合ダイオード素子に所定の電流または電圧を印加し、基準となる前記ＰＮ接合ダイオード素子の両端電圧または通過電流を測定することにより前記半導体検査装置を校正する校正用素子と、前記半導体検査装置が測定する半導体装置とからなる半導体ウェハ。
前記校正用素子は前記半導体装置を形成するための工程において形成される拡散層からなる請求項５記載の半導体ウェハ。
前記両端電圧または前記通過電流を測定するために前記校正用素子に設けられる信号用電極は、前記半導体装置に設けられる信号用電極の相互の位置関係と同一な相互の位置関係を有するか、もしくは、前記半導体装置に設けられる信号用電極の相互の位置関係に含まれる相互の位置関係を有している請求項５記載の半導体ウェハ。
半導体ウェハ内に形成された半導体装置の電気的特性を測定するために半導体検査装置のテストボードに取り付けられたプローブ針を用いて、半導体ウェハ内に形成された前記基準ＰＮ接合ダイオードからなる校正素子に校正用信号を印加し、発生する端子電圧あるいは通過電流を測定することで前記試料用電源の校正を行う半導体検査装置の校正方法。