CN107481996A - 一种晶圆及微波单片集成电路综合测试系统校准方法 - Google Patents
一种晶圆及微波单片集成电路综合测试系统校准方法 Download PDFInfo
- Publication number
- CN107481996A CN107481996A CN201710727165.2A CN201710727165A CN107481996A CN 107481996 A CN107481996 A CN 107481996A CN 201710727165 A CN201710727165 A CN 201710727165A CN 107481996 A CN107481996 A CN 107481996A
- Authority
- CN
- China
- Prior art keywords
- mmic
- verification part
- calibration
- wafer
- calibration verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 75
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000012795 verification Methods 0.000 claims abstract description 64
- 239000000523 sample Substances 0.000 claims abstract description 28
- 238000003780 insertion Methods 0.000 claims abstract description 5
- 230000037431 insertion Effects 0.000 claims abstract description 5
- 238000005259 measurement Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 10
- 230000006978 adaptation Effects 0.000 claims description 4
- 238000013461 design Methods 0.000 abstract description 5
- 239000002699 waste material Substances 0.000 abstract description 5
- 239000000919 ceramic Substances 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000010606 normalization Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 102100023444 Centromere protein K Human genes 0.000 description 1
- 101000907931 Homo sapiens Centromere protein K Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种晶圆及微波单片集成电路综合测试系统校准方法。在晶圆的表面制作MMIC的同时集成一组微带型校准校验件。当测量MMIC数量达到一设定值后，微波单片集成电路综合测试系统会控制探针自动移动至微带型校准校验件处，检测出此时系统通道插损误差及回波损耗是否在可接受范围内；并根据误差偏离值自动判断是否继续测试MMIC裸片还是进行系统校准后再进行MMIC裸片测试。由于微波单片集成电路综合测试系统的测试和校准过程均是在晶圆上进行的，因而克服了晶圆上MMIC测试过程中因待测件替换带来的测试时间浪费问题(待测晶圆与分立微带型校准件替换过程中需要浪费大量时间调整探针对准过程)，简化了校验件设计的同时最大限度保证系统校准数据的准确性。
Description
技术领域
本发明涉及一种晶圆及微波单片集成电路综合测试系统校准方法。
背景技术
晶圆是制作MMIC(微波单片集成电路)所用的晶片，是制造MMIC的基本原料。在晶圆上可以加工制作各种电路元件结构，形成未切割、未封装的微波单片集成电路的裸片，微波单片集成电路综合测试系统可用于晶圆状态下的MMIC裸片参数综合测试，测试每片晶圆上成千上万个MMIC裸片电性能指标，判定并标记其状态，为下一步MMIC器件封装做准备。从测试的角度看，由于MMIC器件种类多种多样，因此微波单片集成电路综合测试系统也是测试参数最全面、测试实现方式最复杂的一类。
如图1所示，微波单片集成电路综合测试系统包括主控计算机、各类通用仪器设备及开关切换装置、探针台和测试探针等专用测试设备。其中，探针台及探针实现开关切换装置与MMIC管脚连接测试；开关切换装置实现通用仪器与探针之间的测试通道切换及测试信号调理；各类通用仪器实现开关切换装置信号的加载、测试和分析；主控计算机实现系统软件平台的运行，控制系统所有仪器设备运行并进行测试数据的最终分析。
对晶圆上微波单片集成电路指标参数的测试，测试结果的准确度主要受系统通道校准的影响。一般而言，对系统测试通道的校准是在正式测试之前进行，即采用集成在专用陶瓷介质上微带片形式的校准件，对系统仪器、开关切换装置和测试探针统一进行通道归一化校准，校准完成后系统软件保存校准数据，后续对晶圆上MMIC裸片测试时将校准数据计入测试结果进行误差修正，获得被测MMIC裸片准确的电性能参数。
在将探针台上被测件由陶瓷微带校准件更换为晶圆时，对晶圆上MMIC裸片管脚(μm级)重新定位时间很长(需要在显微镜下反复多次定位)，因此通常对晶圆上的上万片MMIC芯片的测试采用系统不间断测试，除测试前进行的通道归一化校准外，在对一片晶圆上所有MMIC裸片测试完成前，系统不再重做通道归一化校准修正。
由于每片晶圆上可集成上万片MMIC芯片，微波单片集成电路综合测试系统对晶圆上集成电路的测试将持续很长时间，随着测试时间的延长，系统温度变化引起的通道误差及测试探针反复探触引起的探针变形误差将随时间逐渐增大，影响测试结果的准确度。
如测试过程中发现测试数据差距过大，不得不重新通道归一化校准时，在探针台上将待测晶圆重新进行二次定位放置将十分困难，定位用时很长，将严重影响系统测试效率。
发明内容
本发明的目的在于提出一种晶圆，以解决由于微波单片集成电路综合测试系统在测试晶圆上MMIC过程中存在的因待测件替换带来的测试时间上的浪费问题。
为了实现上述目的，本发明采用如下技术方案：
一种晶圆，在其表面上制作有MMIC的同时还集成有一组微带型校准校验件，该组微带型校准校验件中包括若干个不同结构形式的微带型校准校验件；每种结构形式的带型校准校验件所采用的管脚材料与MMIC裸片的管脚材料相同；每种结构形式的带型校准校验件所采用的管脚带线宽度与MMIC裸片的管脚带线宽度相同；每种结构形式的带型校准校验件中相邻管脚间距与MMIC裸片中管脚间距相同。
优选地，每组微带型校准校验件包括一个直通校准校验件、一个短路器校准校验件和一个负载校准校验件。
优选地，所述直通校准校验件是由若干根相互平行且等间距设置的微带线组成。
优选地，所述短路器校准校验件包括若干根相互平行且等间距设置的微带线，且各根微带线的同一端部短接。
优选地，所述负载校准校验件包括若干根相互平行且等间距设置的微带线，且各根微带线的同一端部通过标准电阻串联。
另外，本发明还提出了一种适应MMIC裸片晶圆状态下的微波单片集成电路综合测试系统校准方法，其采用如下技术方案：
一种适应MMIC裸片晶圆状态下的微波单片集成电路综合测试系统校准方法，其测试的MMIC裸片集成在如上所述的晶圆上，该校准方法包括如下步骤：
在测量MMIC数量达到一设定值后，微波单片集成电路综合测试系统控制探针自动移动至微带型校准校验件处，检测出此时系统通道插损误差及回波损耗是否在可接受范围内：
如误差值仍满足要求，即控制探针移动至下一个MMIC裸片处继续完成测试工作；
如误差值超出设定范围，则控制探针分别连接直通校准校验件、短路器校准校验件以及负载校准校验件，完成系统通道校准，修正原校准数据后继续测试MMIC裸片。
本发明具有如下优点：
本发明中述及了一种晶圆，在该晶圆的表面同时集成有MMIC和一组微带型校准校验件，通过合理设计微带型校准校验件，使得当微波单片集成电路综合测试系统在对晶圆上的未切割封装的MMIC裸片状态进行综合性能指标测试过程中，当测量MMIC数量达到一设定值后，微波单片集成电路综合测试系统控制探针自动移动至微带型校准校验件处，检测出此时系统通道插损误差及回波损耗参数是否在可接受范围内；并根据误差值是否处于可接受范围内选择是否继续测试MMIC裸片还是完成系统校准后再进行MMIC裸片测试。由于微波单片集成电路综合测试系统的测试和校准过程均是在晶圆上进行的，因而克服了晶圆上MMIC测试过程中因替换校准件板带来的测试时间浪费问题(待测晶圆与分立微带型校准件替换过程中需要浪费大量时间调整探针的位置)，同时晶圆上集成的校准校验件在线宽、材料、间距等多参数与被测MMIC管脚保持了高度的一致，缩短测试时间并简化校验件设计的同时，最大限度保证系统校准数据的准确性。
附图说明
图1为微波单片集成电路综合测试系统组成框图；
图2为本发明中同时集成有MMIC及微带型校准件的待测晶圆示意图；
图3为本发明中直通校准校验件的结构示意图；
图4为本发明中短路器校准校验件的结构示意图；
图5为本发明中负载校准校验件的结构示意图。
具体实施方式
下面结合附图以及具体实施方式对本发明作进一步详细说明：
实施例1
如图2所示，本实施例1公开了一种晶圆，其具有如下结构：
一种晶圆，在其表面上制作有大量MMIC的同时，集成一组微带型校准校验件。该组微带型校准校验件中包括若干个不同结构形式的微带型校准校验件。
每种结构形式的带型校准校验件所采用的管脚材料与MMIC裸片的管脚材料相同；每种结构形式的带型校准校验件所采用的管脚带线宽度与MMIC裸片的管脚带线宽度相同；每种结构形式的带型校准校验件中相邻管脚间距与MMIC裸片中管脚间距相同。
通过上述设计，使得微带型校准校验件相比于专用陶瓷介质上的大量集成的多种校准校验件而言，能够更加完美的契合被测MMIC裸片的校准需求，该方式对微波单片集成电路测试系统的系统接收和发射通道校准和校验结果最接近被测MMIC裸片的实际结果。
另外，由于校准校验件是在被测晶圆上实现的，其占用晶圆空间很小，相较于更换晶圆测试所费时间及对MMIC裸片测试精度的改善，其占用晶圆空间的成本可以忽略不计。
MMIC裸片封装前的管脚间距有国际统一标准，一般为100μm、150μm、200μm、250μm四个标准，各管脚定义也较为统一，分为G(地)和S(信号)两类定义，随机组合排列，以G-S-G较多，系统所用探针会与被测MMIC裸片及校准校验件管脚排列方式保持一致。
设计的校准校验件以G-S-G封装为例进行说明：
每组微带型校准校验件包括一个直通校准校验件、一个短路器校准校验件和/或一个负载校准校验件，分别如图3、图4和图5所示。
其中，直通校准校验件是由3根相互平行且等间距设置的微带线组成。
其中，短路器校准校验件包括3根相互平行且等间距设置的微带线，且各根微带线的同一端部短接。
其中，负载校准校验件包括3根相互平行且等间距设置的微带线，且各根微带线的同一端部通过标准电阻串联，例如对于常用的50欧姆电路，该标准电阻阻值应为50欧姆。
对于两端口校准，可采用SOLT校准，即开路、短路、负载以及直通分别校准。
开路校准是将探针抬起不连接任何电路，短路校准是将探针与短路器连接，负载校准是将探针与负载连接，直通校准是将两边探针连接直通线的两端。
由于微带型校准校验件与被测MMIC一同设计和布局，可以很容易做到微带型校准校验件的材料与被测MMIC裸片管脚材料一致，微带线宽度与MMIC裸片的宽度相同，微带线间距与管脚间距一致。满足上述三个条件的前提下，可以保证校准结果最大限度接近被测MMIC裸片实际情况，微波单片集成电路测试系统的通道校准效果达到最好。
实施例2
本实施例2述及了一种适应MMIC裸片晶圆状态下的微波单片集成电路综合测试系统校准方法，其测试的MMIC裸片集成在如上述实施例1所述的晶圆上。
该校准方法包括如下步骤：
在测量MMIC数量达到一设定值后，微波单片集成电路综合测试系统控制探针自动移动至微带型校准校验件处，检测出此时系统通道插损误差及回波损耗是否在可接受范围内：
如误差值仍满足要求，即控制探针移动至下一个MMIC裸片处继续完成测试工作；
如误差值超出设定范围，则控制探针分别连接直通校准校验件、短路器校准校验件以及负载校准校验件，完成系统通道校准，修正原校准数据后继续测试MMIC裸片
通过在晶圆上集成校准校验件，除了可更好的提高系统测试准确度外，还可大大减少整片晶圆的测试时间，无论从节约时间还是保证测试准确度方面考虑，都极具推广应用价值。
当然，以上说明仅仅为本发明的较佳实施例，本发明并不限于列举上述实施例，应当说明的是，任何熟悉本领域的技术人员在本说明书的教导下，所做出的所有等同替代、明显变形形式，均落在本说明书的实质范围之内，理应受到本发明的保护。
Claims (6)
1.一种晶圆，在其表面上制作有MMIC；其特征在于，在晶圆的表面上还集成有一组微带型校准校验件，该组微带型校准校验件中包括若干个不同结构形式的微带型校准校验件；每种结构形式的带型校准校验件所采用的管脚材料与MMIC裸片的管脚材料相同；每种结构形式的带型校准校验件所采用的管脚带线宽度与MMIC裸片的管脚带线宽度相同；每种结构形式的带型校准校验件中相邻管脚间距与MMIC裸片中管脚间距相同。
2.根据权利要求1所述的一种晶圆，其特征在于，每组微带型校准校验件包括一个直通校准校验件、一个短路器校准校验件和一个负载校准校验件。
3.根据权利要求2所述的一种晶圆，其特征在于，所述直通校准校验件是由若干根相互平行且等间距设置的微带线组成。
4.根据权利要求2所述的一种晶圆，其特征在于，所述短路器校准校验件包括若干根相互平行且等间距设置的微带线，且各根微带线的同一端部短接。
5.根据权利要求2所述的一种晶圆，其特征在于，所述负载校准校验件包括若干根相互平行且等间距设置的微带线，且各根微带线的同一端部通过标准电阻串联。
6.一种适应MMIC裸片晶圆状态下的微波单片集成电路综合测试系统校准方法，其特征在于，所述晶圆采用如上述权利要求2所述的晶圆，所述校准方法包括如下步骤：
在测量MMIC数量达到一设定值后，微波单片集成电路综合测试系统控制探针自动移动至微带型校准校验件处，检测出此时系统通道插损误差及回波损耗是否在可接受范围内：
如误差值仍满足要求，即控制探针移动至下一个MMIC裸片处继续完成测试工作；
如误差值超出设定范围，则控制探针分别连接直通校准校验件、短路器校准校验件以及负载校准校验件，完成系统通道校准，修正原校准数据后继续测试MMIC裸片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710727165.2A CN107481996A (zh) | 2017-08-23 | 2017-08-23 | 一种晶圆及微波单片集成电路综合测试系统校准方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710727165.2A CN107481996A (zh) | 2017-08-23 | 2017-08-23 | 一种晶圆及微波单片集成电路综合测试系统校准方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107481996A true CN107481996A (zh) | 2017-12-15 |
Family
ID=60601381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710727165.2A Pending CN107481996A (zh) | 2017-08-23 | 2017-08-23 | 一种晶圆及微波单片集成电路综合测试系统校准方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107481996A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109581259A (zh) * | 2018-11-22 | 2019-04-05 | 南京中电芯谷高频器件产业技术研究院有限公司 | 器件在片负载牵引测试的校准结构设计及测试方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006270063A (ja) * | 2005-02-28 | 2006-10-05 | Seiko Instruments Inc | 半導体ウェハおよびそれを用いた半導体検査装置の校正方法 |
| US20090051380A1 (en) * | 2006-08-08 | 2009-02-26 | Steffen Chladek | Lrl vector calibration to the end of the probe needles for non-standard probe cards for ate rf testers |
| CN105548713A (zh) * | 2015-12-25 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | 阻抗调节器校准系统及校准方法 |
-
2017
- 2017-08-23 CN CN201710727165.2A patent/CN107481996A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006270063A (ja) * | 2005-02-28 | 2006-10-05 | Seiko Instruments Inc | 半導体ウェハおよびそれを用いた半導体検査装置の校正方法 |
| US20090051380A1 (en) * | 2006-08-08 | 2009-02-26 | Steffen Chladek | Lrl vector calibration to the end of the probe needles for non-standard probe cards for ate rf testers |
| CN105548713A (zh) * | 2015-12-25 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | 阻抗调节器校准系统及校准方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109581259A (zh) * | 2018-11-22 | 2019-04-05 | 南京中电芯谷高频器件产业技术研究院有限公司 | 器件在片负载牵引测试的校准结构设计及测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60200992T2 (de) | "Timing"-Kalibrierung und -Verifikation von Testern für elektronische Schaltungen | |
| US8482310B2 (en) | Test method for passive device embedded printed circuit board | |
| US6741946B2 (en) | Systems and methods for facilitating automated test equipment functionality within integrated circuits | |
| US11454665B2 (en) | Integrated circuit spike check test point identification apparatus and method | |
| CN102520332A (zh) | 晶圆测试装置及方法 | |
| US10381278B2 (en) | Testing method of packaging process and packaging structure | |
| CN103809100A (zh) | 晶圆自动测试系统 | |
| TW202219532A (zh) | 一種用於晶片測試機的自動校準方法及測試元件 | |
| CN108878306A (zh) | 一种多工位集成电路熔丝修调测试系统及其修调方法 | |
| US6948140B2 (en) | Methods and apparatus for characterizing board test coverage | |
| CN209000871U (zh) | 一种晶圆测试系统 | |
| CN107481996A (zh) | 一种晶圆及微波单片集成电路综合测试系统校准方法 | |
| DE10141025B4 (de) | Verfahren zum Testen von Wafern unter Verwendung eines Kalibrierwafers und zugehöriger Kalibriewafer | |
| CN100511622C (zh) | 修正半导体引脚测试电压来校正输出电流的方法 | |
| US6347287B1 (en) | Calibration system and method for receiver guardband reductions | |
| CN117648892A (zh) | 一种利用ai动态调节老化测试参数的方法及系统 | |
| KR100791050B1 (ko) | 핀 드라이버를 구비한 연성회로기판의 검사 시스템 및 검사방법 | |
| CN113438799B (zh) | 老化电路板，老化测试结构及方法 | |
| US6792385B2 (en) | Methods and apparatus for characterizing board test coverage | |
| CN107621602A (zh) | 集成电路芯片载板的测试方法 | |
| CN208655575U (zh) | 一种多工位集成电路熔丝修调测试系统 | |
| TWI488246B (zh) | 資源整合及晶片測試方法 | |
| US9147020B2 (en) | Transmission line characterization using EM calibration | |
| CN111721780A (zh) | 一种控制线路板检测方法 | |
| CN105203852A (zh) | 用于集成无源器件的测试板以及测试方案 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171215 |