JP2007305811A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2007305811A
JP2007305811A JP2006133161A JP2006133161A JP2007305811A JP 2007305811 A JP2007305811 A JP 2007305811A JP 2006133161 A JP2006133161 A JP 2006133161A JP 2006133161 A JP2006133161 A JP 2006133161A JP 2007305811 A JP2007305811 A JP 2007305811A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor chip
chip
recess
hollow package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006133161A
Other languages
English (en)
Inventor
Eizo Fujii
栄造 藤井
Shinya Marumo
伸也 丸茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006133161A priority Critical patent/JP2007305811A/ja
Publication of JP2007305811A publication Critical patent/JP2007305811A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】受光型の半導体装置において、結露を防止すると共に、半導体チップの傾きを防止し、光学的な精度を容易に確保することを目的とする。
【解決手段】半導体チップ２の中空パッケージ５に搭載される面に凹部２ｂを形成し、半導体チップ２底面および凹部２ｂに吸湿材を添加した固着材４を充填し、この固着材４によって中空パッケージ５底面上に半導体チップ２を固着することにより、部分的に固着材４の量を多く形成できるため、結露を防止すると共に半導体チップ２の傾きを防止して光学的な精度を容易に確保することができる。
【選択図】図１

Description

本発明は、撮像機能および受光機能等を有する半導体チップをパッケージに搭載して成る半導体装置および半導体装置の製造方法に関するものである。
以下、従来の受光型半導体装置の構造と製造方法について、図面を参照しながら説明する。
撮像機能および受光機能を有する半導体チップが形成された半導体ウエハを裏面研磨して半導体チップの厚みを薄くする工程と、ダイシングによって半導体チップを個片にする工程、さらに、個片にされた半導体チップを中空パッケージに取り付ける半導体装置の製造方法を図６，図７を用いて説明する。
図６は従来の半導体装置における個変化された半導体チップの製造工程を説明する図、図７は本発明の半導体装置の構成を説明する図である。
まず、従来の半導体装置の製造方法は、撮像機能および受光機能を有する半導体チップ１０１が形成された半導体ウエハ１０２の表面に裏面研磨の際、該半導体チップ１０１表面を保護するために、片面に接着剤が形成されたバックグラインドシート１０３を貼り付ける（図６（ａ），（ｂ））。次に、裏面研磨工程に移る。砥石１０４を用いて上記半導体ウエハ１０２の裏面を研磨して所定の厚みに加工する（図６（ｃ））。さらに、半導体ウエハ１０２の表面に貼られたバックグラインドシート１０３を剥離する。この際、バックグラインドシート１０３の粘着剤に紫外線（以下ＵＶという）１０９を照射して（図６（ｄ））、接着剤の接着力を低下させたのちに剥離することにより、容易に半導体ウエハ１０２からバックグラインドシート１０３を剥離することができる（図６（ｅ））。次に、裏面研磨された半導体ウエハ１０２を、金属製のリング治具１０５に貼られた表面に接着剤の形成されたダイシングシート１０６の接着剤が形成された表面に半導体ウエハ１０２の裏面を貼り付ける（図６（ｆ），（ｇ））。次に、ダイシング工程に移り、半導体ウエハ１０２はダイシングブレード１０７により所定のチップサイズに切り分けられる（図６（ｈ））。このように半導体チップ１０８に切り分けられた後、ダイシングシート１０６の接着剤にＵＶ１０９を照射し、ダイシングシート１０６の接着剤の接着力を低下させた後に、良品の半導体チップ１０８のみが選別されてマウントコレットに装着され、中空パッケージ２０３にマウントされる（図６（ｉ））。
図７（ａ）〜（ｆ）に示すように、従来の受光型半導体装置は、撮像機能または受光機能が形成された半導体チップ１０８と、熱硬化性樹脂からなり、その底面に設けた凹状の保持部２０１に銀ペースト等からなる固着材２０２にて半導体チップ１０８を固着する無蓋の中空パッケージ２０３と、中空パッケージ２０３の上端部に、紫外線の照射または加熱により硬化するエポキシ系材料またはアクリル系材料からなる封着材２０４より固着されたガラス等からなる透光性部材２０５とから構成されている。
中空パッケージ２０３を構成する樹脂材には、遮光材である微粉末状のカーボンブラックや微粒子状の吸湿剤が添加されている。上記吸湿材としては、シリカゲル、ゼオライト、ポリビニルアルコール系樹脂及びポリアクリル酸塩系の高吸水ポリマー、多孔質シリカ、活性炭、ホリイミドなどがある。
また、中空パッケージ２０３には、その対向する壁面を貫通するように内部端子と外部端子が連続的につながるリード２０７が設けられている。リード２０７における中空パッケージ２０３の内側に露出する端部は、半導体チップ１０８のパッド電極とアルミニウムもしくは金ワイヤー２０６により電気的に接続されている。
そして、最終的に中空パッケージ２０３に紫外線硬化樹脂もしくは熱硬化樹脂が塗布され透光性部材２０５を装着し封止される。
特開２００４−３６３５１１号公報 特開２００４−３２７５５９号公報 特開２００４−３２７５６０号公報 特開２００５−５３２７号公報 特開２００４−３２７７１２号公報 特開平８−７８５６９号公報
ここで、中空パッケージ２０３の内部、とりわけ透光性部材２０５の内側に生じる結露を防止するために、前述したように、中空パッケージ２０３を構成する樹脂材に吸湿材を添加する方法と半導体チップ１０８を中空パッケージ２０３に固着するＡｇペーストなどの固着材２０２に微粉末状の吸湿材を添加する手法が実施されている。
前者の中空パッケージ２０３を構成する樹脂材に吸湿材を添加して結露を防止するには、高価な吸湿材を大量に用いなければならず、製造コストが著しく高くなるばかりでなく、金型による樹脂成型時に樹脂材に添加した吸湿材中の水分を吸収するため、成型時の樹脂の流動性が損なわれ、品質に影響を及ぼすという問題がある。
また、後者の半導体チップ２０３を中空パッケージ２０３に固着するＡｇペーストなどの固着材２０２に微粉末状の吸湿材を添加して結露を防止する手法では、半導体チップの微細化に伴い、吸湿材を添加した固着材２０２の量が微少になり、吸湿効果が著しく低下する。そのため、固着材２０２への吸湿材の添加量を多くすると固着材２０２の粘度が大きくなり、塗布の均一性の問題が発生する。また、半導体チップ１０８を中空パッケージ２０３に固着するＡｇペーストなどの固着材２０３の量を多くすると、固着材２０３の厚みばらつきが大きくなり中空パッケージ１０２に対する半導体チップの接着時に傾きが生じるため、光学的な精度に問題が生じる。
本発明は、前記従来の問題を解決し、半導体装置において、結露を防止すると共に、半導体チップの傾きを防止し、光学的な精度を容易に確保することを目的とする。
上記目的を達成するために、本発明の請求項１記載の半導体装置は、半導体チップをパッケージに搭載して成る半導体装置であって、一方の面に前記半導体チップを搭載するチップ保持部を備えて前記チップ保持部に対向する面に開口を備える中空パッケージと、前記半導体チップの前記チップ保持部への搭載面に形成された凹部と、前記凹部内を含む前記搭載面と前記チップ保持部との間に形成されて吸湿性材料が混入された固着材と、前記半導体チップと電気的に接続され前記中空パッケージに形成された外部端子と成るリードと、前記開口部に固着される透光性部材とを有することを特徴とする。
請求項２記載の半導体装置は、請求項１記載の半導体装置において、前記凹部が前記吸湿性を持つ固着材を充填する溝であることを特徴とする。
請求項３記載の半導体装置は、請求項１記載の半導体装置において、前記凹部が前記吸湿性を持つ固着材を充填する窪みであることを特徴とする。
請求項４記載の半導体装置は、請求項１記載の半導体装置において、前記凹部が前記吸湿性を持つ固着材を充填するスリットであることを特徴とする。
請求項５記載の半導体装置は、請求項１または請求項２または請求項３のいずれかに記載の半導体装置において、前記半導体チップが受光素子であることを特徴とする。
請求項６記載の半導体装置の製造方法は、半導体チップをパッケージに搭載して成る半導体装置の製造方法であって、半導体ウエハに前記半導体チップと成る複数の半導体素子を形成する工程と、前記半導体ウエハの半導体素子形成領域の裏面にダイシングにより凹部を形成する工程と、前記半導体ウエハを前記半導体チップに個片化する工程と、前記半導体チップを前記凹部が搭載面となるように中空パッケージに搭載して吸湿性材料が混入された固着材により固着する工程と、前記半導体チップと前記中空パッケージの外部端子であるリードとを電気的に接続する工程と、前記中空パッケージに透光性部材を装着する工程とを有することを特徴とする。
請求項７記載の半導体装置の製造方法は、半導体チップをパッケージに搭載して成る半導体装置の製造方法であって、半導体ウエハに前記半導体チップと成る複数の半導体素子を形成する工程と、前記半導体ウエハの半導体素子形成領域の裏面にダイシングにより凹部を形成する工程と、前記凹部に吸湿性材料が混入された固着材を充填する工程と、前記半導体ウエハを前記半導体チップに個片化する工程と、前記半導体チップを前記凹部が搭載面となるように中空パッケージに搭載して吸湿性材料が混入された固着材により固着する工程と、前記半導体チップと前記中空パッケージの外部端子であるリードとを電気的に接続する工程と、前記中空パッケージに透光性部材を装着する工程とを有することを特徴とする。
請求項８記載の半導体装置の製造方法は、半導体チップをパッケージに搭載して成る半導体装置の製造方法であって、半導体ウエハに前記半導体チップと成る複数の半導体素子を形成する工程と、前記半導体ウエハの半導体素子形成領域の裏面にダイシングにより凹部を形成する工程と、前記凹部に吸湿性材料が混入された固着材を充填する工程と、前記半導体ウエハの前記凹部形成面にダイシングシートを貼り付ける工程と、前記半導体ウエハを前記半導体チップに個片化する工程と、前記半導体チップを前記凹部が搭載面となるように中空パッケージに搭載して吸湿性材料が混入された固着材により固着する工程と、前記半導体チップと前記中空パッケージの外部端子であるリードとを電気的に接続する工程と、前記中空パッケージに透光性部材を装着する工程とを有することを特徴とする。
以上により、結露を防止すると共に、半導体チップの傾きを防止することができる。
以上説明したように、本発明の半導体装置は、半導体チップの中空パッケージに搭載される面に凹部を形成し、半導体チップ底面および凹部に吸湿材を添加した固着材を充填し、この固着材によって中空パッケージ底面上に半導体チップを固着することにより、部分的に固着材の量を多く形成できるため、結露を防止すると共に半導体チップの傾きを防止することができる。
以下本発明の一実施形態について、図面を参照しながら説明する。
図１、図２は、本発明の一実施形態に係る受光型の半導体装置であって、図１は本発明の半導体装置の構造を説明する図であり、図２は本発明の半導体装置における半導体チップ裏面を例示する図である。
本実施形態に係る半導体装置は、撮像機能および受光機能を有する半導体チップ２と、底面上に設けられた断面凹状のチップ保持部３に半導体チップ２を搭載して吸湿材を添加した固着材４により固着する無蓋の中空パッケージ５と、中空パッケージ５の上端部に接着剤６により固着された板状の透光性部材７とから構成されている。
中空パッケージ５には、外部端子として複数のリード８が設けられている。各リード８の中空パッケージ５の内側にそれぞれ露出するインナーリード部８ａは、半導体チップ２のパッド電極２ａと線状の導電性部材９により電気的に接続されている。
以下、各構成部材の具体例を記述する。
半導体チップ２は主面上に撮像機能もしくは受光機能の回路を要した受光領域、該受光領域の周辺に配置された周辺回路と中空パッケージ５のリード８のインナーリード部８ａと電気的な接続を図る複数のパッド電極２ａを有し、また、主面上に対向する裏面に所定の深さを有する凹部２ｂが設けられている。一般的に、半導体チップ２の厚みは０．２〜０．８ｍｍ程度であり、裏面に設けられた凹部２ｂの深さは０．０２〜０．３ｍｍ程度である。上限は半導体チップが破損しない程度の深さが好ましい。
中空パッケージ５は熱硬化性樹脂もしくは熱可塑性樹脂材からなり、リード８の表面には金、銀、またはパラジウムなどがめっきされ、中空パッケージ５とリード８とは共に樹脂成型金型によって所定の形状に一括成型されている。なお、中空パッケージ５は、熱硬化性樹脂もしくは熱可塑性樹脂材に代えてセラミック材からなる積層パッケージを用いても良い。
半導体チップ２を固着する固着材４は、液状の熱硬化性樹脂材に硬化材、微粉末状の導電性材料および水分を吸収する吸着材が混入されており、該固着材４は半導体チップ２をチップ保持部３の上の所定の領域に定量載置する。載置方法としては、加圧によって固着材４を吐出するディスペンス方式などの描画法や、スタンプによる転写法等がある。該半導体チップ２の裏面の凹部２ｂには固着材４を０．０４〜０．３４ｍｍと厚く設け、該凹部２ｂ以外の領域には、固着材４は０．０２〜０．０４ｍｍと薄く形成されている。また、半導体チップ２の裏面に形成された該凹部２の形状は、図２（ａ）〜図２（ｄ）に示すように、十字の溝１０や中心部の窪み１１もしくはスリット１２の形状であっても良い。また、半導体チップ２の裏面に該凹部２ａを設ける代わりに、該中空パッケージ５の底面上に設けられた断面凹状のチップ保持部３に凹部１３（溝、窪み、スリット）を形成してもよい。
吸湿性材料には、代表例としてシリカゲル、ゼオライト、多孔質フィラーなどを用いる。但し、吸湿性を有する材料であればこれらの材料に限らないということはいうまでもない。
半導体チップ２のパッド電極２ａとリード８のインナーリード部８ａとを電気的に接続する導電性部材９は、金、銅、アルミニウム等からなる金属細線であればよく、さらには、半導体チップ２のパッド電極２ａと接合可能な金属または合金からなる細線であればよい。
板状の透光性部材７をパッケージ５の上端部に固着するための封着材６は描画法または転写法によって、パッケージ５の上端部に塗布される。封着材６の材料には、紫外線硬化型や熱硬化型もしくは併用型の主成分がエポキシ系またはアクリル系の液状の接着剤を用いる。
透光性部材７は板状のガラス材もしくは透光性を有する樹脂材を用い、透光性部材７は光学的な平坦性を持ち、且つきずおよび汚れなどの無いパッケージの大きさにあった所定のサイズの板材を用いる。
以上説明したように、本実施形態に係る受光型の半導体装置は、半導体チップ２底面に固着材を充填するための凹部２ｂを形成し、吸湿材を添加した固着材によって半導体チップ２を中空パッケージ４の底面上に固着する際に、凹部２ｂにあらかじめ固着材を充填しておくことができるため、部分的に固着材の量を多く形成でき、傾きによる光学特性を損なうことなく、受光型の半導体装置において、結露を防止すると共に半導体チップの傾きを防止して光学的な精度を容易に確保することができる。
以下、前記のように構成された受光型の半導体装置の製造方法について、図３〜図５を参照しながら説明する。
図３は本発明の半導体装置における第一の製造方法を説明する図、図４は本発明の半導体装置における第二の製造方法を説明する図、図５は本発明の半導体装置における第三の製造方法を説明する図である。
まず、第一の製造方法では、図３に示すように、金属製のリング治具２１に表面に接着剤が形成されたダイシングシート２２を貼り付ける。次に、ダイシングシート２２の接着剤が形成された表面に、半導体ウエハ２０の撮像機能および受光機能を有する半導体チップが形成された表面が接するように半導体ウエハ２０を貼り付ける（図３（ａ））。次に、ダイシング工程に移り、半導体ウエハ２０にダイシングブレード２３により０．０２〜０．３ｍｍの深さの溝２４ａを形成する（図３（ｂ）、（ｃ））。ダイシング工程のチップの認識方法としては、半導体ウエハ２０の裏面より赤外線を照射し、透過した半導体ウエハ２０の表面のパターンを認識し、所定の場所をダイシングブレード２３により削り、溝２４ａを形成する。次に、ダイシングシート２２の接着剤に紫外線２５を照射し、ダイシングシート２２の接着剤の接着力を低下させたのちにダイシングシート２２より半導体ウエハ２０を剥す。次に、金属製のリング治具２１に表面に接着剤の形成されたダイシングシート２２を貼り付ける。そして、ダイシングシート２２の接着剤が形成された表面に、該半導体ウエハ２０の溝２４ａが形成された面が接するように半導体ウエハ２０を貼り付ける。溝２４ａが形成された面がダイシングシート２２の接着剤によって接着されている。次に、半導体ウエハ２０の表面パターンを認識し、ダイシングブレード２３を用いて半導体ウエハ２０を厚みの深さまで削って第二の溝２４ｂを形成することによりチップサイズに切り分けられる（図３（ｄ）、（ｅ））。このように半導体チップ２６に切り分けられると、次にダイシングシート２２の接着剤に紫外線２５を照射し、ダイシングシート２２の接着剤の接着力を低下させたのちに、良品の半導体チップ２６のみを選別してマウントコレットに装着する（図３（ｆ））。最後に、選別した良品の半導体チップ２６を中空パッケージ２７の底面上に設けられた断面凹状のチップ保持部２８に載置し、吸湿材を添加した固着材２９により半導体チップ２６を固着する（図３（ｇ））。
次に、第二の製造方法では、図４に示すように、金属製のリング治具２１に表面に接着剤が形成されたダイシングシート２２を貼り付ける。次に、ダイシングシート２２の接着剤が形成された表面に、半導体ウエハ２０の撮像機能および受光機能を有する半導体チップが形成された表面が接するように半導体ウエハ２０を貼り付ける（図４（ａ））。次にダイシング工程に移り、半導体ウエハ２０に、ダイシングブレード２３を用いて０．０２〜０．３ｍｍの深さの溝２４ａを形成する（図４（ｂ）、（ｃ））。ダイシング工程のチップの認識方法としては、半導体ウエハ２０の裏面より赤外線を照射し、透過した半導体ウエハ２０の表面のパターンを認識し、所定の場所をダイシングブレード２３により削って溝２４ａを形成する。次に、図４（ｄ）に示すように、ディスペンサによる描画法またはスタンプによる転写法により、該溝２４ａに吸湿材を添加した固着材３０を塗布し、充填する。
次に、ダイシングシート２２の接着剤に紫外線２５を照射し、ダイシングシート２２の接着剤の接着力を低下させたのちにダイシングシート２２より半導体ウエハ２０を剥す。次に、金属製のリング治具２１に表面に接着剤の形成されたダイシングシート２２を貼り付ける。そして、ダイシングシート２２の接着剤が形成された表面に、該半導体ウエハ２０の溝２４ａが形成された面が接するように半導体ウエハ２０を貼り付ける。これにより、吸湿材を添加した固着材３０が充填された溝２４ａが形成された面がダイシングシート２２の接着剤によって接着されることになる。次に、半導体ウエハ２０の表面パターンを認識し、ダイシングブレード２３により、半導体ウエハ２０を厚みの深さまで削り、第二の溝２４ｂを形成しチップサイズに切り分ける（図４（ｅ）、（ｆ））。このように半導体チップ２６に切り分けられると、次に、ダイシングシート２２の接着剤に紫外線２５を照射し、ダイシングシート２２の接着剤の接着力を低下させたのちに、良品の半導体チップ２６のみを選別されてマウントコレットに装着する（図４（ｇ））。最後に、選別された良品の半導体チップ２６を中空パッケージ２７の底面上に設けられた断面凹状のチップ保持部２８に載置し、吸湿材を添加した固着材２９により半導体チップ２６を固着する（図４（ｈ））。
次に、第三の製造方法では、図５に示すように、金属製のリング治具２１に表面に接着剤が形成されたダイシングシート２２を貼り付ける。次に、ダイシングシート２２の接着剤が形成された表面に、半導体ウエハ２０の撮像機能および受光機能を有する半導体チップが形成された表面が接するように半導体ウエハ２０を貼り付ける（図５（ａ））。次にダイシング工程に移り、半導体ウエハ２０にダイシングブレード２３により０．０２〜０．３ｍｍの深さの溝２４ａを形成する（図５（ｂ）、（ｃ））。ダイシング工程のチップの認識方法としては、半導体ウエハ２０の裏面より赤外線を照射し、透過した半導体ウエハ２０の表面のパターンを認識し、所定の場所をダイシングブレード２３により削り、溝２４ａを形成する。次に、図５（ｄ）に示すように、ディスペンサによる描画法またはスタンプによる転写法により、該溝２４ａに吸湿材を添加した固着材３０を塗布し、充填する。
次に、ダイシングシート２２の接着剤に紫外線２５を照射し、ダイシングシート２２の接着剤の接着力を低下させたのちにダイシングシート２２より半導体ウエハ２０を剥す。次に、テープ金属製のリング治具２１に、表面にダイスボンド方式のダイスボンド用接着剤３２が設けられたダイシングシート３１を貼り付ける。ダイシングシート３１のダイスボンド用接着剤３２が形成された表面に、該半導体ウエハ２０の溝２４ａが形成された面が接するように半導体ウエハ２０を貼り付ける。吸湿材を添加した固着材３０が充填された溝２４ａが形成された面がダイシングシート２２の接着剤によって接着されている。次に、半導体ウエハ２０の表面パターンを認識し、ダイシングブレード２３により、半導体ウエハ２０の厚み分とダイスボンド用接着剤３２の厚み分の深さまで削り、第二の溝２４ｂを形成しチップサイズに切り分けられる（図５（ｅ）、（ｆ））。このように半導体チップ２６に切り分けられると、次にダイシングシート２２の接着剤に紫外線２５を照射し、ダイシングシート２２の接着剤の接着力を低下させたのちに、良品の半導体チップ２６のみを選別してマウントコレットに装着する（図５（ｇ））。最後に、選別された良品の半導体チップ２６を中空パッケージ２７の底面上に設けられた断面凹状のチップ保持部２８に載置し、半導体チップ２５に装着されたダイスボンド用接着剤３２により半導体チップ２５を固着する（図５（ｈ））。
以上の説明では、半導体チップが受光素子である場合について説明したが、その他の半導体チップを用いても良い。
また、半導体チップ裏面の固着材が充填される凹部の周辺領域は、半導体チップ表面に対して平行で平坦であることが好ましい。
本発明は、結露を防止すると共に、半導体チップの傾きを防止することができ、撮像機能および受光機能等を有する半導体チップをパッケージに搭載して成る半導体装置および半導体装置の製造方法等に有用である。
本発明の半導体装置の構造を説明する図 本発明の半導体装置における半導体チップ裏面を例示する図 本発明の半導体装置における第一の製造方法を説明する図 本発明の半導体装置における第二の製造方法を説明する図 本発明の半導体装置における第三の製造方法を説明する図 従来の半導体装置における個変化された半導体チップの製造工程を説明する図 本発明の半導体装置の構成を説明する図
符号の説明
２ 半導体チップ
２ａ パッド電極
２ｂ 凹部
３ チップ保持部
４ 固着材
５ 中空パッケージ
６ 接着剤
７ 透光性部材
８ リード
８ａ インナーリード部
９ 導電性部材
１０ 溝
１１ 窪み
１２ スリット
１３ 凹部
２０ 半導体ウエハ
２１ リング治具
２２ ダイシングシート
２３ ダイシングブレード
２４ａ 溝
２４ｂ 溝
２５ 紫外線
２６ 半導体チップ
２７ 中空パッケージ
２８ チップ保持部
２９ 固着材
３０ 固着材
１０１ 半導体チップ
１０２ 半導体ウエハ
１０３ バックグラインドシート
１０４ 砥石
１０５ リング治具
１０６ ダイシングシート
１０７ ダイシングブレード
１０８ 半導体チップ
１０９ ＵＶ
２０１ 保持部
２０２ 固着剤
２０３ 中空パッケージ
２０４ 封着材
２０５ 透光性部材
２０６ 金ワイヤー
２０７ リード

Claims (8)

  1. 半導体チップをパッケージに搭載して成る半導体装置であって、
    一方の面に前記半導体チップを搭載するチップ保持部を備えて前記チップ保持部に対向する面に開口を備える中空パッケージと、
    前記半導体チップの前記チップ保持部への搭載面に形成された凹部と、
    前記凹部内を含む前記搭載面と前記チップ保持部との間に形成されて吸湿性材料が混入された固着材と、
    前記半導体チップと電気的に接続され前記中空パッケージに形成された外部端子と成るリードと、
    前記開口部に固着される透光性部材と
    を有することを特徴とする半導体装置。
  2. 前記凹部が前記吸湿性を持つ固着材を充填する溝であることを特徴とする請求項１記載の半導体装置。
  3. 前記凹部が前記吸湿性を持つ固着材を充填する窪みであることを特徴とする請求項１記載の半導体装置。
  4. 前記凹部が前記吸湿性を持つ固着材を充填するスリットであることを特徴とする請求項１記載の半導体装置。
  5. 前記半導体チップが受光素子であることを特徴とする請求項１または請求項２または請求項３のいずれかに記載の半導体装置。
  6. 半導体チップをパッケージに搭載して成る半導体装置の製造方法であって、
    半導体ウエハに前記半導体チップと成る複数の半導体素子を形成する工程と、
    前記半導体ウエハの半導体素子形成領域の裏面にダイシングにより凹部を形成する工程と、
    前記半導体ウエハを前記半導体チップに個片化する工程と、
    前記半導体チップを前記凹部が搭載面となるように中空パッケージに搭載して吸湿性材料が混入された固着材により固着する工程と、
    前記半導体チップと前記中空パッケージの外部端子であるリードとを電気的に接続する工程と、
    前記中空パッケージに透光性部材を装着する工程と
    を有することを特徴とする半導体装置の製造方法。
  7. 半導体チップをパッケージに搭載して成る半導体装置の製造方法であって、
    半導体ウエハに前記半導体チップと成る複数の半導体素子を形成する工程と、
    前記半導体ウエハの半導体素子形成領域の裏面にダイシングにより凹部を形成する工程と、
    前記凹部に吸湿性材料が混入された固着材を充填する工程と、
    前記半導体ウエハを前記半導体チップに個片化する工程と、
    前記半導体チップを前記凹部が搭載面となるように中空パッケージに搭載して吸湿性材料が混入された固着材により固着する工程と、
    前記半導体チップと前記中空パッケージの外部端子であるリードとを電気的に接続する工程と、
    前記中空パッケージに透光性部材を装着する工程と
    を有することを特徴とする半導体装置の製造方法。
  8. 半導体チップをパッケージに搭載して成る半導体装置の製造方法であって、
    半導体ウエハに前記半導体チップと成る複数の半導体素子を形成する工程と、
    前記半導体ウエハの半導体素子形成領域の裏面にダイシングにより凹部を形成する工程と、
    前記凹部に吸湿性材料が混入された固着材を充填する工程と、
    前記半導体ウエハの前記凹部形成面にダイシングシートを貼り付ける工程と、
    前記半導体ウエハを前記半導体チップに個片化する工程と、
    前記半導体チップを前記凹部が搭載面となるように中空パッケージに搭載して吸湿性材料が混入された固着材により固着する工程と、
    前記半導体チップと前記中空パッケージの外部端子であるリードとを電気的に接続する工程と、
    前記中空パッケージに透光性部材を装着する工程と
    を有することを特徴とする半導体装置の製造方法。
JP2006133161A 2006-05-12 2006-05-12 半導体装置および半導体装置の製造方法 Pending JP2007305811A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006133161A JP2007305811A (ja) 2006-05-12 2006-05-12 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006133161A JP2007305811A (ja) 2006-05-12 2006-05-12 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007305811A true JP2007305811A (ja) 2007-11-22

Family

ID=38839481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006133161A Pending JP2007305811A (ja) 2006-05-12 2006-05-12 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007305811A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012200273A1 (de) * 2012-01-11 2013-07-11 Robert Bosch Gmbh Elektronisches Bauteil mit korrosionsgeschützter Bondverbindung und Verfahren zur Herstellung des Bauteils
JP2014165290A (ja) * 2013-02-23 2014-09-08 Kyocera Corp 電子装置および電子装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012200273A1 (de) * 2012-01-11 2013-07-11 Robert Bosch Gmbh Elektronisches Bauteil mit korrosionsgeschützter Bondverbindung und Verfahren zur Herstellung des Bauteils
US9425118B2 (en) 2012-01-11 2016-08-23 Robert Bosch Gmbh Electronic component having a corrosion-protected bonding connection and method for producing the component
JP2014165290A (ja) * 2013-02-23 2014-09-08 Kyocera Corp 電子装置および電子装置の製造方法

Similar Documents

Publication Publication Date Title
JP4863026B2 (ja) カメラモジュールの製造方法及びカメラモジュール
US7227236B1 (en) Image sensor package and its manufacturing method
JP4547279B2 (ja) 半導体装置の製造方法
KR100517075B1 (ko) 반도체 소자 제조 방법
JP5798834B2 (ja) 半導体装置の製造方法
JP4618639B2 (ja) 半導体装置の製造方法
JP2002329850A (ja) チップサイズパッケージおよびその製造方法
KR20060016134A (ko) 반도체 패키지, 그 제조방법 및 이미지 센서용 반도체패키지 모듈
JP2006190987A (ja) パッケージ構造とその製造方法
JP2007036014A (ja) 回路装置
US7888180B2 (en) Semiconductor apparatus having a first and a second projection portion on opposite surfaces of a semiconductor wafer and method for manufacturing the same
US20070190688A1 (en) Method for manufacturing semiconductor device with protection layer
JP2007317719A (ja) 撮像装置及びその製造方法
JP2005252183A (ja) 固体撮像素子及びその製造方法
TWI575622B (zh) 製造半導體構件的方法及相關的半導體構件
JP5515223B2 (ja) 半導体装置
JP2015510277A (ja) 基板上で成形されたカプセル化くぼみを有する半導体レーザチップパッケージ及びこれを形成するための方法
JP2007305811A (ja) 半導体装置および半導体装置の製造方法
JP4778370B2 (ja) 電子部品の製造方法
JP6104624B2 (ja) 半導体デバイスの製造方法および半導体デバイス
JP2006100750A (ja) 回路装置およびその製造方法
JP4754161B2 (ja) 半導体装置
WO2012168959A1 (ja) 半導体チップ、これを備えた半導体装置および半導体チップの製造方法
JP2008124160A (ja) 半導体装置、その製造方法、およびそれを搭載したカメラモジュール
JP4471215B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430