JP2007305648A - プリント回路基板 - Google Patents

プリント回路基板 Download PDF

Info

Publication number
JP2007305648A
JP2007305648A JP2006130001A JP2006130001A JP2007305648A JP 2007305648 A JP2007305648 A JP 2007305648A JP 2006130001 A JP2006130001 A JP 2006130001A JP 2006130001 A JP2006130001 A JP 2006130001A JP 2007305648 A JP2007305648 A JP 2007305648A
Authority
JP
Japan
Prior art keywords
line
insulator
gnd
width
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006130001A
Other languages
English (en)
Inventor
Takunori Iwamoto
卓紀 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006130001A priority Critical patent/JP2007305648A/ja
Publication of JP2007305648A publication Critical patent/JP2007305648A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

【課題】絶縁耐厚が大きい基板でのインピーダンス設計においても、ライン幅を増大させること無く厳密に整合の取れたインピーダンス設計が容易に実現できるプリント回路基板を提供することを目的とする。
【解決手段】第1のGNDパターンと、前記第1のGNDパターンに隣接する第1の絶縁体と、前記第1の絶縁体に隣接するラインと、前記ラインに隣接する第2の絶縁体と、前記第2の絶縁体に隣接する第2のGNDパターンと、を表面に配置したプリント回路基板であって、GNDパターンをインピーダンス値のコントロールを行うラインの近傍に配置し、GND配置方法(ライン片側に配置/ライン両側に配置)、GND−ラインの箔間隔、ライン幅、GNDおよびラインパターンの厚さ、GND−ラインの箔間の誘電物質素材を選択する。
【選択図】図1

Description

本発明は、インピーダンス整合を必要とするラインのインピーダンス設計がされたプリント回路基板に関するものである。
高速データ伝送回路においては、入出力のインピーダンス値の整合を確立することによりデータ伝送の信頼性を確保している。このようなラインインピーダンスの整合を実現するため、従来は特許文献1にて示されるように多層基板を使用し、インピーダンス設計を行うラインパターンをプリント回路基板の表面(1層)に、GNDパターンを内層(2層目)に配しライン幅を任意に選択することにより所望の特性インピーダンス設計を実現している。
特開平5−327230号公報
しかしながら上記の従来の構成では、両面基板のように、1層目と2層目間の絶縁体厚みが大きいプリント回路基板のパターン設計においては、インピーダンス設計を行うと絶縁体厚の増加に伴いライン幅が増大してしまい、実際の基板設計への適応が非常に困難であるという問題点を有していた。
本発明は上記従来の問題点を解決するもので、絶縁耐厚が大きい基板でのインピーダンス設計においても、ライン幅を増大させること無く厳密に整合の取れたインピーダンス設計が容易に実現できるプリント回路基板を提供することを目的とする。
この目的を達成するために本発明のプリント回路基板は、第1のGNDパターンと、前記第1のGNDパターンに隣接する第1の絶縁体と、前記第1の絶縁体に隣接するラインと、前記ラインに隣接する第2の絶縁体と、前記第2の絶縁体に隣接する第2のGNDパターンと、を表面に配置した構成を有している。
また、前記ラインの特性インピーダンスZは、前記ライン、前記第1のGNDパターンおよび前記第2のGNDパターンの導体厚と、前記ラインの導体幅と、前記第1の絶縁体の比誘電率と、前記第1の絶縁体の幅と、前記第2の絶縁体の比誘電率と、前記第2の絶縁体の幅と、で特定される構成を有している。
さらに、前記ライン、第1のGNDパターンおよび第2のGNDパターンの導体厚をT1、前記ラインの導体幅をW1、第1の絶縁体の比誘電率をEr1、第1の絶縁体の幅をH1、第2の絶縁体の比誘電率をEr2、第2の絶縁体の幅をH2とすると、前記ラインと第1のGNDパターンとの間のインピーダンスZ1は、
Z1=87/(SQRT(Er1+1.41))*ln{5.98*H1/(0.8T1+W1)}で表され、
前記ラインと第2のGNDパターンとの間のインピーダンスZ2は、
Z2=87/(SQRT(Er2+1.41))*ln{5.98*H2/(0.8T1+W1)}で表され、
前記特性インピーダンスZ0は、
Z0=1/(1/Z1+1/Z2)で特定される構成を有している。
また、本発明のプリント回路基板は、第1のGNDパターンと、前記第1のGNDパターンに隣接する第1の絶縁体と、前記第1の絶縁体に隣接する第1のラインと、前記第1のラインに隣接する第2の絶縁体と、前記第2の絶縁体に隣接する第2のラインと、前記第2のラインに隣接する第3の絶縁体と、前記第3の絶縁体に隣接する第2のGNDパターンと、を表面に配置した構成を有している。
また、前記第1のラインと前記第2のラインとの間の差動ラインのインピーダンスZは、前記第1のラインの導体厚と、前記第1のラインの導体幅と、前記第2のラインの導体厚と、前記第2のラインの導体幅と、前記第2の絶縁体の比誘電率と、前記第2の絶縁体の幅と、前記第1のラインとGND間のインピーダンスと、前記第2のラインとGND間のインピーダンスと、で特定される構成を有している。
さらに、前記インピーダンスZは、前記第1のラインの導体厚をT1、前記第1のラインの導体幅をW1、前記第2のラインの導体厚をT2、前記第2のラインの導体幅をW2、前記第2の絶縁体の比誘電率をEr1、前記第2の絶縁体の幅をH1、前記第1のラインとGND間のインピーダンスをZ1、前記第2のラインとGND間のインピーダンスをZ2とする場合に、
1/Z=SQRT(Er1+1.41)/43.5/{ln((5.98*H1)^2/(0.8*T1+W1)/(0.8*T2+W2))}+1/(Z1+Z2)
の関係で特定される構成を有している。
以上のように本発明は、絶縁体厚が大きい基板でのインピーダンス設計においても、ライン幅を増大させること無く厳密に整合の取れたインピーダンス設計が容易に実現できるという優れた効果が得られる。
絶縁体厚が大きい基板でのインピーダンス設計において、ライン幅を増大させること無く、厳密に整合の取れたインピーダンス設計を容易に実現した。
(実施の形態1)
図1は本発明を用いた実施の形態1おけるプリント回路基板(両面基板)の断面図である。101はインピーダンスコントロールを行うライン、102はライン101の片側に配置された第1のGNDパターン、103はライン101に対して第1のGNDパターン102と逆側に配置された第2のGNDパターン、104はライン101と第1のGNDパターン102との間に挿入された第1の絶縁体、105はライン101と第2のGNDパターン103との間に挿入された第2の絶縁体、106はライン101、第1のGNDパターン102および第2のGNDパターン103の導体厚、107は第1の絶縁体104の幅、108はライン101の導体幅、109は第2の絶縁体105の幅である。
図1の基板パターン構成を用いた場合、ライン101と第1のGNDパターン102との間のインピーダンス値(以下「Z1」という。)は、マイクロストリップライン理論を用い、以下の様に表される。
Z1=87/(SQRT(Er1+1.41))*ln{5.98*H1/(0.8T1+W1)}・・・(式1)
ここで、ライン101、第1のGNDパターン102および第2のGNDパターン103の導体厚106をT1、ライン101の導体幅108をW1、第1の絶縁体104の比誘電率をEr1、第1の絶縁体104の幅107をH1とする。
次に、ライン101と第2のGNDパターン103との間のインピーダンス値をZ2とする。するとZ2は、Z1の場合と同様にして以下の様に表される。
Z2=87/(SQRT(Er2+1.41))*ln{5.98*H2/(0.8T1+W1)}・・・(式2)
ここで、第2の絶縁体105の比誘電率をEr2、第2の絶縁体105の幅109をH2とする。
このとき、ライン101の特性インピーダンス(以下「Z0」という。)は、以下の様に表される。
Z0=1/(1/Z1+1/Z2)・・・(式3)
(式1)乃至(式3)を基に、Er1、T1、H1、W1、Er2、H2を適切に選択することにより、所望の特性インピーダンス値を実現できる。
以上のように本実施の形態1によれば、GNDパターンをインピーダンス値のコントロールを行うラインの近傍に配置し、GND配置方法(ライン片側に配置またはライン両側に配置)、GND−ラインの箔間隔、ライン幅、GNDおよびラインパターンの厚さ、GND−ラインの箔間の誘電物質素材をそれぞれ選択してインピーダンスコントロールを行うことにより、絶縁体厚が大きい基板でのインピーダンス設計においても、ライン幅を増大させること無く厳密に整合の取れたインピーダンス設計が容易に実現できるプリント回路基板を提供することができる。
(実施の形態2)
図2は本発明の実施の形態2におけるプリント回路基板(両面基板)の断面図である。201は差動ライン間のインピーダンスコントロールを行う第1のライン、202は差動ライン間のインピーダンスコントロールを行う第2のライン、203は第1のGNDパターン、204は第2のGNDパターン、205は第1のライン201と第1のGNDパターン203の間に挿入された第1の絶縁体、206は第1のライン201と第2のライン202の間に挿入された第2の絶縁体、207は第2のライン202と第2のGNDパターン204の間に挿入された第3の絶縁体、208は第1のライン201および第2のライン202および第1のGNDパターン203および第2のGNDパターン204のパターン厚、209は第1の絶縁体205の幅、210は第1のライン201の幅、211は第2の絶縁体206の幅、212は第2のライン202の幅、213は第3の絶縁体207の幅である。
図2の基板パターン構成を用いた場合、第1のライン201と第2のライン202との間のインピーダンス値(以下「Z」という。)は、マイクロストリップライン理論を用い、以下の様に表される。
1/Z=SQRT(Er1+1.41)/43.5/{ln((5.98*H1)^2/(0.8*T1+W1)/(0.8*T2+W2))}+1/(Z1+Z2)
ここで、第1のラインの導体厚をT1、第1のラインの導体幅をW1、第2のラインの導体厚をT2、第2のラインの導体幅をW2、第2の絶縁体の比誘電率をEr1、第2の絶縁体の幅をH1、第1のラインとGND間のインピーダンスをZ1、第2のラインとGND間のインピーダンスをZ2とする。また、「SQRT」とは平方根演算子をいい、「ln」とは自然対数演算子をいい、「^」とはべき乗演算子をいう。
T1、W1、T2、W2、Er1、H1、Z1、Z2をそれぞれ適切に選択することにより、所望の特性インピーダンス値を実現できる。
以上のように本実施の形態2によれば、GNDパターンをラインの近傍に配置し、差動ラインの箔間隔、GND−ラインの箔間隔、ライン幅、GNDおよびラインパターンの厚さ、GND−ラインの箔間の誘電物質素材、ライン・GNDパターンとして使用する導電物質の素材を任意に選択してインピーダンスコントロールを行うことにより、絶縁耐厚が大きい基板でのインピーダンス設計においても、ライン幅を増大させること無く厳密に整合の取れたインピーダンス設計が容易に実現できるプリント回路基板を提供することができる。
本発明のプリント回路基板は、絶縁耐厚が大きい基板でのインピーダンス設計においても、ライン幅を増大させること無く厳密に整合の取れたインピーダンス設計が容易に実現できるという優れた効果を有しているため、プリント回路基板等において有用である。
本発明の実施の形態1におけるプリント回路基板の断面図 本発明の実施の形態2におけるプリント回路基板の断面図
符号の説明
101 インピーダンス設計を行うライン
102 第1のGNDパターン
103 第2のGNDパターン
104 第1の絶縁体
105 第2の絶縁体
106 インピーダンス設計を行うラインおよびGNDパターンの厚さ
107 第1の絶縁体の幅
108 インピーダンス設計を行うラインの幅
109 第2の絶縁体の幅
201 差動ラインのインピーダンス設計を行う第1のライン
202 差動ラインのインピーダンス設計を行う第2のライン
203 第1のGNDパターン
204 第2のGNDパターン
205 第1の絶縁体
206 第2の絶縁体
207 第3の絶縁体
208 インピーダンス設計を行うラインおよびGNDパターンの厚さ
209 第1の絶縁体の幅
210 差動ラインのインピーダンス設計を行う第1のラインの幅
211 第2の絶縁体の幅
212 差動ラインのインピーダンス設計を行う第2のラインの幅
213 第3の絶縁体の幅

Claims (6)

  1. 第1のGNDパターンと、
    前記第1のGNDパターンに隣接する第1の絶縁体と、
    前記第1の絶縁体に隣接するラインと、
    前記ラインに隣接する第2の絶縁体と、
    前記第2の絶縁体に隣接する第2のGNDパターンと、
    を表面に配置したプリント回路基板。
  2. 前記ラインの特性インピーダンスZ0は、
    前記ライン、前記第1のGNDパターンおよび前記第2のGNDパターンの導体厚と、
    前記ラインの導体幅と、
    前記第1の絶縁体の比誘電率と、
    前記第1の絶縁体の幅と、
    前記第2の絶縁体の比誘電率と、
    前記第2の絶縁体の幅と、
    で特定される請求項1記載のプリント回路基板。
  3. 前記ライン、第1のGNDパターンおよび第2のGNDパターンの導体厚をT1、
    前記ラインの導体幅をW1、第1の絶縁体の比誘電率をEr1、第1の絶縁体の幅をH1、第2の絶縁体の比誘電率をEr2、第2の絶縁体の幅をH2とすると、
    前記ラインと第1のGNDパターンとの間のインピーダンスZ1は、
    Z1=87/(SQRT(Er1+1.41))*ln{5.98*H1/(0.8T1+W1)}で表され、
    前記ラインと第2のGNDパターンとの間のインピーダンスZ2は、
    Z2=87/(SQRT(Er2+1.41))*ln{5.98*H2/(0.8T1+W1)}で表され、
    前記特性インピーダンスZ0は、
    Z0=1/(1/Z1+1/Z2)で特定される請求項2記載のプリント回路基板。
  4. 第1のGNDパターンと、
    前記第1のGNDパターンに隣接する第1の絶縁体と、
    前記第1の絶縁体に隣接する第1のラインと、
    前記第1のラインに隣接する第2の絶縁体と、
    前記第2の絶縁体に隣接する第2のラインと、
    前記第2のラインに隣接する第3の絶縁体と、
    前記第3の絶縁体に隣接する第2のGNDパターンと、
    を表面に配置したプリント回路基板。
  5. 前記第1のラインと前記第2のラインとの間の差動ラインのインピーダンスZは、
    前記第1のラインの導体厚と、
    前記第1のラインの導体幅と、
    前記第2のラインの導体厚と、
    前記第2のラインの導体幅と、
    前記第2の絶縁体の比誘電率と、
    前記第2の絶縁体の幅と、
    前記第1のラインとGND間のインピーダンスと、
    前記第2のラインとGND間のインピーダンスと、
    で特定される請求項4記載のプリント回路基板。
  6. 前記インピーダンスZは、
    前記第1のラインの導体厚をT1、前記第1のラインの導体幅をW1、前記第2のラインの導体厚をT2、前記第2のラインの導体幅をW2、前記第2の絶縁体の比誘電率をEr1、前記第2の絶縁体の幅をH1、前記第1のラインとGND間のインピーダンスをZ1、前記第2のラインとGND間のインピーダンスをZ2とする場合に、
    1/Z=SQRT(Er1+1.41)/43.5/{ln((5.98*H1)^2/(0.8*T1+W1)/(0.8*T2+W2))}+1/(Z1+Z2)
    の関係で特定される請求項5記載のプリント回路基板。
JP2006130001A 2006-05-09 2006-05-09 プリント回路基板 Pending JP2007305648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006130001A JP2007305648A (ja) 2006-05-09 2006-05-09 プリント回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006130001A JP2007305648A (ja) 2006-05-09 2006-05-09 プリント回路基板

Publications (1)

Publication Number Publication Date
JP2007305648A true JP2007305648A (ja) 2007-11-22

Family

ID=38839361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006130001A Pending JP2007305648A (ja) 2006-05-09 2006-05-09 プリント回路基板

Country Status (1)

Country Link
JP (1) JP2007305648A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005668A (ja) * 2013-06-21 2015-01-08 株式会社フジクラ 差動信号伝送回路及びその製造方法
US11728283B2 (en) 2020-08-10 2023-08-15 Samsung Electronics Co., Ltd. Package substrate and semiconductor package including the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005668A (ja) * 2013-06-21 2015-01-08 株式会社フジクラ 差動信号伝送回路及びその製造方法
US11728283B2 (en) 2020-08-10 2023-08-15 Samsung Electronics Co., Ltd. Package substrate and semiconductor package including the same

Similar Documents

Publication Publication Date Title
JP2005259359A (ja) フラット型ケーブル、板状ケーブルシート、板状ケーブルシート製造方法
JP6732723B2 (ja) 高周波伝送用プリント配線板
JP2012248653A (ja) 信号配線基板、信号伝送回路
JP2009054876A (ja) プリント配線板
TWI396477B (zh) A composite circuit board with easy breakage
JP2006302519A (ja) 高速伝送用基板
JP2007096159A (ja) 多層プリント配線板
JP2007258358A (ja) 多層プリント配線板
KR101577370B1 (ko) 마이크로웨이브 필터
JP2007305648A (ja) プリント回路基板
TW201547338A (zh) 軟性電路板的電力供應路徑結構
JP6492758B2 (ja) マルチワイヤ配線板
EP2941939B1 (en) Printed circuit board
JP2010050627A (ja) 高周波多層基板及び高周波多層基板の製造方法
JP2008205099A (ja) 多層配線基板
JP4838034B2 (ja) プリント配線基板およびその製造方法
WO2014128892A1 (ja) プリント基板及びプリント基板の製造方法
JP2007305756A (ja) 回路基板
JP5214671B2 (ja) プリント配線基板の製造方法
TW201238412A (en) Printed circuit board
TWI489922B (zh) Multilayer circuit boards
WO2017199824A1 (ja) 多層基板、および、電子機器
JP2009283797A (ja) 分布定数回路内蔵基板
JP2007036469A (ja) 高周波回路装置
JP6277815B2 (ja) 多層プリント配線基板、多層プリント配線基板の製造方法