JP2007304598A5 - - Google Patents

Claims (5)

1. 画素駆動回路を含む画像表示システムであって、前記駆動回路は、
   第１節点と第２節点を有する蓄積コンデンサ、
   放電信号を受けるゲートを有し、前記第１節点と前記第２節点の間に接続され、第１放電期間と第２放電期間の放電信号によってオンにされ、前記蓄積コンデンサを放電させるトランジスタ、
   前記蓄積コンデンサの第１節点に接続され、データ信号と基準信号のいずれかを前記蓄積コンデンサの第１節点に伝送する転送回路、
   第１電位に接続された第１端点、前記第２節点に接続された第２端点と、駆動電流を出力する第３端点を有する駆動素子、および
   前記駆動素子、第１表示素子と、第２表示素子に接続され、第１データロード期間と第２データロード期間で前記駆動素子をダイオード接続させ、前記駆動電流を第１発光期間と第２発光期間で、前記第１表示素子と前記第２表示素子にそれぞれ流出するスイッチング回路を含む画像表示システム。
2. 前記駆動素子の前記第２端点と前記第３端点は、前記第１データロード期間と前記第２データロード期間で互いに接続され、前記駆動素子を前記ダイオードに接続させる請求項１に記載の画像表示システム。
3. 前記転送回路は、
   第１スキャン信号と前記データ信号を受け、前記第１節点に接続される第１トランジスタ、および
   前記第１スキャン信号と前記基準信号を受け、前記第１節点に接続される第２トランジスタを含む請求項１に記載の画像表示システム。
4. 前記第１トランジスタは、前記第１スキャンラインを受けるゲート、前記データ信号を受けるドレインと、前記第１節点に接続されたソースを有し、前記第２トランジスタは、前記第１スキャンラインを受けるゲート、前記基準信号を受けるソースと、前記第１節点に接続されたドレインを有する請求項３に記載の画像表示システム。
5. 前記スイッチング回路は、
   第１発光信号を受け、前記第１表示素子と前記駆動素子の間に接続された第３トランジスタ、
   第１スキャン信号を受け、前記第２節点と前記駆動素子の間に接続された第４トランジスタ、および
   第２発光信号を受け、前記第２表示素子と前記駆動素子の間に接続された第５トランジスタを含む請求項１に記載の画像表示システム。