JP2007294937A - 薄膜キャパシタおよびその製造方法 - Google Patents

薄膜キャパシタおよびその製造方法 Download PDF

Info

Publication number
JP2007294937A
JP2007294937A JP2007087222A JP2007087222A JP2007294937A JP 2007294937 A JP2007294937 A JP 2007294937A JP 2007087222 A JP2007087222 A JP 2007087222A JP 2007087222 A JP2007087222 A JP 2007087222A JP 2007294937 A JP2007294937 A JP 2007294937A
Authority
JP
Japan
Prior art keywords
dielectric layer
thin film
film capacitor
nickel
nickel substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007087222A
Other languages
English (en)
Other versions
JP5023762B2 (ja
Inventor
Hitoshi Saida
仁 齊田
Hiroko Saya
裕子 佐屋
Kiyoshi Uchida
清志 内田
Kenji Horino
賢治 堀野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007087222A priority Critical patent/JP5023762B2/ja
Priority to US11/730,154 priority patent/US7561406B2/en
Priority to CN200710089801XA priority patent/CN101047067B/zh
Publication of JP2007294937A publication Critical patent/JP2007294937A/ja
Application granted granted Critical
Publication of JP5023762B2 publication Critical patent/JP5023762B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H01L27/0811—MIS diodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】高容量、かつ低リーク電流の薄膜キャパシタの製造方法を提供する。
【解決手段】ニッケル純度が９９．９９重量％以上のニッケル基板１０上に、有機金属化合物を含有する前駆誘電体層１１Ｄを形成したのち、アニールして前駆誘電体層１１Ｄを誘電体層１１に変化させる。これにより、ニッケル基板１０に含まれる１または複数の不純物（例えば、鉄、チタン、銅、アルミニウム、マグネシウム、マンガン、ケイ素およびクロムのうち少なくとも１つ）がアニール中にニッケル基板１０から前駆誘電体層１１Ｄへ拡散する拡散量が微量に抑えられる。
【選択図】図３

Description

本発明は、少なくとも一方の電極としてニッケル（Ｎｉ）基板を用いた薄膜キャパシタおよびその製造方法に係り、特に、ＬＳＩの電源電圧の揺らぎにしたがって発生するＥＭＩを抑制する用途のキャパシタ、さらには、プリント基板への埋め込み、貼付け等の搭載に用いるキャパシタとして好適に用いられる薄膜キャパシタおよびその製造方法に関する。
従来より、ＬＳＩ（Large Scale Integration ）などの集積回路から電磁妨害（ＥＭＩ：Electro Magnetic Interference)が発生するのを防止するために様々な方策が提案されている。例えば、ＬＳＩの電源電圧のゆらぎに伴って発生するＥＭＩを抑制するために、従来からあるディスクリートなキャパシタが電源と集積回路の電源端子とを接続する配線に配置されている。
このような用途のキャパシタは、近年の電子機器の小型化に伴い、薄型化や、配置の工夫が求められている。そのため、特許文献１，２，３などに記載されているように、キャパシタを薄膜状のシート内にアレイ状に形成し、そのシートを、インターポーザやプリント基板の表面にじか付けしたり、インターポーザやプリント基板の内部に埋め込むことが一般に行われている。また、ＬＳＩの電源電圧のゆらぎに伴って発生するＥＭＩを抑制する用途に限らず、他の用途のキャパシタを、上記と同様にして、インターポーザやプリント基板の表面にじか付けしたり、インターポーザやプリント基板の内部に埋め込む場合もある。
このような用途の薄膜キャパシタでは、誘電体層の厚さが薄くなることから、誘電体層の静電容量密度を高くするために比誘電率の高い材料が誘電体層に用いられる。比誘電率の高い材料として、例えば、一般式ＡＢＯ3 のペロブスカイト型の酸化物がある。このペロブスカイト型の酸化物としては、例えば、チタン酸バリウム（ＢＴ）、ジルコン酸チタン酸鉛（ＰＺＴ）、ジルコン酸チタン酸鉛ランタン（ＰＬＺＴ）、ニオブ酸鉛マグネシウム（ＰＭＮ）、チタン酸バリウムストロンチウム（ＢＳＴ）などが挙げられる。このペロブスカイト型の酸化物は、前駆体をアニールして結晶化することにより得られるものであり、高温でアニールすることによりその比誘電率を高くすることができる。
特開２０００−１６４４６０号公報 特表２００３−５２６８８０号公報 特開２００５−３９２８２号公報
しかし、比誘電率を高くするために、アニール温度を上げたり、アニール時間を延長するなど、製造条件を変更すると、薄膜キャパシタの容量が高くならず、リーク電流が大きいという問題があった。
本発明は、かかる問題点に鑑みてなされたもので、その目的は、高容量、かつ低リーク電流の薄膜キャパシタ、薄膜キャパシタ素子および薄膜キャパシタの製造方法を提供することにある。
本発明の薄膜キャパシタは、ニッケル純度が９９．９９重量％以上のニッケル基板上に誘電体層および電極層をこの順に配置したものである。ここで、ニッケル基板は、特に厚さの限定されたものではないが、薄膜キャパシタを自立させることの可能な程度の厚さを有していることが好ましい。
本発明の薄膜キャパシタでは、ニッケル純度が９９．９９重量％以上のニッケル基板上に誘電体層を備えるようにしたので、例えば、ニッケル基板上にアニール前の誘電体層（前駆誘電体層）を形成し、その前駆誘電体層をアニールすることにより当該薄膜キャパシタを製造した場合には、ニッケル基板に含まれる１または複数の不純物（例えば、鉄、チタン、銅、アルミニウム、マグネシウム、マンガン、ケイ素およびクロムのうち少なくとも１つ）がアニール中にニッケル基板から前駆誘電体層へ拡散する拡散量が微量に抑えられる。
ここで、例えば、ニッケル基板中の１または複数の不純物の含有量が、いずれも６５ｐｐｍ以下となるようにした上で、誘電体層をアニールにより形成した場合には、ニッケル基板に含まれる１または複数の不純物がニッケル基板から前駆誘電体層へ拡散する拡散量が極めて微量に抑えられる。
本発明の薄膜キャパシタの製造方法は、９９．９９重量% 以上のニッケル基板上に、前駆誘電体層を形成したのち、アニールして前駆誘電体層を結晶化させ誘電体層を形成する工程を含むものである。
本発明の薄膜キャパシタの製造方法では、ニッケル基板上に形成した前駆誘電体層をアニールすることにより、前駆誘電体層が結晶化して高誘電率の誘電体層になる。ここで、ニッケル基板のニッケル純度は９９．９９重量％以上であることから、ニッケル基板に含まれる１または複数の不純物（例えば、鉄、チタン、銅、アルミニウム、マグネシウム、マンガン、ケイ素およびクロムのうち少なくとも１つ）がアニール中にニッケル基板から前駆誘電体層へ拡散する拡散量が微量に抑えられる。
ここで、ニッケル基板中の１または複数の不純物の含有量が、いずれも６５ｐｐｍ以下となるようにしたときには、ニッケル基板に含まれる１または複数の不純物がニッケル基板から前駆誘電体層へ拡散する拡散量が極めて微量に抑えられる。
本発明の薄膜キャパシタによれば、ニッケル純度が９９．９９重量％以上のニッケル基板上に誘電体層を備えるようにしたので、例えば、ニッケル基板に含まれる１または複数の不純物がアニール中にニッケル基板から前駆誘電体層へ拡散する拡散量を微量に抑えることができる。これにより、誘電体層に含まれる不純物に起因して物性が変化する虞がほとんどなく、その結果、容量を高く維持することができ、さらに、リーク電流を低く抑えることができる。
また、誘電体層をアニールにより形成する場合に、ニッケル基板中の１または複数の不純物の含有量を、いずれも６５ｐｐｍ以下にしたときには、ニッケル基板に含まれる１または複数の不純物がニッケル基板から前駆誘電体層へ拡散する拡散量を極めて微量に抑えることができる。これにより、誘電体層に含まれる不純物に起因して物性が変化する虞が全くなく、その結果、容量を極めて高く維持することができ、さらに、リーク電流を極めて低く抑えることができる。
また、ニッケル基板を、厚さが３００μｍ以上のニッケル板または厚さが１μｍ以上３００μｍ未満のニッケル箔とした場合には、このニッケル基板の剛性によって薄膜キャパシタを自立させることが可能となる。これにより、この薄膜キャパシタを、例えば、インターポーザやプリント基板の表面にじか付けしたり、インターポーザやプリント基板の内部に埋め込むことが可能となる。
また、誘電体層を、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、カルシウム（Ｃａ）、鉛（Ｐｂ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）のうち少なくとも１つを含有する誘電体によって構成した場合には、薄膜キャパシタの容量を極めて大きくすることができる。また、誘電体層の厚さを０．０５μｍ以上５μｍ以下とした場合には、誘電体層の両側に設けられたニッケル基板と電極層とが互いに短絡するのを確実に防止することが出来ると同時に、薄膜キャパシタの容量低下を防止することもできる。また、薄膜キャパシタを、例えば、インターポーザやプリント基板の表面にじか付けしたり、インターポーザやプリント基板の内部に埋め込んだときに、インターポーザやプリント基板の応力によって誘電体層にびびが入るのを防止することもできる。
以下、本発明の一実施の形態について、図面を参照して詳細に説明する。
図１は本発明の一実施の形態に係る薄膜キャパシタ１の断面構成を表すものである。図２は、薄膜キャパシタ１の一変形例を表すものである。この薄膜キャパシタ１は、図１に示すように、ニッケル基板１０上に、誘電体層１１および電極層１２をこの順に積層して構成されたものである。
ニッケル基板１０は、厚さが３００μｍ以上のニッケル板または厚さが１μｍ以上３００μｍ未満のニッケル箔であり、電極層１２と対向配置された電極である。このニッケル基板１０は、その剛性によって薄膜キャパシタ１を自立させることを可能にするものである。これにより、ニッケル基板１０は、薄膜キャパシタ１を、例えば、インターポーザやプリント基板の表面にじか付けしたり、インターポーザやプリント基板の内部に埋め込むことを可能にしている。ただし、後述の電解法を用いてニッケル基板１０を形成する場合には、ニッケル基板１０を、金属ロールで巻き取るのに適したニッケル箔により構成するのが好ましく、その厚さは、５μｍ以上１００μｍ以下であるのが好ましく、１０μｍ以上６０μｍ以下であることがより好ましい。
ニッケル基板１０のニッケル純度は９９．９９重量％以上となっている。つまり、このニッケル基板１０に含まれる不純物の総含有量は１００ｐｐｍ未満となっている。ニッケル基板１０に含まれ得る不純物としては、例えば、鉄（Ｆｅ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、ケイ素（Ｓｉ）またはクロム（Ｃｒ）が挙げられるが、各不純物の含有量がいずれも６５ｐｐｍ以下となっていることが好ましい。この他にも、前駆誘電体層１１Ｄ（後述）に固溶してしまう元素、例えば、バナジウム（Ｖ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セシウム（Ｃｅ）等の遷移金属元素あるいは希土類元素等、あるいは、塩素（Ｃｌ）、硫黄（Ｓ）、リン（Ｐ）等の薄膜のアニールに影響をおよぼす元素がニッケル基板１０中に含まれている場合、前駆誘電体層１１Ｄへの拡散によって誘電体組成にずれを生じさせ、または結晶化および結晶粒成長を阻害して微細構造を変化させ、絶縁抵抗を著しく低下させる場合がある。誘電体組成のずれまたは微細構造の変化は、薄膜キャパシタ１の容量の低下、リーク電流の増加を生じさせる傾向がある。従って、上記記載の元素以外についても、ニッケル基板１０に含まれる不純物は少ないことが好ましい。
ここで、ニッケル基板１０は、例えば、圧延法や、電解法または粉末冶金法などにより形成することが可能なものである。圧延法とは、ニッケルのインゴット原料を溶融あるいは軟化させて箔状に圧延し焼鈍することによりニッケル基板１０を形成する方法のことである。この場合、９９．９９重量％以上の高純度のニッケル基板１０を得ようとすると、何回かの精製工程を経る必要がある。電解法とは、高純度めっき浴に浸した金属ロール上に電析して得られた電析物を巻き取ることによりニッケル基板１０を形成する方法のことである。一般に、この方法を用いると９９．９９重量％以上の高純度のニッケル基板１０を安定して得ることができる。また、粉末冶金法とは、高純度のニッケル粉末を焼き固めることによりニッケル基板１０を形成する方法のことである。この場合、焼き固めるという工程が必要になり実用性があまり高くないが、この方法でも９９．９９重量％以上の高純度のニッケル基板１０が得られる。また、いずれの方法も、ニッケル箔を形成後、所定の厚みにするために、圧延の工程、熱処理の工程を含んでも良い。このようにして、所定の厚さの高純度のニッケル基板１０を得ることができる。
なお、本実施の形態中で示す、ニッケル基板１０の純度や、ニッケル基板１０に含まれる不純物の含有量は、ＩＣＰ（Inductively Coupled Plasma) 分析によって定量的に計測されたものであるので、ＩＣＰ分析で計測困難な元素（例えば、炭素（Ｃ）や硫黄（Ｓ））の含有量が考慮された値ではない。また、ＩＣＰ分析によって得られる値は体積平均値であり、Ｎｉや不純物がニッケル基板１０中に均一に分散しているか否かということと無関係な値である。
誘電体層１１は、比誘電率の高い材料、具体的には、一般式ＡＢＯ3 のペロブスカイト型、イルメナイト型、パイロクロア型、スピネル型または層状化合物型の酸化物を含んで構成されている。ここで、ペロブスカイト型の酸化物としては、例えば、チタン酸バリウム（ＢＴ）、ジルコン酸チタン酸鉛（ＰＺＴ）、ジルコン酸チタン酸鉛ランタン（ＰＬＺＴ）、ニオブ酸鉛マグネシウム（ＰＭＮ）、チタン酸バリウムストロンチウム（ＢＳＴ）などが挙げられる。ここで、ペロブスカイト型の酸化物は、前駆体をアニールして結晶化することにより得られるものであり、結晶化によりその比誘電率を高くすることができる。ここで、誘電体層１１は、ペロブスカイト型の酸化物のうち、少なくともＢａ、Ｔｉのいずれかの元素を含んで構成されていることが好ましい。中でも、ＢＴ、ＢＳＴは有害物質である鉛を含有せず、薄膜キャパシタの容量を極めて大きくすることができるため、特に好ましい。また、アニール温度は、６００℃以上１０００℃以下であることが好ましい。６００℃未満のときは前駆誘電体層１１Ｄを十分に結晶化させることができず、薄膜キャパシタ１の容量が極めて低くなるからであり、１０００℃を超えると、薄膜キャパシタ１のリーク電流や誘電損失が極めて大きくなるからである。
この誘電体層１１は、例えば溶液法や気相法により、前駆誘電体層１１Ｄをニッケル基板１０上に形成したのちアニールすることにより、前駆誘電体層１１Ｄを結晶化したものである。このように、誘電体層１１は、前駆誘電体層１１Ｄをアニールする工程を経て形成されるので、そのアニール工程の際にニッケル基板１０から拡散してきた物質を含有している。なお、前駆誘電体層１１Ｄに、ニッケル基板１０に含まれ得る不純物と同様の物質を種々の目的で意図的に添加しておく場合もあるが、前駆誘電体層１１Ｄがそのような添加物を含むか否かに拘わらず、誘電体層１１に含まれる１または複数の不純物の個々の含有量が所定の値よりも小さいことが必要である。個々の含有量が所定の値以上となっている場合には、その不純物に起因して誘電体層１１の物性が変化してしまい、その結果、薄膜キャパシタ１の容量が低下したり、リーク電流が大きくなったりする虞があるからである。
また、誘電体層１１の厚さは０．０５μｍ以上５μｍ以下となっている。このように、厚さを０．０５μｍ以上とすることにより、誘電体層１１の両側に設けられたニッケル基板１０と電極層１２とが互いに短絡するのを確実に防止することができる。また、厚さを５μｍ以下とすることにより、薄膜キャパシタ１の容量の低下を防止することができ、また、薄膜キャパシタを、例えば、インターポーザやプリント基板の表面にじか付けしたり、インターポーザやプリント基板の内部に埋め込んだときに、インターポーザやプリント基板の応力によって誘電体層１１にびびが入るのを防止することもできる。
電極層１２は、金属、例えば、銅（Ｃｕ）からなる。この電極層１２は、後述するように、アニール後の誘電体層１１上に、例えばスパッタンリング法や、蒸着法、めっき法等により形成されたものである。従って、電極層１２に含まれる物質が誘電体層１１へ拡散する虞はない。
次に、図３，４を参照して、上記構成を備えた薄膜キャパシタ１の製造方法の一例について説明する。
まず、電解法を用いて、有機添加剤等を含まない高純度めっき浴に金属ロールを浸し金属ロール上に電析物を電析させたのち、金属ロール上に電析した電析物を順次巻き取る。これにより、ニッケル純度が９９．９９重量％以上のニッケル基板１０が形成される（ステップＳ１）。
次に、溶液法を用いて、Ｂａ，ＳｒおよびＴｉのそれぞれのオクチル酸塩を金属化合物の前駆体として含有する前躯体溶液（組成：Ｂａ０．７Ｓｒ０．３ＴｉＯ３）をニッケル基板１０上に塗布する。その後、前躯体溶液を大気中のホットプレート上に載置し、１５０℃で１０分間、加熱して乾燥させたのち、４００℃で１０分間、加熱して仮アニールする。これにより、薄い前駆誘電体層（図示せず）が形成される。続いて、上記した塗布・乾燥・仮アニールを繰り返し行い、薄い前駆誘電体層を所望の厚さになるまで積み重ねる。これにより、前駆誘電体層１１Ｄがニッケル基板１０上に形成される（ステップＳ２、図４（Ａ））。
次に、０．００５Ｐａに減圧された赤外線加熱炉内で、６００℃以上１０００℃以下で３０分間、加熱してアニールを行う。これにより、前駆誘電体層１１Ｄが結晶化して誘電体層１１に変化する（ステップＳ３、図４（Ｂ））。
次に、スパッタンリング法により、誘電体層１１上にＣｕを堆積させる。これにより、金属層１２が誘電体層１１上に形成される（ステップＳ４、図１）。このようにして、本実施の形態の薄膜キャパシタ１が形成される。
本実施の形態の薄膜キャパシタ１では、薄膜キャパシタ１を製造する際に、ニッケル純度が９９．９９重量％以上のニッケル基板１０上に前駆誘電体層１１Ｄを形成し、前駆誘電体層１１Ｄをアニールするようにしたので、ニッケル基板１０に含まれる１または複数の不純物（例えば、鉄、チタン、銅、アルミニウム、マグネシウム、マンガン、ケイ素およびクロムのうち少なくとも１つ）がアニール中にニッケル基板１０から前駆誘電体層１１Ｄへ拡散する拡散量を微量に抑えることができる。つまり、アニール前とアニール後とでは、ニッケル基板１０中の不純物の含有量はほとんど変わらない。これにより、誘電体層１１に含まれる不純物に起因して誘電体層１１の物性が変化する虞がほとんどなく、その結果、薄膜キャパシタ１の容量を高く維持することができ、さらに、リーク電流を低く抑えることができる。
また、ニッケル基板１０中の１または複数の不純物の含有量が、いずれも６５ｐｐｍ以下となるようにした上で、誘電体層１１をアニールにより形成した場合には、ニッケル基板１０に含まれる１または複数の不純物がニッケル基板１０から前駆誘電体層１１Ｄへ拡散する拡散量を極めて微量に抑えることができる。この拡散量は、理論的には、アニール前のニッケル基板１０中の不純物の含有量と、アニール後のニッケル基板１０中の不純物の含有量との差異を計測することによりわかるが、その差異はＩＣＰ分析における検出限界以下であり、現在のＩＣＰ分析では計測不能である。したがって、誘電体層１１に含まれる不純物に起因して誘電体層１１の物性が変化する虞が全くなく、その結果、薄膜キャパシタ１の容量を極めて高く維持することができ、さらに、リーク電流を極めて低く抑えることができる。
［実施例］
以下、上記した製造方法によって製造された薄膜キャパシタ１の実施例について、比較例と対比して説明する。なお、比較例は、ニッケル基板１０に含まれる不純物の含有量が本実施例のそれよりも多い点で、本実施例の構成と相違する。
本実施例では、ニッケル基板１０として３種類のニッケル基板ａ１，ａ２，ａ３を用意し、他方、比較例では、ニッケル基板１０として２種類のニッケル基板ｂ１，ｂ２を用意した（表１参照）。なお、表１のデータは、成膜前のニッケル基板ａ１，ａ２，ａ３，ｂ１，ｂ２をＩＣＰ分析によって分析した不純物の値（重量ｐｐｍ）である。表１に示したように、ニッケル基板ａ１，ａ２，ａ３に含まれる各不純物の含有量は、いずれも６５ｐｐｍ以下となっており、ニッケル基板ｂ１，ｂ２に含まれる不純物のうち少なくとも１つの不純物の含有量は、６５ｐｐｍを超えている。
Figure 2007294937
表２は、ニッケル基板ａ１，ａ２，ａ３，ｂ１，ｂ２を用いて薄膜キャパシタ１をそれぞれ製造する際に、８００℃でアニールしたときの薄膜キャパシタ１の容量の平均値および最小値、リーク電流の平均値および最大値、ならびに誘電損失の平均値および最大値を表したものである。
表３は、ニッケル基板ａ１を用いて薄膜キャパシタ１を製造する際に、６００℃から１００℃刻みで１１００℃までの合計６種類の温度でそれぞれアニールしたときの薄膜キャパシタ１の容量の平均値および最小値、リーク電流の平均値および最大値、ならびに誘電損失の平均値および最大値を表したものである。なお、薄膜キャパシタの容量およびリーク電流測定は、１５ｍｍ□の測定エリアについて測定したものである。
なお、表２および表３のデータは、ニッケル基板ａ１，ａ２，ａ３，ｂ１，ｂ２およびアニール温度６００℃，７００℃，８００℃，９００℃，１０００℃，１１００℃ごとに薄膜キャパシタ１を１００個製造したときのその平均値である。
Figure 2007294937
Figure 2007294937
表２から、本実施例の薄膜キャパシタ１は、誘電損失の平均値の点では比較例の薄膜キャパシタと同等の特性を有しているが、それ以外の点では比較例の薄膜キャパシタと比べて飛び抜けて優れた特性を有しているのがわかる。つまり、ニッケル基板ａ１，ａ２，ａ３に含まれる各不純物の含有量が、いずれも６５ｐｐｍ以下となっている場合には、そうでないものと比べて極めて優れた特性を有する、と言える。また、ニッケル基板ａ１，ａ２，ａ３に含まれる不純物の含有量が小さいものほど、容量が大きく、リーク電流が小さいことがわかる。
表３から、アニール温度を７００℃〜１０００℃にして製造された薄膜キャパシタ１は、容量、リーク電流および誘電損失の全ての点でバランスのとれた特性を有していることがわかる。つまり、アニール温度が７００℃〜１０００℃の間では、薄膜キャパシタ１の特性にあまり変化はない、と言える。また、アニール温度を６００℃にして製造された薄膜キャパシタ１は、アニール温度を７００℃〜１０００℃にして製造された薄膜キャパシタ１と比べて容量の点で多少劣るが、リーク電流および誘電損失の点で極めて優れた特性を有しているので、容量の低い用途では有用と言える。なお、アニール温度を１１００℃にして製造された薄膜キャパシタ１は、他の薄膜キャパシタ１と比べて、リーク電流および誘電損失の点で劣った特性を有していることから、アニール温度を１１００℃以上にするのは好ましくないことがわかる。
図５は、ニッケル基板ａ１，ｂ２上にＢａ０．７Ｓｒ０．３ＴｉＯ３誘電体層をそれぞれ形成する際に、８００℃でアニールしたときのＢａ０．７Ｓｒ０．３ＴｉＯ３誘電体層に含まれる不純物（Ｆｅ，Ｂａ）の厚さ方向の分布を、ＳＩＭＳ（Secondary Ion-microprobe Mass Spectrometer；二次イオン質量分析計）の計測値で表したものである。なお、今回のＳＩＭＳにはＰｈｙｓｉｃａｌＥｌｅｃｔｒｏｎｉｃｓ社の６６５０を用い、測定条件を以下のようにした。
（測定条件）
一次イオン種：Ｏ２ ＋
一次加速電圧：６．０ｋＶ
検出領域：６０μｍ×７７μｍ
表４、表５および表６は、ニッケル基板ａ１，ａ２，ａ３，ｂ１，ｂ２上にＢａ０．７Ｓｒ０．３ＴｉＯ３誘電体層をそれぞれ形成する際に、８００℃でアニールしたときのＢａ０．７Ｓｒ０．３ＴｉＯ３誘電体層において、ニッケル基板ａ１，ａ２，ａ３，ｂ１，ｂ２側の界面から所定の距離だけ離れた箇所に含まれる不純物（Ｆｅ，Ｃｕ，Ａｌ，Ｍｇ，Ｍｎ，Ｓｉ，Ｃｒ）の分布をＳＩＭＳの計測値で表したものである。表４はニッケル基板側の界面から５０ｎｍ離れた箇所に含まれる不純物の分布を、表５はニッケル基板側の界面から１００ｎｍ離れた箇所に含まれる不純物の分布を、表６はニッケル基板側の界面から２００ｎｍ離れた箇所に含まれる不純物の分布をそれぞれ表している。なお、誘電体層のニッケル基板側の界面の位置は、便宜的に、図５においてＢａ元素のカウント数が線形に変化している領域の中点Ｃとした。
Figure 2007294937
Figure 2007294937
Figure 2007294937
図５から、ニッケル基板ａ１上に形成された誘電体層にはＦｅがおおむね１０カウント／秒未満拡散しており、他方、ニッケル基板ｂ２上に形成された誘電体層内にはＦｅがおおむね１０カウント／秒以上拡散していることがわかった。ここで、表２から、ニッケル基板ａ１を備えた薄膜キャパシタのリーク電流の平均値は、ニッケル基板ｂ２を備えた薄膜キャパシタのリーク電流の平均値よりも３桁ほど小さいことが分かっているので、図５の結果と併せて考えると、ＳＩＭＳのＦｅに対するカウント数が１０カウント／秒以上となるか、１０カウント／秒未満となるかによってリーク電流の大きさが顕著に異なると言える。これにより、ＳＩＭＳのＦｅに対するカウント数がおおむね１０カウント／秒以下となっている場合には、リーク電流を顕著に小さくすることができると言える。
また、表４〜表６から、誘電体層のニッケル基板側の界面からあまり離れていない（例えば５０ｎｍ）領域において、ＳＩＭＳの各不純物に対するカウント数がおおむね１０カウント／秒以下となっている場合には、リーク電流を顕著に小さくすることができる。また、誘電体層のニッケル基板側の界面からある程度（例えば１００ｎｍ以上）離れた領域において、ＳＩＭＳの各不純物に対するカウント数がおおむね１０カウント／秒以下となっている場合にも、リーク電流を大幅に小さくすることができると言える。
以上、実施の形態および実施例を挙げて本発明を説明したが、本発明は、これらに限定されず、種々の変形が可能である。
例えば、上記実施の形態では、ニッケル基板１０および電極層１２を平板形状としていたが、用途に応じて種々の形状とすることが可能である。例えば、プリント基板の内部に複数のデカップリング・キャパシタを埋め込む用途では、図２に示すように、電極層１２を互いに独立した複数の電極部１２Ａにより構成したり、図２の電極層１２と同様、ニッケル基板１０を互いに独立した複数の電極部（図示せず）により構成することも可能である。
本発明の一実施の形態に係る薄膜キャパシタの断面構成図である。 一変形例に係る薄膜キャパシタの断面構成図である。 薄膜キャパシタの製造方法を説明するための流れ図である。 薄膜キャパシタの製造方法を説明するための断面構成図である。 誘電体層に含まれる不純物の厚さ方向の分布のＳＩＭＳの計測値を表す分布図である。
符号の説明
１…薄膜キャパシタ、１０，ａ１，ａ２，ａ３，ｂ１，ｂ２…ニッケル基板、１１…誘電体層、１１Ｄ…前駆誘電体層、１２…電極層、１２Ａ…電極部。

Claims (9)

  1. ニッケル（Ｎｉ）の純度が９９．９９重量％以上のニッケル基板上に誘電体層および電極層をこの順に有する
    ことを特徴とする薄膜キャパシタ。
  2. 前記ニッケル基板は、鉄（Ｆｅ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、ケイ素（Ｓｉ）およびクロム（Ｃｒ）のうち少なくとも１つの不純物を含有し、
    前記ニッケル基板中の１または複数の前記不純物の含有量が、いずれも６５ｐｐｍ以下である
    ことを特徴とする請求項１に記載の薄膜キャパシタ。
  3. 前記ニッケル基板は、厚さが３００μｍ以上のニッケル板または厚さが１μｍ以上３００μｍ未満のニッケル箔である
    ことを特徴とする請求項１に記載の薄膜キャパシタ。
  4. 前記誘電体層は、バリウム（Ｂａ）、ストロンチウム（Ｓｒ）、カルシウム（Ｃａ）、鉛（Ｐｂ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）のうち少なくとも１つを含有する誘電体からなる
    ことを特徴とする請求項１に記載の薄膜キャパシタ。
  5. 前記誘電体層の厚さは、０．０５μｍ以上５μｍ以下である
    ことを特徴とする請求項１に記載の薄膜キャパシタ。
  6. 前記電極層およびニッケル基板の少なくとも一方は、互いに独立した複数の電極部を有する
    ことを特徴とする請求項１に記載の薄膜キャパシタ。
  7. ニッケル純度が９９．９９重量％以上のニッケル基板上に、前駆誘電体層を形成したのち、アニールにより前記前駆誘電体層を結晶化させ誘電体層を形成する工程と、
    前記誘電体層上に電極層を形成する工程と
    を含むことを特徴とする薄膜キャパシタの製造方法。
  8. 前記ニッケル基板は、鉄、チタン、銅、アルミニウム、マグネシウム、マンガン、ケイ素およびクロムのうち少なくとも１つの不純物を含有し、
    前記ニッケル基板中の１または複数の前記不純物の含有量が、いずれも６５ｐｐｍ以下である
    ことを特徴とする請求項７に記載の薄膜キャパシタの製造方法。
  9. 前記前駆誘電体層をアニールする際の温度は、６００℃以上１０００℃以下である
    ことを特徴とする請求項７に記載の薄膜キャパシタの製造方法。
JP2007087222A 2006-03-30 2007-03-29 薄膜キャパシタおよびその製造方法 Active JP5023762B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007087222A JP5023762B2 (ja) 2006-03-30 2007-03-29 薄膜キャパシタおよびその製造方法
US11/730,154 US7561406B2 (en) 2006-03-30 2007-03-29 Nickel substrate thin film capacitor and method of manufacturing nickel substrate thin film capacitor
CN200710089801XA CN101047067B (zh) 2006-03-30 2007-03-30 薄膜电容器及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006095436 2006-03-30
JP2006095436 2006-03-30
JP2007087222A JP5023762B2 (ja) 2006-03-30 2007-03-29 薄膜キャパシタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2007294937A true JP2007294937A (ja) 2007-11-08
JP5023762B2 JP5023762B2 (ja) 2012-09-12

Family

ID=38558573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007087222A Active JP5023762B2 (ja) 2006-03-30 2007-03-29 薄膜キャパシタおよびその製造方法

Country Status (3)

Country Link
US (1) US7561406B2 (ja)
JP (1) JP5023762B2 (ja)
CN (1) CN101047067B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218428A (ja) * 2008-03-11 2009-09-24 Tdk Corp 電子部品の製造方法
JP2009260301A (ja) * 2008-03-26 2009-11-05 Tdk Corp 誘電体素子及びその製造方法
JP2010171397A (ja) * 2008-12-26 2010-08-05 Tdk Corp 薄膜コンデンサの製造方法
JP2010232329A (ja) * 2009-03-26 2010-10-14 Tdk Corp 薄膜コンデンサ、及び薄膜コンデンサの製造方法
US8218287B2 (en) 2009-03-27 2012-07-10 Tdk Corporation Thin-film device
US8339766B2 (en) 2009-03-31 2012-12-25 Tdk Corporation Method of manufacturing thin film capacitor and thin film capacitor
JP2013128151A (ja) * 2013-03-26 2013-06-27 Tdk Corp 薄膜コンデンサの製造方法
US8498095B2 (en) 2009-11-30 2013-07-30 Tdk Corporation Thin-film capacitor with internally hollow through holes
US9923048B2 (en) 2016-02-25 2018-03-20 Samsung Electro-Mechanics Co., Ltd. Monolayer thin film capacitor
US11676764B2 (en) 2019-12-06 2023-06-13 Taiyo Yuden Co., Ltd. Ceramic electronic component with adjusted hydrogen titanium ratio

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8088658B2 (en) * 2009-04-28 2012-01-03 E. I. Du Pont De Nemours And Company Thin film capacitor and method of fabrication thereof
CN102118674B (zh) * 2010-01-05 2016-02-10 歌尔声学股份有限公司 一种mems麦克风及其封装方法
CN103173704B (zh) * 2013-03-01 2015-04-01 溧阳华晶电子材料有限公司 一种薄膜电容器用复合基板的制造方法
CN103165284B (zh) * 2013-03-01 2016-02-17 溧阳华晶电子材料有限公司 一种具有复合基板的薄膜电容器的制造方法
CN103151168B (zh) * 2013-03-01 2016-01-06 溧阳华晶电子材料有限公司 一种薄膜电容器用镍基板
CN103165286B (zh) * 2013-03-01 2015-11-25 溧阳华晶电子材料有限公司 一种薄膜电容器
CN103177871B (zh) * 2013-03-01 2016-02-17 溧阳华晶电子材料有限公司 一种具有复合基板的薄膜电容器
CN103165282B (zh) * 2013-03-01 2016-04-27 溧阳华晶电子材料有限公司 一种薄膜电容器用复合基板
CN103151167B (zh) * 2013-03-01 2016-03-02 溧阳华晶电子材料有限公司 一种薄膜电容器用镍基板的制造方法
CN103165285B (zh) * 2013-03-01 2016-01-06 溧阳华晶电子材料有限公司 一种薄膜电容器的制造方法
WO2015077433A1 (en) * 2013-11-22 2015-05-28 Knowles Cazenovia, Inc. High capacitance single layer capacitor and manufacturing method thereof
JP6475936B2 (ja) * 2014-08-19 2019-02-27 株式会社ミツトヨ エンコーダスケールおよびその製造方法
CN106340386B (zh) * 2016-10-26 2018-06-01 安徽飞达电气科技有限公司 一种大容量薄膜电容器
CN106384668B (zh) * 2016-10-26 2018-07-06 广东丰明电子科技有限公司 一种薄膜电容器用多层基板
CN109473282A (zh) * 2018-12-27 2019-03-15 安徽安努奇科技有限公司 一种贴片式电容及其制作方法
US10964476B2 (en) 2018-12-27 2021-03-30 Industrial Technology Research Institute Capacitor with multiple dielectric layers having dielectric powder and polyimide
CN113192766B (zh) * 2021-05-08 2022-09-20 扬州大学 一种微生物富集铌氧化物的多腔室微球电极材料制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878283A (ja) * 1994-09-06 1996-03-22 Toshiba Corp 薄膜キャパシタ
JP2001297939A (ja) * 2000-04-14 2001-10-26 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサおよびその製造方法
JP2005039282A (ja) * 2003-07-17 2005-02-10 E I Du Pont De Nemours & Co コンデンサ用薄膜誘電体およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4584074A (en) * 1982-12-07 1986-04-22 International Standard Electric Corporation Capacitors
IL132834A (en) 1998-11-23 2006-06-11 Micro Coating Technologies Production of capacitors with a thin layer
US6207522B1 (en) * 1998-11-23 2001-03-27 Microcoating Technologies Formation of thin film capacitors
US6623865B1 (en) 2000-03-04 2003-09-23 Energenius, Inc. Lead zirconate titanate dielectric thin film composites on metallic foils
CN1715454A (zh) * 2001-08-01 2006-01-04 株式会社日矿材料 高纯镍、由其构成的溅射靶及通过该靶形成的高纯镍薄膜
CN1424732A (zh) * 2001-11-26 2003-06-18 希普利公司 介电结构
US8414962B2 (en) * 2005-10-28 2013-04-09 The Penn State Research Foundation Microcontact printed thin film capacitors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878283A (ja) * 1994-09-06 1996-03-22 Toshiba Corp 薄膜キャパシタ
JP2001297939A (ja) * 2000-04-14 2001-10-26 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサおよびその製造方法
JP2005039282A (ja) * 2003-07-17 2005-02-10 E I Du Pont De Nemours & Co コンデンサ用薄膜誘電体およびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218428A (ja) * 2008-03-11 2009-09-24 Tdk Corp 電子部品の製造方法
JP2009260301A (ja) * 2008-03-26 2009-11-05 Tdk Corp 誘電体素子及びその製造方法
JP2010171397A (ja) * 2008-12-26 2010-08-05 Tdk Corp 薄膜コンデンサの製造方法
JP2010232329A (ja) * 2009-03-26 2010-10-14 Tdk Corp 薄膜コンデンサ、及び薄膜コンデンサの製造方法
US8218287B2 (en) 2009-03-27 2012-07-10 Tdk Corporation Thin-film device
US8339766B2 (en) 2009-03-31 2012-12-25 Tdk Corporation Method of manufacturing thin film capacitor and thin film capacitor
US8498095B2 (en) 2009-11-30 2013-07-30 Tdk Corporation Thin-film capacitor with internally hollow through holes
JP2013128151A (ja) * 2013-03-26 2013-06-27 Tdk Corp 薄膜コンデンサの製造方法
US9923048B2 (en) 2016-02-25 2018-03-20 Samsung Electro-Mechanics Co., Ltd. Monolayer thin film capacitor
US10355074B2 (en) 2016-02-25 2019-07-16 Samsung Electro-Mechanics Co., Ltd. Monolayer thin film capacitor and method for manufacturing the same
US11676764B2 (en) 2019-12-06 2023-06-13 Taiyo Yuden Co., Ltd. Ceramic electronic component with adjusted hydrogen titanium ratio

Also Published As

Publication number Publication date
US20070230086A1 (en) 2007-10-04
CN101047067B (zh) 2012-06-20
US7561406B2 (en) 2009-07-14
CN101047067A (zh) 2007-10-03
JP5023762B2 (ja) 2012-09-12

Similar Documents

Publication Publication Date Title
JP5023762B2 (ja) 薄膜キャパシタおよびその製造方法
US11335507B2 (en) Multi-layer ceramic capacitor and method of producing the same
JP4522774B2 (ja) コンデンサ用薄膜誘電体およびその製造方法
US8218287B2 (en) Thin-film device
US11062849B2 (en) Method of manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component
JP5267251B2 (ja) 薄膜コンデンサ、及び薄膜コンデンサの製造方法
EP1770725B1 (en) Dielectric film production process and capacitor
JP4118884B2 (ja) キャパシタ層形成材の製造方法
KR100861959B1 (ko) 산화물 유전층의 형성 방법 및 그 형성 방법으로 얻어진산화물 유전층을 구비한 커패시터층 형성재
US20060072282A1 (en) Dielectric thin film, thin film capacitor element, and method for manufacturing thin film capacitor element
JP3958343B2 (ja) 酸化物誘電層の形成方法及びその形成方法で得られた酸化物誘電層を備えたキャパシタ層形成材
JP2006328531A5 (ja)
JP2009540602A (ja) 化学溶液堆積誘電体薄膜のガラスフラックスを補助とした焼結
JP5375582B2 (ja) 薄膜コンデンサの製造方法
JP5326699B2 (ja) 誘電体素子及びその製造方法
JP5445704B2 (ja) 薄膜コンデンサの製造方法
US10541087B1 (en) Multilayer ceramic capacitor including dielectric layers with different regions having different concentrations of dysprosium
US20090246361A1 (en) Method for manufacturing dielectric element
JP2010045208A (ja) キャパシタ層形成材
JPWO2007029789A1 (ja) プリント配線板の内蔵キャパシタ回路に適したｐｚｔ系誘電層の形成方法
JP2010232329A (ja) 薄膜コンデンサ、及び薄膜コンデンサの製造方法
KR20090031567A (ko) 화학 용액 증착 박막 유전층을 유리 플럭스 존재하에 소결하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120604

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5023762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150