JP2007266798A - 比較回路 - Google Patents
比較回路 Download PDFInfo
- Publication number
- JP2007266798A JP2007266798A JP2006086854A JP2006086854A JP2007266798A JP 2007266798 A JP2007266798 A JP 2007266798A JP 2006086854 A JP2006086854 A JP 2006086854A JP 2006086854 A JP2006086854 A JP 2006086854A JP 2007266798 A JP2007266798 A JP 2007266798A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- signal
- polarity
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】 差動入出力の比較回路において、制御信号に基づき印加された差動の入力信号の極性を反転させて出力する第1の極性反転回路と、この第1の極性反転回路の差動の出力がそれぞれ印加される差動比較器と、制御信号に基づき差動比較器の差動出力の極性を反転させて差動の出力信号として出力する第2の極性反転回路と、第1及び第2の極性反転回路に差動比較器の入力部を構成するトランジスタの熱時定数よりも短い周期でランダムに極性を反転させる制御信号を供給する演算制御手段とを設ける。
【選択図】 図1
Description
I1=(Vbias−Vbe5−VEE)/R6 (1)
となる。
V104=VCC−R1・I1−Vbe10 (2)
となる。また、式(2)の電圧値はローレベルになる。
V103=VCC−Vbe7 (3)
となる。また、式(3)の電圧値はハイレベルになる。
ΔT4=Pw4・θ[°C] (4)
となる。
ΔT3=Pw3・θ=0[°C] (5)
となる。
従って本発明が解決しようとする課題は、入力信号の変化速度に起因するオフセット電圧の発生を防止することが可能な比較回路を実現することにある。
差動入出力の比較回路において、
制御信号に基づき印加された差動の入力信号の極性を反転させて出力する第1の極性反転回路と、この第1の極性反転回路の差動の出力がそれぞれ印加される差動比較器と、前記制御信号に基づき前記差動比較器の差動出力の極性を反転させて差動の出力信号として出力する第2の極性反転回路と、前記第1及び第2の極性反転回路に前記差動比較器の入力部を構成するトランジスタの熱時定数よりも短い周期でランダムに極性を反転させる前記制御信号を供給する演算制御手段とを備えたことにより、入力信号の変化速度に起因するオフセット電圧の発生を防止することが可能になる。
差動入出力の比較回路において、
制御信号に基づき印加された差動の入力信号の極性を反転させて出力する第1の極性反転回路と、この第1の極性反転回路の差動の出力がそれぞれ印加される差動比較器と、前記制御信号に基づき前記差動比較器の差動出力の極性を反転させて差動の出力信号として出力する第2の極性反転回路と、前記第1及び第2の極性反転回路に前記差動比較器の入力部を構成するトランジスタの熱時定数よりも短い周期でランダムに極性を反転させる前記制御信号を供給する信号発生手段とを備えたことにより、入力信号の変化速度に起因するオフセット電圧の発生を防止することが可能になる。
請求項1若しくは請求項2記載の発明である比較回路において、
前記演算制御手段若しくは前記信号発生手段が、
前記制御信号によって前記第1及び第2の極性反転回路の極性反転の状態を同じにして動作させることにより、入力信号の変化速度に起因するオフセット電圧の発生を防止することが可能になる。
請求項1乃至請求項3のいずれかに記載の発明である比較回路において、
前記第1の極性反転回路が、
前記差動の入力信号の一方の信号が一方の入力端子に前記差動の入力信号の他方の信号が他方の入力端子にそれぞれ印加され、選択された信号を出力する第1の切り替えスイッチと、前記差動の入力信号の他方の信号が一方の入力端子に前記差動の入力信号の一方の信号が他方の入力端子にそれぞれ印加され、選択された信号を出力する第2の切り替えスイッチとから構成され、前記制御信号に基づき前記第1及び第2の切り替えスイッチがそれぞれ一方の入力端子若しくは他方の入力端子を選択することにより、入力信号の変化速度に起因するオフセット電圧の発生を防止することが可能になる。
請求項1乃至請求項3のいずれかに記載の発明である比較回路において、
前記第2の極性反転回路が、
前記差動比較器の一方の出力が一方の入力端子に前記差動比較器の他方の出力が他方の入力端子にそれぞれ印加され、選択された信号を出力する第1の切り替えスイッチと、前記差動比較器の他方の出力が一方の入力端子に前記差動比較器の一方の出力が他方の入力端子にそれぞれ印加され、選択された信号を出力する第2の切り替えスイッチとから構成され、前記制御信号に基づき前記第1及び第2の切り替えスイッチがそれぞれ一方の入力端子若しくは他方の入力端子を選択することにより、入力信号の変化速度に起因するオフセット電圧の発生を防止することが可能になる。
請求項1,2,3,4及び請求項5の発明によれば、差動比較器の入力側と出力側とに極性反転回路をそれぞれ設け、2つの極性反転回路の極性反転の状態を同じにして、差動比較器の入力部を構成するトランジスタの熱時定数よりも短い周期でランダムに極性を反転させることにより、入力信号の変化速度に起因するオフセット電圧の発生を防止することが可能になる。
3,4,5,7,8,10,11 トランジスタ
13,15 極性反転回路
14 差動比較器
16 演算制御手段
100,101,105,106 入力信号
102 バイアス電圧信号
103,104,107,108 出力信号
109 制御信号
Claims (5)
- 差動入出力の比較回路において、
制御信号に基づき印加された差動の入力信号の極性を反転させて出力する第1の極性反転回路と、
この第1の極性反転回路の差動の出力がそれぞれ印加される差動比較器と、
前記制御信号に基づき前記差動比較器の差動出力の極性を反転させて差動の出力信号として出力する第2の極性反転回路と、
前記第1及び第2の極性反転回路に前記差動比較器の入力部を構成するトランジスタの熱時定数よりも短い周期でランダムに極性を反転させる前記制御信号を供給する演算制御手段と
を備えたことを特徴とする比較回路。 - 差動入出力の比較回路において、
制御信号に基づき印加された差動の入力信号の極性を反転させて出力する第1の極性反転回路と、
この第1の極性反転回路の差動の出力がそれぞれ印加される差動比較器と、
前記制御信号に基づき前記差動比較器の差動出力の極性を反転させて差動の出力信号として出力する第2の極性反転回路と、
前記第1及び第2の極性反転回路に前記差動比較器の入力部を構成するトランジスタの熱時定数よりも短い周期でランダムに極性を反転させる前記制御信号を供給する信号発生手段と
を備えたことを特徴とする比較回路。 - 前記演算制御手段若しくは前記信号発生手段が、
前記制御信号によって前記第1及び第2の極性反転回路の極性反転の状態を同じにして動作させることを特徴とする
請求項1若しくは請求項2記載の比較回路。 - 前記第1の極性反転回路が、
前記差動の入力信号の一方の信号が一方の入力端子に前記差動の入力信号の他方の信号が他方の入力端子にそれぞれ印加され、選択された信号を出力する第1の切り替えスイッチと、
前記差動の入力信号の他方の信号が一方の入力端子に前記差動の入力信号の一方の信号が他方の入力端子にそれぞれ印加され、選択された信号を出力する第2の切り替えスイッチとから構成され、
前記制御信号に基づき前記第1及び第2の切り替えスイッチがそれぞれ一方の入力端子若しくは他方の入力端子を選択することを特徴とする
請求項1乃至請求項3のいずれかに記載の比較回路。 - 前記第2の極性反転回路が、
前記差動比較器の一方の出力が一方の入力端子に前記差動比較器の他方の出力が他方の入力端子にそれぞれ印加され、選択された信号を出力する第1の切り替えスイッチと、
前記差動比較器の他方の出力が一方の入力端子に前記差動比較器の一方の出力が他方の入力端子にそれぞれ印加され、選択された信号を出力する第2の切り替えスイッチとから構成され、
前記制御信号に基づき前記第1及び第2の切り替えスイッチがそれぞれ一方の入力端子若しくは他方の入力端子を選択することを特徴とする
請求項1乃至請求項3のいずれかに記載の比較回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006086854A JP4747902B2 (ja) | 2006-03-28 | 2006-03-28 | 比較回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006086854A JP4747902B2 (ja) | 2006-03-28 | 2006-03-28 | 比較回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007266798A true JP2007266798A (ja) | 2007-10-11 |
JP4747902B2 JP4747902B2 (ja) | 2011-08-17 |
Family
ID=38639381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006086854A Expired - Fee Related JP4747902B2 (ja) | 2006-03-28 | 2006-03-28 | 比較回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4747902B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190138833A (ko) * | 2017-04-07 | 2019-12-16 | 마이크론 테크놀로지, 인크. | 회로에서 트랜지스터 랜덤 부정합의 영향을 감소시키기 위한 방법 및 장치 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55149849A (en) * | 1978-09-27 | 1980-11-21 | Toshiba Corp | Error compensating circuit for voltage-current conversion circuit |
JPS60219560A (ja) * | 1984-04-16 | 1985-11-02 | Oki Electric Ind Co Ltd | コンパレータの動作時間測定方法 |
JPH07115355A (ja) * | 1993-09-14 | 1995-05-02 | Sgs Thomson Microelettronica Spa | 零検出回路におけるオフセット減少方法及び回路 |
JP2003032109A (ja) * | 2001-07-12 | 2003-01-31 | Toshiba Corp | アナログ・デジタル変換回路 |
JP2005283503A (ja) * | 2004-03-30 | 2005-10-13 | Asahi Kasei Electronics Co Ltd | 磁気検出装置 |
JP2006135655A (ja) * | 2004-11-05 | 2006-05-25 | Nec Electronics Corp | 半導体集積回路 |
-
2006
- 2006-03-28 JP JP2006086854A patent/JP4747902B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55149849A (en) * | 1978-09-27 | 1980-11-21 | Toshiba Corp | Error compensating circuit for voltage-current conversion circuit |
JPS60219560A (ja) * | 1984-04-16 | 1985-11-02 | Oki Electric Ind Co Ltd | コンパレータの動作時間測定方法 |
JPH07115355A (ja) * | 1993-09-14 | 1995-05-02 | Sgs Thomson Microelettronica Spa | 零検出回路におけるオフセット減少方法及び回路 |
JP2003032109A (ja) * | 2001-07-12 | 2003-01-31 | Toshiba Corp | アナログ・デジタル変換回路 |
JP2005283503A (ja) * | 2004-03-30 | 2005-10-13 | Asahi Kasei Electronics Co Ltd | 磁気検出装置 |
JP2006135655A (ja) * | 2004-11-05 | 2006-05-25 | Nec Electronics Corp | 半導体集積回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190138833A (ko) * | 2017-04-07 | 2019-12-16 | 마이크론 테크놀로지, 인크. | 회로에서 트랜지스터 랜덤 부정합의 영향을 감소시키기 위한 방법 및 장치 |
KR102367809B1 (ko) * | 2017-04-07 | 2022-02-28 | 마이크론 테크놀로지, 인크. | 회로에서 트랜지스터 랜덤 부정합의 영향을 감소시키기 위한 방법 및 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP4747902B2 (ja) | 2011-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920002423B1 (ko) | 히스테리시스특성을 갖는 전압비교회로 | |
US20050007150A1 (en) | Semiconductor integrated circuit | |
WO2002097973A2 (en) | Duty cycle integrator with tracking common mode feedback control | |
JP2011061337A (ja) | ヒステリシスコンパレータ | |
JP4136943B2 (ja) | 電流スイッチの熱ヒステリシスをキャンセルする回路 | |
JP2008544714A (ja) | 低電圧vccを供給される差動トランジスタ対電流スイッチ | |
JP2005539407A5 (ja) | ||
JP4747902B2 (ja) | 比較回路 | |
JP2007228399A (ja) | 電圧制御電流源および可変利得増幅器 | |
JP2007228183A (ja) | オペアンプ装置 | |
JP2019220759A (ja) | コンパレータ及び発振回路 | |
JP6600207B2 (ja) | 基準電流源回路 | |
JP4658817B2 (ja) | 半導体センサ回路 | |
KR101466851B1 (ko) | 3개 입력들을 비교하는 비교 회로 | |
JP2014007471A (ja) | ヒステリシスコンパレータ回路及びヒステリシスコンパレータ回路の制御方法 | |
JP2005202658A (ja) | 出力回路 | |
JP4775239B2 (ja) | A/d変換回路 | |
JP2014033427A (ja) | 電圧変化補償型オシレータ及びオシレータの誤差補償方法 | |
JP4695621B2 (ja) | 半導体回路 | |
JP4242800B2 (ja) | センサ回路 | |
JP4744909B2 (ja) | ヒステリシスコンパレータ | |
JP2006229501A (ja) | 振幅設定回路 | |
JP4429475B2 (ja) | オペアンプ回路 | |
JPH11312931A (ja) | gmセルおよびこれを用いたカレントインターポレーションA/D変換器 | |
JP2006108778A (ja) | 出力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110502 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |