JP2007258701A - 発光ダイオードのパッケージ構造及びその製造方法 - Google Patents

発光ダイオードのパッケージ構造及びその製造方法 Download PDF

Info

Publication number
JP2007258701A
JP2007258701A JP2007056952A JP2007056952A JP2007258701A JP 2007258701 A JP2007258701 A JP 2007258701A JP 2007056952 A JP2007056952 A JP 2007056952A JP 2007056952 A JP2007056952 A JP 2007056952A JP 2007258701 A JP2007258701 A JP 2007258701A
Authority
JP
Japan
Prior art keywords
refractive index
light emitting
emitting diode
layer
chemical vapor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007056952A
Other languages
English (en)
Inventor
Chen-Ze Hu
胡振宇
Shen-Yin Tsai
蔡昇穎
Chin-Ming Wang
王親民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chi Lin Technology Co Ltd
Original Assignee
Chi Lin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chi Lin Technology Co Ltd filed Critical Chi Lin Technology Co Ltd
Publication of JP2007258701A publication Critical patent/JP2007258701A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/56Materials, e.g. epoxy or silicone resin

Abstract

【課題】発光ダイオードチップの光取り出し効率を向上させる発光ダイオードのパッケージ構造及びその方法を提供する。
【解決手段】基板100、少なくとも一つの発光ダイオード、プラズマ化学気相成長層130及び透明材料層140を備える。基板100は、複数の接点を有する。発光ダイオードは、基板100上に配置され、接点と電気的に接続される。プラズマ化学気相成長層130は、発光ダイオード上に配置され、発光ダイオードの屈折率よりも小さい屈折率を有する。透明材料層140は、プラズマ化学気相成長層130上に配置され、プラズマ化学気相成長層130の屈折率よりも小さい屈折率を有する。
【選択図】図1C

Description

本発明は、発光ダイオードのパッケージ構造に関し、特に光取り出し効率を向上させる発光ダイオードのパッケージ構造に関する。
発光ダイオード(Light Emitting Diode:LED)は、固体半導体装置であり、その表面は、約2.3又は2.3に近接した屈折率を有する。一般に発光ダイオードのパッケージ構造は、約2.5の屈折率を有する発光ダイオードチップを含み、ワイヤボンディング又はフリップチップ方法を用い、基板にp型電極及びn型電極を接続してから、約1.58の屈折率を有する透明材料からなるパッケージング樹脂を用いて発光ダイオードチップをパッケージングする。このタイプの発光ダイオードのパッケージ構造は、基板の屈折率(約2.5)と、透明パッケージング樹脂の屈折率(約1.58)との差異が大きすぎるため、発光ダイオードのパッケージ構造の光取り出し効率は僅かに約5%であった。そのため、光のほとんどが発光ダイオードチップ内に留まり、発光ダイオードの機能は、照明ロス及び発熱により低減することがあった。
上述の問題を解決するため、従来技術では、発光ダイオードチップの表面上に様々な規則的又は不規則のマイクロ構造体を形成して粗面化を行い、全内部反射を低減させていた。しかし、これら従来の方法では、発光ダイオードチップの表面に行う粗面化の制御が困難であるため、それぞれの発光ダイオードチップの効率及び品質に大きな差異が発生することがあった。
本発明の目的は、発光ダイオードチップの光取り出し効率を向上させる発光ダイオードのパッケージ構造及びその方法を提供することにある。
上記目的を達成するために、本発明によれば、基板、少なくとも一つの発光ダイオード、プラズマ化学気相成長層及び透明材料層を備えた発光ダイオードのパッケージ構造であって、前記基板は、複数の接点を有し、前記発光ダイオードは、前記基板上に配置され、前記接点と電気的に接続され、前記プラズマ化学気相成長層は、前記発光ダイオード上に配置され、前記発光ダイオードの屈折率よりも小さい屈折率を有し、前記透明材料層は、前記プラズマ化学気相成長層上に配置され、前記プラズマ化学気相成長層の屈折率よりも小さい屈折率を有することを特徴とする、発光ダイオードのパッケージ構造が提供される。
一つの好適な態様では、前記発光ダイオードは、単一の発光ダイオードチップであるか複数の発光ダイオードチップを有する単一のウェーハである。
一つの好適な態様では、前記発光ダイオードは、赤色、緑色及び青色の3原色の発光ダイオードチップを含む複数の発光ダイオードチップを含む。
一つの好適な態様では、前記プラズマ化学気相成長層は遷移金属酸化物からなる。
一つの好適な態様では、前記プラズマ化学気相成長層は、屈折率が1.7から2.6の間である単層構造である。
一つの好適な態様では、前記プラズマ化学気相成長層は、厚さが20nmよりも大きい。
一つの好適な態様では、前記プラズマ化学気相成長層は、前記発光ダイオードから前記透明材料層に向かって屈折率が徐々に低減する屈折率分布型である。
一つの好適な態様では、前記屈折率分布型プラズマ化学気相成長層は、前記発光ダイオード上に配置され、前記発光ダイオードの屈折率よりも小さい屈折率を有する第1の屈折率層と、前記第1の屈折率層上に配置され、前記第1の屈折率層の屈折率よりも小さい屈折率を有する第2の屈折率層と、を有する多層構造である。
一つの好適な態様では、前記第1の屈折率層は、屈折率が2.1から2.6の間であり、前記第2の屈折率層の屈折率と前記第1の屈折率層の屈折率との差異は0.2から0.6の間である。
一つの好適な態様では、前記第2の屈折率層上に配置され、前記第2の屈折率層の屈折率よりも小さい屈折率を有する第3の屈折率層をさらに備える。
一つの好適な態様では、前記第3の屈折率層の屈折率と前記第2の屈折率層の屈折率との差異は0.1から0.4の間である。
一つの好適な態様では、前記透明材料層は、屈折率が1.4から1.7の間である。
また、本発明によれば、複数の接点を有する基板を準備する工程と、前記基板上に少なくとも一つの発光ダイオードを設置し、前記発光ダイオードを前記接点と電気的に接続する工程と、前記発光ダイオード上に、プラズマ化学気相成長法により前記発光ダイオードの屈折率よりも小さい屈折率を有するプラズマ化学気相成長層をコンフォーマルに形成する工程と、前記プラズマ化学気相成長層上に、前記プラズマ化学気相成長層の屈折率よりも小さい屈折率を有する透明材料層を形成する工程と、を含むことを特徴とする、発光ダイオードのパッケージ構造の製造方法が提供される。
一つの好適な態様では、前記発光ダイオードは、単一の発光ダイオードチップであるか複数の発光ダイオードチップを有する単一のウェーハである。
一つの好適な態様では、前記プラズマ化学気相成長層は、屈折率が1.7から2.6の間である単層構造である。
一つの好適な態様では、前記プラズマ化学気相成長層は、屈折率が前記発光ダイオードから前記透明材料層に向かって徐々に低減する屈折率分布型である。
一つの好適な態様では、多層構造である前記プラズマ化学気相成長層の形成は、前記発光ダイオード上に、前記発光ダイオードの屈折率よりも小さい屈折率を有する第1の屈折率層を形成する工程と、前記第1の屈折率層上に、前記第1の屈折率層の屈折率よりも小さい屈折率を有する第2の屈折率層を形成する工程と、を含む。
一つの好適な態様では、前記第2の屈折率層上に、前記第2の屈折率の屈折率よりも小さい屈折率を有する第3の屈折率層を形成する工程をさらに含む。
本発明の発光ダイオードのパッケージ構造及びその製造方法は、プラズマ化学気相成長法により、発光ダイオードチップ上に屈折率が徐々に低減する単層又は複数層のプラズマ化学気相成長層を蒸着させるため、全内部反射が低減され、発光ダイオードチップの光取り出し効率を向上させることができる。そのため、本発明の発光ダイオードのパッケージ構造及びその製造方法は、従来の構造及びその製造方法よりも簡便かつ効率的である上、発光ダイオードチップ上に行う単層又は複数層の屈折率分布型プラズマ化学気相成長層の蒸着を精確に制御することができる。
以下、本発明の実施形態を図面に基づいて説明する。
(第1実施形態)
図1Aから図1Cを参照する。図1Aから図1Cは、本発明の第1実施形態による発光ダイオードのパッケージ構造の製造方法を示す断面図である。図1Aに示すように、まず約2.3から4の間の屈折率を有する発光ダイオードチップ120を準備する。第1実施形態の発光ダイオードチップ120は、屈折率が約2.5のGaNである。発光ダイオードチップ120上のアノード電極及びカソード電極(図示せず)は、フリップチップ方法を用い、半田バンプ110を介して複数の接点を有する基板(例えば、プリント回路基板100)と電気的に接続されている。或いは、発光ダイオードチップ120は、ワイヤボンディングによりプリント回路基板100と電気的に接続されている。続いて、図1Bに示すように、発光ダイオードチップ120上に、発光ダイオードチップ120の屈折率よりも小さい屈折率を有するプラズマ化学気相成長層130がコンフォーマルに形成されている。第1実施形態のプラズマ化学気相成長層130は、単層構造であり、厚さが約20nmよりも大きい。プラズマ化学気相成長層130の屈折率は、約1.7から2.6の間である。第1実施形態のプラズマ化学気相成長層130は、屈折率が約2.1である。その上、プラズマ化学気相成長層130は、プラズマ化学気相成長法により形成され、TiO、Ta、ZrO、Nbなどの遷移金属酸化物からなる。プラズマ化学気相成長法は、発光ダイオードチップ120上に数Åから数μmの厚さのプラズマ化学気相成長層130が蒸着できる精確な表面蒸着工程である。プラズマ化学気相成長法において、高屈折率の前駆体のモノマーは、発光ダイオードチップ120の表面に重合される。このモノマーは、プラズマにより、電子、イオン、ガス原子、フリーラジカル及び励起状態の分子からなる気相錯体に活性化される。このような状態はプラズマ状態ともいわれる。このプラズマ状態は、発光ダイオードチップ120の表面に均一に拡散されて蒸着される高反応性フリーラジカルを生成する。発光ダイオードチップ120がプラズマに露出されると、高屈折率の前駆体は、混合された反応ガスと反応してフリーラジカルが形成され、これらが結合されると、発光ダイオードチップ120の表面に高屈折率の薄膜が形成される。この薄膜は、均一、高架橋、耐高温及び非結晶性という性質を備えている。この薄膜の各層の厚さと屈折率は、それぞれ計算して制御することができる。その後、図1Cに示すように、発光ダイオードのパッケージ構造を形成するために、プラズマ化学気相成長層130上に、プラズマ化学気相成長層130の屈折率よりも小さい屈折率を有する透明材料層140を形成する。透明材料層140は、屈折率が約1.4から1.7の間であり、UV硬化型耐熱性樹脂、シリコーン又はエポキシからなる。第1実施形態の透明材料層140は、屈折率が約1.58である。第1実施形態の発光ダイオードのパッケージ構造は、発光ダイオードチップ120の屈折率とプラズマ化学気相成長層130の屈折率との差異が約0.4であり、プラズマ化学気相成長層130の屈折率と透明材料層140の屈折率との差異が約0.5である。発光ダイオードチップ120の屈折率と透明材料層140の屈折率との差異は、プラズマ化学気相成長層130を加えることにより低減させることができ、発光ダイオードのパッケージ構造の光取り出し効率を約11%にすることができる。この光取り出し効率は、プラズマ化学気相成長層130を備えていない従来の発光ダイオードのパッケージ構造の光取り出し効率(約5%)の2倍以上である。第1実施形態の発光ダイオードのパッケージ構造は、発光ダイオードチップ120と透明材料層140との間にプラズマ化学気相成長層130を加えることにより、プラズマ化学気相成長層130の屈折率を発光ダイオードチップ120の屈折率と透明材料層140の屈折率との間にし、発光ダイオードチップ120の屈折率と透明材料層140の屈折率との大きな差異により、発光ダイオードチップ120の光取り出し効率が低くなりすぎることを防ぐことができる。
(第2実施形態)
図2Aから図2Eを参照する。図2Aから図2Eは、本発明の第2実施形態による発光ダイオードのパッケージ構造の製造方法を示す断面図である。図2Aに示すように、まず約2.3から4の間の屈折率を有する発光ダイオードチップ220を準備する。第2実施形態の発光ダイオードチップ220は、屈折率が約3.6のGaAsである。発光ダイオードチップ220上のアノード電極及びカソード電極(図示せず)は、フリップチップ方法を用い、半田バンプ210を介して複数の接点を有するプリント回路基板200と電気的に接続されている。或いは、発光ダイオードチップ220は、ワイヤボンディングによりプリント回路基板200と電気的に接続されている。続いて、複数層構造を有するプラズマ化学気相成長層の製造工程を行う。第2実施形態では、図2Bに示すように、まず発光ダイオードチップ220上に、発光ダイオードチップ220の屈折率よりも小さい屈折率を有する第1の屈折率層230をコンフォーマルに形成する。第2実施形態の第1の屈折率層230は、屈折率が約2.1から2.6の間であり、厚さが約20nmよりも大きい。その上、第1の屈折率層230は、プラズマ化学気相成長法により形成され、TiO、Ta、ZrO、Nbなどの遷移金属酸化物からなる。その後、図2Cに示すように、第1の屈折率層230上に、第1の屈折率層230の屈折率よりも小さい屈折率を有する第2の屈折率層232をコンフォーマルに形成する。第2実施形態の第2の屈折率層232は、屈折率が約1.7から2.1の間であり、厚さが約20nmよりも大きい。その上、第2の屈折率層232は、プラズマ化学気相成長法により形成され、TiO、Ta、ZrO、Nbなどの遷移金属酸化物からなる。続いて、図2Dに示すように、第2の屈折率層232上に、第2の屈折率層232の屈折率よりも小さい屈折率を有する第3の屈折率層234をコンフォーマルに形成する。第2実施形態の第3の屈折率層234は、屈折率が約1.8又は約1.7であり、厚さが約20nmよりも大きい。その上、第3の屈折率層234は、プラズマ化学気相成長法により形成され、TiO、Ta、ZrO、Nbなどの遷移金属酸化物からなる。その後、図2Eに示すように、第3の屈折率層234上に、第3の屈折率層234の屈折率よりも小さい屈折率を有する透明材料層240を形成する。第2実施形態の透明材料層240は、屈折率が約1.4から1.7の間であり、UV硬化型耐熱性樹脂、シリコーン又はエポキシからなる。第2の屈折率層232の屈折率と第1の屈折率層230の屈折率との差異は約0.2から0.6の間である。第3の屈折率層234の屈折率と第2の屈折率層232の屈折率との差異は、約0.1から0.4の間である。その上、第1の屈折率層230、第2の屈折率層232及び第3の屈折率層234は、プラズマ化学気相成長法により形成され、それぞれの材料及び厚さは互いに類似する。そのため、第2実施形態の第1の屈折率層230、第2の屈折率層232及び第3の屈折率層234は、屈折率が発光ダイオードチップ220から透明材料層240に向かって徐々に低減する1つの屈折率分布型プラズマ化学気相成長層として用いることができる。第2実施形態の発光ダイオードのパッケージ構造の特徴は、発光ダイオードチップ220と透明材料層240との間に屈折率分布型プラズマ化学気相成長層を加えることにある。これにより、発光ダイオードチップ220の屈折率と透明材料層240の屈折率との差異が大きくなることを防ぎ、発光ダイオードチップ220の光取り出し効率が低くなることを防ぐことができる。その上、プラズマ化学気相成長法を用いて屈折率分布型プラズマ化学気相成長層を形成するため、同一の作業環境下で屈折率がそれぞれ異なるプラズマ化学気相成長層を直接形成することができる。このプラズマ化学気相成長法は、プラズマ化学気相成長層の成分及び厚さを精確に制御することができる。そのため、第2実施形態の製造方法は、プラズマ化学気相成長層の蒸着を簡便化することができる上、プラズマ化学気相成長層の製作効果が良好となる。
ここで注意しなければならないことは、以下の点である。つまり、発光ダイオードのパッケージ構造の一製造工程において、複数の発光ダイオードチップを有するウェーハをまず各々独立したチップにダイシングしてから、ワイヤボンディング又はフリップチップ方法により基板にチップを接続してから、プラズマ化学気相成長法により発光ダイオードチップ上にプラズマ化学気相成長層を蒸着し、発光ダイオードチップの上方にあるプラズマ化学気相成長層上に透明材料層を蒸着する。或いは、本発明の発光ダイオードのパッケージ構造のもう一つの製造方法において、まず複数の発光ダイオードチップを有するウェーハをワイヤボンディング又はフリップチップ方法により基板と電気的に接続し、プラズマ化学気相成長法によりウェーハ上にプラズマ化学気相成長層を蒸着し、ウェーハの上方にあるプラズマ化学気相成長層上に透明材料層を蒸着する。その後、ウェーハを各々独立したチップにダイシングするか、ダイシングせずにそのまま維持する。同様に、本発明の発光ダイオードのパッケージ構造のもう一つの製造方法において、例えば赤色、緑色及び青色の3原色など、異なる色を有する発光ダイオードチップをまず組立てて発光ダイオードチップセットを形成してから、ワイヤボンディング又はフリップチップ方法により、発光ダイオードチップセットを基板と電気的に接続する。その後、プラズマ化学気相成長法により、発光ダイオードチップセット上にプラズマ化学気相成長層を蒸着し、発光ダイオードチップセットの上方にあるプラズマ化学気相成長層上に透明材料層を蒸着する。
本発明の発光ダイオードのパッケージ構造及びその製造方法は、発光ダイオードチップ上に単層又は複数層の屈折率分布型プラズマ化学気相成長層を蒸着し、プラズマ化学気相成長層上に透明材料層を蒸着するため、全内部反射によるロスが低減し、発光ダイオードチップの光取り出し効率を向上させることができる。そのため、本発明の発光ダイオードのパッケージ構造及びその製造方法は、従来の構造及びその製造方法よりも簡便かつ効率的である上、発光ダイオードチップ上に蒸着する単層又は複数層のプラズマ化学気相成長層の厚さ及び成分を精確に制御することができる。
当該分野の技術を熟知するものが理解できるように、本発明の好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と範囲を脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明の特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。
本発明の第1実施形態による発光ダイオードのパッケージ構造の製造工程を示す断面図である。 本発明の第1実施形態による発光ダイオードのパッケージ構造の製造工程を示す断面図である。 本発明の第1実施形態による発光ダイオードのパッケージ構造の製造工程を示す断面図である。 本発明の第2実施形態による発光ダイオードのパッケージ構造の製造工程を示す断面図である。 本発明の第2実施形態による発光ダイオードのパッケージ構造の製造工程を示す断面図である。 本発明の第2実施形態による発光ダイオードのパッケージ構造の製造工程を示す断面図である。 本発明の第2実施形態による発光ダイオードのパッケージ構造の製造工程を示す断面図である。 本発明の第2実施形態による発光ダイオードのパッケージ構造の製造工程を示す断面図である。
符号の説明
100 プリント回路基板
110 半田バンプ
120 発光ダイオードチップ
130 プラズマ化学気相成長層
140 透明材料層
200 プリント回路基板
210 半田バンプ
220 発光ダイオードチップ
230 第1の屈折率層
232 第2の屈折率層
234 第3の屈折率層
240 透明材料層

Claims (18)

  1. 基板、少なくとも一つの発光ダイオード、プラズマ化学気相成長層及び透明材料層を備えた発光ダイオードのパッケージ構造であって、
    前記基板は、複数の接点を有し、
    前記発光ダイオードは、前記基板上に配置され、前記接点と電気的に接続され、
    前記プラズマ化学気相成長層は、前記発光ダイオード上に配置され、前記発光ダイオードの屈折率よりも小さい屈折率を有し、
    前記透明材料層は、前記プラズマ化学気相成長層上に配置され、前記プラズマ化学気相成長層の屈折率よりも小さい屈折率を有することを特徴とする、発光ダイオードのパッケージ構造。
  2. 前記発光ダイオードは、単一の発光ダイオードチップであるか複数の発光ダイオードチップを有する単一のウェーハであることを特徴とする、請求項1に記載の発光ダイオードのパッケージ構造。
  3. 前記発光ダイオードは、赤色、緑色及び青色の3原色の発光ダイオードチップを含む複数の発光ダイオードチップを含むことを特徴とする、請求項1に記載の発光ダイオードのパッケージ構造。
  4. 前記プラズマ化学気相成長層は遷移金属酸化物からなることを特徴とする、請求項1に記載の発光ダイオードのパッケージ構造。
  5. 前記プラズマ化学気相成長層は、屈折率が1.7から2.6の間である単層構造であることを特徴とする、請求項1に記載の発光ダイオードのパッケージ構造。
  6. 前記プラズマ化学気相成長層は、厚さが20nmよりも大きいことを特徴とする、請求項5に記載の発光ダイオードのパッケージ構造。
  7. 前記プラズマ化学気相成長層は、前記発光ダイオードから前記透明材料層に向かって屈折率が徐々に低減する屈折率分布型であることを特徴とする、請求項1に記載の発光ダイオードのパッケージ構造。
  8. 前記屈折率分布型プラズマ化学気相成長層は、
    前記発光ダイオード上に配置され、前記発光ダイオードの屈折率よりも小さい屈折率を有する第1の屈折率層と、
    前記第1の屈折率層上に配置され、前記第1の屈折率層の屈折率よりも小さい屈折率を有する第2の屈折率層と、
    を有する多層構造であることを特徴とする、請求項7に記載の発光ダイオードのパッケージ構造。
  9. 前記第1の屈折率層は、屈折率が2.1から2.6の間であり、
    前記第2の屈折率層の屈折率と前記第1の屈折率層の屈折率との差異は0.2から0.6の間であることを特徴とする、請求項8に記載の発光ダイオードのパッケージ構造。
  10. 前記第2の屈折率層上に配置され、前記第2の屈折率層の屈折率よりも小さい屈折率を有する第3の屈折率層をさらに備えることを特徴とする、請求項8に記載の発光ダイオードのパッケージ構造。
  11. 前記第3の屈折率層の屈折率と前記第2の屈折率層の屈折率との差異は0.1から0.4の間であることを特徴とする、請求項10に記載の発光ダイオードのパッケージ構造。
  12. 前記透明材料層は、屈折率が1.4から1.7の間であることを特徴とする、請求項1に記載の発光ダイオードのパッケージ構造。
  13. 複数の接点を有する基板を準備する工程と、
    前記基板上に少なくとも一つの発光ダイオードを設置し、前記発光ダイオードを前記接点と電気的に接続する工程と、
    前記発光ダイオード上に、プラズマ化学気相成長法により前記発光ダイオードの屈折率よりも小さい屈折率を有するプラズマ化学気相成長層をコンフォーマルに形成する工程と、
    前記プラズマ化学気相成長層上に、前記プラズマ化学気相成長層の屈折率よりも小さい屈折率を有する透明材料層を形成する工程と、
    を含むことを特徴とする、発光ダイオードのパッケージ構造の製造方法。
  14. 前記発光ダイオードは、単一の発光ダイオードチップであるか複数の発光ダイオードチップを有する単一のウェーハであることを特徴とする、請求項13に記載の発光ダイオードのパッケージ構造の製造方法。
  15. 前記プラズマ化学気相成長層は、屈折率が1.7から2.6の間である単層構造であることを特徴とする、請求項13に記載の発光ダイオードのパッケージ構造の製造方法。
  16. 前記プラズマ化学気相成長層は、屈折率が前記発光ダイオードから前記透明材料層に向かって徐々に低減する屈折率分布型であることを特徴とする、請求項13に記載の発光ダイオードのパッケージ構造の製造方法。
  17. 多層構造である前記プラズマ化学気相成長層の形成は、
    前記発光ダイオード上に、前記発光ダイオードの屈折率よりも小さい屈折率を有する第1の屈折率層を形成する工程と、
    前記第1の屈折率層上に、前記第1の屈折率層の屈折率よりも小さい屈折率を有する第2の屈折率層を形成する工程と、
    を含むことを特徴とする、請求項13に記載の発光ダイオードのパッケージ構造の製造方法。
  18. 前記第2の屈折率層上に、前記第2の屈折率の屈折率よりも小さい屈折率を有する第3の屈折率層を形成する工程をさらに含むことを特徴とする、請求項17に記載の発光ダイオードのパッケージ構造の製造方法。
JP2007056952A 2006-03-20 2007-03-07 発光ダイオードのパッケージ構造及びその製造方法 Pending JP2007258701A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/385,178 US20070215998A1 (en) 2006-03-20 2006-03-20 LED package structure and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2007258701A true JP2007258701A (ja) 2007-10-04

Family

ID=38516941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007056952A Pending JP2007258701A (ja) 2006-03-20 2007-03-07 発光ダイオードのパッケージ構造及びその製造方法

Country Status (3)

Country Link
US (1) US20070215998A1 (ja)
JP (1) JP2007258701A (ja)
CN (1) CN100464439C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011515851A (ja) * 2008-03-19 2011-05-19 クリー インコーポレイテッド Ledデバイスの低屈折率スペーサ層
WO2019130725A1 (ja) * 2017-12-26 2019-07-04 日機装株式会社 半導体発光装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008016487A1 (de) * 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
TWI380481B (en) * 2009-01-13 2012-12-21 Huga Optotech Inc Light-emitting diode with high light-emitting efficiency
TWI463708B (zh) * 2009-02-24 2014-12-01 Advanced Optoelectronic Tech 側面出光型發光元件封裝結構及其製造方法
EP2466655A1 (en) * 2010-12-14 2012-06-20 Liang Meng Plastic Share Co. Ltd. LED package structure and manufacturing method for the same
WO2014018122A1 (en) * 2012-03-21 2014-01-30 Dow Corning Corporation Method of forming a light emitting diode module
KR101444049B1 (ko) * 2012-04-09 2014-09-23 니혼코루모 가부시키가이샤 Led 디바이스
FI20135967L (fi) * 2013-09-27 2015-03-28 Lumichip Oy Asennustason monitoiminen kapselointikerros ja menetelmä sen valmistamiseksi
TW201616689A (zh) * 2014-06-25 2016-05-01 皇家飛利浦有限公司 經封裝之波長轉換發光裝置
US10622522B2 (en) * 2014-09-05 2020-04-14 Theodore Lowes LED packages with chips having insulated surfaces
US10551041B2 (en) 2014-11-18 2020-02-04 Industries Yifei Wang Inc. LED module, methods of manufacturing same and luminaire integrating same
TW201725763A (zh) * 2015-06-26 2017-07-16 億光電子工業股份有限公司 發光裝置及其製造方法
CN109411590B (zh) * 2017-08-17 2020-01-07 光宝光电(常州)有限公司 发光二极管结构及发光单元

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01223780A (ja) * 1988-03-02 1989-09-06 Mitsubishi Cable Ind Ltd 発光ダイオード素子
JPH0738148A (ja) * 1993-07-19 1995-02-07 Hitachi Cable Ltd 化合物半導体光素子、発光ダイオード及び発光ダイオードの製造方法
JPH07288341A (ja) * 1994-04-18 1995-10-31 Nichia Chem Ind Ltd Ledディスプレイ
JPH0927639A (ja) * 1995-07-12 1997-01-28 Toshiba Corp 半導体装置
JP2001203392A (ja) * 2000-01-19 2001-07-27 Matsushita Electric Works Ltd 発光ダイオード
JP2002111065A (ja) * 2000-09-26 2002-04-12 Rohm Co Ltd 半導体発光装置
JP2002203989A (ja) * 2000-12-21 2002-07-19 Lumileds Lighting Us Llc 発光装置及びその製造方法
JP2004080050A (ja) * 2003-10-14 2004-03-11 Nichia Chem Ind Ltd フリップチップ型光半導体素子
JP2005012206A (ja) * 2003-05-29 2005-01-13 Mitsubishi Cable Ind Ltd 窒化物系半導体素子およびその製造方法
JP2005167091A (ja) * 2003-12-04 2005-06-23 Nitto Denko Corp 光半導体装置
JP2005191220A (ja) * 2003-12-25 2005-07-14 Sanken Electric Co Ltd 半導体発光素子およびその製造方法
WO2006028118A1 (ja) * 2004-09-08 2006-03-16 Rohm Co., Ltd 半導体発光素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373117B1 (en) * 1999-05-03 2002-04-16 Agilent Technologies, Inc. Stacked multiple photosensor structure including independent electrical connections to each photosensor
JP2002277377A (ja) * 2001-03-19 2002-09-25 Ricoh Co Ltd 近接場光プローブ
JP2004235337A (ja) * 2003-01-29 2004-08-19 Toyoda Gosei Co Ltd 発光ダイオード
US7087936B2 (en) * 2003-04-30 2006-08-08 Cree, Inc. Methods of forming light-emitting devices having an antireflective layer that has a graded index of refraction
CN1838439A (zh) * 2005-12-14 2006-09-27 福建师范大学 一种提高半导体发光二极管外量子效率的方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01223780A (ja) * 1988-03-02 1989-09-06 Mitsubishi Cable Ind Ltd 発光ダイオード素子
JPH0738148A (ja) * 1993-07-19 1995-02-07 Hitachi Cable Ltd 化合物半導体光素子、発光ダイオード及び発光ダイオードの製造方法
JPH07288341A (ja) * 1994-04-18 1995-10-31 Nichia Chem Ind Ltd Ledディスプレイ
JPH0927639A (ja) * 1995-07-12 1997-01-28 Toshiba Corp 半導体装置
JP2001203392A (ja) * 2000-01-19 2001-07-27 Matsushita Electric Works Ltd 発光ダイオード
JP2002111065A (ja) * 2000-09-26 2002-04-12 Rohm Co Ltd 半導体発光装置
JP2002203989A (ja) * 2000-12-21 2002-07-19 Lumileds Lighting Us Llc 発光装置及びその製造方法
JP2005012206A (ja) * 2003-05-29 2005-01-13 Mitsubishi Cable Ind Ltd 窒化物系半導体素子およびその製造方法
JP2004080050A (ja) * 2003-10-14 2004-03-11 Nichia Chem Ind Ltd フリップチップ型光半導体素子
JP2005167091A (ja) * 2003-12-04 2005-06-23 Nitto Denko Corp 光半導体装置
JP2005191220A (ja) * 2003-12-25 2005-07-14 Sanken Electric Co Ltd 半導体発光素子およびその製造方法
WO2006028118A1 (ja) * 2004-09-08 2006-03-16 Rohm Co., Ltd 半導体発光素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011515851A (ja) * 2008-03-19 2011-05-19 クリー インコーポレイテッド Ledデバイスの低屈折率スペーサ層
US8637883B2 (en) 2008-03-19 2014-01-28 Cree, Inc. Low index spacer layer in LED devices
WO2019130725A1 (ja) * 2017-12-26 2019-07-04 日機装株式会社 半導体発光装置
JP2019114741A (ja) * 2017-12-26 2019-07-11 日機装株式会社 半導体発光装置
JP7053252B2 (ja) 2017-12-26 2022-04-12 日機装株式会社 半導体発光装置
US11843080B2 (en) 2017-12-26 2023-12-12 Nikkiso Co., Ltd. Nitride semiconductor light-emitting element

Also Published As

Publication number Publication date
CN101047221A (zh) 2007-10-03
US20070215998A1 (en) 2007-09-20
CN100464439C (zh) 2009-02-25

Similar Documents

Publication Publication Date Title
JP2007258701A (ja) 発光ダイオードのパッケージ構造及びその製造方法
CN105977232B (zh) 在基板中安装器件的方法、安装有器件的基板结构和电子装置
US8350283B2 (en) Semiconductor light emitting device and method for manufacturing same
US8558262B2 (en) High-reflection submount for light-emitting diode package and fabrication method thereof
JP5554792B2 (ja) 発光素子及びその製造方法
US8759865B2 (en) Light emitting diode chip, light emitting diode package structure, and method for forming the same
JP5498417B2 (ja) 半導体発光装置及びその製造方法
CN106784192B (zh) 一种发光二极管芯片及其制作方法
JPWO2007136064A1 (ja) 半導体発光素子及びその製造方法
CN102593275A (zh) 制作发光二极管封装结构的方法以及发光二极管元件
CN102064245A (zh) 发光二极管制造方法
JP2013034010A (ja) 縦型発光素子
TW200929624A (en) White light emitting diode chip and manufacturing method thereof
CN102024898A (zh) 发光二极管及其制造方法
US20130299861A1 (en) Led structure, led device and methods for forming the same
US20140264413A1 (en) Semiconductor light emitting element, light emitting device, and method for manufacturing semiconductor light emitting element
JP2006135313A (ja) 発光ダイオード
KR20060134254A (ko) 발광 소자 및 이의 제조 방법
WO2015160091A1 (ko) 웨이퍼 레벨 칩 스케일 발광 다이오드 패키지
JP2019102445A (ja) 照明装置用oledパネル及びその製造方法
KR101128261B1 (ko) 전공정이 웨이퍼 레벨로 제조된 led 패키지 및 그 제조방법
US9196811B2 (en) Optical device package having a groove in the metal layer
CN102064253A (zh) 发光二极管及其制造方法
JP2011146735A (ja) 半導体発光装置の製造方法
TW201143078A (en) Light emitting diode module with bridging electrode and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111101