JP2007258513A - 絶縁ゲート型サイリスタ - Google Patents
絶縁ゲート型サイリスタ Download PDFInfo
- Publication number
- JP2007258513A JP2007258513A JP2006082091A JP2006082091A JP2007258513A JP 2007258513 A JP2007258513 A JP 2007258513A JP 2006082091 A JP2006082091 A JP 2006082091A JP 2006082091 A JP2006082091 A JP 2006082091A JP 2007258513 A JP2007258513 A JP 2007258513A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- insulated gate
- type
- base semiconductor
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 96
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000005036 potential barrier Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- -1 dimensions Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42308—Gate electrodes for thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
オン抵抗が低く、ゲートターンオフの可能な絶縁ゲート型サイリスタを提供する。
【解決手段】
絶縁ゲート型サイリスタは、第1導電型、高不純物濃度の第1電流端子半導体領域と、第1電流端子半導体領域上に形成された、第1導電型と逆導電型の第2導電型、低不純物濃度の第1ベース半導体領域と、第1ベース半導体領域上に形成された、第1導電型、低不純物濃度の第2ベース半導体領域と、第2ベース半導体領域上に形成された、第2導電型、高不純物濃度の第2電流端子半導体領域と、第2電流端子半導体領域表面から第1ベース半導体領域に向かう方向で、第2電流端子半導体領域を貫通し、第2ベース半導体領域に入り、その厚さの一部を残すように形成されたトレンチと、トレンチ内に形成された絶縁ゲート電極構造と、を有する。
【選択図】 図1
Description
B.J. Baliga: IEEE Trans. El. Dev. ED-31,No.6,821, 1984
第1導電型、高不純物濃度の第1電流端子半導体領域と、
前記第1電流端子半導体領域上に形成された、第1導電型と逆導電型の第2導電型、低不純物濃度の第1ベース半導体領域と、
前記第1ベース半導体領域上に形成された、第1導電型、低不純物濃度の第2ベース半導体領域と、
前記第2ベース半導体領域上に形成された、第2導電型、高不純物濃度の第2電流端子半導体領域と、
前記第2電流端子半導体領域表面から前記第1ベース半導体領域に向かう方向で、前記第2電流端子半導体領域を貫通し、前記第2ベース半導体領域に入り、その厚さの一部を残すように形成されたトレンチと、
前記トレンチ内に形成された絶縁ゲート電極構造と、
を有する絶縁ゲート型サイリスタ
が提供される。
LD(x、y、z)=[εskT/{q2NB(x、y、z)}]1/2 ・・・(1)
ここで、εs:Siの誘電率、
k:ボルツマン定数
T:絶対温度
q:電荷素量
NB(x、y、z):p型ベース領域の位置(x、y、z)における不純物濃度
である。なお、不純物濃度は場所によって異なる。
E=E0*exp(−x/LD) ・・・(2)
となる。E0は、初期電界としてゲートに印加する電圧をVg,ゲート絶縁膜厚をtとすると、
E0 = Vg/t ・・・(3)
となる。ゲート絶縁膜から距離x1の電界をE1とすると、式(2)から、
ln(E0/E1) = x1/LD ・・・(4)
となる。たとえば、Vg=2V,t=10nm=1E−6cmとすると、式(3)よりE0=2E6V/cmとなる。E1=1V/cmとすると、式(4)よりx1=14.5*LDとなる。x1の位置がチャネル幅Lの中央にL/2を残す位置、x1=L/4とすると、14.5LD=L/4、L=58LDとなる。
50LD ≧ L ・・・(5)
であれば、オン時の電流をオフできるであろう。
各部分の材料、寸法、不純物濃度などは条件により種々変化させることができる。導電型を全て反転しても良い。その他種々の変形、改良、置換、組合わせなどが可能なことは当業者に自明であろう。
2 n−型エピタキシャル層(n型ベース領域)
3 p型層(p型ベース領域)
4 n+型エミッタ領域
5 トレンチ
6 ゲート絶縁膜
7 ゲート電極
8 絶縁膜
12 酸化シリコン膜
13 ガードリング
14 酸化シリコン膜
A アノード
K カソード
G ゲート
J 接合
RP レジストパターン
Claims (12)
- 第1導電型、高不純物濃度の第1電流端子半導体領域と、
前記第1電流端子半導体領域上に形成された、第1導電型と逆導電型の第2導電型、低不純物濃度の第1ベース半導体領域と、
前記第1ベース半導体領域上に形成された、第1導電型、低不純物濃度の第2ベース半導体領域と、
前記第2ベース半導体領域上に形成された、第2導電型、高不純物濃度の第2電流端子半導体領域と、
前記第2電流端子半導体領域表面から前記第1ベース半導体領域に向かう方向で、前記第2電流端子半導体領域を貫通し、前記第2ベース半導体領域に入り、その厚さの一部を残すように形成されたトレンチと、
前記トレンチ内に形成された絶縁ゲート電極構造と、
を有する絶縁ゲート型サイリスタ。 - 前記トレンチが前記第2ベース半導体領域上部を複数の部分に分割し、分割された各部分を取り囲むように形成されている請求項1記載の絶縁ゲート型サイリスタ。
- 前記分割された第2ベース半導体領域上部がストライプ状の平面視形状を有する請求項2記載の絶縁ゲート型サイリスタ。
- 前記ストライプ状の部分を取り囲む前記トレンチがストライプ長手方向の一方の端部で共通コンタクト用凹部を画定し、前記絶縁ゲート電極構造が前記第2ベース半導体領域上部の各ストライプ部分を取り囲むゲート電極部と、前記共通コンタクト用凹部に形成されたコンタクト部とを有する請求項3記載の絶縁ゲート型サイリスタ。
- 前記絶縁ゲート電極構造、前記第2電流端子半導体領域を覆って形成された絶縁層と、
前記絶縁層を貫通し、前記各ストライプ部分に複数箇所でコンタクトする電流端子電極と、
前記絶縁層を貫通し、前記ゲート電極のコンタクト部にコンタクトするゲート引き出し電極と、
をさらに有する請求項4記載の絶縁ゲート型サイリスタ。 - 前記トレンチに挟まれた第2ベース半導体領域上部がストライプ幅Lとデバイ長LDを有し、
50・LD ≧ L
の関係を満たす請求項3−5のいずれか1項記載の絶縁ゲート型サイリスタ。 - 前記絶縁ゲート電極構造が、前記トレンチ表面に形成された酸化シリコン膜と、酸化シリコン膜上に堆積されたポリシリコン膜と、ポリシリコン膜上に堆積されたシリサイド膜とを含む請求項1−6のいずれか1項記載の絶縁ゲート型サイリスタ。
- 前記トレンチが、前記第2ベース半導体領域の厚さの1/3以上を掘り込んで形成されている請求項1−7のいずれか1項記載の絶縁ゲート型サイリスタ。
- 前記半導体がシリコンであり、前記第1導電型がp型であり、前記第2導電型がn型である請求項1−8のいずれか1項記載の絶縁ゲート型サイリスタ。
- 前記第1電流端子半導体領域が、高濃度p型シリコン基板であり、前記第1ベース半導体領域が低濃度n型シリコンのエピタキシャル層であり、前記第2ベース半導体領域が前記エピタキシャル層表面部にイオン注入で形成されたp型領域であり、前記第2電流端子半導体領域が前記p型領域上部にイオン注入で形成された高濃度n型領域である請求項9記載の絶縁ゲート型サイリスタ。
- 前記第2ベース半導体領域が、前記第1ベース半導体領域中に形成されたウェル領域であり、
さらに、前記ウェル領域を取り囲むように前記第1ベース半導体領域中に形成された、前記第1導電型のガードリングを有する、請求項1−10のいずれか1項記載の絶縁ゲート型サイリスタ。 - 前記トレンチが複数形成され、前記絶縁ゲート電極構造が各トレンチ内にそれぞれ形成された請求項1−11のいずれか1項記載の絶縁ゲート型サイリスタ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006082091A JP4284689B2 (ja) | 2006-03-24 | 2006-03-24 | 絶縁ゲート型サイリスタ |
US11/706,184 US7705368B2 (en) | 2006-03-24 | 2007-02-15 | Insulated gate type thyristor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006082091A JP4284689B2 (ja) | 2006-03-24 | 2006-03-24 | 絶縁ゲート型サイリスタ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008270041A Division JP5227737B2 (ja) | 2008-10-20 | 2008-10-20 | 絶縁ゲート型サイリスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007258513A true JP2007258513A (ja) | 2007-10-04 |
JP4284689B2 JP4284689B2 (ja) | 2009-06-24 |
Family
ID=38574277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006082091A Active JP4284689B2 (ja) | 2006-03-24 | 2006-03-24 | 絶縁ゲート型サイリスタ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7705368B2 (ja) |
JP (1) | JP4284689B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014531772A (ja) * | 2011-09-29 | 2014-11-27 | パカル テクノロジーズ エルエルシー | ベース幅決定式ラッチおよび非ラッチ状態を伴うmct素子 |
JP2018133476A (ja) * | 2017-02-16 | 2018-08-23 | 富士電機株式会社 | サイリスタ |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8148748B2 (en) | 2007-09-26 | 2012-04-03 | Stmicroelectronics N.V. | Adjustable field effect rectifier |
US8643055B2 (en) | 2007-09-26 | 2014-02-04 | Stmicroelectronics N.V. | Series current limiter device |
EP2232559B1 (en) | 2007-09-26 | 2019-05-15 | STMicroelectronics N.V. | Adjustable field effect rectifier |
US7977768B2 (en) * | 2008-04-01 | 2011-07-12 | Infineon Technologies Ag | Semiconductor devices and methods of manufacture thereof |
EP2384518B1 (en) | 2009-01-06 | 2019-09-04 | STMicroelectronics N.V. | Self-bootstrapping field effect diode structures and methods |
JP2011249601A (ja) * | 2010-05-27 | 2011-12-08 | Shindengen Electric Mfg Co Ltd | 短絡型サイリスタ |
JP6037499B2 (ja) * | 2011-06-08 | 2016-12-07 | ローム株式会社 | 半導体装置およびその製造方法 |
EP2766933B1 (en) * | 2011-10-14 | 2016-12-14 | Pakal Technologies LLC | Systems, devices, and methods with integrable fet-controlled lateral thyristors |
US8878237B2 (en) | 2012-08-02 | 2014-11-04 | Pakal Technologies Llc | Active edge structures providing uniform current flow in insulated gate turn-off thyristors |
US9306048B2 (en) | 2012-10-01 | 2016-04-05 | Pakal Technologies Llc | Dual depth trench-gated mos-controlled thyristor with well-defined turn-on characteristics |
US9082648B2 (en) | 2013-02-27 | 2015-07-14 | Pakal Technologies Llc | Vertical insulated-gate turn-off device having a planar gate |
US10256331B2 (en) | 2017-03-03 | 2019-04-09 | Pakal Technologies, Inc. | Insulated gate turn-off device having low capacitance and low saturation current |
GB2592928A (en) * | 2020-03-10 | 2021-09-15 | Mqsemi Ag | Insulated gate switched transistor |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10209432A (ja) * | 1997-01-21 | 1998-08-07 | Mitel Semiconductor Ltd | 半導体デバイスの改良 |
JP2001320042A (ja) * | 2000-05-02 | 2001-11-16 | Furukawa Electric Co Ltd:The | GaN系トランジスタ |
JP2004247751A (ja) * | 1991-08-08 | 2004-09-02 | Toshiba Corp | 半導体素子 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5283201A (en) * | 1988-05-17 | 1994-02-01 | Advanced Power Technology, Inc. | High density power device fabrication process |
US5202750A (en) * | 1990-04-09 | 1993-04-13 | U.S. Philips Corp. | MOS-gated thyristor |
US5381026A (en) * | 1990-09-17 | 1995-01-10 | Kabushiki Kaisha Toshiba | Insulated-gate thyristor |
JP2837033B2 (ja) * | 1992-07-21 | 1998-12-14 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2000311998A (ja) | 1999-04-08 | 2000-11-07 | Rockwell Sci Center Llc | 絶縁ゲートターンオフサイリスタ |
US6580101B2 (en) * | 2000-04-25 | 2003-06-17 | The Furukawa Electric Co., Ltd. | GaN-based compound semiconductor device |
US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
-
2006
- 2006-03-24 JP JP2006082091A patent/JP4284689B2/ja active Active
-
2007
- 2007-02-15 US US11/706,184 patent/US7705368B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247751A (ja) * | 1991-08-08 | 2004-09-02 | Toshiba Corp | 半導体素子 |
JPH10209432A (ja) * | 1997-01-21 | 1998-08-07 | Mitel Semiconductor Ltd | 半導体デバイスの改良 |
JP2001320042A (ja) * | 2000-05-02 | 2001-11-16 | Furukawa Electric Co Ltd:The | GaN系トランジスタ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014531772A (ja) * | 2011-09-29 | 2014-11-27 | パカル テクノロジーズ エルエルシー | ベース幅決定式ラッチおよび非ラッチ状態を伴うmct素子 |
JP2018133476A (ja) * | 2017-02-16 | 2018-08-23 | 富士電機株式会社 | サイリスタ |
Also Published As
Publication number | Publication date |
---|---|
JP4284689B2 (ja) | 2009-06-24 |
US20070235752A1 (en) | 2007-10-11 |
US7705368B2 (en) | 2010-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4284689B2 (ja) | 絶縁ゲート型サイリスタ | |
CN110459604B (zh) | 屏蔽式沟槽器件 | |
US7968940B2 (en) | Insulated gate bipolar transistor device comprising a depletion-mode MOSFET | |
JP6119577B2 (ja) | 半導体装置 | |
JP4456013B2 (ja) | 半導体装置 | |
KR20150140270A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
WO2001078134A1 (en) | Method of fabricating power rectifier device to vary operating parameters and resulting device | |
KR100934797B1 (ko) | 절연게이트 양극성 트랜지스터 및 그 제조방법 | |
KR20150107558A (ko) | 반도체 장치 및 그 제조 방법 | |
TWI685899B (zh) | 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化 | |
US8232161B2 (en) | Semiconductor device and manufacturing method of the same | |
JP6245087B2 (ja) | 逆阻止igbtおよびその製造方法 | |
JP2010141310A (ja) | 半導体装置およびその製造方法 | |
CN113809145B (zh) | 窄台面绝缘栅双极型晶体管器件及形成方法 | |
JP2008153620A (ja) | 半導体装置 | |
KR101550798B1 (ko) | 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법 | |
KR20140074971A (ko) | 베이스 폭이 결정된 래칭 및 비-래칭 상태를 갖는 mct 소자 | |
JP5168765B2 (ja) | 縦型ツェナーダイオードの製造方法および縦型ツェナーダイオード | |
JP4761011B2 (ja) | サイリスタを有する半導体装置及びその製造方法 | |
JP5227737B2 (ja) | 絶縁ゲート型サイリスタ | |
JP7240970B2 (ja) | 半導体装置およびその製造方法 | |
JP6555284B2 (ja) | 半導体装置 | |
US11637192B2 (en) | Metal oxide semiconductor-controlled thyristor device having uniform turn-off characteristic and method of manufacturing the same | |
JP2005260100A (ja) | トレンチ横型半導体装置およびその製造方法 | |
EP4125133A1 (en) | Vertical insulated gate power switch with isolated base contact regions |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080417 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080417 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20080417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080418 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090313 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4284689 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |