JP2007234100A

JP2007234100A - 情報記録再生装置

Info

Publication number: JP2007234100A
Application number: JP2006052557A
Authority: JP
Inventors: Akito Watanabe; 章人渡辺
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2006-02-28
Filing date: 2006-02-28
Publication date: 2007-09-13
Also published as: US7760593B2; US20070201328A1; CN101030401A

Abstract

【課題】簡単な回路構成でサーボ制御を行え、安価に作製することが可能な情報記録再生装置を提供する。
【解決手段】光ディスクからの反射光を受光する複数に分割された光センサ１４各々のアナログ出力信号を、複数のΔΣ変換回路１９〜２２を用いて１ビットのデジタル出力に変換し、演算回路を用いて前記複数のΔΣ変換回路の１ビットの出力信号を演算処理し、ｎ（ｎ＞１）ビットのサーボエラー信号を生成する。また、単一のデシメーションフィルタ３４により前記演算回路のサーボエラー信号をｍ（ｍ≧ｎ）ビットのサーボエラー信号に変換する。
【選択図】図１

Description

本発明は、光ディスク等の情報記録媒体に情報を記録又は再生する情報記録再生装置、特に、フォーカスやトラッキング等のサーボ制御に関するものである。

従来より光ディスクを記録媒体とした記録再生装置においては、記録または再生時にピックアップ内のレーザ光源から出射したレーザ光のスポットを光ディスク上の所望のトラック中心に追従させるためにサーボ制御を行っている。

光ディスク装置のサーボ制御装置の基本的な構成を図６に示す。光ディスク装置により記録又は再生動作を始める際、まず、スピンドルモータ２が回転し、その後、ピックアップ３内の図示しないレーザ光源が点灯する。レーザ光源が点灯した後、光ディスク１からの反射光をピックアップ３内の図示しない複数に分割された光センサにより受光し、電流信号に変換する。その複数の光センサによって検出された各々の電流信号は、図示しない複数のＩＶ変換回路により複数の電圧信号に変換される。

フォーカスエラー生成回路４は複数のＩＶ変換回路の出力からフォーカスエラー信号を生成する。このフォーカスエラー信号は光スポットの焦点と光ディスク１の記録面とのずれ量を示す。ＡＤ変換回路５はフォーカスエラー信号をデジタル値に変換し、フォーカス位相補償回路６はデジタル値に変換されたフォーカスエラー信号に対し位相補償処理を行う。

フォーカス位相補償回路６の出力はフォーカスサーボゲイン回路７に送られ、フォーカスサーボループゲインの乗算処理を行う。フォーカスサーボゲイン回路７の出力はフォーカスアクチュエータドライバ回路８に入力される。フォーカスアクチュエータドライバ回路８はフォーカスサーボゲイン回路７の出力からピックアップ３内の図示しないフォーカスアクチュエータの駆動信号を生成し、その駆動信号に基づいてピックアップ３内の図示しない対物レンズがフォーカス方向に駆動される。

この様にして、レーザ光源から出射したスポット光の焦点が光ディスク１の記録面に合う様にフォーカス制御を行う。

同様に複数のＩＶ変換回路の出力からトラッキングエラー信号生成回路９はトラッキングエラー信号を生成する。このトラッキングエラー信号の大きさは光ディスク１上のトラック中心と光スポットとの光ディスク１の半径方向のずれ量を示す。トラッキングエラー信号はＡＤ変換回路１０によりデジタル値に変換され、フォーカス制御と同様にトラッキング位相補償回路１１は位相補償処理を行う。

次にトラッキングサーボゲイン回路１２によりサーボループゲインの乗算処理を行い、トラッキングアクチュエータドライバ回路１３によりピックアップ内のトラッキングアクチュエータの駆動信号を生成する。この駆動信号により光ディスク１上の所望のトラック中心にスポット光が走査する様にトラッキング制御を行う。

この様なフォーカスまたはトラッキングサーボ系において、ＡＤ変換器には、通常逐次比較型のＡＤ変換器が用いられる。但し、精度良くフォーカスまたはトラッキング制御を行う為にはＡＤ変換器に高い精度、即ち多くの分解能が要求される。しかしＡＤ変換器の分解能が増えるという事はそれだけＡＤ変換器のコストが高くなる。

そこで、特開２００１−３０７３４５号公報には、図７に示す様にフォーカスサーボ系の構成が提案されている（特許文献１）。図７では図６と同じ機能を持つものには同じ番号を付している。図７にはフォーカスサーボ系、特にフォーカスエラー信号の生成に関わる部分を詳細に示しているが、トラッキングサーボ系に対しても同じ構成を適用できる。

このサーボ系において、光ディスクへの記録または再生を開始する場合には、スピンドルモータが回転し、ピックアップ内のレーザ光源から光スポットが光ディスクに照射される。レーザ光源が点灯した後、フォーカス／トラッキングサーボ制御を始める。

まず、フォーカス制御を始める際には、光ディスクからの反射光をピックアップ内の四分割された光センサ１４が受光し、光センサ１４のそれぞれの受光部分Ａ〜Ｄにおいて反射光量に対応する電流信号を生成する。その電流信号をＩＶ変換回路１５〜１８が電圧信号に変換し、この電圧信号をΔΣ変換回路１９〜２２は１ビットのデジタル信号に変換する。

ΔΣ変換回路１９〜２２の基本構成を図８に示す。図８の入力信号は図７のＩＶ変換回路１５〜１８の電圧信号となる。ΔΣ変換回路１９〜２２は積分器２８、積分器２８の出力を２値化し、１ビットの出力信号を生成するコンパレータ２９、コンパレータ２９の出力を１サンプル分遅延させる遅延器３０、遅延器３０の出力と入力信号との減算を行う減算回路２７から構成されている。

図８に示すΔΣ変換回路１９〜２２により四分割された光センサ１４のそれぞれの出力から生成された電圧信号を各々１ビットのデジタルデータに変換し、各々の１ビットデータはそれぞれデシメーションフィルタ２３〜２６に入力される。

デシメーションフィルタ２３〜２６は、入力された１ビットデータをΔΣ変換回路１９〜２２のサンプリング周波数よりも低いサンプリング周波数であり、且つ、多ビットの情報を持つデータに変換する。多ビットに変換されたデータはフォーカスエラー生成回路４に入力され、フォーカスエラー生成回路４は光センサ１４から出力された複数の多ビットのデータからフォーカスエラー信号を生成する。

例えば、非点収差法によりフォーカスエラー信号を生成する場合には、光センサ１４の（Ａ＋Ｃ）−（Ｂ＋Ｄ）に相当する演算を光センサ１４からの電圧信号を多ビットのデジタル信号に変換した信号から生成する。フォーカス位相補償回路６は生成されたフォーカスエラー信号に対して位相補償処理を行う。

フォーカス位相補償回路６の出力はフォーカスサーボゲイン回路７に送られ、フォーカスサーボループゲインの乗算処理が行われた後、フォーカスアクチュエータドライバ回路８に入力される。フォーカスアクチュエータドライバ回路８の出力によりピックアップ内のフォーカスアクチュエータを駆動し、フォーカスサーボ制御を行う。

同様にトラッキングサーボを行う場合には、光センサ１４の出力から生成された電圧信号をΔΣ変換回路に入力し、その出力をデシメーションフィルタに入力する。そして、デシメーションフィルタの出力から所定の演算を行い、トラッキングエラー信号を生成することでトラッキングサーボ制御を行う。

この様に従来のサーボ制御装置では、光センサの出力をΔΣ変換により１ビットデータに変換し、その１ビットデータをデシメーションフィルタにより多ビットデータに変換したデータからフォーカスやトラッキングエラー信号を生成している。この構成では、高い分解能を持つＡＤ変換器を必要とせず、しかも精度の高いサーボを実現できる。
特開２００１−３０７３４５号公報

従来のサーボ制御装置は、上述のように分割された光センサから生成する電圧信号の各々に対してΔΣ変換回路及びΔΣ変換回路の出力を多ビットのデータに変換するデシメーションフィルタを備えている。例えば、サーボ制御装置のフォーカスエラー信号を非点収差法により４つのセンサ出力から演算してフォーカスエラー信号を生成する場合には、ΔΣ変換回路とデシメーションフィルタは４つずつ必要となる。

また、トラッキングエラー信号を差動プッシュプル法により８つのセンサ出力から演算してトラッキングエラー信号を生成する場合には、ΔΣ変換回路とデシメーションフィルタは８つずつ必要となる。

以上の様に、例えば、フォーカスエラー信号の生成方式が非点収差法で、トラッキングエラー信号の生成方式が差動プッシュプル法でフォーカス・トラッキングサーボを行う場合には、ΔΣ変換回路とデシメーションフィルタは８個ずつ必要となる。但し、フォーカスとトラッキングサーボでΔΣ変換回路とデシメーションフィルタを共用した場合とする。

また、サーボエラーの生成方式によっては、ΔΣ変換回路とデシメーションフィルタの必要個数は更に増える可能性がある。従って、サーボ方式により多くのデシメーションフィルタを必要とし、回路規模の増大に繋がる。また、回路規模が増大すれば、それだけ製品のコストが上がるという問題があった。

本発明の目的は、簡単な回路構成でサーボ制御を行うことができ、しかも、安価に作製することが可能な情報記録再生装置を提供することにある。

本発明は、情報記録媒体からの反射光を受光する複数に分割された光センサ各々のアナログ出力信号を、複数のΔΣ変換回路を用いてΔΣ変調方式により１ビットのデジタル出力に変換し、演算回路を用いて前記複数のΔΣ変換回路の１ビットの出力信号を演算処理し、ｎ（ｎ＞１）ビットのサーボエラー信号を生成する。また、単一のデシメーションフィルタにより前記演算回路のサーボエラー信号をｍ（ｍ≧ｎ）ビットのサーボエラー信号に変換する。即ち、演算回路は従来のフォーカスエラー生成回路或いはトラッキングエラー生成回路の働きをし、デシメーションフィルタは１つあれば良いため、非常に簡単な回路構成となる。

本発明によれば、簡単な回路構成でフォーカス／トラッキングサーボ等のサーボ制御が行うことができ、しかも簡単な構成であるため装置を安価に作製することができる。また、サーボエラー信号を一定振幅レベルにする正規化処理を少ないビット数で行うことができ、情報記録媒体の同一面内の反射率のバラツキや光学系の個体差を吸収した安定したサーボ制御を簡単な回路構成で行うことが可能となる。更に、光センサ出力の電気的なオフセット値を簡単な回路構成で除去でき、より正確なサーボ制御を行うことが可能となる。

次に、発明を実施するための最良の形態について図面を参照して詳細に説明する。

（第１の実施形態）
図１は本発明の第１の実施形態を示すブロック図である。図中、図６、図７と同じ機能を持つブロックには同じ番号を付している。また、図１では本発明に係るフォーカスエラー信号の生成に関わる部分を詳細に示している。図６の光ディスク１、スピンドルモータ２、ピックアップ３、その他の光ディスク１に情報を記録又は再生するために必要な回路等は周知であるので省略している。ピックアップ３内にはレーザ光源、対物レンズ、四分割の光センサ１４、フォーカス、トラッキングアクチュエータ等が設けられている。

まず、装置の電源が入った時、或いは光ディスク１に記録または再生動作を始める際には、スピンドルモータ２が回転する。スピンドルモータ２の回転数が所定の値に達すると、光ディスク１にピックアップ３からレーザ光が照射される。

次に、レーザ光をピックアップ３内の対物レンズを通して光ディスク１の記録面に集光させる為のフォーカス制御を開始する。本発明による合焦点と光ディスクの記録面上との距離の差を示す信号であるフォーカスエラー信号の生成方法について詳しく述べる。本実施形態ではフォーカスエラー信号の生成手段として、非点収差法に基づく生成方法を例に説明するが、本発明は他のフォーカスエラー信号の生成方法にも適用できる。

まず、ピックアップ３内の対物レンズを通して光ディスク１に照射されたレーザ光は光ディスク１から反射され、その反射光はピックアップ３内の四分割された光センサ１４に入射する。そして、光センサ１４の四分割されたＡ〜Ｄのそれぞれの受光部分で入射光量に応じた電流信号に変換され、その後、ＩＶ変換回路１５〜１８によりそれぞれ電圧信号へ変換される。

光センサ１４のＡ〜Ｄに入射した光ディスク１からの反射光量に応じた電圧信号は、それぞれΔΣ変換回路１９〜２２に入力される。ΔΣ変換回路１９〜２２は図８に示す構成を有し、電圧信号を１ビットの情報に変換する機能を持ち、光センサ１４のＡ〜Ｄのそれぞれの受光部分からの電圧信号は各々１ビットの信号に変換される。

このΔΣ変換回路のサンプリング周波数は、後段の位相補償回路等の処理のサンプリング周波数より十分高い周波数となっている。例えば、位相補償回路の処理のサンプリング周波数が１００ＫＨｚであるのに対して、ΔΣ変換回路のサンプリング周波数は１０ＭＨｚという様にΔΣ変換回路のサンプリング周波数は十分高いものになっている。

ΔΣ変換回路によりＡ〜Ｄのそれぞれの光センサからの電圧信号が１ビットの情報になった状態で、非点収差法に基づくフォーカスエラー信号の生成を行う。

まず、加算器３１はΔΣ変換回路１９と２１の出力、即ち、光センサ１４のＡとＣへの入射光量に基づく１ビットの信号同士を加算する。加算器３１の入力のビット幅は１ビットとなり、出力は２ビットのビット幅を持つ。

加算器３２はΔΣ変換回路２０と２２の出力、即ち、光センサ１４のＢとＤへの入射光量に基づく１ビットの信号同士を加算する。加算器３２の入力のビット幅は１ビットとなり、出力は２ビットのビット幅を持つ。

それぞれ２ビットの情報を持つ加算器３１からの（Ａ＋Ｃ）と加算器３２からの（Ｂ＋Ｄ）の信号はそれぞれ減算器３３に入力される。減算器３３は入力が２ビットのビット幅を持ち、出力は３ビットのビット幅を持つ。減算器３３の出力である３ビットの信号は非点収差法によるフォーカスエラー信号となる。

この３ビットの信号はデシメーションフィルタ３４に入力され、ΔΣ変換回路のサンプリング周波数よりも低いサンプリング周波数を持ち、且つ、少なくとも３ビット以上のビット幅を持つ信号に変換され、フォーカスエラー信号となる。デシメーションフィルタ３４の出力はフォーカス位相補償回路６に入力され、フォーカス位相補償回路６がデシメーションフィルタ３４の出力を読み込むタイミングは、ΔΣ変換回路、デシメーションフィルタ３４の動作周波数より十分低いものになっている。

その後、図７と同様にフォーカス位相補償回路６の出力はフォーカスサーボゲイン回路７に送られ、乗算処理が行われた後、フォーカスアクチュエータドライバ回路８に入力される。フォーカスアクチュエータドライバ回路８の出力によりピックアップ３内のフォーカスアクチュエータを駆動し、フォーカスサーボ制御を行う。

本実施形態では、光センサ１４の各出力を各々ΔΣ変換回路で１ビットの情報に変換し、その１ビットの信号同士を加減算することにより、少ないビット数でサーボエラー信号の演算を行うことが可能となる。

また、サーボエラー信号の演算を行うアナログ回路等が不要である為、非常に簡単な回路構成で光ディスクドライブのサーボシステムを構成できる。更に、光センサの出力をΔΣ変換器に入力し、１ビットの情報信号に変換するという従来技術においては、それぞれのセンサ出力からの１ビットの情報信号が各々デシメーションフィルタ１４に入力される。

この構成だと、例えば、非点収差法によるフォーカスエラー信号の生成方法の場合には、デシメーションフィルタは４つ必要となり、回路構成が複雑になってしまう。また、デシメーションフィルタによりビット数の増えた光センサ出力からサーボエラー信号の演算を行うということも回路構成が複雑になることに繋がる。

これに対して、本実施形態によるフォーカスエラー信号の生成方法ではデシメーションフィルタは１つのみ必要となり、従来と比べて非常に簡単な回路構成となる。

（第２の実施形態）
次に、本発明の第２の実施形態ついて説明する。第１の実施形態ではフォーカスサーボにおけるフォーカスエラー信号の生成方法を説明したが、本発明は、トラッキングサーボにおけるトラッキングエラー信号についても同様に生成することができる。

図２は差動プッシュプル法によりトラッキングエラー信号を生成する場合の実施形態を示す。図２では図１と同一部分には同一符号を付している。また、図２では図６の光ディスク１、スピンドルモータ２、ピックアップ３、その他の光ディスク１に情報を記録又は再生するための回路等は省略している。ピックアップ３内にはレーザ光源、対物レンズ、四分割の光センサ１４、フォーカス、トラッキングアクチュエータ等が設けられている。

フォーカスエラー信号の生成方法と同様にトラッキングエラー信号も光ディスク１からの反射光を分割された光センサで受光し、受光量に応じた電気信号からトラッキングエラー信号を生成する。但し、差動プッシュプル法によりトラッキングエラー信号を生成する場合には、レーザ光源から出射した光ビームを回折格子等により３つのビームに分割し、それぞれのビームによる光ディスク１からの反射光を図２に示す３つの光センサでそれぞれ受光する。

具体的には、まず、Ａ〜Ｄの受光部分に四分割された光センサ１４で所望のトラック上に照射されるメインビームによる反射光を受光する。また、所望のトラックより半トラック分ずれた位置に照射される２つのサブビームによる反射光をそれぞれＥ〜Ｆ、Ｇ〜Ｈの２分割された光センサ３５、３６でそれぞれ受光する。

光センサ１４、３５、３６は、センサ部分Ａ〜Ｈのそれぞれの受光部分の入射光量に応じた電流信号を出力し、それぞれの出力はＩＶ変換回路１５〜１８、３７〜３８、３９〜４０により電圧信号に変換される。各ＩＶ変換回路の出力はそれぞれΔΣ変換回路１９〜２２、４１〜４２、４３〜４４に入力され、それぞれの電圧信号は１ビットの信号に変換される。そして、それぞれのセンサ出力が１ビットの信号に変換された状態で、差動プッシュプル法によるトラッキングエラー信号の生成を行う。

具体的には、まず、加算器４５及び４６でＡ＋Ｄ及びＢ＋Ｃの演算を１ビットの信号同士で行う。加算器４５、４６の出力は２ビットのビット幅を持つ。減算器４７は加算器４５及び４６の出力同士を減算し、（Ａ＋Ｄ）−（Ｂ＋Ｃ）を演算する。減算器４７の出力は３ビットのビット幅を持つ。また、減算器４８及び４９はＥ−Ｆ及びＧ−Ｈの演算を行う。

減算器４８及び４９の出力は２ビットのビット幅を持つ。加算器５０は減算器４８及び４９の出力同士の加算を行い、（Ｅ−Ｆ）＋（Ｇ−Ｈ）の演算結果を出力する。加算器５０の出力は３ビットのビット幅を持つ。乗算器５１は加算器５０の出力に対し、所定のゲインを乗算する。このゲインの値はメインビームとサブビームの光量比で決まる値である。

この乗算器５１のゲインのビット幅が２ビットである場合、乗算器５１の出力は５ビットのビット幅を持つ。減算器５２はこの乗算器５１の出力と減算器４７の出力を減算する。減算器４７の出力は乗算器５１のゲインのビット幅が２ビットである場合、６ビットのビット幅を持つ。減算器５２の出力が差動プッシュプル法によるトラッキングエラー信号となる。

減算器５２の出力はデシメーションフィルタ５３に入力され、ΔΣ変換回路よりも低いサンプリング周波数を持ち、且つ、少なくとも減算器５２の出力のビット幅（前述の例で言うと６ビット）以上のビット幅を持つデータに変換される。

デシメーションフィルタ５３の出力であるトラッキングエラー信号はトラッキング位相補償回路１１に入力される。トラッキング位相補償回路１１の出力はトラッキングサーボゲイン回路１２によりトラッキングサーボループゲインの乗算処理が行われた後、トラッキングアクチュエータドライバ回路１３に入力される。トラッキングアクチュエータドライバ回路１３の出力に応じてピックアップ３内の図示しないトラッキングアクチュエータが駆動され、光スポットを光ディスク１上の所望のトラック中心に制御するトラッキングサーボ制御を行う。

本実施形態では、トラッキングサーボを行う際にも光ディスクからの反射光を受光するセンサ出力に対応する電圧信号をΔΣ変換回路により１ビットの信号に変換し、１ビットの信号からトラッキングエラー信号の演算を行う。そうする事で、複雑なアナログ回路が不要となり、少ないビット数でサーボエラー信号の演算が行え、更に、デシメーションフィルタが１つあれば良い事等から非常に簡単な回路構成でトラッキングサーボシステムを構成できる。

なお、以上の実施形態では、フォーカス／トラッキングサーボ制御を例に説明したが、本発明はレンズ位置信号等を生成する際にも適用できる。

（第３の実施形態）
図３は本発明の第２の実施形態を示すブロック図である。図中、図１と同じ機能を持つブロックには同じ番号を付している。図３では本発明に係るフォーカスエラー信号の生成に関わる部分を詳細に示している。また、図３では図６の光ディスク１、スピンドルモータ２、ピックアップ３、その他の光ディスク１に情報を記録又は再生するための回路等は省略している。ピックアップ３内にはレーザ光源、対物レンズ、四分割の光センサ１４、フォーカス、トラッキングアクチュエータ等が設けられている。

本実施形態においても、まず、装置の電源が入った時、或いは光ディスク１に記録又は再生動作を始める際、スピンドルモータ２が回転する。スピンドルモータ２の回転数が所定の値に達すると、光ディスク１にピックアップ３からレーザ光が照射される。レーザ光源が点灯した後、フォーカス／トラッキングサーボを行う。

フォーカス／トラッキングサーボを行う際のフォーカスエラー信号或いはトラッキングエラー信号を生成するには、図１や図２と同様の構成を用いる。即ち、光ディスクからの反射光を受光する光センサ出力に応じた電圧信号をΔΣ変換回路により１ビットの信号に変換し、１ビットの信号同士を加減算或いは乗算処理してフォーカスエラー信号或いはトラッキングエラー信号を生成する。この様に生成したフォーカスエラー信号或いはトラッキングエラー信号に基づきフォーカス／トラッキングサーボを行う。

但し、光ディスクは一般に同一面内でもレーザ光の反射率にばらつきを持つ為、レーザ光源の出射パワーが同一でもその反射光から生成するサーボエラー信号の振幅が異なることがある。そのばらつきを吸収する為にサーボエラー信号を光ディスクからの全反射光量と対応する和信号で除算処理をするという正規化処理を行う。

本実施形態では、フォーカスエラー信号を和信号レベルにより正規化する方法を詳述する。本実施形態のフォーカスエラー信号の生成方法は図１の実施形態と同様に非点収差法に基づくものとする。図１の第１の実施形態と同様に光ディスクからの反射光を受光する光センサの出力に対応する電圧信号をΔΣ変換回路により１ビットの信号に変換し、１ビットの信号同士を加減算し、フォーカスエラー信号を生成する。

また、フォーカスエラー信号とは別に光センサ１４のＡ〜Ｄの受光部分の全光量に対応する和信号を加算器３１及び３２の出力から生成する加算器５４を備えている。加算器５４の入力は２ビットのビット幅を持ち、出力は３ビットのビット幅を持つ。この様に生成されたフォーカスエラー信号と和信号はそれぞれ除算回路５５に入力される。

この除算回路５５はフォーカスエラー信号÷和信号の処理を行う。非点収差法によりフォーカスエラー信号を生成する場合には、除算回路５５の２つの入力はいずれも３ビットのビット幅を持ち、３ビット同士のデータの除算処理を行う。よって、除算回路５５の出力は６ビットのビット幅を持つ。

除算処理を行う場合には、光センサの構成では和信号のビット幅は３ビットとなっており、それが除算回路５５に入力されている。そこで、除算回路５５は３ビットのビット幅を持つ和信号レベルに対応した３ビット分のテーブルを持つ。除算回路５５はこのテーブルを基に和信号レベルの逆数をテーブルから参照し、その参照した値をフォーカスエラー信号に乗算する事で和信号レベルによる正規化処理を行う。

除算回路５５による正規化処理を行うことで、光ディスクの同一面内における反射率のばらつきに影響される事なく、常にサーボエラー信号の振幅が一定となる。

除算回路５５の出力はデシメーションフィルタ３４に入力され、ΔΣ変換回路よりも低いサンプリング周波数を持ち、且つ、少なくとも除算回路５５の出力のビット幅（前述の例で言うと６ビット）以上のビット幅を持つデータに変換される。

この後は、図１と同様である。即ち、デシメーションフィルタ３４の出力であるフォーカスエラー信号はフォーカス位相補償回路６に入力される。フォーカス位相補償回路６の出力はフォーカスサーボゲイン回路７に出力され、サーボゲインの乗算処理を行われた後、フォーカスアクチュエータドライバ回路８に入力される。そして、その出力によりフォーカスアクチュエータを駆動することでフォーカスサーボ制御を行う。

本実施形態では、簡単な回路構成で安定したフォーカスサーボを行うことが可能となる。また、除算回路５５の持つ和信号レベルに対応する逆数テーブルのビット数は和信号レベルに相当するビット数分を持てば良いので、非常に少ないビット数のテーブルを持つだけで済む。

（第４の実施形態）
図４は本発明の第４の実施形態を示す。図４では差動プッシュプル法によりトラッキングエラー信号を生成し、図３と同様に和信号を用いて正規化する。図４では図２と同じ機能を持つブロックには同じ番号を付している。また、図４では図６の光ディスク１、スピンドルモータ２、ピックアップ３、その他の光ディスク１に情報を記録又は再生するための回路等は省略している。ピックアップ３内にはレーザ光源、対物レンズ、四分割の光センサ１４、フォーカス、トラッキングアクチュエータ等が設けられている。

図２と同様に差動プッシュプル法によりトラッキングエラー信号を生成する場合には、メインビームを受光する光センサ１４の出力から減算器４７は（Ａ＋Ｄ）−（Ｂ＋Ｃ）の演算を行う。また、減算器４８、４９は２つのサブビームを受光する光センサ３５、３６の出力から（Ｅ−Ｆ）、（Ｇ−Ｈ）の演算をそれぞれ行い、それぞれのビームからプッシュプル信号を生成する。

これら３つの減算器の出力は除算回路５９、６０、６１にそれぞれ入力される。また、除算回路５９、６０、６１には減算器の出力とは別に加算器５６、５７、５８の出力が入力される。加算器５６はメインビームを受光する光センサ１４の出力から（Ａ＋Ｂ＋Ｃ＋Ｄ）の演算を行い、加算器５７、５８は２つのサブビームを受光する光センサ３５、３６の出力から（Ｅ＋Ｆ）、（Ｇ＋Ｈ）の演算をそれぞれ行い、それぞれのビームから和信号を生成する。

それぞれの加算器の出力は加算器５６が３ビット、加算器５７、５８が２ビットのビット幅をそれぞれ持つ。除算回路５９、６０、６１はそれぞれの加算器からの入力であるメインビーム、２つのサブビームから生成した和信号レベルに対応する逆数の値を除算回路自身が備えるテーブルから導出する。

テーブルのビット数としてはメインビームから生成した和信号が入力される除算回路５９が持つテーブルは３ビット、サブビームから生成した和信号が入力される除算回路６０、６１が持つテーブルは２ビットとなる。

次にそれぞれの除算回路は導出した和信号レベルに対応する逆数の値を、除算回路の別の入力であるプッシュプル信号に乗算する処理をそれぞれ行う。また、除算回路５９の出力は６ビット、除算回路６０、６１の出力は４ビットのビット幅をそれぞれ持つ。除算回路がこの乗算処理を行う事で、メインビーム、２つのサブビーム各々から生成したプッシュプル信号を和信号レベルにより正規化出来、常にプッシュプル信号の振幅を一定にできる。

後は図２の実施形態と同様に除算回路６０、６１の出力は加算器５０に入力され、正規化されたサブビームのプッシュプル信号の和を生成する。加算器５０の出力は乗算器５１に入力され、乗算器５１は入力されたサブビームのプッシュプル信号の和に一定のゲイン値を乗算する。乗算器５１の出力と除算回路５９の出力が減算器５２に入力され、これが差動プッシュプル法によるトラッキングエラー信号となる。

減算器５２の出力はデシメーションフィルタ５３に入力され、ΔΣＡＤ変換器よりも低いサンプリング周波数を持ち、且つ、少なくとも加算器の出力のビット幅（前述の例で言うと６ビット）以上のビット幅を持つデータに変換される。

この後は、フォーカスサーボと同様にデシメーションフィルタ５３の出力であるトラッキングエラー信号はトラッキング位相補償回路１１に入力される。トラッキング位相補償回路１１の出力はトラッキングサーボゲイン回路１２に送られ、サーボゲインの乗算処理を行われた後、トラッキングアクチュエータドライバ回路１３に入力される。そして、その出力に基づいてトラッキングアクチュエータを駆動することでトラッキングサーボ制御を行う。

この様に差動プッシュプル法によりトラッキングサーボを行う場合でも、光ディスクの同一面内における反射率のばらつきに影響される事なく、常にサーボエラー信号の振幅が一定となり、安定したトラッキングサーボを行うことが可能となる。また、除算回路の持つ和信号レベルに対応する逆数テーブルのビット数はそれぞれのビームから生成する和信号レベルに相当するビット数分を持てば良いので、非常に少ないビット数のテーブルを持つだけで済む。結果として、非常に簡単な回路構成で安定したトラッキングサーボを行うことが可能となる。

以上の様に本実施形態においては、少ないビット数でサーボエラー信号の正規化を行うので、簡単な回路構成で且つ光ディスクの同一面内における反射率のばらつき、対物レンズや回折格子等といった光学系の光学効率のばらつきに影響されない安定したトラッキングサーボを行うことが可能となる。

（第５の実施形態）
図５は本発明の第５の実施形態を示すブロック図である。図中、図１等と同じ機能を持つブロックには同じ番号を付している。また、図５では図６の光ディスク１、スピンドルモータ２、ピックアップ３、その他の光ディスク１に情報を記録又は再生するために必要な回路等は省略している。ピックアップ３内にはレーザ光源、対物レンズ、四分割の光センサ１４、フォーカス、トラッキングアクチュエータ等が設けられている。

通常、アナログ回路である光センサ及びＩＶ変換回路は電気的なオフセットを持つ。このオフセットがある状態だと、生成するサーボエラー信号にもオフセットが含まれた状態となる。本来、フォーカスエラー信号が０の状態で光スポットが光ディスクの記録面上に照射される状態が、いわゆる合焦状態となる。オフセットがフォーカスエラー信号に含まれると、フォーカスエラー信号が０となる合焦状態と異なり、最悪の場合フォーカスサーボを行えない。

そこで、本実施形態のオフセットの調整方法を非点収差法によりフォーカスエラー信号を生成するフォーカスサーボ系を例に詳述する。

まず、装置に電源が入った時、スピンドルモータを回転させる前に光センサ１４の各出力に接続されているＩＶ変換回路１５〜１８の出力値をそれぞれ対応するΔΣ変換回路１９〜２２に入力する。この状態でのそれぞれのΔΣ変換回路の出力値が前述したオフセット値となる。コントローラ６３はΔΣ変換回路１９の出力がデシメーションフィルタ３４に入力される様にスイッチ６２を切り換える。

デシメーションフィルタ３４によりＩＶ変換回路１５から発生したオフセット値を多ビットのデータに変換し、コントローラ６３はこのデータをオフセット記憶回路６４に記憶させる。オフセット記憶回路６４にＩＶ変換回路１５から発生したオフセット値の記憶が完了したら、次にコントローラ６３はΔΣ変換回路２０の出力がデシメーションフィルタ３４に入力される様にスイッチ６２を切り換える。

ΔΣ変換回路１９の出力が入力された時と同様にデシメーションフィルタ３４によりＩＶ変換回路１６から発生したオフセット値を多ビットのデータに変換し、コントローラ６３はこのデータをオフセット記憶回路６５に記憶させる。以下同様にΔΣ変換回路２１、２２の出力がスイッチ６２の切り換えによりデシメーションフィルタ３４に順番に入力され、多ビットに変換された値がＩＶ変換回路１７、１８から発生するオフセット値として、オフセット記憶回路６６、６７にそれぞれ記憶される。

この様に光センサ１４のすべてのセンサ部分から発生するオフセット値がオフセット記憶回路６４〜６７に記憶されると、スピンドルモータを回転させ、その後、レーザ光源が点灯して通常のフォーカスサーボ動作に移行する。また、コントローラ６３はデシメーションフィルタ３４に減算器３３の出力が入力される様にスイッチ６２を切り換える。

スイッチ６２が切り換わった後、ΔΣ変換器６８の出力は減算器７２に入力される。その時、ΔΣ変換回路６８にはオフセット記憶回路６４が記憶したオフセット値が入力され、ΔΣ変換回路６８によりオフセット値は１ビットデータに変換される。この１ビットデータに変換されたオフセット値は減算器７２の入力端子に入力され、減算器７２の別の入力端子には光センサ１４のＡの受光部分に基づくΔΣ変換回路１９の信号が入力される。

この状態で、レーザ光源が点灯されると、光センサ１４のＡの受光部分に基づくΔΣ変換回路１９の出力からオフセット記憶回路６４のオフセット値が除去されるため、減算器７２の出力は電気的なオフセットが完全に除去される。そのため、光センサ１４のＡの受光部分に入射した受光量のみに基づく電気信号となる。

同様にオフセット記憶回路６５が記憶したオフセットの多ビットデータはΔΣ変換回路６９により１ビットデータに変換され、減算器７３に入力される。減算器７３の別の入力端子にはΔΣ変換回路２０の出力が入力され、結果的に光センサ１４のＢの受光部分の電気信号から電気的なオフセットを除去できる。同様に、オフセット記憶回路６６、６７及び減算器７４、７５により、光センサ１４のＣの受光部分とＤの受光部分の電気信号から電気的なオフセットを除去した信号が生成される。

以上の様に光センサ１４の各出力から電気的なオフセットを除去した状態になった後は、先述した実施形態と同様に光センサ１４のＡ〜Ｄのセンサ部分の出力から非点収差法に基づきフォーカスエラー信号を生成し、フォーカスサーボ制御を行う。

この様に装置の電源が入った際、直ちにフォーカスサーボに移行するのではなく、まず、レーザ光源が点灯していない状態で各センサの出力値を記憶し、フォーカスサーボに移行する前に各センサの出力値からオフセットを減算しながらフォーカスサーボを行う。こうする事で、フォーカスエラー信号が０となる点と光スポットの合焦点が一致し、より正確なフォーカスサーボ制御を行うことが可能となる。

なお、本実施形態では、フォーカスエラー信号を生成する場合のオフセットの除去を例として説明したが、本発明は、トラッキングエラー信号の生成に関しても同様にオフセットを除去することが可能である。即ち、先の実施形態で説明した差動プッシュプル法によりトラッキングエラー信号を生成する場合にも、装置の電源が入った際、スピンドルモータが回転する前の状態で各センサのオフセット値を記憶させる。オフセット値を記憶させた後、トラッキングサーボを行う際に各センサの出力から記憶した各センサのオフセット値を減算し、各センサの出力から電気的なオフセットを除去する。

オフセットが除去された状態でセンサ出力からトラッキングエラー信号を生成し、そのトラッキングエラー信号を用いてトラッキングサーボを行うと、トラッキングエラー信号がゼロとなる点と目標トラックの中心が一致し、より正確なトラッキングサーボ制御を行うことが可能となる。

以上の様に本実施形態によれば、センサ出力に発生する電気的なオフセットを装置の電源投入時にΔΣ変換回路とデシメーションフィルタによりデジタル値に変換し、フォーカス／トラッキングサーボ制御を行う際には各センサの出力からオフセット値を減算する。そうすることで、より正確なフォーカス／トラッキングサーボ制御を行うことが可能となる。

また、本実施形態の構成としては、各センサ出力に対しΔΣ変換回路とオフセットを記憶する回路のみ追加すればよい。オフセット値を多ビットに変換するデシメーションフィルタは実際にサーボ制御を行う時のものを電源投入時のみ使えば良いので、殆ど回路規模が増えることなく、より正確なフォーカス／トラッキング制御を行うことが可能である。

更に、センサ出力からオフセット値を減算する処理は１ビットの信号同士の演算なので、非常に簡単な構成でオフセットの除去ができる。また、装置の電源投入時だけではなく、オフセットの経時変化にも対応するため、装置の電源投入時から所定時間経過した後の例えば光ディスク交換時等のレーザ光源が消灯している時間にΔΣ変換回路のオフセット値を記憶し直す構成にしても良い。この様な構成にすることで、オフセットの経時変化にも正確に対応でき、常に正確なサーボ制御が可能となる。

本発明の第１の実施形態を示すブロック図である。本発明の第２の実施形態を示すブロック図である。本発明の第３の実施形態を示すブロック図である。本発明の第４の実施形態を示すブロック図である。本発明の第５の実施形態を示すブロック図である。従来技術の光ディスク装置を示すブロック図である。従来技術のフォーカスサーボ系を示すブロック図である。 ΔΣ変換回路の構成例を示すブロック図である。

符号の説明

１光ディスク
２スピンドルモータ
３ピックアップ
４フォーカスエラー生成回路
５ＡＤ変換回路
６フォーカス位相補償回路
７フォーカスサーボゲイン回路
８フォーカスアクチュエータドライバ回路
９トラッキングエラー生成回路
１０ＡＤ変換回路
１１トラッキング位相補償回路
１２トラッキングサーボゲイン回路
１３トラッキングアクチュエータドライバ回路
１４光センサ
１５〜１８ＩＶ変換回路
１９〜２２ ΔΣ変換回路
２３〜２６デシメーションフィルタ
２７減算回路
２８積分器
２９コンパレータ
３０遅延器
３１、３２加算器
３３減算器
３４デシメーションフィルタ
３５、３６光センサ
３７〜４０ＩＶ変換回路
４１〜４４ ΔΣ変換回路
４５、４６加算器
４７〜４９減算器
５０加算器
５１乗算器
５２減算器
５３デシメーションフィルタ
５４加算器
５５除算回路
５６〜５８加算器
５９〜６１除算回路
６２スイッチ
６３コントローラ
６４〜６７オフセット記憶回路
６８〜７１ ΔΣ変換回路
７２〜７５減算器

Claims

情報記録媒体からの反射光を受光する複数に分割された光センサと、前記複数に分割された光センサ各々のアナログ出力信号をそれぞれΔΣ変調方式により１ビットのデジタル出力に変換する複数のΔΣ変換回路と、前記複数のΔΣ変換回路の１ビットの出力信号を演算処理し、ｎ（ｎ＞１）ビットのサーボエラー信号を生成する演算回路と、前記演算回路のサーボエラー信号をｍ（ｍ≧ｎ）ビットのサーボエラー信号に変換するデシメーションフィルタとを備えたことを特徴とする情報記録再生装置。
前記演算回路は、前記複数のΔΣ変換回路の１ビットの出力信号を用いて加算、減算又は乗算、或いはその組み合わせによってサーボエラー信号を生成することを特徴とする請求項１に記載の情報記録再生装置。
前記演算回路は、前記加算、減算又は乗算或いはその組み合わせによってサーボエラー信号を生成する場合、演算に必要な入出力ビット数を確保していることを特徴とする請求項２に記載の情報記録再生装置。
前記複数のΔΣ変換回路の出力から前記演算回路により生成されたサーボエラー信号を、前記複数のΔΣ変換回路の出力から生成された前記光センサ出力の総和の和信号で割る除算処理を行うことにより、前記サーボエラー信号を正規化する手段を有することを特徴とする請求項１〜３のいずれか１項に記載の情報記録再生装置。
前記正規化手段は、除算演算の除数に相当する入力信号の逆数演算結果をテーブルで有し、被除数に相当する入力信号と前記逆数演算結果を乗算することで正規化処理を行うことを特徴とする請求項４に記載の情報記録再生装置。
記録又は再生用光源を消灯した状態において前記複数に分割された光センサ出力に含まれるそれぞれのオフセット値を、前記複数のΔΣ変換回路により１ビットのデジタル値に変換した後、前記デシメーションフィルタによりｍビット（ｍ＞１）のデジタル値にそれぞれ変換して記憶するオフセット記憶手段と、前記オフセット記憶手段に記憶したｍビットのデジタル値を１ビットのデジタル値に変換する第２のΔΣ変換回路とを有し、サーボ制御時において前記複数のΔΣ変換回路により１ビットのデジタル値に変換された前記光センサ出力から、前記第２のΔΣ変換回路により１ビットのデジタル値に変換されたオフセット値を減算することにより、前記光センサ出力に含まれるオフセット値を除去することを特徴とする請求項１〜５のいずれか１項に記載の情報記録再生装置。