JP2007228645A - キャパシタ蓄電電源用充電装置 - Google Patents
キャパシタ蓄電電源用充電装置 Download PDFInfo
- Publication number
- JP2007228645A JP2007228645A JP2006043335A JP2006043335A JP2007228645A JP 2007228645 A JP2007228645 A JP 2007228645A JP 2006043335 A JP2006043335 A JP 2006043335A JP 2006043335 A JP2006043335 A JP 2006043335A JP 2007228645 A JP2007228645 A JP 2007228645A
- Authority
- JP
- Japan
- Prior art keywords
- charging
- current
- charging current
- voltage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】キャパシタの内部抵抗成分によって見かけ上満充電電圧に達したキャパシタに対して効率的な充電を行うことを可能とする。
【解決手段】所定の電圧で充電電流をバイパスする並列モニタを備えた複数の電気二重層キャパシタを直列接続して蓄電するキャパシタ蓄電電源に対して充電電流を制御し充電を行うように構成したキャパシタ蓄電電源用充電装置として、キャパシタ蓄電電源の充電電圧の増加に逆比例して充電電流を低減させる第1充電電流制御手段(2)と、並列モニタの耐電流値で充電電流を行う第2充電電流制御手段(30)とを有し、並列モニタがバイパスを開始したことを検知すると、第2充電電流制御手段にて所定時間充電電流を制御し、その後、第1充電電流制御手段にて所定時間充電電流を制御する。
【選択図】図5
【解決手段】所定の電圧で充電電流をバイパスする並列モニタを備えた複数の電気二重層キャパシタを直列接続して蓄電するキャパシタ蓄電電源に対して充電電流を制御し充電を行うように構成したキャパシタ蓄電電源用充電装置として、キャパシタ蓄電電源の充電電圧の増加に逆比例して充電電流を低減させる第1充電電流制御手段(2)と、並列モニタの耐電流値で充電電流を行う第2充電電流制御手段(30)とを有し、並列モニタがバイパスを開始したことを検知すると、第2充電電流制御手段にて所定時間充電電流を制御し、その後、第1充電電流制御手段にて所定時間充電電流を制御する。
【選択図】図5
Description
本発明は、所定の電圧で充電電流をバイパスする並列モニタを備えた複数の電気二重層キャパシタを直列接続して蓄電するキャパシタ蓄電電源のための充電装置に関する。
複数の電気二重層キャパシタを直列接続して構成する高電圧大容量の蓄電電源装置においては、充放電量に応じて端子電圧が大きく変動する。したがって、二次電池のような定電圧充電を行うと効率が悪く、また、充電初期には大きな充電電流が流れ耐電流の問題が生じることもあって、定電流充電を行うことにより効率のよい充電を実現している。また、電気二重層キャパシタからなる蓄電電源では、直列接続した個々のキャパシタ間のバラツキによる問題を解決するため、各電気二重層キャパシタに所定の基準電圧で充電電流をバイパスして端子電圧(充電電圧)を制限する並列モニタが接続される。
並列モニタは、所定の基準電圧で充電電流をバイパスすることにより、充電電圧を所定値(耐電圧の範囲内)に制限し、充電電圧のバラツキを低減するものであるが、充電電圧の上昇とともに各電気二重層キャパシタの並列モニタが順次バイパス動作していくと、並列モニタでの電力損失が大きくなってしまう。並列モニタには耐電流上限値があるので、大電流で長時間のバイパス動作を回避させることが必要である。(例えば、非特許文献1、特許文献1参照)。
岡村廸夫著「電気二重層キャパシタと蓄電システム」1999年3月31日初版第1刷、日刊工業新聞社発行、第135頁、第145頁〜第159頁 特許第3306325号公報
岡村廸夫著「電気二重層キャパシタと蓄電システム」1999年3月31日初版第1刷、日刊工業新聞社発行、第135頁、第145頁〜第159頁
上記のような並列モニタの概略について説明する。図9は並列モニタの回路構成の概略を示す図である。図9中、Cは電気二重層キャパシタ、CMPはコンパレータ、Dはダイオード、Trはトランジスタ、Vrは設定電圧を示す。複数の大容量のキャパシタを組み合わせて蓄電装置を構成する際に不可欠な条件として、キャパシタの直列接続時に生ずる、負担電圧の均等化の問題がある。並列モニタは、蓄電装置を構成する直列接続された複数のキャパシタのそれぞれの端子間に接続され、各キャパシタの充電電圧を設定電圧と比較するコンパレータを有し、その設定電圧を越えると充電電流をバイパスしたり、満充電を検出し満充電信号を発信したりする電圧監視制御装置であり、キャパシタの耐電圧の範囲で最大限の充電が可能となるようにしている。例えば図9に示すようにコンパレータCMPによってキャパシタCの電圧を設定電圧Vrと比較して監視し、キャパシタCの電圧が設定電圧Vrを越えるとトランジスタTrをオンにして充電電流をバイパスする。
以上のような並列モニタを備えた電気二重層キャパシタを直列接続してこのキャパシタに充電する充電装置について説明する。図10は、並列モニタを備えた複数の電気二重層キャパシタの充電装置の概略を示す図である。図10において、C1、C2、・・・Cnは直列接続された電気二重層キャパシタ、それぞれの電気二重層キャパシタC1、C2、・・・Cnに対して並列に接続されたM1、M2、・・・Mnは並列モニタを、CHは充電装置を示す。並列モニタM1、M2、・・・Mnは、電気二重層キャパシタC1、C2、・・・Cnのうちどれか一つのキャパシタが所定の電圧値となったとき、そのキャパシタにかかる電流をバイパスすると共に、所定の電圧値となったことを満充電信号として充電装置CHに対して出力する。
並列モニタには定格電流値(耐電流上限値)があるので、電気二重層キャパシタC1、C2、・・・Cnのうちどれか一つのキャパシタが所定の電圧値となり、電流をバイパスし始めたら、充電装置CHは充電電流を並列モニタの耐電流値までを落とす。その値は例えば数A程度であり、例えば10〜60A程度である充電電流に比べてはるかに小さい。なお、並列モニタからは電流のバイパス開始に合わせて満充電信号が出力されるので、充電装置CHは満充電信号を受信したら充電電流を並列モニタの耐電流値までを落とすようにする。
ところで、電気二重層キャパシタにはキャパシタ成分以外に内部抵抗成分があり、その成分がどれだけあるかはキャパシタ外部からはわからない。図11は、電気二重層キャパシタの内部抵抗成分を含めた等価回路を示す。キャパシタはこのような内部抵抗成分を有するため、キャパシタの端子電圧が満充電電圧になったとしても実際には内部抵抗による電圧降下分を含んでいることになり、前記のように充電電流を耐電流値までを落としたとたんに(電圧降下が小さくなることによってVrが減少するので、端子電圧であるVr+Vcは満充電電圧に達せず、)満充電信号が出力されなくなってしまうという問題点があった。この内部抵抗による電圧降下は電流値が大きいほど大きい。並列モニタからの満充電信号の出力に応じて充電電流を先の耐電流値までしぼると、見かけ上で満充電電圧に達したキャパシタに対して、通常の充電電流よりはるかに小さい並列モニタの耐電流値で少しずつ充電しなければならなくなることとなる。
電気二重層キャパシタを急速に充電するために、電流量が大きくすることが行われるが、上記のような問題のために、大きな電流で充電すると逆に、小さい電流で充電しなければならないキャパシタの容量が多く残って結局、充電時間が短縮できないという課題があった。
本発明は、上記課題を解決するものであって、請求項1に係る発明は、所定の電圧で充電電流をバイパスする並列モニタを備えた複数の電気二重層キャパシタを直列接続して蓄電するキャパシタ蓄電電源に対して充電電源からパルス幅変調手段によりパルス幅変調して充電電流を制御し充電を行うように構成したキャパシタ蓄電電源用充電装置において、前記キャパシタ蓄電電源の充電電圧の増加に逆比例して充電電流を低減させる第1充電電流制御手段と、前記並列モニタの耐電流値で充電電流を行う第2充電電流制御手段とを有し、前記並列モニタがバイパスを開始したことを検知すると、前記第2充電電流制御手段にて所定時間充電電流を制御し、その後、前記第1充電電流制御手段にて所定時間充電電流を制御することを特徴とする。
また、請求項2に係る発明は、請求項1記載のキャパシタ蓄電電源用充電装置において、前記第2充電電流制御手段による所定時間の充電電流制御と、前記第1充電電流制御手段による所定時間の充電電流を制御とを交互に繰り返すことを特徴とする。
本発明によれば、キャパシタの内部抵抗成分によって見かけ上満充電電圧に達したキャパシタに対して、通常の充電電流よりはるかに小さい並列モニタの耐電流値Isで少しずつ充電するということを避けることができ、キャパシタを効率的に充電することができる。
以下、本発明の実施の形態を図面を参照しつつ説明する。図1は本発明に係るキャパシタ蓄電電源用充電装置の実施の形態を示す図、図2は電流逓減充電(V−I制御)を説明する図である。図中、1は定電流信号発生回路、2は電流逓減信号発生回路、3は定電圧信号発生回路、4はPWM制御回路、5は充電電源、6は充電装置、7はキャパシタ蓄電電源、D11、D21、D31はダイオード、Rは電流検出用抵抗、Vrefiは電流基準値設定回路、Vrefvは電圧基準値設定回路、Voff-set はオフセット値設定回路、Iは充電電流、Vcは充電電圧を示す。
図1に示す本実施形態に係るキャパシタ蓄電電源用充電装置は、充電電源5から充電装置6を通して複数の電気二重層キャパシタを直列接続したキャパシタ蓄電電源7を充電し蓄電するものである。キャパシタ蓄電電源7を構成する複数の電気二重層キャパシタのそれぞれは、充電電圧が所定の基準電圧まで増加すると充電電流をバイパスする、所謂並列モニタが並列接続される。そして、充電時において、それぞれの電気二重層キャパシタの充電電圧が不均等に充電されていっても、所定の基準電圧まで充電された電気二重層キャパシタの並列モニタから順次バイパス動作することにより、充電電流をバイパスして充電電圧を所定の基準電圧に制限する。したがって、最終的には電気二重層キャパシタの満充電電圧を所定の基準電圧として設定すると、各電気二重層キャパシタを満充電電圧に均等に充電することができる。
所定の基準電圧まで充電された電気二重層キャパシタの並列モニタが充電電流をバイパスするとき、その並列モニタでは、所定の基準電圧と充電電流、つまり、バイパス時の電圧と電流との積からなる電力が熱消費される。このことにより、並列モニタの動作時間が長いほど、またその数が多いほどキャパシタ蓄電電源7として電力損失、熱損失が大きくなる。その結果、並列モニタは、放熱効率を上げるため容量を大きくし構造的にも大型にしなければならなくなり、電力の無駄とともにスペースの無駄も大きくキャパシタ蓄電電源7の小型化が実現しにくくなる。そのため、本実施形態に係る充電装置5では、複数の電気二重層キャパシタのいずれかの並列モニタが動作する初期段階をキャパシタ蓄電電源7の充電電圧で判断し、充電電圧の増加に逆比例して充電電流を逓減させることで、並列モニタの小容量化、小型化を可能にする。
充電装置5は、充電電流Iを検出して電流基準値設定回路で設定された所定の電流基準値Vrefiと比較し、充電電流Iが一定になり(定電流充電)、所定電圧までキャパシタ蓄電電源7が充電されると、充電電圧の増加に逆比例して充電電流を逓減させる(電流逓減制御:V−I制御)ようにPWM(Pulse Width Modulation :パルス幅変調)制御する。そのための具体的な構成として、例えばPWM制御回路4、定電流信号発生回路1、電流逓減信号発生回路2、定電圧信号発生回路3、これら信号発生回路からの誤差増幅信号をPWM制御回路4に選択切り換え入力するためのダイオードD11、D21、D31からなるオア論理回路等を備える。
定電流信号発生回路1は、充電回路に直列に挿入接続した電流検出用抵抗Rの端子間の電圧降下を充電電流Iの検出信号として取り出してこれを制御対象として入力し、コンパレータの基準値として電流基準値設定回路で設定されている電流基準値Vrefiと比較して、その誤差増幅信号を出力する誤差増幅回路で構成される。したがって、定電流信号発生回路1から出力される誤差増幅信号は、入力される制御対象の充電電流Iが電流基準値Vrefiより小さければ出力値は大きくなり、充電電流Iが電流基準値Vrefiより大きければ出力値は小さくなる。PWM制御回路4では、この誤差増幅信号を入力すると、充電電流Iが電流基準値Vrefiより小さいときは充電電流Iを大きくし、逆に充電電流Iが電流基準値Vrefiより大きいときは充電電流Iが小さくするように入力する誤差増幅信号の大きさに応じてパルス幅(デューティ比)を制御するので、結果として、電流基準値Vrefiに基づき充電電流Iが一定になるように充電電流を制御する、定電流充電の制御モードCCが実行される。
定電流信号発生回路1に対し、電流逓減信号発生回路2は、図2(a)に示すようにキャパシタ蓄電電源7の充電電圧Vcの増加に逆比例して充電電流Iを小さくする電流基準値Vref(v-i)を発生させ、この電流基準値Vref(v-i)と制御対象の充電電流Iを比較して、その誤差増幅信号を出力するものである。電流基準値Vref(v-i)は、例えば図2(a)に示すようにキャパシタ蓄電電源7の充電電圧Vcを反転させ(Vout =−Vin)、オフセット値Voff-set で正値化(=Voff-set −Vin)することにより発生させる。したがって、PWM制御回路4では、この誤差増幅信号を入力すると、キャパシタ蓄電電源7の充電電圧Vcが小さいときには充電電流Iを大きくし、キャパシタ蓄電電源7の充電電圧Vcが増加するとともにその増加に逆比例して充電電流Iを小さくするように充電電流を制御する、電流逓減(V−I)の制御モードCP′が実行される。
定電圧信号発生回路3は、キャパシタ蓄電電源7の充電電圧Vcを検出し、これを制御対象の充電電圧Vcとして入力し電圧基準値設定回路で予め設定される電圧基準値Vrefvと比較して、その誤差増幅信号を出力する誤差増幅回路で構成される。したがって、定電圧信号発生回路3から出力される誤差増幅信号は、入力される制御対象の充電電圧Vcが電圧基準値Vrefvより小さければ出力値は大きくなり、充電電圧Vcが電圧基準値Vrefvより大きければ出力値は小さくなる。PWM制御回路4は、この誤差増幅信号を入力すると、充電電圧Vcが電圧基準値Vrefvより小さいときは充電電流Iを大きくし、逆に充電電圧Vcが電圧基準値Vrefvより大きいときは充電電流Iを小さくするように充電電流を制御する、定電圧充電の制御モードCVが実行される。
ダイオードD11、D21、D31は、誤差増幅信号を出力する定電流信号発生回路1、電流逓減信号発生回路2、定電圧信号発生回路3のそれぞれから逆方向の極性でPWM制御回路4の入力に接続されているので、定電流信号発生回路1、電流逓減信号発生回路2、定電圧信号発生回路3の出力するそれぞれの誤差増幅信号のうち最も小さい誤差増幅信号をPWM制御回路4の入力とするオア論理回路を構成している。次に、図2(b)を参照しつつこのオア論理回路により行われる充電モードの切り換え制御(CC→CP′→CV)について説明する。
まず、充電を開始する初期の段階では、ダイオードD11がオン、ダイオードD21、D31がオフの状態で定電流充電の制御モードCCが実行される。すなわち、初期の段階でキャパシタ蓄電電源7の充電電圧Vcが小さく、定電流信号発生回路1の出力する誤差増幅信号に基づきPWM制御回路4が定電流充電の制御モードCCを実行しているときには、電流逓減信号発生回路2、定電圧信号発生回路3においてはいずれも制御対象が、比較する基準値より小さく、大きい値の誤差増幅信号を出力しても、充電電流Iもキャパシタ蓄電電源7の充電電圧Vcも大きくならず誤差増幅信号が上限値にはりついた状態になるから、ダイオードD21、D31が逆方向にバイアスされオフとなる。
次に、定電流充電を続けることによりキャパシタ蓄電電源7の充電電圧Vcが増加してゆき、電流逓減信号発生回路2における電流基準値Vref(v-i)が徐々に小さくなって、電流基準値Vref(v-i)が定電流信号発生回路1の電流基準値Vrefiより小さくなると、電流逓減信号発生回路2から出力される誤差増幅信号が定電流信号発生回路1から出力される誤差増幅信号より小さくなる。ここから、定電流信号発生回路1の出力に接続されたダイオードD11がオフになって、電流逓減信号発生回路2の出力に接続されたダイオードD21がオンに切り換わり、キャパシタ蓄電電源7の充電電圧Vcが増加するとともにその増加に逆比例して充電電流Iを小さくするように充電電流を制御する、電流逓減(V−I)の制御モードCP′が実行される。この切り換えポイントを図2(b)ではキャパシタ蓄電電源7の充電電圧VcがVstとなるポイントで表している。
さらに、キャパシタ蓄電電源7の充電電圧Vcが増加してゆき、定電圧信号発生回路3における電圧基準値Vrefvより大きくなると、定電圧信号発生回路3から出力される誤差増幅信号が電流逓減信号発生回路2から出力される誤差増幅信号より小さくなり、電流逓減信号発生回路2の出力に接続されたダイオードD21がオフになって、定電圧信号発生回路3の出力に接続されたダイオードD31がオンに切り換わり、充電電圧Vcを電圧基準値Vrefvより小さくするように充電電流を制御する、定電圧充電の制御モードCVが実行される。この切り換えポイントを図2(b)ではキャパシタ蓄電電源7の充電電圧VcがVfuとなるポイントで表している。
次に、具体的な信号発生回路の構成について説明する。図3は定電流信号発生回路及び電流逓減信号発生回路の実施の形態を示す図、図4は電流逓減信号発生回路の他の実施形態を示す図、図5は基準値設定回路の実施の形態を示す図であり、11、21、22は演算増幅器、23は論理処理回路、71は電気二重層キャパシタ、72は並列モニタ、AS、AS1、AS1′はアナログスイッチ、C11、C21、Cr1はコンデンサ、R11、R21、R22、R23、Rr1は抵抗、Rrv、Rrv′は可変抵抗、+Vはバイアス電源を示す。
図3において、定電流信号発生回路1は、演算増幅器11において、その反転入力端子−に充電電流Iの検出信号を入力し、非反転入力端子+に電流基準値Vrefiを入力して、反転入力端子−と出力端子との間にコンデンサC11と抵抗R11との直列回路を接続することにより誤差増幅回路を構成している。同様に、電流逓減信号発生回路2は、演算増幅器21において、その反転入力端子−に充電電流Iの検出信号を入力し、非反転入力端子+に電流基準値Vref(v-i)を入力して、反転入力端子−と出力端子との間にコンデンサC21と抵抗R21との直列回路を接続することにより誤差増幅回路を構成している。
また、電流基準値Vref(v-i)は、先に述べたようにキャパシタ蓄電電源7の充電電圧Vcの増加に逆比例する値であり、例えば図3(b)に示すように演算増幅器22において、その反転入力端子−に抵抗R22を介してキャパシタ蓄電電源7の充電電圧Vcの検出信号を入力し、非反転入力端子+にオフセット値Voff-set を入力して、反転入力端子−と出力端子との間に抵抗R23を接続することにより減算回路を構成している。この減算回路によればVoff-set +(Voff-set −Vc)R23/R22(ここで、R23=R22とすると、2Voff-set −Vc)の電流基準値Vref(v-i)が取り出され、Voff-set を図2(b)のVstと一致する値に設定すると、キャパシタ蓄電電源7の充電電圧VcがVoff-set まで増加したとき、定電流信号発生回路1と電流逓減信号発生回路2の基準値が同値となるので、ここから電流逓減の制御モードに切り換わる設定となる。
図3に示す実施の形態は、一定になるように充電電流を制御する定電流信号発生回路1からの信号とキャパシタ蓄電電源7の充電電圧Vcの増加に逆比例して小さくなるように充電電流を制御する電流逓減信号発生回路2からの信号とをダイオードD11、D21のオア論理回路で自動切り換えするものであるが、キャパシタ蓄電電源7の各電気二重層キャパシタに接続されている並列モニタの動作を条件に制御モードを切り換えるように構成した実施の形態を示したのが図4である。
図4に示す実施の形態では、電流逓減信号発生回路2における演算増幅器21の出力とオア論理回路のダイオードD21との間にアナログスイッチASを直列に挿入し、論理処理回路23の出力によりアナログスイッチASを制御している。ここで、論理処理回路23は、キャパシタ蓄電電源7の各電気二重層キャパシタ71に接続されている並列モニタ72の満充電信号Fを論理処理するものであり、例えばオア論理処理することにより、いずれかの1つの並列モニタ72がオンになったことを条件としてアナログスイッチASをオンにする。並列モニタ72は、各キャパシタに並列に接続され、キャパシタの満充電を検出すると、充電電流をバイパスすることにより、電圧の上昇を抑えて初期化を行うと共に、満充電になると満充電電圧の判定により満充電信号Fを送出するものである。このような満充電信号Fをオア論理処理することにより、いずれか1つの並列モニタ72がオンになるまでは、定電流充電を継続し、いずれか1つの並列モニタ72がオンになった後は、図4(b)に示すように充電電流を低減させると共に、電流逓減(V−I)の制御モードに切り換えるようにする。このようにしてさらに図2(b)に示すVstのポイント(オフセット値Voff-set )を小さめに設定しておくと、キャパシタ蓄電電源7の各電気二重層キャパシタ71の充電電圧にバラツキが大きく、キャパシタ蓄電電源7の充電電圧Vcが小さめで最初の並列モニタがバイパス動作すると、図4(b)に示すイのタイミングで制御モードが切り換わり、バラツキが小さく、キャパシタ蓄電電源7の充電電圧Vcが大きくなって最初の並列モニタがバイパス動作すると、図4(b)に示すロのタイミングまで制御モードの切り換えを延ばし、充電効率を上げることができる。また、オンになった並列モニタ72が所定数であることを判断してその条件によりアナログスイッチASをオンにする論理処理回路23の構成としてもよい。
次に、並列モニタから満充電信号Fが出力されたときに充電電流を並列モニタ72の耐電流値までを落とすように制御する実施形態につき説明する。図5は、電流制限回路付き電流逓減信号発生回路の実施形態を示す図である。図5(a)に示す実施の形態では、先に説明した電流逓減信号発生回路2における演算増幅器21の出力、又は各抵抗R31、R32、R33、R34およびトランジスタTrによって構成された定電流回路30の出力を、論理回路31からの信号で制御されるアナログスイッチASによって、選択的にダイオードD21に接続するようになっている。定電流回路30の各抵抗R31、R32、R33、R34およびトランジスタTrの各値は、ダイオードD11、D21、D31間でオア論理をとったときに最も小さくなるように設定されており、さらに、このときPWM制御回路4はダイオードD21から逆方向の極性での入力によって、並列モニタ72の耐電流値であるIsを生成するように設定されている。論理回路31は、いずれかのキャパシタに接続される並列モニタ72からの満充電信号Fを受けると、アナログスイッチASをT1時間、定電流回路30側に倒し、その後T2時間、電流逓減信号発生回路2側に倒すことを繰り返す構成となっている。このような構成をとるために、充電電圧Vcと充電電流Iとの関係は、図5(b)に示すように、論理回路31が満充電信号Fを受信すると、T1時間にわたって電流Isが流れ、その次にT2時間にわたって電流逓減信号発生回路2によって制御される充電電流Iが流れ、その次にT1時間にわたって電流Isが流れる、という繰り返しとなる。このような充電電流のプロフィールとなる本実施形態によれば、キャパシタの内部抵抗成分によって見かけ上満充電電圧に達したキャパシタに対して、通常の充電電流よりはるかに小さい並列モニタ72の耐電流値Isで少しずつ充電するということを避けることができ、キャパシタを効率的に充電することができる。
図6は、電流制限回路付き電流逓減信号発生回路の論理回路31の実施形態を示す図である。論理回路31は、キャパシタに接続される並列モニタ72からの満充電信号Fをオア処理し、この出力でタイマ回路1を駆動する。タイマ回路1はこれによって、アナログスイッチASに対してT1時間にわたってHigh信号を出力すると共に、タイマ回路2にリセットをかけるようにされている。タイマ回路2は、T1+T2時間後に、タイマ回路T1に対してリセットをかけるような構成となっており、これによってタイマ回路1は再びアナログスイッチASに対してT1時間High信号を出力し、タイマ回路2にリセットをかける。アナログスイッチASは、High信号を受けるとスイッチを定電流回路30側に倒し、Low信号を受けると、スイッチを電流逓減信号発生回路2側に倒すものとする。以上のように構成されているので、並列モニタ72から満充電信号Fを受けると、論理回路31が図6(b)に示すように、アナログスイッチASに対して、T1時間High信号を出力した後、T2時間Low信号を出力する、という繰り返しとなる。
上記の各基準値設定回路は、周知の様々な回路で構成することができるが、例えば図5に示すように構成することができる。すなわち、図7(a)に示すように安定化されたバイアス電源+Vを固定抵抗Rr1と可変抵抗Rrvとの分圧回路で分圧し、その分圧接続点から基準値Vrefを取り出し、可変抵抗Rrvにより所定の電圧に調整する。なお、コンデンサCr1はノイズ対策用として可変抵抗Rrvに並列接続しているものである。また、図7(b)に示すようにアナログスイッチAS1を介して同様の回路を並列に接続してアナログスイッチAS1のオン/オフにより基準値を切り換えられるようにしてもよいし、また、このような基準値の切り換えは、アナログスイッチAS1′を介して可変抵抗Rrvと並列に可変抵抗Rrv′を接続できるようにしてもよい。このように基準値の切り換えをアナログスイッチAS1、AS1′により行うように構成した場合には、例えばこれを電流基準値設定回路Vrefiに採用すると、所定の条件により定電流充電の値を段階的に切り換えることができるので、先に説明した論理処理回路23の出力信号を切り換え信号とすることにより、並列モニタ72の動作に応じて定電流充電の充電電流を切り換えることができる。
図8はPWM制御されるスイッチングコンバータを備えた充電装置の実施の形態を示す図であり、61は制御回路、62は誤差信号発生回路、C1、C2はコンデンサ、Dはダイオード、Lはコイル、Rは電流検出抵抗、SW1、SW2はスイッチ素子、Iは充電電流、Vcは充電電圧、Viは電源電圧を示す。
図8(a)に示す充電装置は、充電電源5とキャパシタ蓄電電源7との間に充電制御用のスイッチ素子SWとチョークコイルLを直列に接続し、これらの直列接続点に並列にダイオードDを逆極性に接続するとともに、入力側及び出力側に並列にコンデンサC1、C2を接続して、PWM信号によりスイッチ素子SWをオン/オフして充電電流を供給する降圧タイプのスイッチングコンバータを備え、充電電流を検出するため電流検出用抵抗Rを直列に挿入接続している。また、図8(b)に示す充電装置は、充電電源5とキャパシタ蓄電電源7との間に充電制御用のチョークコイルLとスイッチ素子SW2を直列に接続し、これらの直列接続点に並列にスイッチ素子SW1を接続するとともに、入力側及び出力側に並列にコンデンサC1、C2を接続して、PWM信号によりスイッチ素子SW1をオン/オフしスイッチ素子SW2をその逆相でオフ/オンして充電電流を供給する昇圧タイプのスイッチングコンバータを備え、充電電流を検出するため電流検出用抵抗Rを直列に挿入接続している。そして、PWM制御回路61がPWM信号をスイッチ素子SW、SW1、SW2を供給し、誤差信号発生回路62がPWM制御回路61に充電電流I、キャパシタ蓄電電源7の充電電圧Vc、基準値、オフセット値に基づき先に述べた誤差増幅信号を供給する。
なお、本発明は、上記の実施の形態に限定されるものではなく、種々の変形が可能である。例えば上記実施の形態では、定電流充電CC、電流低減充電CP′、定電圧充電CVの各制御モードを有し、それぞれ所定の条件で切り換えるようにしたが、定電流充電CC、電流低減充電CP′の制御モードを有するだけで、電流低減充電CP′で満充電まで充電し、或いは満充電電圧で充電を停止させるようにしてもよい。また、定電流信号発生回路や電流逓減信号発生回路等も図3に示す回路に限らず同等の代替する回路で適宜設計可能であることをいうまでもない。
1…定電流信号発生回路、2…電流逓減信号発生回路、3…定電圧信号発生回路、4…PWM制御回路、5…充電電源、6…充電装置、7…キャパシタ蓄電電源、D11、D21、D31…ダイオード、R…電流検出用抵抗、Vrefi…電流基準値設定回路、Vrefv…電圧基準値設定回路、Voff-set …オフセット値設定回路、I…充電電流、Vc…充電電圧
Claims (2)
- 所定の電圧で充電電流をバイパスする並列モニタを備えた複数の電気二重層キャパシタを直列接続して蓄電するキャパシタ蓄電電源に対して充電電源からパルス幅変調手段によりパルス幅変調して充電電流を制御し充電を行うように構成したキャパシタ蓄電電源用充電装置において、
前記キャパシタ蓄電電源の充電電圧の増加に逆比例して充電電流を低減させる第1充電電流制御手段と、前記並列モニタの耐電流値で充電電流を行う第2充電電流制御手段とを有し、前記並列モニタがバイパスを開始したことを検知すると、前記第2充電電流制御手段にて所定時間充電電流を制御し、その後、前記第1充電電流制御手段にて所定時間充電電流を制御することを特徴とするキャパシタ蓄電電源用充電装置。 - 前記第2充電電流制御手段による所定時間の充電電流制御と、前記第1充電電流制御手段による所定時間の充電電流を制御とを交互に繰り返すことを特徴とする請求項1記載のキャパシタ蓄電電源用充電装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006043335A JP3871220B1 (ja) | 2006-02-21 | 2006-02-21 | キャパシタ蓄電電源用充電装置 |
EP07102294A EP1821386A2 (en) | 2006-02-17 | 2007-02-13 | Charging apparatus for capacitor storage type power source and discharging apparatus for capacitor storage type power source |
US11/707,097 US7622898B2 (en) | 2006-02-17 | 2007-02-16 | Charging or discharging apparatus for electrically charging or discharging a capacitor storage type power source adapted to store electric energy in electric double layer capacitors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006043335A JP3871220B1 (ja) | 2006-02-21 | 2006-02-21 | キャパシタ蓄電電源用充電装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3871220B1 JP3871220B1 (ja) | 2007-01-24 |
JP2007228645A true JP2007228645A (ja) | 2007-09-06 |
Family
ID=37757042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006043335A Expired - Fee Related JP3871220B1 (ja) | 2006-02-17 | 2006-02-21 | キャパシタ蓄電電源用充電装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3871220B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011501933A (ja) * | 2007-09-10 | 2011-01-13 | マキシム・インテグレーテッド・プロダクツ・インコーポレーテッド | 出力等価直列抵抗を有する任意の電源に対する適応電流制限 |
JP2020054161A (ja) * | 2018-09-28 | 2020-04-02 | パナソニックIpマネジメント株式会社 | 電源装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4049332B1 (ja) * | 2007-01-29 | 2008-02-20 | 株式会社パワーシステム | 充電制御装置 |
-
2006
- 2006-02-21 JP JP2006043335A patent/JP3871220B1/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011501933A (ja) * | 2007-09-10 | 2011-01-13 | マキシム・インテグレーテッド・プロダクツ・インコーポレーテッド | 出力等価直列抵抗を有する任意の電源に対する適応電流制限 |
JP2020054161A (ja) * | 2018-09-28 | 2020-04-02 | パナソニックIpマネジメント株式会社 | 電源装置 |
JP7170219B2 (ja) | 2018-09-28 | 2022-11-14 | パナソニックIpマネジメント株式会社 | 電源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3871220B1 (ja) | 2007-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3907123B1 (ja) | キャパシタ蓄電電源用充電装置 | |
JP3922650B1 (ja) | キャパシタ蓄電電源用充電装置 | |
JP3922649B1 (ja) | キャパシタ蓄電電源用充電装置 | |
JP6242008B2 (ja) | 無停電電源装置 | |
US7436150B2 (en) | Energy storage apparatus having a power processing unit | |
JP3945658B1 (ja) | キャパシタ蓄電電源用充電装置 | |
JP3693599B2 (ja) | スイッチドキャパシタ型安定化電源装置 | |
JP4894016B2 (ja) | 適応スイッチング・パラメータ調整を有するdc−dcコンバータ | |
US20070139982A1 (en) | Charge pump circuit and power supply apparatus | |
JP4049333B1 (ja) | 充電制御装置 | |
US9998009B1 (en) | Switch mode power supply supporting both a bi-directional converter of a first configuration and that of a second configuration | |
US20220069692A1 (en) | High efficiency, parallel, power conversion system with adaptive dynamic efficiency optimization | |
JP2010004691A (ja) | フラッシュ用電源装置 | |
JP3871220B1 (ja) | キャパシタ蓄電電源用充電装置 | |
JP2011024305A (ja) | 並列駆動電源装置 | |
JP2009100532A (ja) | キャパシタ蓄電電源用充電装置 | |
JP2008243728A (ja) | 電源回路装置 | |
US7880457B2 (en) | Dual-loop DC-to-DC converter apparatus | |
US9455632B1 (en) | Voltage converter | |
JP4450753B2 (ja) | 電力変換システム | |
JP4832240B2 (ja) | 多出力電源装置 | |
US8810225B2 (en) | Methodology of on-chip soft-start circuits for switching mode DC/DC converter | |
JP3886142B1 (ja) | キャパシタ蓄電電源用充電又は放電装置 | |
JP2010220373A (ja) | 蓄電素子のバランス回路 | |
JP5595123B2 (ja) | スイッチングレギュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061012 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |