JP2007228574A - 磁気トンネル接合セルを利用した排他的論理和論理回路及び該論理回路の駆動方法 - Google Patents
磁気トンネル接合セルを利用した排他的論理和論理回路及び該論理回路の駆動方法 Download PDFInfo
- Publication number
- JP2007228574A JP2007228574A JP2007019517A JP2007019517A JP2007228574A JP 2007228574 A JP2007228574 A JP 2007228574A JP 2007019517 A JP2007019517 A JP 2007019517A JP 2007019517 A JP2007019517 A JP 2007019517A JP 2007228574 A JP2007228574 A JP 2007228574A
- Authority
- JP
- Japan
- Prior art keywords
- mtj cell
- resistance value
- logic circuit
- input line
- ferromagnetic layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 20
- 230000005291 magnetic effect Effects 0.000 title description 6
- 230000005641 tunneling Effects 0.000 title 1
- 230000005294 ferromagnetic effect Effects 0.000 claims description 100
- 230000005415 magnetization Effects 0.000 claims description 36
- 230000004888 barrier function Effects 0.000 claims description 18
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 26
- 230000008859 change Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Hall/Mr Elements (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】MTJセルを備え、MTJセルの抵抗を第1抵抗値と第2抵抗値との間で変換させるためのMTJセル駆動部と、基準抵抗と、基準抵抗とMTJセルとの抵抗値を比較して論理“0”または論理“1”信号を出力する比較部と、を備えるXOR論理回路において、MTJセル駆動部は、MTJセルの上下部にそれぞれ配置された上部電極及び下部電極と、上部電極上を横切る平行な第1入力ラインないし第3入力ラインと、を備えることを特徴とするMTJセルを利用したXOR論理回路である。
【選択図】図5
Description
本発明によれば、前記第1入力ラインないし第3入力ラインに印加される電流の方向が何れも同じである場合、その電流方向によって前記下部強磁性層及び上部強磁性層の磁化方向が何れも変わり、前記第1入力ラインないし第3入力ラインに印加される電流のうち二つの電流の方向が同じである場合、その電流方向によって前記上部強磁性層の磁化方向のみが変わることを特徴とする。
22 下部電極
23 MTJセル
23a 下部強磁性層
23b トンネルバリア層
23c 上部強磁性層
24 上部電極
25A、25B、25S 入力ライン
Claims (21)
- MTJセルを備え、前記MTJセルの抵抗を第1抵抗値と第2抵抗値との間で変換させるためのMTJセル駆動部と、基準抵抗と、前記基準抵抗とMTJセルとの抵抗値を比較して論理“0”または論理“1”信号を出力する比較部と、を備えるXOR論理回路において、
前記MTJセル駆動部は、
前記MTJセルの上下部にそれぞれ配置された上部電極及び下部電極と、
前記上部電極上を横切る平行な第1入力ラインないし第3入力ラインと、を備えることを特徴とするXOR論理回路。 - 前記MTJセルは、下部強磁性層、前記下部強磁性層上に配置されたトンネルバリア層、及び前記トンネルバリア層上に配置された上部強磁性層を備えることを特徴とする請求項1に記載のXOR論理回路。
- 前記第1入力ラインないし第3入力ラインに印加される電流の方向が何れも同じである場合、その電流方向によって前記下部強磁性層及び上部強磁性層の磁化方向が何れも変わり、前記第1入力ラインないし第3入力ラインに印加される電流のうち二つの電流の方向が同じである場合、その電流方向によって前記上部強磁性層の磁化方向のみが変わることを特徴とする請求項2に記載のXOR論理回路。
- 論理動作前に、前記第1入力ラインないし第3入力ラインに同じ方向に電流を印加して、前記下部強磁性層及び上部強磁性層が何れも同じ方向に磁化されるようにMTJセルを初期化することを特徴とする請求項3に記載のXOR論理回路。
- 論理動作時、第1入力ラインに印加される電流の方向は、初期化時と逆に維持され、第2入力ライン及び第3入力ラインに印加される電流の方向は、入力される論理値によって決定されることを特徴とする請求項4に記載のXOR論理回路。
- 前記基準抵抗の抵抗値は、前記MTJセルの第1抵抗値と同じであることを特徴とする請求項1に記載のXOR論理回路。
- 前記比較部は、前記MTJセルの抵抗値が基準抵抗の抵抗値と同じである場合、論理“0”信号を出力し、前記MTJセルの抵抗値が基準抵抗の抵抗値より大きい場合、論理“1”信号を出力することを特徴とする請求項6に記載のXOR論理回路。
- 前記基準抵抗の抵抗値は、前記MTJセルの第1抵抗値と第2抵抗値との間にあることを特徴とする請求項1に記載のXOR論理回路。
- 前記比較部は、前記MTJセルの抵抗値が基準抵抗の抵抗値より小さい場合、論理“0”信号を出力し、前記MTJセルの抵抗値が基準抵抗の抵抗値より大きい場合、論理“1”信号を出力することを特徴とする請求項8に記載のXOR論理回路。
- 前記平行な第1入力ラインないし第3入力ラインは、相互に対して縦方向に配置されていることを特徴とする請求項1に記載のXOR論理回路。
- 第1MTJセルを備え、前記第1MTJセルの抵抗を第1抵抗値と第2抵抗値との間で変換させるための第1MTJセル駆動部と、
第2MTJセルを備え、前記第2MTJセルの抵抗を第1抵抗値と第2抵抗値との間で変換させるための第2MTJセル駆動部と、
前記第1MTJセルと第2MTJセルとの抵抗値を比較して、論理“0”または論理“1”信号を出力する比較部と、を備え、
前記それぞれのMTJセル駆動部は、
前記MTJセルの上下部にそれぞれ配置された上部電極及び下部電極と、
前記上部電極上を横切る平行な第1入力ラインないし第3入力ラインと、を備えることを特徴とするXOR論理回路。 - 前記それぞれのMTJセルは、反強磁性層と、前記反強磁性上に配置され、磁化方向が固定されている固定強磁性層と、前記固定強磁性層上に配置されたトンネルバリア層と、前記トンネルバリア層上に配置され、磁化方向が変化しうる自由強磁性層と、を備えることを特徴とする請求項11に記載のXOR論理回路。
- 前記自由強磁性層の磁化方向は、前記第1入力ラインないし第3入力ラインに印加される電流のうち、同じ方向に印加される二つ以上の電流の方向によって決定されることを特徴とする請求項12に記載のXOR論理回路。
- 論理動作時、前記第1MTJセル駆動部の第1入力ラインに印加される電流と、前記第2MTJセル駆動部の第1入力ラインに印加される電流との方向は相互逆方向であり、前記第1MTJセル駆動部及び第2MTJセル駆動部の第2入力ライン及び第3入力ラインに印加される電流の方向は、入力される論理値によって決定されることを特徴とする請求項13に記載のXOR論理回路。
- MTJセルの抵抗値が相対的に大きい場合を論理“1”、相対的に小さい場合を論理“0”とするとき、前記第1MTJセルは、NAND論理回路として動作し、第2MTJセルは、NOR論理回路として動作することを特徴とする請求項14に記載のXOR論理回路。
- MTJセルの抵抗値が相対的に大きい場合を論理“1”、相対的に小さい場合を論理“0”とするとき、前記第1MTJセルは、OR論理回路として動作し、第2MTJセルは、AND論理回路として動作することを特徴とする請求項14に記載のXOR論理回路。
- 前記比較部は、前記第1MTJセルの抵抗値が第2MTJセルの抵抗値と同じである場合、論理“0”信号を出力し、前記第1MTJセルの抵抗値が第2MTJセルの抵抗値より大きい場合、論理“1”信号を出力することを特徴とする請求項11に記載のXOR論理回路。
- 前記第1入力ラインないし第3入力ラインは、相互に対して縦方向に配置されていることを特徴とする請求項11に記載のXOR論理回路。
- 下部強磁性層、トンネルバリア層及び上部強磁性層が順に積層されたMTJセルの上面に横切る平行な第1入力ラインないし第3入力ラインに同じ方向に電流を印加することによって、前記上部強磁性層及び下部強磁性層が同じ方向に磁化されるようにMTJセルを初期化するステップと、
前記第1入力ラインに印加される電流の方向を初期化時とは逆に維持し、入力される論理値によって前記第2入力ライン及び第3入力ラインにそれぞれ電流を印加するステップと、
基準抵抗とMTJセルとの抵抗値を比較して論理“0”または論理“1”信号を出力するステップと、を含むことを特徴とするMTJセルを利用したXOR論理回路の駆動方法。 - 前記第1入力ラインないし第3入力ラインに印加される電流の方向が何れも同じである場合、その電流方向によって前記下部強磁性層及び上部強磁性層の磁化方向が何れも変わり、前記第1入力ラインないし第3入力ラインに印加される電流のうち二つの電流の方向が同じである場合、その電流方向によって前記上部強磁性層の磁化方向のみが変わることを特徴とする請求項19に記載のXOR論理回路の駆動方法。
- 前記比較部は、前記MTJセルの抵抗値が基準抵抗の抵抗値と同じである場合、論理“0”信号を出力し、前記MTJセルの抵抗値が基準抵抗の抵抗値より大きい場合、論理“1”信号を出力することを特徴とする請求項20に記載のXOR論理回路の駆動方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060017060A KR100682967B1 (ko) | 2006-02-22 | 2006-02-22 | 자기터널접합 셀을 이용한 배타적 논리합 논리회로 및 상기논리회로의 구동 방법 |
KR10-2006-0017060 | 2006-02-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007228574A true JP2007228574A (ja) | 2007-09-06 |
JP5221043B2 JP5221043B2 (ja) | 2013-06-26 |
Family
ID=38050068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007019517A Active JP5221043B2 (ja) | 2006-02-22 | 2007-01-30 | 磁気トンネル接合セルを利用した排他的論理和論理回路及び該論理回路の駆動方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7439770B2 (ja) |
EP (1) | EP1826770B1 (ja) |
JP (1) | JP5221043B2 (ja) |
KR (1) | KR100682967B1 (ja) |
DE (1) | DE602006005134D1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009028297A1 (ja) * | 2007-08-31 | 2009-03-05 | Tokyo Institute Of Technology | 電子回路 |
WO2009104851A1 (en) * | 2008-02-18 | 2009-08-27 | Ewha University-Industry Collaboration Foundation | Device for xor magneto-logic circuit using stt-mtj |
JP2009239751A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | 半導体集積回路 |
JP2011096779A (ja) * | 2009-10-28 | 2011-05-12 | Tohoku Univ | トランジスタおよび電子回路 |
WO2012093701A1 (ja) * | 2011-01-06 | 2012-07-12 | 日本電気株式会社 | 不揮発論理演算デバイス |
JP2019164870A (ja) * | 2018-03-20 | 2019-09-26 | 株式会社東芝 | 磁気デバイス |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7397277B2 (en) * | 2005-10-17 | 2008-07-08 | Northern Lights Semiconductor Corp. | Magnetic transistor circuit with the EXOR function |
KR20110057601A (ko) | 2009-11-24 | 2011-06-01 | 삼성전자주식회사 | 비휘발성 논리 회로, 상기 비휘발성 논리 회로를 포함하는 집적 회로 및 상기 집적 회로의 동작 방법 |
FR3031643B1 (fr) * | 2015-01-09 | 2018-03-02 | Easybroadcast | Procede de gestion et de fonctionnement protocolaire d'un reseau de distribution de contenu |
CN107534082B (zh) * | 2015-05-28 | 2021-12-28 | 英特尔公司 | 具有自旋轨道转矩效应的异或逻辑装置 |
US9692413B2 (en) | 2015-09-30 | 2017-06-27 | The Research Foundation For The State University Of New York | Configurable exclusive-OR / exclusive-NOR gate using magneto-electric tunnel junctions |
US9503085B1 (en) * | 2015-09-30 | 2016-11-22 | The Research Foundation For The State University Of New York | Exclusive-OR gate using magneto-electric tunnel junctions |
KR101843917B1 (ko) | 2016-09-06 | 2018-03-30 | 한국과학기술연구원 | 스핀-궤도 결합의 차이를 이용한 상보성 논리 소자 및 그 제조 방법 |
KR102582672B1 (ko) | 2016-11-01 | 2023-09-25 | 삼성전자주식회사 | 자기 터널 접합 소자를 포함하는 논리 회로 |
US11990168B2 (en) * | 2019-10-17 | 2024-05-21 | Sp-Aith Limited | Magnetic device and arithmetic device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6034887A (en) * | 1998-08-05 | 2000-03-07 | International Business Machines Corporation | Non-volatile magnetic memory cell and devices |
US6391483B1 (en) * | 1999-03-30 | 2002-05-21 | Carnegie Mellon University | Magnetic device and method of forming same |
US6498747B1 (en) * | 2002-02-08 | 2002-12-24 | Infineon Technologies Ag | Magnetoresistive random access memory (MRAM) cross-point array with reduced parasitic effects |
US6783994B2 (en) * | 2002-04-26 | 2004-08-31 | Freescale Semiconductor, Inc. | Method of fabricating a self-aligned magnetic tunneling junction and via contact |
US6653704B1 (en) * | 2002-09-24 | 2003-11-25 | International Business Machines Corporation | Magnetic memory with tunnel junction memory cells and phase transition material for controlling current to the cells |
US7027319B2 (en) * | 2003-06-19 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | Retrieving data stored in a magnetic integrated memory |
US6987692B2 (en) * | 2003-10-03 | 2006-01-17 | Hewlett-Packard Development Company, L.P. | Magnetic memory having angled third conductor |
US20050269612A1 (en) * | 2004-05-11 | 2005-12-08 | Integrated Magnetoelectronics | Solid-state component based on current-induced magnetization reversal |
-
2006
- 2006-02-22 KR KR1020060017060A patent/KR100682967B1/ko active IP Right Grant
- 2006-08-11 DE DE602006005134T patent/DE602006005134D1/de active Active
- 2006-08-11 EP EP06118793A patent/EP1826770B1/en active Active
-
2007
- 2007-01-17 US US11/654,002 patent/US7439770B2/en active Active
- 2007-01-30 JP JP2007019517A patent/JP5221043B2/ja active Active
Non-Patent Citations (5)
Title |
---|
JPN6012005073; Hao Meng, Jianguo Wang, Jian-Ping Wang: 'A spintronics full adder for magnetic CPU' IEEE Electron Device Letters p360-362, 200506, IEEE * |
JPN6012005076; IEEE Transactions on Magnetics Vol.43 No.6, p2677-2679 * |
JPN6012005076; Seungyeon Lee, Nakmyeong Kim, Heejung Yang, Gamyoung Lee, Seungjun Lee, Hyungsoon Shin: 'The 3-Bit Gray Counter Based on Magnetic-Tunnel-Junction Elements' IEEE Transactions on Magnetics Vol.43 No.6, 200706, p2677-2679, IEEE * |
JPN7012000372; Jianguo Wang, Hao Meng, Jian-Ping Wang: 'Programmable spintronics logic device based on a magnetic tunnel junction element' Journal of Applied Physics Vol.97 No.10, 2005, 10D509(2005), AIP * |
JPN7012000372; Journal of Applied Physics Vol.97 No.10, 10D509(2005) * |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009028297A1 (ja) * | 2007-08-31 | 2009-03-05 | Tokyo Institute Of Technology | 電子回路 |
WO2009104851A1 (en) * | 2008-02-18 | 2009-08-27 | Ewha University-Industry Collaboration Foundation | Device for xor magneto-logic circuit using stt-mtj |
KR100961723B1 (ko) | 2008-02-18 | 2010-06-10 | 이화여자대학교 산학협력단 | 스핀 토크 변환을 이용한 자기터널접합 소자를 사용한xor 논리 연산장치 |
JP2009239751A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | 半導体集積回路 |
JP4516137B2 (ja) * | 2008-03-27 | 2010-08-04 | 株式会社東芝 | 半導体集積回路 |
JP2011096779A (ja) * | 2009-10-28 | 2011-05-12 | Tohoku Univ | トランジスタおよび電子回路 |
WO2012093701A1 (ja) * | 2011-01-06 | 2012-07-12 | 日本電気株式会社 | 不揮発論理演算デバイス |
US9083336B2 (en) | 2011-01-06 | 2015-07-14 | Nec Corporation | Non-volatile logic operation device |
JP5874647B2 (ja) * | 2011-01-06 | 2016-03-02 | 日本電気株式会社 | 不揮発論理演算デバイス |
JP2019164870A (ja) * | 2018-03-20 | 2019-09-26 | 株式会社東芝 | 磁気デバイス |
Also Published As
Publication number | Publication date |
---|---|
EP1826770A1 (en) | 2007-08-29 |
JP5221043B2 (ja) | 2013-06-26 |
KR100682967B1 (ko) | 2007-02-15 |
US20080013369A1 (en) | 2008-01-17 |
DE602006005134D1 (de) | 2009-03-26 |
US7439770B2 (en) | 2008-10-21 |
EP1826770B1 (en) | 2009-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5221043B2 (ja) | 磁気トンネル接合セルを利用した排他的論理和論理回路及び該論理回路の駆動方法 | |
US9508923B2 (en) | Magnetic memory using spin orbit interaction | |
KR100885184B1 (ko) | 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법 | |
JP3906212B2 (ja) | 磁気ランダムアクセスメモリ | |
US7894248B2 (en) | Programmable and redundant circuitry based on magnetic tunnel junction (MTJ) | |
US20150213867A1 (en) | Multi-level cell designs for high density low power gshe-stt mram | |
US7684234B2 (en) | Methods and apparatus for thermally assisted programming of a magnetic memory device | |
JP5233234B2 (ja) | 半導体装置およびその製造方法 | |
EP1248273A2 (en) | Cladded read conductor for a tunnel junction memory cell | |
EP1248265A2 (en) | Magnetic memory cell | |
WO2008018266A1 (fr) | MRAM à ligne de commande de mots à potentiel variable | |
JP2004005965A (ja) | 小面積の磁気メモリデバイス | |
US10910029B2 (en) | Complementary magnetic memory cell | |
US6822897B2 (en) | Thin film magnetic memory device selecting access to a memory cell by a transistor of a small gate capacitance | |
KR20060047292A (ko) | 고체 메모리 장치와 고체 메모리 셀의 배열을 제작하는방법 | |
JP2017059740A (ja) | 磁気トンネル接合素子及び半導体記憶装置 | |
JP2005101605A (ja) | Mramのための熱支援型切換えアレイ構成 | |
CN100527268C (zh) | 使用铁磁隧道结器件的磁存储装置 | |
JP2020136661A (ja) | 垂直スピントランスファートルクmramメモリセル | |
JP2013516726A (ja) | スピントルク・ベースのメモリ装置、その動作方法、及び、プログラム | |
US7505306B2 (en) | Magnetic memory device | |
JP4655936B2 (ja) | 半導体記憶装置及び半導体記憶装置のデータ書き込み方法 | |
JP5224126B2 (ja) | 磁気抵抗素子及び磁気記憶装置 | |
JP5140859B2 (ja) | 半導体装置 | |
EP4256706A1 (en) | Non volatile resistive memory logic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130307 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5221043 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |