JP2007221033A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2007221033A
JP2007221033A JP2006042126A JP2006042126A JP2007221033A JP 2007221033 A JP2007221033 A JP 2007221033A JP 2006042126 A JP2006042126 A JP 2006042126A JP 2006042126 A JP2006042126 A JP 2006042126A JP 2007221033 A JP2007221033 A JP 2007221033A
Authority
JP
Japan
Prior art keywords
semiconductor device
mark
external lead
lead terminal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006042126A
Other languages
English (en)
Inventor
Noribumi Hori
紀文 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006042126A priority Critical patent/JP2007221033A/ja
Publication of JP2007221033A publication Critical patent/JP2007221033A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体装置に関する情報が不特定の者に容易に認識されるということは、セキュリティ対策として逆効果となってしまう。
【解決手段】半導体装置1は、パッケージ本体11と、パッケージ本体11から当該パッケージ本体11の外部へ延びる外部リード端子12と、外部リード端子12上に記され、当該半導体装置1に関する情報を示すマーク14と、外部リード端子12のうち少なくともマーク14が記された部分を覆うめっき膜13と、を備えている。
【選択図】図1

Description

本発明は、半導体装置およびその製造方法に関する。
従来の半導体装置としては、例えば特許文献1,2に記載されたものがある。図5は、特許文献1に記載された半導体装置を示す側面図である。帯状の外部リード端子102が、パッケージ本体101の側面から外部に引き出され、直ちに下方に曲げられている。外部リード端子102の表面には、製造メーカを表わす社標103が打刻により刻印されている。
図6は、特許文献1に記載された別の半導体装置を示す平面図である。帯状の外部リード端子102が、パッケージ本体101の側面から横方向に外部に引き出されている。外部リード端子102の表面には、社標103が打刻により印字されている。
図7は、特許文献2に記載された半導体装置を示す側面図である。この半導体装置は、パッケージ本体101と、パッケージ本体101から外部に引き出された外部リード端子102と、刻印104とで構成されている。リードフレームを形成するプレス加工の際、外部リード端子102に、社名および品名等を表わす英字、数字が刻印104として刻まれる。この刻印104の深さは、50μm程度である。
図8は、特許文献2に記載された別の半導体装置を示す側面図である。この半導体装置は、パッケージ本体101と、パッケージ本体101から外部に引き出された外部リード端子102と、品名等を表示する切込み105とで構成されている。リードフレームを形成するプレス加工の際、外部リード端子102の一部がV字型にカットされ、それにより切込み105が形成される。この切込み105の深さ(図中左右方向の長さ)は、外部リード端子102の幅の3分の1(約0.5mm)程度である。
実開平4−15855号公報 実開平3−99446号公報
図5〜図8に示した半導体装置は、当該半導体装置の正当な製造販売者以外の者が、当該半導体装置に記された捺印を消去して別の捺印に書き換えた上で、全く別の製品として販売等するという行為を防ぐものである。すなわち、これらの半導体装置においては、社標103、刻印104または切込み105を外部リード端子102に設けることにより、当該半導体装置の製造メーカ等の情報が上記製造販売者以外の者にも容易に認識されるようにし、それにより上記行為の抑止効果を狙っている。
しかしながら、このように半導体装置に関する情報が不特定の者に容易に認識されるということは、当該半導体装置がセキュリティを必要とする機器に搭載される場合に、セキュリティ対策として逆効果となってしまう。
本発明による半導体装置は、パッケージ本体と、上記パッケージ本体から当該パッケージ本体の外部へ延びる外部リード端子とを有する半導体装置であって、上記外部リード端子上に記され、当該半導体装置に関する情報を示すマークと、上記外部リード端子のうち少なくとも上記マークが記された部分を覆う被覆膜と、を備えることを特徴とする。
この半導体装置においては、外部リード端子上に、当該半導体装置に関する情報を示すマークが記されている。ここで、このマークは、被覆膜によって覆われているため、視認することができない。これにより、半導体装置に関する情報が不特定の者に容易に認識されるのを防ぐことができる。
また、本発明による半導体装置の製造方法は、パッケージ本体と、上記パッケージ本体から当該パッケージ本体の外部へ延びる外部リード端子とを有する半導体装置を製造する方法であって、上記外部リード端子上に、当該半導体装置に関する情報を示すマークを記す工程と、上記外部リード端子のうち少なくとも上記マークが記された部分を被覆膜で覆う工程と、を含むことを特徴とする。
この製造方法においては、外部リード端子上に、当該半導体装置に関する情報を示すマークが記される。そして、そのマークは、被覆膜で覆われる。このため、製造される半導体装置においては、上記マークを視認することができない。これにより、半導体装置に関する情報が不特定の者に容易に認識されるのを防ぐことができる。
本発明によれば、当該半導体装置に関する情報が不特定の者に容易に認識されるのを防ぐことが可能な半導体装置およびその製造方法が実現される。
以下、図面を参照しつつ、本発明による半導体装置およびその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
図1(a)は、本発明による半導体装置の一実施形態を示す平面図である。また、図1(b)は、同半導体装置を示す側面図である。半導体装置1は、パッケージ本体11と、パッケージ本体11から当該パッケージ本体11の外部へ延びる外部リード端子12と、外部リード端子12上に記され、当該半導体装置1に関する情報を示すマーク14と、外部リード端子12のうち少なくともマーク14が記された部分を覆うめっき膜13(被覆膜)と、を備えている。ここで、半導体装置1に関する情報としては、半導体装置1の製造者、型番およびロット番号等が挙げられる。
マーク14は、外部リード端子12の表面に刻印されている。このマーク14は、点線で図示されているが、実際にはめっき膜13で覆われることにより目で見えない状態となっている。マーク14が示す上記情報は、半導体装置1に固有な情報、すなわち製品毎に異なる情報である。また、本実施形態において、当該情報は暗号化されている。
図2および図3を参照しつつ、本発明による半導体装置の製造方法の一実施形態として、半導体装置1の製造方法の一例を説明する。概括すると、この製造方法は、外部リード端子12上にマーク14を記す工程と、外部リード端子12のうち少なくともマーク14が記された部分をめっき膜13で覆う工程とを含む。
より詳細には、まず、パッケージ本体11の中に半導体チップ(図示せず)を搭載し組み立てた後、樹脂封止を行う。さらに、外部リード端子12を所定の形状に成形する(図2(a)、図2(b))。続いて、レーザ捺印またはプレス加工等により、外部リード端子12の表面に、所定の文字、数字、記号または図等をマーク14として刻印する(図3(a)、図3(b))。このときの掘り込む深さは、例えば1〜50μmである。
次に、電気めっき等の手法を用い、外部リード端子12上に、半田めっきまたはニッケルめっき等のめっき膜13を形成する。このとき、外部リード端子12のうち少なくともマーク14が記された部分が覆われるようにする。本例においては特に、外部リード端子12の全体をめっき膜13で覆っている。これにより、外部リード端子12上のマーク14は見えなくなる。以上により、半導体装置1が得られる。
図4は、半導体装置1の一部を示す断面図である。同図においては、レーザ光線により、外部リード端子12表面の肩部分に、深さ1〜50μm程度の所定のマーク14が刻印されている。さらに、その上から、厚さ5〜50μm程度の半田めっきがめっき膜13として施されている。掘られたマーク14は、めっき膜13で埋め込まれ、それによりめっき膜13の外側からはマーク14の有無を識別できなくなっている。
本実施形態の効果を説明する。本実施形態においては、外部リード端子12上に、半導体装置1に関する情報を示すマーク14が記されている。ここで、マーク14は、被覆膜(本実施形態ではめっき膜13)によって覆われているため、視認することができない。これにより、半導体装置1に関する情報が不特定の者に容易に認識されるのを防ぐことができる。よって、セキュリティを必要とする機器への搭載に適した半導体装置1およびその製造方法が実現されている。また、半導体装置1を搭載した機器においては、高いセキュリティ性が確保される。
また、めっき膜13を剥離することによりマーク14を認識できるので、半導体装置1の正当な製造販売者は、必要に応じてマーク14を視認することができる。よって、上記製造販売者は、他者が容易に知り得ない情報によって半導体装置1を識別することができる。
特に本実施形態においてはマーク14が示す情報が暗号化されている。これにより、めっき膜13が剥がれた場合であっても、半導体装置1に関する情報が上記製造販売者以外の者に容易に知られてしまうのを防ぐことができる。
マーク14は外部リード端子12に刻印されている。このように刻印としてマーク14を形成することにより、消去あるいは変更されにくいマーク14を得ることができる。レーザ捺印またはプレス加工によりマーク14を形成した場合、刻印としてのマーク14を特に容易に形成することができる。
刻印として形成されたマーク14の凹部は、めっき膜13で埋め込まれている。これにより、平坦度の高い表面を有するめっき膜13が得られる。これにより、めっき膜13下のマーク14の存在自体を知られにくくすることができる。
本発明による半導体装置およびその製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においてはマーク14が外部リード端子12の表面に記された例を示したが、マーク14は、外部リード端子12の裏面または側面に記されていてもよい。また、マーク14は、外部リード端子12の表面、裏面および側面のうちの2つまたは全部に記されていてもよい。
また、上記実施形態においては被覆膜の一例としてめっき膜を示したが、被覆膜としては、めっき膜以外の金属膜、または絶縁膜を用いてもよい。めっき膜以外の金属膜は、例えば、スパッタ膜、CVD膜または半田ディッピング等である。また、絶縁膜は、例えば、樹脂コーティングまたはCVD膜等である。
(a)は、本発明による半導体装置の一実施形態を示す平面図である。(b)は、同半導体装置を示す側面図である。 (a)および(b)は、本発明による半導体装置の製造方法の一実施形態を説明するための図である。 (a)および(b)は、本発明による半導体装置の製造方法の一実施形態を説明するための図である。 図1の半導体装置の一部を示す断面図である。 特許文献1に記載された半導体装置を示す側面図である。 特許文献1に記載された別の半導体装置を示す平面図である。 特許文献2に記載された半導体装置を示す側面図である。 特許文献2に記載された別の半導体装置を示す側面図である。
符号の説明
1 半導体装置
11 パッケージ本体
12 外部リード端子
13 めっき膜
14 マーク

Claims (9)

  1. パッケージ本体と、前記パッケージ本体から当該パッケージ本体の外部へ延びる外部リード端子とを有する半導体装置であって、
    前記外部リード端子上に記され、当該半導体装置に関する情報を示すマークと、
    前記外部リード端子のうち少なくとも前記マークが記された部分を覆う被覆膜と、
    を備えることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記マークが示す前記情報は、暗号化されている半導体装置。
  3. 請求項1または2に記載の半導体装置において、
    前記マークは、前記外部リード端子に刻印されている半導体装置。
  4. 請求項3に記載の半導体装置において、
    前記マークの凹部は、前記被覆膜で埋め込まれている半導体装置。
  5. 請求項1乃至4いずれかに記載の半導体装置において、
    前記被覆膜は、金属膜または絶縁膜である半導体装置。
  6. 請求項5に記載の半導体装置において、
    前記被覆膜は、金属膜であり、
    前記金属膜は、めっき膜、スパッタ膜、CVD膜または半田ディッピングである半導体装置。
  7. 請求項5に記載の半導体装置において、
    前記被覆膜は、絶縁膜であり、
    前記絶縁膜は、樹脂コーティングまたはCVD膜である半導体装置。
  8. パッケージ本体と、前記パッケージ本体から当該パッケージ本体の外部へ延びる外部リード端子とを有する半導体装置を製造する方法であって、
    前記外部リード端子上に、当該半導体装置に関する情報を示すマークを記す工程と、
    前記外部リード端子のうち少なくとも前記マークが記された部分を被覆膜で覆う工程と、
    を含むことを特徴とする半導体装置の製造方法。
  9. 請求項8に記載の半導体装置の製造方法において、
    前記マークを記す工程においては、レーザ捺印またはプレス加工により、前記外部リード端子上に前記マークを記す半導体装置の製造方法。
JP2006042126A 2006-02-20 2006-02-20 半導体装置およびその製造方法 Pending JP2007221033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006042126A JP2007221033A (ja) 2006-02-20 2006-02-20 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006042126A JP2007221033A (ja) 2006-02-20 2006-02-20 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007221033A true JP2007221033A (ja) 2007-08-30

Family

ID=38497951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006042126A Pending JP2007221033A (ja) 2006-02-20 2006-02-20 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007221033A (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730776A (en) * 1980-07-31 1982-02-19 Dainippon Ink & Chem Inc Adhesive composition
JPS62169448A (ja) * 1986-01-22 1987-07-25 Hitachi Tokyo Electron Co Ltd 半導体装置
JPH0444343A (ja) * 1990-06-11 1992-02-14 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0480949A (ja) * 1990-07-23 1992-03-13 Hitachi Ltd リードフレーム
JPH04116955A (ja) * 1990-09-07 1992-04-17 Nec Corp 半導体装置
JPH04179149A (ja) * 1990-11-08 1992-06-25 Matsushita Electron Corp 半導体装置
JP2003124365A (ja) * 2001-10-18 2003-04-25 Oki Electric Ind Co Ltd 半導体集積回路チップ管理情報付与方法、半導体集積回路チップ管理情報管理方法、半導体集積回路チップ管理情報付与装置および管理情報を有する半導体集積回路チップ
JP2003347318A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 半導体デバイスの製造方法およびその製造方法によって製造された半導体デバイス
JP2004087947A (ja) * 2002-08-28 2004-03-18 Mitsui High Tec Inc リードフレームおよびリードフレームの刻印方法
JP2005217451A (ja) * 2005-04-21 2005-08-11 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5730776A (en) * 1980-07-31 1982-02-19 Dainippon Ink & Chem Inc Adhesive composition
JPS62169448A (ja) * 1986-01-22 1987-07-25 Hitachi Tokyo Electron Co Ltd 半導体装置
JPH0444343A (ja) * 1990-06-11 1992-02-14 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0480949A (ja) * 1990-07-23 1992-03-13 Hitachi Ltd リードフレーム
JPH04116955A (ja) * 1990-09-07 1992-04-17 Nec Corp 半導体装置
JPH04179149A (ja) * 1990-11-08 1992-06-25 Matsushita Electron Corp 半導体装置
JP2003124365A (ja) * 2001-10-18 2003-04-25 Oki Electric Ind Co Ltd 半導体集積回路チップ管理情報付与方法、半導体集積回路チップ管理情報管理方法、半導体集積回路チップ管理情報付与装置および管理情報を有する半導体集積回路チップ
JP2003347318A (ja) * 2002-05-30 2003-12-05 Mitsubishi Electric Corp 半導体デバイスの製造方法およびその製造方法によって製造された半導体デバイス
JP2004087947A (ja) * 2002-08-28 2004-03-18 Mitsui High Tec Inc リードフレームおよびリードフレームの刻印方法
JP2005217451A (ja) * 2005-04-21 2005-08-11 Renesas Technology Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP6798568B2 (ja) カード、カードの製造方法
JP2012008817A (ja) 半導体メモリカード
MXPA01010971A (es) Dispositivo de material holografico con chip y antena integrada y su proceso de obtencion.
DE50313051D1 (de) Sicherheitselement mit zwei unterschiedlichen, lesbaren informationen
WO2007051530A3 (de) Sicherheitselement und verfahren zu seiner herstellung
JP2006231042A (ja) 遊技機
JP2009141147A (ja) 半導体装置の製造方法
DE102019110191A1 (de) Package aufweisend einen Identifizierer auf und/oder in einem Träger
US8394676B2 (en) Marking method for semiconductor device and semiconductor device provided with markings
JP2007221033A (ja) 半導体装置およびその製造方法
US11063000B2 (en) Semiconductor package authentication feature
JP2009176002A (ja) コイン型記憶媒体
JP6356805B2 (ja) 非導電性の構造化表面を備えた電池
JP4812461B2 (ja) 半導体装置およびその製造方法
JP2008123372A (ja) メダル及び店舗特定方法
JP2008062702A (ja) ドアトリムの仕様識別方法
JP4043867B2 (ja) Icカードの製造方法およびicカード
JP2007258639A (ja) 半導体装置およびその製造方法
JP2013235883A (ja) 電子部品モジュールおよびその製造方法
JP2012196145A (ja) 農業用フィルム
JP2008015473A (ja) 耐候性偽造防止ラベルおよびその製造方法
US246068A (en) Metallic seal
JP2009201941A (ja) 特殊景品
WO2004101290A3 (de) Verfahren zum aufbringen von personalisierungsinformationen auf einen kartenförmigen datenträger
JP2007052753A (ja) 第一顧客固定付与番号刻印機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20090119

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090901

A131 Notification of reasons for refusal

Effective date: 20110705

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111101