JP2003347318A - 半導体デバイスの製造方法およびその製造方法によって製造された半導体デバイス - Google Patents

半導体デバイスの製造方法およびその製造方法によって製造された半導体デバイス

Info

Publication number
JP2003347318A
JP2003347318A JP2002158084A JP2002158084A JP2003347318A JP 2003347318 A JP2003347318 A JP 2003347318A JP 2002158084 A JP2002158084 A JP 2002158084A JP 2002158084 A JP2002158084 A JP 2002158084A JP 2003347318 A JP2003347318 A JP 2003347318A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
lead frame
recognition mark
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002158084A
Other languages
English (en)
Inventor
Koji Sakamoto
浩次 坂元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002158084A priority Critical patent/JP2003347318A/ja
Publication of JP2003347318A publication Critical patent/JP2003347318A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ある製造工程で製造された半導体デバイス
に、他の品種の半導体デバイスが混入したり、他のロッ
トで製造された半導体デバイスが混入したりした場合で
も、それらを選別することができる半導体デバイスを提
供するための半導体デバイスの製造方法を得ること。 【解決手段】 半導体ウエハから切り出した半導体チッ
プをリードフレーム5のダイパッドフレームに搭載して
モールドされた半導体デバイスを製造する半導体デバイ
スの製造方法において、半導体デバイスに関する品質ま
たは製造情報を表す認識マーク6をリードフレーム5に
形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体デバイス
を構成するリードフレームまたはダイパッドフレーム
に、その半導体デバイスについての製造や品質に関する
情報を認識マークとして表示した半導体デバイスの製造
方法およびその製造方法によって製造された半導体デバ
イスに関するものである。
【0002】
【従来の技術】図11は、従来の半導体デバイスの表面
側の外観の形状を示し、図12はその裏面側の外観形状
を示している。また、図13は、従来の半導体デバイス
を、X線などを用いて表面側から観察した場合の内部の
形状を示し、図14はその裏面側から観察した場合の内
部の形状を示している。
【0003】これらの図において、1は1ピンマーク
を、2はデートコードのマークを、3は製造型名のマー
クを、4はモールド樹脂を、5はリードフレームを、8
はダイパッドフレームを、9は半導体チップを、10は
ワイヤ配線を、そして11はキャビティナンバをそれぞ
れ示している。
【0004】半導体デバイスは、リードフレーム5のダ
イパッドフレーム8上に接着された半導体チップ9の各
端子とリードフレーム5とが、ワイヤ配線10によって
接続され、これらが樹脂によってモールドされた構成と
なっている。そして、モールド樹脂4の表面側には、1
ピンマーク1と、デートコード2と、製品型名3とが刻
印されており、その裏面側にはキャビティ番号11が刻
印されている。また、半導体デバイスの内部には、図に
示されるように何も刻印されていない。
【0005】このような従来の半導体デバイスをスピー
ドや消費電流などでアイテム選別する場合のウエハプロ
セス完了後の製造工程図を図15に示す。ウエハを製造
するためのウエハプロセスが完了すると(ステップS
1)、ウエハ状態で検査(ウエハテスト、ステップS
3)が実施され、その後にウエハはアセンブリ工程に投
入される。このアセンブリ工程では、ステップS3のウ
エハテストの結果に基づいて、良品の半導体チップ9を
ウエハから切り出す(ダイシング、ブレイク、ステップ
S5)。その半導体チップ9をリードフレーム5のダイ
パッドフレーム8に接着し(ダイボンド、ステップS
7)、その後に半導体チップ9の端子(電極)とリード
フレーム5との間を金線などで接続する(ワイヤボン
ド、ステップS9)。配線された半導体チップ9をモー
ルド樹脂4で充填成型(モールド、ステップS11)
し、外装メッキした(ステップS13)後にリード加工
して(ステップS15)、半導体チップがパッケージン
グされた状態となる。
【0006】アセンブリ工程が完了すると、パッケージ
ングの状態での検査(バーンイン前検査、ステップS1
7)と初期故障をスクリーニング処理するためのバーン
イン(ステップS19)を行うバーンイン工程を経て、
最後に出荷検査を実施(ステップS21)し、型名など
をその半導体デバイスのパッケージ表面に刻印(マーキ
ング、ステップS23)した後に半導体デバイスが完成
する。
【0007】
【発明が解決しようとする課題】しかしながら、従来の
アセンブリ工程における各製造工程では、製造される製
品に対してロット番号や製品型名などの製造される製品
を識別する記号などを付して管理していないために、他
の品種の半導体デバイスが混入したり、他のロットで製
造された半導体デバイスが混入したりすることがあっ
た。異品種の半導体デバイスが混入した場合には、その
機能試験を実施することによって混入してしまった半導
体チップを選別することが可能な場合もある。しかし、
本来の機能試験とは異なる機能試験を、混入した半導体
デバイスに対して実施することによって、その半導体デ
バイスを破壊してしまう場合があった。また、他のロッ
トの半導体チップが混入した場合にいたっては、各製品
にロットナンバが付されていないので、それらを選別す
ることは不可能であった。
【0008】さらに、従来の半導体デバイスの品質と信
頼性は、その製品全体またはロット単位に求めていた。
しかし、近年では、半導体デバイスの構造の複雑化など
の理由から、ウエハプロセスの処理がロット単位からウ
エハ1枚ごとになされる傾向が増加しつつある。そのた
め、ウエハごとに製造ばらつきが大きくなることから、
半導体チップごとにその品質や信頼性の確認を行う必要
性が生じてきているが、従来の方法ではロット単位で管
理しているので、ウエハごと(半導体チップごと)の管
理には対応できないという問題点があった。
【0009】この発明は上記に鑑みてなされたもので、
ある製造工程で製造された半導体デバイスに、他の品種
の半導体デバイスが混入したり、他のロットで製造され
た半導体デバイスが混入したりした場合でも、それらを
選別することができる半導体デバイスを提供するための
半導体デバイスの製造方法およびその製造方法によって
製造された半導体デバイスを得ることを目的とする。
【0010】
【課題を解決するための手段】上記目的を達成するた
め、この発明にかかる半導体ウエハから切り出した半導
体チップをリードフレームのダイパッドフレームに搭載
してモールドされた半導体デバイスを製造する半導体デ
バイスの製造方法において、前記半導体デバイスに関す
る品質または製造情報を表す認識マークを前記リードフ
レームまたは前記ダイパッドフレームに形成することを
特徴とする。
【0011】この発明によれば、半導体デバイスに関す
る品質または製造情報を表す認識マークをリードフレー
ムまたはダイパッドフレームに形成するようにしてい
る。
【0012】つぎの発明にかかる半導体デバイスの製造
方法は、上記の発明において、前記認識マークは、複数
のリードフレームに対するマーキングの組み合わせによ
って前記半導体デバイスに関する品質または製造情報を
表すことを特徴とする。
【0013】この発明によれば、認識マークは、複数の
リードフレームに対するマーキングの組み合わせによっ
て半導体デバイスに関する品質または製造情報を表すよ
うにしている。
【0014】つぎの発明にかかる半導体デバイスは、上
記の発明のいずれか一つに記載の半導体デバイスの製造
方法によって製造されることを特徴とする。
【0015】この発明によれば、上記の発明のいずれか
一つに記載の半導体デバイスの製造方法によって製造さ
れた半導体デバイスが提供される。
【0016】
【発明の実施の形態】以下に、添付図面を参照して、こ
の発明にかかる半導体デバイスの製造方法およびその方
法によって製造された半導体デバイスの好適な実施の形
態について詳細に説明する。なお、以下に説明するこの
発明の実施の形態において上述の従来例と同一の構成要
素については、上述の従来例に付した符号と同一の符号
を付して、その説明を省略している。
【0017】実施の形態1.図1は、この発明にかかる
半導体デバイスの製造方法の製造工程図を示している。
この実施の形態1では、従来の技術で示した図15の半
導体デバイスの製造工程において、アセンブリ工程のス
テップS13の外装メッキ後に、リードフレームに認識
マークを形成する工程(ステップS14)を導入するこ
とを特徴とする。なお、この工程はその後の工程のリー
ド加工(ステップS15)と同時に実施してもよい。こ
の認識マーク形成工程でリードフレームに形成される認
識マークとして、アルファベットや数字などの文字や、
丸型、線型、三角型などのマーキングを用いることがで
き、この認識マークを用いて、その半導体デバイスの製
造型名やロット番号、リードフレームの型名などの製造
情報を表示することができる。
【0018】図2は、半導体デバイスのリードフレーム
上に認識マークを形成するためのプレス機の構成の一例
を模式的に示している。この図2において、12はプレ
ス機の刃(パンチ)を、そして13は固定台をそれぞれ
示している。このプレス機の固定台13上にリードフレ
ーム5が載置され、リードフレーム5の表面または裏面
にプレス機の刃(パンチ)12を押し付けることによっ
て、認識マーク6が形成される。このとき、刃(パン
チ)12と固定台13の形状を変えることによって、線
型や三角型などの種々の形状を有する認識マーク6を形
成することが可能となる。
【0019】図3は、図1に示される製造工程および図
2に示されるプレス機によってリードフレーム5に認識
マーク6が形成された半導体デバイスの平面図を示し、
図4と図5は、図1に示される製造工程および図2に示
されるプレス機によってリードフレーム5に形成された
認識マーク6の一例を示している。これらの図におい
て、6,6a,6bはリードフレーム5に形成された認
識マークを示している。これらの図に示されるように、
文字やマーキングなどの認識マーク6,6a,6bは、
リードフレーム5上のはんだ接合に影響しない部分に刻
印される。ここで、リードフレーム5上のメッキ部と認
識マーク6が形成される地金部との間の明暗度を大きく
取ることによって、リードフレーム5の表面に汚れなど
が付着した場合でもリードフレーム5上に形成された認
識マーク6を認識することが可能になる。
【0020】つぎに、リードフレーム5に形成される認
識マーク6の種類およびその認識マーク6が表示する内
容について説明する。一般に、半導体デバイスのリード
フレーム5上の面積は狭いために、半導体デバイスの製
造型名やロット番号などの複雑な文字をマーキングでき
ない場合がある。このような場合には、リードフレーム
5上に図4に示される丸型や図5に示される線型、また
はこれらの他に三角型や四角型などのマークを設けるこ
とで、半導体デバイスの製造型名やロット番号などの複
雑な文字を表すことが可能となる。たとえば、リードフ
レーム5上における丸型や線型、三角型などの認識マー
ク6の有無で2進数のデータを表すとすると、1本のリ
ードフレーム5で1ビットのデータを格納できることに
なり、半導体デバイスにn本のリードフレーム5が存在
すれば、認識マーク6を用いることによってnビットの
データが格納される。図4と図5の例では、半導体デバ
イスの5本のリードフレーム5に認識マーク6a,6b
を形成すると、5ビットのデータを格納することが可能
となる。
【0021】この半導体デバイスのパッケージ外側のリ
ードフレーム5に形成された認識マーク6として、その
製品型名やロット番号などの製造情報を表示するように
設定することができる。この場合には、外観検査機の利
用などによって外部からの半導体デバイスの観察で他品
種の半導体デバイスの混入や他のロットの半導体デバイ
スの混入を防ぐことができる。
【0022】また、半導体チップごとの製造情報を識別
できるように、リードフレーム5に形成された認識マー
ク6がそのチップ番号を表示するものとして設定しても
よい。この場合には、同じチップ番号を認識マーク6と
して有する半導体デバイスが製造されるまでに実施され
た検査結果を個別に検証し、管理することが可能とな
る。たとえば、消費電流値や動作速度などの半導体デバ
イスの性能の変化から製造された半導体デバイスの品質
や信頼性を予測することができる。具体的には、ウエハ
製造完了後に実施するウエハテスト(ステップS3)で
測定した消費電流値とバーンイン後の出荷検査(ステッ
プS21)で測定した消費電流値のデータから、消費電
流値が変化していない場合にはその半導体デバイスを高
品質で高信頼性の製品と位置付けることができるが、消
費電流値が増加傾向にある場合にはその半導体デバイス
は低品質で低信頼性の製品であり、製造不良として扱う
ことができる。これにより、個々の半導体デバイス(半
導体チップごと)に品質と信頼性のランクをつけて管理
することで高品質で高信頼性の半導体デバイスを提供す
ることが可能となる。
【0023】さらに、リードフレーム5に形成された認
識マーク6が、その半導体デバイスを構成するリードフ
レーム型名を表示するものとして設定してもよい。たと
えば、鉄系リードフレームと銅系リードフレームのよう
にリードフレーム形状が同じで材質が異なる場合や、微
妙にリードフレーム形状が異なる場合などに、リードフ
レーム5自身から型名を認識することができるので効果
的である。すなわち、その半導体デバイスの現品でリー
ドフレーム型名を照合することができ、間違ったリード
フレーム5で半導体デバイスをアセンブリしてしまう製
造ミスを防止することができる。
【0024】以上では、リードフレーム5に形成される
認識マーク6として、半導体デバイスの製品型名、ロッ
ト製造情報、チップ番号およびリードフレーム型名の場
合を例示したが、これらに限定される趣旨ではなく、こ
の他の半導体デバイスの製造に関する情報などであって
もよい。
【0025】この実施の形態1によれば、半導体デバイ
スの製造工程のアセンブリ工程において、リードフレー
ムに認識マークを形成する工程を設けたので、半導体デ
バイスのアセンブリ工程中に、他の品種の半導体デバイ
スや他のロットの半導体デバイスが混入しても容易に混
入した半導体デバイスを分離することができるという効
果を有する。また、この実施の形態1によって製造され
た半導体デバイスによれば、半導体デバイスの製造工程
の出荷検査の後のマーキング工程(ステップS23)に
モールド樹脂4上に刻印されるレーザマーク2,3や1
ピンマーク1が、半導体デバイスの表面の汚れなどによ
って見難くなったり、不鮮明になったりした場合でも、
この発明のリードフレーム5上に形成された認識マーク
6によって、その半導体デバイスの製品型名やロット製
造情報を確認することができるという効果を有する。
【0026】実施の形態2.図6は、この発明にかかる
半導体デバイスの製造方法の製造工程図を示している。
この実施の形態2では、従来の技術で示した図15の半
導体デバイスの製造工程において、アセンブリ工程のス
テップS5のダイシング、ブレイク工程後で、ステップ
S7の半導体チップをリードフレームのダイパッドフレ
ームに接着するダイボンド工程前に、ダイパッドフレー
ムに認識マークを形成する工程(ステップS6)を導入
することを特徴とする。この認識マーク形成工程でダイ
パッドフレームに形成される認識マークとして、アルフ
ァベットや数字などの文字や、丸型、線型、三角型など
のマーキングを用いることができ、この認識マークを用
いて、半導体デバイスのダイパッドフレームの型名やロ
ット番号などの製造情報の識別コードを表示することが
できる。
【0027】このダイパッドフレーム8上に形成される
認識マークは、実施の形態1の図2で説明したプレス機
によって形成される。この場合、プレス機の固定台13
上にダイパッドフレーム8が載置され、ダイパッドフレ
ーム8の裏面にプレス機の刃(パンチ)12を押し付け
ることによって、認識マークが形成される。このとき、
刃(パンチ)12と固定台13の形状を変えることによ
って、線型や三角型、星型などの認識マークを形成する
ことが可能となる。
【0028】図7は、図6に示される製造工程および図
2に示されるプレス機によってダイパッドフレーム8に
認識マークが形成された半導体デバイスの内部構造を表
面側から見た図を、図8はそれを裏面側から見た図をそ
れぞれ示している。また、図9と図10は、図6に示さ
れる製造工程および図2に示されるプレス機によってダ
イパッドフレーム8に形成された認識マークの例を示し
ている。これらの図において、7,7a,7bはダイパ
ッドフレーム8に形成された認識マークの一例を示して
いる。
【0029】図9と図10は、ダイパッドフレーム8上
の表面の面積が広い箇所に認識マーク7を形成した場合
を示しており、図9では認識マーク7aとしてアルファ
ベットや数字などの文字を使用し、図10では認識マー
ク7bとして三角型のマーキングを使用している場合を
示している。図9に示されるように、表面の面積が広い
ダイパッドフレーム8上には、ダイパッドフレーム型名
や半導体デバイスのロット番号などの製造情報が、英数
字などの文字で表現された識別コードをそのまま刻印す
ることも可能である。また、認識マーク7としてマーキ
ングを用いる場合には、図10に示される三角型の認識
マーク7bのように、三角型のマーキングの一つの頂点
の方向が図の上下方向のどちらを向いているかによって
1ビット(2進数)のデータを表すものとすると、三角
型のマーキングがn個ある場合にはnビットのデータを
表すことができる。なお、この図10の例では三角型の
マーキングを認識マーク7bとしているが、線型や星型
など他の型のマーキングを認識マーク7bとして使用し
てもよい。たとえば、線型のマーキングを用いた場合に
は、線の方向が図の左右方向か上下方向かの角度によっ
て2進数データを表すことが可能である。ただし、上述
した実施の形態1の各リードフレーム5に認識マーク6
を形成する場合と異なり、マーキングの有無で1ビット
を表示するものとすると、マーキングの位置ずれが許容
できなくなってしまうため、マーキングの有無ではな
く、マーキングの方向等で2つの状態を区別することが
できるマーキングを用いる必要がある。
【0030】一方、ダイパッドフレーム8上の表面の面
積が狭い箇所に認識マーク7を形成する場合には、上述
した実施の形態1や図10の場合と同じように、複雑な
文字ではなくマーキングの方向等で2つの状態を区別す
ることが可能なマーキングが認識マーク7として使用さ
れる。
【0031】この実施の形態2によれば、半導体デバイ
スの製造工程のアセンブリ工程において、ダイパッドフ
レーム8に認識マーク7を形成する工程を設けたので、
半導体デバイスが樹脂モールドされるまでの間に、他の
品種の半導体デバイスや他のロットの半導体デバイスが
混入しても容易に混入した半導体デバイスを分離するこ
とができるという効果を有する。また、この実施の形態
2によって製造された半導体デバイスによれば、このダ
イパッドフレーム8は、モールド樹脂によって保護され
るために、ダイパッドフレーム型名やロット番号などの
半導体デバイスに関する製造情報が表面の汚れなどによ
って不鮮明になってしまうという事態を避けることがで
きる。これにより、たとえば、顧客からのクレームによ
って返品された半導体デバイスの製造情報は、X線など
を用いて内部観察することによって確認することができ
るという効果を有する。
【0032】なお、上述した実施の形態1と実施の形態
2に示された半導体デバイスの製造工程を合わせて実施
することも可能である。すなわち、半導体デバイスの製
造工程において、アセンブリ工程のステップS5のダイ
シングフレーム工程後で、ステップS7の半導体チップ
をダイパッドフレームに接着するダイボンド工程前に、
ダイパッドフレームに認識マークを形成する工程(ステ
ップS6)を導入し、さらにステップS13の外装メッ
キ後にリードフレームに認識マークを形成する工程(ス
テップS14)を導入してもよい。
【0033】
【発明の効果】以上説明したように、この発明によれ
ば、半導体デバイスに関する品質または製造情報を表す
認識マークをリードフレームまたはダイパッドフレーム
に形成するようにしたので、他品種の半導体デバイスや
他のロットの半導体チップの混入を防ぐことができると
いう効果を有する。また、この方法によれば、半導体チ
ップごとの製造情報もリードフレームまたはダイパッド
フレームに形成することができるので、半導体デバイス
が製造されるまでに実施された検査結果を個別に検証す
ることもできるという効果を有する。
【0034】つぎの発明によれば、認識マークは、複数
のリードフレームに対するマーキングの有無の組み合わ
せによって半導体デバイスに関する品質または製造情報
を表すようにしたので、たとえば、半導体デバイスのn
本(nは自然数)のリードフレームを単位とする場合に
は、nビット分の半導体デバイスに関する品質または製
造情報を格納することができるという効果を有する。こ
れにより、リードフレームのように面積の狭い箇所にお
いても、多数の種類についての半導体デバイスに関する
品質または製造情報を表示することが可能となる。
【0035】つぎの発明によれば、上記の半導体デバイ
スの製造方法によって半導体デバイスを製造するので、
モールド樹脂上に刻印される半導体デバイスに関する製
造情報などのレーザマークなどが、汚れによって見難く
なったり、不鮮明になったりした場合でも、リードフレ
ームまたはダイパッドフレーム上に形成された認識マー
クによって、その半導体デバイスに関する製造情報など
を確認することができるという効果を有する。
【図面の簡単な説明】
【図1】 この発明にかかる半導体デバイスの製造方法
の実施の形態1を示す製造工程図である。
【図2】 認識マークを形成するためのプレス機の構成
の一例を示す模式図である。
【図3】 リードフレームに認識マークが形成された半
導体デバイスの平面図である。
【図4】 リードフレームに形成された認識マークの一
例を示す図である。
【図5】 リードフレームに形成された認識マークの一
例を示す図である。
【図6】 この発明にかかる半導体デバイスの製造方法
の実施の形態2を示す製造工程図である。
【図7】 ダイパッドフレームに認識マークが形成され
た半導体デバイスの内部構造を表面側から見た図であ
る。
【図8】 ダイパッドフレームに認識マークが形成され
た半導体デバイスの内部構造を裏面側から見た図であ
る。
【図9】 ダイパッドフレームに形成された認識マーク
の一例を示す図である。
【図10】 ダイパッドフレームに形成された認識マー
クの一例を示す図である。
【図11】 従来の半導体デバイスの表面側の外観の形
状を示す図である。
【図12】 従来の半導体デバイスの裏面側の外観の形
状を示す図である。
【図13】 従来の半導体デバイスの表面側から観察し
た場合の内部構造を示す図である。
【図14】 従来の半導体デバイスの裏面側から観察し
た場合の内部構造を示す図である。
【図15】 従来の半導体デバイスの製造方法の製造工
程図である。
【符号の説明】
1 1ピンマーク、2 デートコード、3 製品型名、
4 モールド樹脂、5リードフレーム、6,6a,6
b,7,7a,7b 認識マーク、8 ダイパッドフレ
ーム、9 半導体チップ、10 ワイヤ配線、11 キ
ャビティナンバ、12 刃(パンチ)、13 固定台。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウエハから切り出した半導体チッ
    プをリードフレームのダイパッドフレームに搭載してモ
    ールドされた半導体デバイスを製造する半導体デバイス
    の製造方法において、 前記半導体デバイスに関する品質または製造情報を表す
    認識マークを前記リードフレームまたは前記ダイパッド
    フレームに形成することを特徴とする半導体デバイスの
    製造方法。
  2. 【請求項2】 前記認識マークは、複数のリードフレー
    ムに対するマーキングの組み合わせによって前記半導体
    デバイスに関する品質または製造情報を表すことを特徴
    とする請求項1に記載の半導体デバイスの製造方法。
  3. 【請求項3】 請求項1または2に記載の半導体デバイ
    スの製造方法によって製造された半導体デバイス。
JP2002158084A 2002-05-30 2002-05-30 半導体デバイスの製造方法およびその製造方法によって製造された半導体デバイス Pending JP2003347318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002158084A JP2003347318A (ja) 2002-05-30 2002-05-30 半導体デバイスの製造方法およびその製造方法によって製造された半導体デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002158084A JP2003347318A (ja) 2002-05-30 2002-05-30 半導体デバイスの製造方法およびその製造方法によって製造された半導体デバイス

Publications (1)

Publication Number Publication Date
JP2003347318A true JP2003347318A (ja) 2003-12-05

Family

ID=29773603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002158084A Pending JP2003347318A (ja) 2002-05-30 2002-05-30 半導体デバイスの製造方法およびその製造方法によって製造された半導体デバイス

Country Status (1)

Country Link
JP (1) JP2003347318A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221033A (ja) * 2006-02-20 2007-08-30 Nec Electronics Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221033A (ja) * 2006-02-20 2007-08-30 Nec Electronics Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP5315186B2 (ja) 半導体装置の製造方法
US6889902B2 (en) Descriptor for identifying a defective die site and methods of formation
US5984190A (en) Method and apparatus for identifying integrated circuits
US7022533B2 (en) Substrate mapping
US10431551B2 (en) Visual identification of semiconductor dies
JP2000077550A (ja) 半導体パッケ―ジの製造方法
JP2006286966A (ja) 半導体装置の生産管理方法及び半導体基板
JP2995264B2 (ja) 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法
US9263398B1 (en) Semiconductor packaging identifier
JP2013157626A (ja) 半導体装置の製造方法
KR100691678B1 (ko) 웨이퍼 레벨 반도체 장치의 제조 방법 및 반도체 장치
US7626278B2 (en) Chip package
JP2003347318A (ja) 半導体デバイスの製造方法およびその製造方法によって製造された半導体デバイス
JP6415411B2 (ja) 半導体装置の製造方法
JP4846299B2 (ja) 半導体装置のマーキング方法
US11063000B2 (en) Semiconductor package authentication feature
KR100379084B1 (ko) 반도체패키지제조방법
JP2003347319A (ja) 半導体装置の製造方法
JP2006066697A (ja) 半導体パッケージの製造方法
JP2000228489A (ja) チップオンチップの半導体チップおよび半導体装置
KR100362499B1 (ko) 반도체팩키지의 불량표시방법과, 이에 따른 반도체팩키지
JP2009272474A (ja) 半導体装置の製造方法
KR20090121013A (ko) 반도체 패키지 제조공정의 인쇄회로기판용 맵 데이터활용방법
KR20000015597A (ko) 반도체 패키지의 마킹방법
JP2000077574A (ja) 半導体装置及びこれを用いた積層型半導体装置