KR100362499B1 - 반도체팩키지의 불량표시방법과, 이에 따른 반도체팩키지 - Google Patents

반도체팩키지의 불량표시방법과, 이에 따른 반도체팩키지 Download PDF

Info

Publication number
KR100362499B1
KR100362499B1 KR1020000026644A KR20000026644A KR100362499B1 KR 100362499 B1 KR100362499 B1 KR 100362499B1 KR 1020000026644 A KR1020000026644 A KR 1020000026644A KR 20000026644 A KR20000026644 A KR 20000026644A KR 100362499 B1 KR100362499 B1 KR 100362499B1
Authority
KR
South Korea
Prior art keywords
package
semiconductor
defective
semiconductor chip
sticker
Prior art date
Application number
KR1020000026644A
Other languages
English (en)
Other versions
KR20010105757A (ko
Inventor
김영호
황신태
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020000026644A priority Critical patent/KR100362499B1/ko
Publication of KR20010105757A publication Critical patent/KR20010105757A/ko
Application granted granted Critical
Publication of KR100362499B1 publication Critical patent/KR100362499B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체팩키지의 불량표시방법과, 이에 따른 반도체팩키지에 관한 것으로, 팩키지유닛을 수지류로 밀봉함에 있어서, 몰드공정보다 이전의 임의의 공정상에서 불량팩키지유닛이 발견될 경우, 불량팩키지유닛의 반도체칩(20) 외면에 불량표시용 스티커(50)를 부착한 후에 몰드공정을 수행하되, 스티커(50)의 불량표시면이 외부로 노출되도록 하여, 외부로 노출된 스티커(50)의 불량표시면을 통해서 불량반도체팩키지를 식별할 수 있도록 된 것이다.

Description

반도체팩키지의 불량표시방법과, 이에 따른 반도체팩키지{Expressive method for badness of a semiconductor package and thereby the semiconductor package}
본 발명은 팩키지유닛이 수지류로 몰딩처리되는 반도체팩키지를 제조함에 있어서, 제조공정중에 발생한 불량팩키지유닛의 불량표시작업이 단순하게 되면서, 작업자가 불량반도체팩키지를 보다 쉽게 인식할 수 있도록 된 팩키지리드프레임의 불량표시방법과, 이에 따른 반도체팩키지에 관한 것이다.
주지된 바와 같이, 특수한 목적의 반도체팩키지를 제외한 일반적인 반도체팩키지는 통상 수지류등의 봉지재를 몰딩처리한 것이 일반적이다.
상기 수지류로 몰딩처리된 팩키지본체를 갖춘 반도체팩키지는, 통상 전기적인 신호를 전달하는 수단에 따라서, 회로기판을 이용하는 타입과, 리드프레임을 이용하는 타입으로 크게 2종류로 구분된다. 또한, 상기 반도체팩키지는, 리드프레임이나 회로기판의 칩탑재부의 배치상태에 따라서, 다수의 칩탑재부가 리드프레임이나 회로기판의 길이방향을 따라서 일열로 배치되는 스트립타입과, 다수의 칩탑재부가 리드프레임이나 회로기판의 종방향과 횡방향을 따라서 평면적으로 배치되는 매트릭스타입으로 구분된다.
도 1을 참조하여 종래 리드프레임을 이용한 반도체팩키지의 제조방법을 개략적으로 설명해 보면, 우선 리드프레임(10)의 칩탑재부(11)에 에폭시를 매개로 반도체칩(20)이 부착된 상태에서, 반도체칩(20)과, 리드프레임(10)의 각 리드부(12a,12b)를 전도성 와이어(30a,30b)로 상호 연결하는 와이어본딩공정과 ; 이들 반도체칩(20)과, 전도성 와이어(30a,30b), 리드프레임(10)의 리드부(12a,12b) 일부분, 및 리드프레임(10)의 전체 칩탑재부(11)나 칩탑재부(11)의 일부분을 수지류로 밀봉하여 팩키지본체(40)를 성형하는 몰드공정을 순차적으로 수행한 후에, 마킹잉크나 레이저빔을 매개로 반도체팩키지를 관리하거나 이를 사용하는데 필요한 정보를 경화된 팩키지본체(40)의 외면에 인쇄하거나 각인하는 마킹공정과 ; 리드프레임(10)의 댐바부를 절단하거나, 리드부(12a,12b)를 절곡하는 트림/포밍공정 및 ; 완성된 팩키지를 리드프레임(10)으로부터 분리시키는 싱귤레이션공정 등의 기타 공정들을 공정순에 따라서 순차적으로 수행하여 반도체팩키지를 완성한다.
상기 반도체팩키지의 제조공정을 수행하는중에 불량팩키지유닛이 확인되는 경우에는 이를 정상팩키지유닛과 별도로 관리해야 하지만, 상기 싱귤레이션공정 이전의 공정들은, 매트릭스나 스트립 또는 팩키지유닛을 공정단위로 하여 단계적이면서 연속적으로 진행되므로, 싱귤레이션공정 이전에 리드프레임(10)으로부터 불량팩키지유닛을 제거하게 되면, 제조공정의 진행이 사실상 불가능하게 된다. 따라서, 불량팩키지유닛이 확인되더라도 블량팩키지유닛을 리드프레임(10)으로부터 제거하지 않은 상태에서 이를 추적한 후, 싱귤레이션공정 이후에 리드프레임(10)으로부터 분리되어진 불량반도체팩키지를 반품처리해야 한다.
여기서 주목할 점은, 상기 몰드공정보다 이전 공정에서는 반도체칩(20)의 불량이나, 반도체칩(20)의 접착불량, 전도성 와이어(30a,30b)의 연결불량, 리드프레임(10)의 리드부(12a,12b)의 불량 등을 작업자가 가시적으로 쉽게 파악할 수 있는 반면, 반도체칩(20)과, 전도성 와이어(30a,30b), 리드프레임(10)의 리드부(12a,12b), 및 리드프레임(10)의 칩탑재부(11)로 이루어진 팩키지유닛이 수지류로 밀봉되는 몰드공정 이후에는 이들 불량을 작업자가 가시적으로 파악할 수 없다는 것이다.
이에 종래에는 상기 몰드공정보다 이전의 임의의 공정상에서 불량팩키지유닛이 발견된 경우에는, 불량팩키지유닛의 해당 리드프레임(10)에 불량표시를 한 후,팩키지유닛을 수지류로 밀봉하고, 이후 외부로 노출되어진 리드프레임(10)의 불량표시를 인식한 후에 이에 해당하는 불량팩키지유닛의 팩키지본체(40) 외면에 불량표시를 각인하여, 작업자가 불량팩키지유닛을 가시적으로 인식할 수 있도록 하고 있다. 이후, 상기 싱귤레이션공정 이후에 작업자가 팩키지본체(40)의 외면을 검사하여, 불량표시가 각인되어진 불량반도체팩키지를 정상반도체팩키지와 구분하여 반품처리하게 된다.
또한, 도시되어 있지는 않지만 종래 회로기판을 이용한 반도체팩키지의 경우에도, 몰드공정보다 이전 공정에서는 반도체칩과, 전도성 와이어, 및 회로기판으로 이루어진 팩키지유닛의 불량을 작업자가 가시적으로 쉽게 파악할 수 있지만, 팩키지유닛이 수지류로 밀봉되는 몰드공정 이후에는 이들 불량을 작업자가 가시적으로 파악할 수 없다.
따라서, 이와같은 회로기판을 이용한 반도체팩키지의 경우에도, 상기 리드프레임을 이용한 반도체팩키지의 경우와 유사하게, 몰드공정보다 이전의 임의의 공정상에서, 팩키지유닛을 검사하여 불량팩키지유닛이 발견될 경우에는, 불량팩키지유닛의 해당 회로기판에 불량표시를 한 후, 팩키지유닛을 수지류로 밀봉하고, 이후 외부로 노출되어진 회로기판의 불량표시를 인식한 후에 이에 해당하는 불량팩키지유닛의 팩키지본체 외면에 불량표시를 각인하여, 작업자가 불량팩키지유닛을 가시적으로 인식할 수 있도록 하고 있다.
그러나, 상기 종래 기술에 따르면, 몰드공정보다 이전공정에서 불량팩키지유닛의 해당 리드프레임(10 ; 또는 해당 회로기판)에 1차적으로 불량표시를 하고, 팩키지본체(40)를 몰딩한 후, 리드프레임(10 ; 또는 회로기판)을 검사하여 리드프레임(10)의 불량표시에 해당하는 불량팩키지유닛의 팩키지본체(40) 외면에 2차적으로 불량표시를 각인해야하므로, 불량표시작업이 상당히 번거롭게 되는 문제가 있었다.
또한, 불량팩키지유닛의 팩키지본체(40)에 불량표시를 각인한 후, 몰딩처리된 스티립이나 매트릭스타입의 팩키지리드프레임(또는 회로기판)을 적재하면, 불량표시를 각인할 때 발생한 불량팩키지유닛의 찌꺼기가 정상팩키지유닛의 팩키지본체(40)에 부착되게 되어, 이의 팩키지본체(40) 외면이 불량하게 되므로, 제조완성된 정상반도체팩키지의 상품성이 저하되는 문제가 있었다.
더욱이, 상기 팩키지본체(40)에 각인된 불량표시는 작업자가 쉽게 파악할 수 없어서, 싱귤레이션공정 이후에 불량반도체팩키지를 구별할 때 작업자의 집중력이 크게 요구되므로, 불량반도체팩키지를 구별하는 상당히 작업이 어렵고, 작업자의 작업오류로 인해서 불량반도체팩키지가 정상반도체팩키지들에 석여서 동일하게 취급되는 경우가 빈번하게 발생되어, 반도체팩키지의 신뢰성이 저하되는 문제가 있었다.
이에 본 발명은 상기와 같은 문제를 해소하기 위하여 발명된 것으로, 제조공정중에 발생한 불량팩키지유닛의 불량표시작업이 단순하게 되면서, 작업자가 불량반도체팩키지를 보다 쉽게 인식할 수 있도록 된 팩키지리드프레임의 불량표시방법과, 이에 따른 반도체팩키지를 제공함에 그 목적이 있다.
도 1은 종래 기술에 따른 반도체팩키지의 팩키지유닛부분을 절개한 단면도,
도 2a 및 도 2b는 본 발명에 따른 반도체팩키지의 하나의 실시예를 도시한 도면으로서, 팩키지유닛부분을 절개한 단면도,
도 3a 및 도 3b는 도 2a 및 도 2b에 도시된 실시예의 변형예를 도시한 도면이다.
10 ; 리드프레임, 11 ; 칩탑재부,
12a,12b ; 리드부, 20 ; 반도체칩,
30a,30b ; 도전성 와이어, 40 ; 팩키지본체,
50 ; 불량표시용 스티커, 51 ; 하판,
52 ; 상판, 53 ; 격막.
상기와 같은 목적을 달성하기 위한 본 발명은, 반도체칩과, 전도성 와이어, 리드프레임의 리드부, 및 리드프레임의 칩탑재부로 이루어진 반도체팩키지의 팩키지유닛이나 ; 반도체칩과, 전도성 와이어, 및 회로기판으로 이루어진 반도체팩키지의 팩키지유닛을 수지류로 밀봉하는 몰드공정을 갖춘 반도체팩키지의 제조방법에 있어서, 상기 몰드공정보다 이전의 임의의 공정상에서 불량팩키지유닛이 발견될 경우, 불량팩키지유닛의 반도체칩 외면에 불량표시용 스티커를 부착한 후에 몰드공정을 수행하되, 스티커의 불량표시면이 외부로 노출되도록 하여, 스티커(50)를 매개로 불량반도체팩키지가 식별되도록 하는 것을 특징으로 하는 반도체팩키지의 불량표시방법으로 되어 있다.
또한, 리드프레임의 칩탑재부에 반도체칩이 부착되고 ; 도전성 와이어의 양쪽 선단이 리드프레임의 리드부와, 반도체칩에 각각 부착되며 ; 반도체칩과, 전도성 와이어, 리드프레임의 리드부, 및 리드프레임의 칩탑재부로 이루어진 팩키지유닛이 수지류인 팩키지본체에 의해 밀봉되어진 리드프레임을 이용한 반도체팩키지에 있어서, 상기 반도체칩에 불량표시용 스티커가 부착되어, 스티커의 불량표시면이 외부로 노출되도록, 팩키지본체에 안착되어진 것을 특징으로 하는 구조로 되어 있다.
또한, 회로기판의 칩탑재부에 반도체칩이 부착되고 ; 도전성 와이어의 양쪽 선단이 회로기판 패턴의 본드핑거와, 반도체칩에 각각 부착되며 ; 반도체칩과, 전도성 와이어, 및 회로기판으로 이루어진 팩키지유닛이 수지류인 팩키지본체에 의해 밀봉되어진 회로기판을 이용한 반도체팩키지에 있어서, 상기 반도체칩에 불량표시용 스티커가 부착되어, 스티커의 불량표시면이 외부로 노출되도록, 팩키지본체에 안착되어진 것을 특징으로 하는 구조로 되어 있다.
이하 본 발명을 첨부된 예시도면에 의거하여 실시예를 상세히 설명한다.
도 2a 및 도 2b는 본 발명에 따른 반도체팩키지의 하나의 실시예를 도시한 도면으로서, 팩키지유닛부분을 절개한 단면도이고, 도 3a 및 도 3b는 도 2a 및 도 2b에 도시된 실시예의 변형예를 도시한 도면인 바, 종래 기술을 도시한 도 1과 동일한 부위에는 동일한 참조부호를 붙이면서 그 설명은 생략한다.
도 2a에 의하면 본 발명에 따른 리드프레임을 이용한 반도체팩키지는, 리드프레임(10)의 칩탑재부(11)에 반도체칩(20)이 부착되고, 도전성 와이어(30a,30b)의 양쪽 선단이 리드프레임(10)의 리드부(12a,12b)와, 반도체칩(20)에 각각 부착되며,반도체칩(20)에 불량표시용 스티커(50)가 부착된다. 또한, 상기 리드프레임(10)의 리드부(12a,12b)와, 반도체칩(20), 전도성 와이어(30a,30b), 및 리드프레임(10)의 칩탑재부(11)로 이루어진 팩키지유닛과, 스티커(50)가 수지류인 팩키지본체(40)에 의해 밀봉되되, 스티커(50)의 불량표시면이 외부로 노출되어진 구조를 이룬다.
상기 몰드공정보다 이전의 임의의 공정상에서 불량팩키지유닛이 발견되면, 불량팩키지유닛의 반도체칩(20) 외면에 불량표시용 스티커(50)를 부착한 후에 몰드공정을 수행하되, 스티커(50)의 두께는 스티커(50)의 불량표시면이 외부로 노출되어야 한다는 점이 고려되어야 한다.
도 2a는 반도체칩(20)에 부착된 스티커(50)의 노출면인 불량표시면(도 2a 및도 2b에서 상부면)이 팩키지본체(40)의 높이보다 약간 높은 곳에 위치되도록 스티커(50)의 두께가 설정된 것으로, 이에 의하면, 몰드공정시 하부금형(도시안됨)에 리드프레임(10)이 안착된 상태에서 상부금형(도시안됨)이 하방향으로 이동되어 하부금형과 맞대어지면, 스티커(50)가 상부금형에 의해 하방향으로 눌리게 되어, 스티커(50)와 반도체칩(20) 및 칩탑재부(11)가 하방향으로 눌려진 상태에서 수지류로 밀봉된다. 한편, 도 2b는 스티커(50)와 반도체칩(20) 및 칩탑재부(11)가 허용한도내에서 하방향으로 최대로 눌리어진 상태를 도시한 것으로, 칩탑재부(11)의 하부면에서부터 스티커(50)의 불량표시면까지의 높이와, 팩키지본체(40)의 높이, 즉 팩키지본체(40)의 두께가 일치되어, 스티커(50)의 불량표시면과, 칩탑재부(11)의 하부면이 외부로 노출되어진 상태를 도시하고 있다.
그러나, 2a 및 도 2b에 도시된 실시예에서와 같이 소정 두께를 갖는 플레이트타입의 스티커(50)를 이용하는 경우에는, 스티커(50)나, 반도체칩(20)의 두께오차, 칩탑재부(11)의 높이오차에 의해서, 스티커(50)의 노출면인 불량표시면이 팩키지본체(40)의 높이보다 낮은 곳에 위치되면, 반도체칩(20)과 칩탑재판(11) 뿐만 아니라 스티커(50)도 팩키지본체(40)에 완전하게 밀봉되어, 불량팩키지유닛의 식별이 불가능하게 될 단점이 있다. 또한, 상기 두께오차나 높이오차에 의해서 스티커(50)의 노출면인 불량표시면이 팩키지본체(40)의 높이보다 과도하게 높은 곳에 위치되면, 몰드공정시 스티커(50)가 상부금형에 의해 하방향으로 눌려서 칩탑재부(11)가 하부금형에 맞대어진 상태에서(도 2b 참조), 상부금형의 하방향으로의 이동이 팩키지본체(40)의 외부로 돌출되어진 스티커(50)에 의해 간섭되어, 상부금형과 하부금형 사이에 미세한 틈새가 발생될 수 있는데, 이때 몰딩작업은 스트립이나 매트릭스 단위로 수행되므로, 불량팩키지유닛과 동시에 몰딩처리되는 다른 정상팩키지유닛들의 팩키지본체(40)가 불량처리될 수 있는 단점이 있다.
따라서, 도 3a 및 도 3b에 도시된 바와 같이, 반도체칩(20)에 부착되는 하판(51)과, 하판(51)과 평행하게 배치되어 외부로 노출되는 상판(53) 및, 상판(53)과 하판(51) 사이에 끼워져 고정되는 웨이브형태의 격막(52)으로 구성되어 골판지구조를 이루는 불량표시용 스티커(50)를 이용하는 것이 바람직하다.
이를 보다 상세히 설명해 보면, 상기 골판지타입의 불량표시용 스티커(50)를 이용하는 경우, 스티커(50)의 두께를 도 3a에 도시된 바와 같이 두껍게 하더라도, 몰드공정시 스티커(50)가 상부금형에 의해 하방향으로 눌리게 되면, 스티커(50)의 격막(52)이 적절하게 굴절되므로, 상부몰드의 하방향으로의 이동이 방해되지 않으면서 상부몰드와 스티커(50)의 상판(53)이 상호 접해진 상태를 유지하게 되어, 도 3b에 도시된 바와 같이 칩탑재부(11)와 반도체칩(20)이 팩키지본체(40) 내부에 완전하게 밀봉되면서, 스티커(50)의 상판(53) 외면이 외부로 노출된다. 따라서, 골판지타입의 불량표시용 스티커(50)를 이용하게 되면, 도 2a 및 도 2b에 도시된 불량표시용 스티커(50)의 제반 단점들이 해소되므로, 이를 이용하는 것이 바람직하다.
한편, 본 발명은 상기 실시예에 한정되지 않고, 팩키지유닛이 수지류로 몰딩처리되는 공지의 모든 반도체팩키지에 적용될 수 있으며, 그 일예로 반도체칩(20)과, 전도성 와이어(30a,30b), 및 회로기판으로 이루어진 팩키지유닛이 수지류로 밀봉되어진 회로기판을 이용한 반도체팩키지에도 적용될 수 있음은 물론이다.
이상 상기한 바와 같은 본 발명에 따르면, 몰드공정보다 이전의 임의의 공정상에서 불량팩키지유닛의 반도체칩 외면에 불량표시용 스티커를 부착한 후, 스티커의 불량표시면이 외부로 노출되도록 몰딩공정을 수행하여, 불량반도체팩키지에 구비된 해당 스티커의 불량표시면이 외부로 노출되도록 하므로, 작업자가 불량반도체팩키지를 정상반도체팩키지와 쉽게 구별할 수 있게 되어, 불량반도체팩키지 선별작업이 편리하게 되고, 또한 선별작업오류의 감소로 인해서 반도체팩키지의 신뢰성이 향상되는 효과가 있다.
또한, 본 발명에 따르면, 몰드공정보다 이전공정에서 불량팩키지유닛이 발견되면, 몰드공정보다 이전의 임의의 공정에서 불량표시용 스티커를 해당 불량팩키지유닛의 반도체칩에 부착하면 되므로, 불량표시작업이 단순화되어 생산성이 향상되는 효과가 있다.
한편, 골판지타입의 불량표시용 스티커를 이용하는 경우에는, 혹시라도 초래될 수 있는 정상팩키지유닛의 팩키지본체의 불량을 예방할 수 있는 효과도 기대된다.

Claims (4)

  1. (정정) 반도체칩과, 전도성 와이어, 리드프레임의 리드부, 및 리드프레임의 칩탑재부로 이루어진 팩키지유닛이나; 반도체칩과, 전도성 와이어, 및 회로기판으로 이루어진 팩키지유닛을 수지류로 밀봉하는 몰드공정을 갖춘 반도체팩키지의 제조방법에 있어서,
    상기 몰드공정보다 이전의 임의의 공정상에서 불량팩키지유닛이 발견될 경우, 불량팩키지유닛의 반도체칩 외면에 불량표시용 스티커를 부착한 후에 몰드공정을 수행하되, 스티커의 불량표시면이 외부로 노출되도록 하여, 스티커를 매개로 불량반도체팩키지가 식별되도록 하는 것을 특징으로 하는 반도체팩키지의 불량표시방법.
  2. (정정) 칩탑재부가 형성되고, 상기 칩탑재부의 외주연에는 다수의 리드부가 구비된 리드프레임과;
    상기 리드프레임의 칩탑재부에 부착된 반도체칩과;
    상기 반도체칩의 상면에 부착되어 불량표시 역할을 하는 불량표시용 스티커와;
    상기 반도체칩과 리드부를 전기적 및 기계적으로 연결하는 다수의 도전성 와이어와;
    상기 리드프레임, 반도체칩, 불량표시용 스티커, 및 도전성 와이어를 밀봉하되, 상기 불량표시용 스티커의 상면이 외부로 노출되도록 하여 형성된 팩키지본체를 포함하여 이루어진 반도체팩키지.
  3. (정정) 칩탑재부가 형성되고, 상기 칩탑재부의 외주연에는 다수의 본드핑거가 형성된 회로기판과;
    상기 회로기판의 칩탑재부에 부착된 반도체칩과;
    상기 반도체칩의 상면에 부착되어 불량표시 역할을 하는 불량표시용 스티커와;
    상기 반도체칩과 본드핑거를 전기적 및 기계적으로 연결하는 다수의 도전성 와이어와;
    상기 회로기판, 반도체칩, 불량표시용 스티커, 및 도전성 와이어를 밀봉하되, 상기 불량표시용 스티커의 상면이 외부로 노출되도록 하여 형성된 팩키지본체를 포함하여 이루어진 반도체팩키지.
  4. 제 2항 또는 제3항에 있어서, 상기 불량표시용 스티커는, 반도체칩에 부착되는 하판과, 하판과 평행하게 배치되어 외부로 노출되는 상판 및, 상판과 하판 사이에 끼워져 고정되는 웨이브형태의 격막으로 구성되어 골판지구조를 이루는 것을 특징으로 하는 반도체팩키지.
KR1020000026644A 2000-05-18 2000-05-18 반도체팩키지의 불량표시방법과, 이에 따른 반도체팩키지 KR100362499B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000026644A KR100362499B1 (ko) 2000-05-18 2000-05-18 반도체팩키지의 불량표시방법과, 이에 따른 반도체팩키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000026644A KR100362499B1 (ko) 2000-05-18 2000-05-18 반도체팩키지의 불량표시방법과, 이에 따른 반도체팩키지

Publications (2)

Publication Number Publication Date
KR20010105757A KR20010105757A (ko) 2001-11-29
KR100362499B1 true KR100362499B1 (ko) 2002-11-23

Family

ID=19669051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000026644A KR100362499B1 (ko) 2000-05-18 2000-05-18 반도체팩키지의 불량표시방법과, 이에 따른 반도체팩키지

Country Status (1)

Country Link
KR (1) KR100362499B1 (ko)

Also Published As

Publication number Publication date
KR20010105757A (ko) 2001-11-29

Similar Documents

Publication Publication Date Title
US6664647B2 (en) Semiconductor device and a method of manufacturing the same
US9287142B2 (en) Method of manufacturing a semiconductor device using markings on both lead frame and sealing body
US20030209815A1 (en) Semiconductor device and its manufacturing method
US9029195B2 (en) Leadframe, semiconductor device, and method of manufacturing the same
JP2995264B2 (ja) 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法
JP3893624B2 (ja) 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
KR20050043514A (ko) 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
KR100362499B1 (ko) 반도체팩키지의 불량표시방법과, 이에 따른 반도체팩키지
KR100691678B1 (ko) 웨이퍼 레벨 반도체 장치의 제조 방법 및 반도체 장치
JP2013157626A (ja) 半導体装置の製造方法
JP4937581B2 (ja) 電子装置
JP6415411B2 (ja) 半導体装置の製造方法
US10504801B2 (en) Method and apparatus for detecting and removing defective integrated circuit packages
KR100300497B1 (ko) 몰딩후 불량 반도체 패키지 검출 방법
KR200143923Y1 (ko) P.c.b 스트립의 인식마크
JP3681856B2 (ja) 樹脂封止型電子部品
JPH0766350A (ja) 半導体装置用リードフレーム
KR200141173Y1 (ko) 리드돌출형 반도체 패키지
JPH04340742A (ja) 不具合な半導体装置の識別方法
JPH05152501A (ja) 半導体装置
CN101286497B (zh) 芯片封装结构及其制程
JP2011029482A (ja) 半導体装置の製造方法
JP2007294637A (ja) 半導体装置の製造方法
JPH05326801A (ja) 半導体装置及びそのリードフレーム
JPH10209362A (ja) リードフレーム構造体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061113

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee