KR20000015597A - 반도체 패키지의 마킹방법 - Google Patents
반도체 패키지의 마킹방법 Download PDFInfo
- Publication number
- KR20000015597A KR20000015597A KR1019980035623A KR19980035623A KR20000015597A KR 20000015597 A KR20000015597 A KR 20000015597A KR 1019980035623 A KR1019980035623 A KR 1019980035623A KR 19980035623 A KR19980035623 A KR 19980035623A KR 20000015597 A KR20000015597 A KR 20000015597A
- Authority
- KR
- South Korea
- Prior art keywords
- marking
- wafer
- semiconductor package
- semiconductor
- data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 반도체 패키지의 제조 공정 전에 미리 웨이퍼에 표시된 맵(Map)을 카메라로 인식하거나, 또는 맵 파일(Map File)을 이용하여 상기한 웨이퍼의 뒷면에 마킹을 하도록 된 것으로, 본 발명의 마킹방법은 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩 중에서 불량의 반도체칩과 양호한 반도체칩을 각각 카메라로 인식하는 단계와, 상기한 카메라로 인식한 자료를 데이타로 변환하는 단계와, 상기한 변환된 데이타를 마킹장비에 전송하는 단계와, 상기한 마킹장비로 전송된 자료를 이용하여 웨이퍼의 뒷면에 마킹을 하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체 패키지의 마킹방법에 관한 것으로, 더욱 상세하게는 반도체 패키지의 제조 공정 전에 미리 웨이퍼에 표시된 맵(Map)을 카메라로 인식하거나, 또는 맵 파일(Map File)을 이용하여 상기한 웨이퍼의 뒷면에 마킹을 함으로써, 제조공정을 간단히 하여 작업능률을 향상시키도록 된 반도체 패키지의 마킹방법에 관한 것이다.
일반적으로 전자 제품, 통신 기기, 컴퓨터 등 반도체 패키지가 실장되는 전자 제품들이 소형화되어 가고 있는 추세에 따라 반도체 패키지의 크기를 기능의 저하없이 소형화시키고, 고다핀을 구현하면서 경박단소화 하고자 하는 새로운 형태의 반도체 패키지가 개발되고 있다.
이러한 반도체 패키지는 여러 단계의 공정(원자재검사, 소잉공정, 다이본딩공정, 와이어본딩공정, 봉함공정, 마킹공정 등)을 거쳐 반도체 패키지의 제품으로 완성된다.
상기에 있어서, 마킹공정은 반도체 패키지를 식별할 수 있도록 반도체 패키지의 일면에 문자 및 기호(자재의 고유번호, 회사명, 날짜 등)를 표시하는 것이다.
한편, 최근에는 반도체 패키지를 경박단소화 하기 위하여 반도체 패키지의 두께를 최대한 얇게 하면서 열 방출의 효과도 향상시키기 위하여 반도체칩의 저면이 직접 외부로 노출되는 반도체 패키지가 늘어나고 있는 추세이며, 이러한 반도체 패키지는 외부로 노출된 반도체칩의 저면에 마킹을 하여야 한다.
종래의 마킹공정은 통상 반도체 패키지의 모든 공정이 완료된 후에 진행되는 것이 일반적이다. 즉, 반도체 패키지에 마킹을 하기 위해서는 상기한 웨이퍼상에서 각각의 반도체칩을 절단한 후에 여러 단계의 반도체 패키지 제조 공정(원자재검사, 소잉공정, 다이본딩공정, 와이어본딩공정, 봉함공정)을 거친 다음에 최종적으로 마킹을 하였다.
이러한 마킹공정은 낱개의 반도체 패키지를 별도의 트레이에 안착시킨 상태로 상기한 트레이를 이송시키면서 마킹을 하였다. 또한, 반도체칩이 외부로 노출되는 타입의 반도체 패키지에 있어서는 상기한 반도체칩의 뒷면에 직접 마킹을 한다.
따라서, 종래에는 마킹을 하기 위해서는 별도의 트레이가 준비되어야 하고, 마킹시에 상기한 반도체칩을 정위치에 고정시키기 위한 장치들이 필요함으로써, 기계장치의 구성이 복잡하고, 이러한 장치를 이용한 마킹공정 또한 매우 어려운 문제점이 있었다.
본 발명의 목적은 이와 같은 문제점을 해소하기 위하여 발명된 것으로서, 반도체 패키지의 제조 공정 전에 미리 웨이퍼에 표시된 맵(Map)을 카메라로 인식하거나, 또는 맵 파일(Map File)을 이용하여 상기한 웨이퍼의 뒷면에 마킹을 함으로써, 제조공정을 간단히 할 수 있음은 물론, 작업능률을 향상시키도록 된 반도체 패키지의 마킹방법을 제공함에 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 패키지의 마킹방법을 도시한 블럭도
도 2는 본 발명의 제2 실시예에 따른 반도체 패키지의 마킹방법을 도시한 블럭도
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명의 제1 실시예에 따른 반도체 패키지의 마킹방법은, 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와, 상기한 웨이퍼상에 형성된 다수의 반도체칩 중에서 불량의 반도체칩과 양호한 반도체칩을 각각 카메라로 인식하는 단계와, 상기한 카메라로 인식한 자료를 데이타로 변환하는 단계와, 상기한 변환된 데이타를 마킹장비에 전송하는 단계와, 상기한 마킹장비로 전송된 자료를 이용하여 웨이퍼의 뒷면에 마킹을 하는 단계를 포함하여 이루어진다.
여기서, 상기한 마킹을 하는 단계는, 양호한 반도체칩의 뒷면에는 마킹을 하고, 불량의 반도체칩의 뒷면에는 불량의 표시를 각각 구분지어서 할 수 있다. 또한, 상기한 마킹은 레이저 마킹이나, 잉크 마팅을 선택적을 할 수 있다.
본 발명에 따른 제2 실시예의 반도체 패키지의 마킹방법은, 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와, 상기한 웨이퍼에 형성된 다수의 반도체칩의 특성(양호한 반도체칩과 불량의 반도체칩)이 저장되어 있는 맵 파일(Map File)을 제공받아 데이타로 변환하는 단계와, 상기한 변환된 데이타를 마킹장비에 전송하는 단계와, 상기한 마킹장비로 전송된 자료를 이용하여 웨이퍼의 뒷면에 마킹을 하는 단계를 포함하여 이루어진다.
여기서, 상기한 마킹을 하는 단계는, 양호한 반도체칩의 뒷면에는 마킹을 하고, 불량의 반도체칩의 뒷면에는 불량의 표시를 각각 구분지어서 할 수 있다. 또한, 상기한 마킹은 레이저 마킹이나, 잉크 마팅을 선택적을 할 수 있다.
이와 같은 방법으로 웨이퍼의 뒷면에 마킹을 하고 난 후에는, 반도체 패키지의 여러 단계의 공정(원자재검사, 소잉공정, 다이본딩공정, 와이어본딩공정, 봉함공정 등)을 거쳐 반도체 패키지의 제품으로 완성한다.
즉, 반도체칩의 뒷면에 이미 마킹이 되어 있는 상태로 모든 공정이 진행됨으로써, 별도의 마킹공정을 행할 필요가 없어 작업능률을 향상시킬 수 있고, 반도체 패키지의 완성후에는 불량의 반도체칩에는 불량 표시가 되어 있음으로써, 별도의 테스트 공정을 거치지 않고도 불량의 반도체칩이 패키지화 된 제품을 손쉽게 구분지어 추려낼 수 있는 장점이 있다.
또한, 본 발명의 각 실시예에 의한 반도체 패키지의 마킹방법은, 반도체칩이 반도체 패키지의 외부로 노출되는 모든 반도체 패키지에 적용 가능하다.
이상의 설명에서 알 수 있듯이 본 발명의 반도체 패키지의 마킹방법에 의하면, 반도체 패키지의 제조 공정 전에 미리 웨이퍼에 표시된 맵(Map)을 카메라로 인식하거나, 또는 맵 파일(Map File)을 이용하여 상기한 웨이퍼의 뒷면에 마킹을 함으로써, 제조공정을 간단히 할 수 있음은 물론, 작업능률을 향상시킬 수 있는 효과가 있다.
Claims (4)
- 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와,상기한 웨이퍼상에 형성된 다수의 반도체칩 중에서 불량의 반도체칩과 양호한 반도체칩을 각각 카메라로 인식하는 단계와,상기한 카메라로 인식한 자료를 데이타로 변환하는 단계와,상기한 변환된 데이타를 마킹장비에 전송하는 단계와,상기한 마킹장비로 전송된 자료를 이용하여 웨이퍼의 뒷면에 마킹을 하는 단계를포함하여 이루어지는 것을 특징으로 하는 반도체 패키지의 마킹방법.
- 제 1 항에 있어서,상기한 마킹을 하는 단계에서, 양호한 반도체칩의 뒷면에는 마킹을 하고, 불량의 반도체칩의 뒷면에는 불량의 표시를 각각 구분지어서 표시하는 것을 특징으로 하는 반도체 패키지의 마킹방법.
- 전자회로가 집적되어 있는 다수의 반도체칩이 형성된 웨이퍼를 제공하는 단계와,상기한 웨이퍼에 형성된 다수의 반도체칩의 특성이 저장되어 있는 맵 파일(Map File)을 제공받아 데이타로 변환하는 단계와,상기한 변환된 데이타를 마킹장비에 전송하는 단계와,상기한 마킹장비로 전송된 자료를 이용하여 웨이퍼의 뒷면에 마킹을 하는 단계를포함하여 이루어지는 것을 특징으로 하는 반도체 패키지의 마킹방법.
- 제 3항에 있어서,상기한 마킹을 하는 단계에서, 양호한 반도체칩의 뒷면에는 마킹을 하고, 불량의 반도체칩의 뒷면에는 불량의 표시를 각각 구분지어서 표시하는 것을 특징으로 하는 반도체 패키지의 마킹방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0035623A KR100379093B1 (ko) | 1998-08-31 | 1998-08-31 | 반도체패키지의마킹방법 |
| JP11200832A JP3055104B2 (ja) | 1998-08-31 | 1999-07-14 | 半導体パッケ―ジの製造方法 |
| US09/385,694 US6589801B1 (en) | 1998-08-31 | 1999-08-30 | Wafer-scale production of chip-scale semiconductor packages using wafer mapping techniques |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0035623A KR100379093B1 (ko) | 1998-08-31 | 1998-08-31 | 반도체패키지의마킹방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000015597A true KR20000015597A (ko) | 2000-03-15 |
| KR100379093B1 KR100379093B1 (ko) | 2003-07-23 |
Family
ID=19548974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0035623A KR100379093B1 (ko) | 1998-08-31 | 1998-08-31 | 반도체패키지의마킹방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100379093B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030008464A (ko) * | 2001-07-18 | 2003-01-29 | 삼성전자 주식회사 | 반도체 웨이퍼 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020034614A (ko) * | 2000-11-02 | 2002-05-09 | 마이클 디. 오브라이언 | 웨이퍼의 불량칩 마킹 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01309345A (ja) * | 1988-02-16 | 1989-12-13 | Oki Electric Ind Co Ltd | 半導体チップのマーキング方法及びそのマーキング装置 |
| JPH01211935A (ja) * | 1988-02-18 | 1989-08-25 | Nec Kyushu Ltd | ウエーハのプロービング装置 |
| JPH04186646A (ja) * | 1990-11-19 | 1992-07-03 | Oki Electric Ind Co Ltd | 半導体素子のマーキング方法及びその半導体素子の固定方法 |
| JPH05144891A (ja) * | 1991-11-20 | 1993-06-11 | Nec Kyushu Ltd | 半導体装置用マツピングデータ・マーキングユニツト |
| JPH08191038A (ja) * | 1995-01-11 | 1996-07-23 | Kawasaki Steel Corp | 半導体基板へのマーキング方法 |
| KR19990026306U (ko) * | 1997-12-19 | 1999-07-15 | 구본준 | 웨이퍼 마킹 장치 |
-
1998
- 1998-08-31 KR KR10-1998-0035623A patent/KR100379093B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030008464A (ko) * | 2001-07-18 | 2003-01-29 | 삼성전자 주식회사 | 반도체 웨이퍼 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100379093B1 (ko) | 2003-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3055104B2 (ja) | 半導体パッケ―ジの製造方法 | |
| JP4359576B2 (ja) | 第２の基板上に第１の基板のチップを配置する方法 | |
| US10431551B2 (en) | Visual identification of semiconductor dies | |
| US20050026323A1 (en) | Method of manufacturing a semiconductor device | |
| US20130302945A1 (en) | Singulation of ic packages | |
| JP2006286966A (ja) | 半導体装置の生産管理方法及び半導体基板 | |
| JP2995264B2 (ja) | 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法 | |
| KR100379093B1 (ko) | 반도체패키지의마킹방법 | |
| KR100691678B1 (ko) | 웨이퍼 레벨 반도체 장치의 제조 방법 및 반도체 장치 | |
| CN100397605C (zh) | 半导体器件的制造方法 | |
| CN100411124C (zh) | Csp封装工艺 | |
| JPH11111650A (ja) | 半導体装置の製造方法、半導体装置およびその製造方法に用いる治具 | |
| JP2004193189A (ja) | 半導体装置の生産管理システム | |
| KR100379084B1 (ko) | 반도체패키지제조방법 | |
| TW200419746A (en) | Chip scale package and method for marking the same | |
| US6391666B2 (en) | Method for identifying defective elements in array molding of semiconductor packaging | |
| KR100370844B1 (ko) | 반도체패키지제조를위한마킹방법 | |
| JP2001127236A (ja) | Ｉｃパッケージ | |
| KR100641471B1 (ko) | 반도체 소자의 입력 ｉｃ 구조 | |
| KR20010010860A (ko) | 몰딩후 불량 반도체 패키지 검출 방법 | |
| KR100370840B1 (ko) | 반도체패키지제조를위한웨이퍼와써킷테이프의접착방법 | |
| KR100478205B1 (ko) | 다이본더의 불량마킹방법 | |
| JP2003078072A (ja) | 半導体装置の製造方法 | |
| KR20010037255A (ko) | 반도체 패키지의 마킹 방법 | |
| KR980011949A (ko) | 롬 코드 인식 영역을 갖고 있는 반도체 칩 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130321 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140314 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160322 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20180313 Year of fee payment: 16 |
|
| EXPY | Expiration of term |