JP2006066697A

JP2006066697A - 半導体パッケージの製造方法

Info

Publication number: JP2006066697A
Application number: JP2004248293A
Authority: JP
Inventors: Hiroharu Omori; 弘治大森; Masaji Funakoshi; 正司舩越; Naoto Ueda; 直人上田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-08-27
Filing date: 2004-08-27
Publication date: 2006-03-09

Abstract

【課題】半導体パッケージの製造工程において工程毎に生じた不良箇所を不良位置認識情報に累積記録させ、基板識別手段の情報を読み取ることにより、必要とする半導体パッケージのみ選別する。
【解決手段】複数の半導体素子５が搭載可能なプリント基板１の配線パターンの断線および外観不良のチェックを行い、プリント基板１の不良箇所に対応して該当する半導体素子搭載領域に画像認識などによって識別可能な不良認識マーク２を付与する。このプリント基板１に対して、画像認識などの手段を用いて不良認識マーク２の位置を読み取り、不良認識位置情報を作成する。次に、バーコードあるいはタグなどの記録手段としての基板認識手段４を基板一部に割り付けして、不良認識位置情報と基板認識情報を対応させて記録する。
【選択図】図２

Description

本発明は、半導体パッケージの製造方法に関し、特にプリント基板を用いる半導体パッケージの組立における選別技術に関するものである。

以下、従来の表面実装部品および基板の実装について説明する。

まず、プリント基板の形成工程について説明する。プリント基板は、その両面に銅箔を積層したガラスエポキシなどからなる基材を、適当な大きさに裁断して複数個取りする絶縁基板であって、プリント基板に対して、スルーホール加工工程で所定のピッチ，寸法に設定された複数個のスルーホールを切削ドリルなどの加工手段を用いて穴明けを行い、その後、スルーホールの壁面を含むプリント基板を洗浄した後、全面に銅の無電解および電解メッキを施して、銅メッキ層の導電体膜を形成する。導電体膜はスルーホール内まで形成される。

次に、前記導電体膜をフォトリソグラフィーによりパターン化する。すなわち、プリント基板の表面およびスルーホール内にフォトレジスト膜を電着法により塗布し、プリント基板両面にフォトマスクを重ねた状態で露光を行い、フォトレジスト膜を現像することによりフォトマスクをパターン化する。その後、導電体膜をエッチングし、フォトレジスト膜を剥離することにより、プリント基板の上面に配線パターンを形成して、複数の半導体素子搭載領域を形成すると共に、スルーホールの内面にスルーホール電極を形成する。

また、プリント基板の裏面側には、格子状に多数の同一形状の半田付け可能な表面であるレジスト開口部を形成し、スルーホール電極から続く外部電極を形成することにより、プリント基板が完成する。さらに必要に応じて、ソルダーレジストおよび金メッキ処理が施される。

図４（ａ）〜（ｆ）は従来の半導体パッケージの製造方法の工程説明図であって、（ａ）〜（ｄ）における上の図は断面図、（ａ）〜（ｄ）における下の図は平面図、（ｅ），（ｆ）は断面図である。

図４（ａ）に示すプリント基板１の検査工程において、配線パターンの断線および外観不良のチェックを行い、プリント基板の不良箇所に対応して該当する半導体素子搭載領域に、画像認識法などにより識別可能な不良認識マーク２を付与する。

図４（ｂ），（ｃ）に示す半導体素子の搭載工程において、前記プリント基板１上の不良認識マーク２を付与した半導体素子搭載領域を除いた箇所に、複数個の半導体素子５をそれぞれ搭載し、該半導体素子５の電極と外部電極用の配線パターンとをワイヤー６により接続する。

図４（ｄ）に示す樹脂封止工程において、前記ワイヤー５で接続された半導体素子４を搭載したプリント基板１をエポキシ樹脂などからなる封止樹脂７によって一括して樹脂封止形成する。

図４（ｅ）に示すボール電極形成工程において、樹脂封止形成した前記プリント基板１の下面の外部電極に半田ボールを溶融接続させて、ボール電極８を形成する。

なお、前記のそれぞれの工程において生じた不良箇所を、プリント基板の可視可能な領域に不良認識マークを累積して付与する場合もある。

図４（ｆ）に示すプリント基板分割工程において、樹脂封止形成した前記プリント基板１をダイシング１０により分割し、半導体パッケージ９を完成させる。

切断分割された前記半導体パッケージ９における外観，電気特性を検査して、半導体パッケージ９を選別する。

図５（ａ），（ｂ）は図４（ｆ）のプリント基板分割工程にて得られた半導体パッケージ９の選別結果を示す説明図であり、（ａ）は良品の半導体パッケージ（イ），（ハ），（ヘ）を示し、（ｂ）は不良の半導体パッケージ（ロ），（ホ），（ニ）を示している。
特開２００１−３３８９３３号公報特表２００１−５６０４４９号公報

しかしながら、従来の半導体パッケージの製造方法には次のような問題がある。

すなわち、従来ではプリント基板状態において、プリント基板の不良箇所に対応して該当する半導体素子搭載領域に不良認識マークを付与しており、半導体素子が搭載されていない半導体パッケージは、樹脂封止された後の外観からは識別不可能であり、不良であるに関わらず電気的検査にて選別を行わなければならない。

また、個々の工程において生じた不良箇所を、プリント基板の可視可能な領域に不良認識マークを累積して付与する場合、マークを付与するため作業効率が低下し、さらにプリント基板の可視可能な領域を確保しなければならないという問題がある。

本発明の目的は、前記従来技術の問題を解決し、容易かつ確実に、良品／不良を適宜選択して、必要とする半導体パッケージのみ選別することを可能とした半導体パッケージの製造方法を提供することにある。

前記目的を達成するため、本発明は、半導体素子をプリント基板に搭載する工程と、半導体素子とプリント基板とを電気的に接続する工程と、半導体素子を樹脂封止する工程と、プリント基板に外部電極を形成する工程と、樹脂封止したプリント基板を半導体素子毎に分離切断して複数の半導体パッケージを形成する分離切断工程からなる半導体パッケージの製造工程において、工程毎に生じた不良箇所を不良位置認識情報に累積記録させ、基板識別手段の情報を読み取ることにより、必要とする半導体パッケージのみ選別することを可能にしたものである。

本発明によれば、複数の半導体素子が搭載可能なプリント基板に半導体素子を実装して組み立てられる半導体パッケージの製造方法であって、プリント基板毎に、その工程毎に生じた不良箇所を不良位置認識情報に累積記録させ、最終的にその情報を読み取ることにより、必要とする半導体パッケージを選別することができる。

このことにより、半導体パッケージを外観もしくは電気的検査を用いて選別する作業効率を向上させることができる。また、個々の工程において生じた不良箇所を、従来のようにプリント基板の樹脂封止領域外の可視可能な領域に不良認識マークを累積して付与する必要性がなく、そのためのプリント基板の可視可能な領域を確保する必要性もなくなり、プリント基板の有効領域を増加することができる。

また、不良位置認識情報を用いることにより、各工程において画像認識方法などを用いた不良識別を行う必要がなくなり、作業効率の向上を図ることができる。

さらに、累積記録させた不良位置認識情報により、工程毎の歩留まりなどの情報管理を容易に行うことができる。

以下、本発明の本発明の実施の形態を図面を参照しながら説明する。

（実施の形態１）
図１は本発明の実施の形態１に係る半導体パッケージの製造方法の工程を説明するためフローチャート、図２（ａ）〜（ｆ）は実施の形態１に係る半導体パッケージの製造方法の工程説明図であって、（ａ）〜（ｄ）における上の図は断面図、（ａ）〜（ｄ）における下の図は平面図、（ｅ），（ｆ）は断面図である。なお、図４（ａ）〜（ｆ）にて説明した部材に対応する部材には同一符号を付した。

まず、複数の半導体素子５が搭載可能なプリント基板１の配線パターンの断線および外観不良のチェックを行い、プリント基板１の不良箇所に対応して該当する半導体素子搭載領域に画像認識などによって識別可能な不良認識マーク２が付与される。このプリント基板１に対して、画像認識などの手段を用いて不良認識マーク２の位置を読み取り、不良認識位置情報を作成する（Ｓ１）。次に、図２（ａ）に示すように、バーコードあるいはタグなどの記録手段としての基板認識手段４を基板一部に割り付けして、不良認識位置情報と基板認識情報を対応させて記録させる（Ｓ２）。

次に、半導体素子搭載工程において、基板認識手段４を用いて、不良認識位置情報を読み取り、図２（ｂ）に示すように、プリント基板１上の前記不良認識マーク２を付与した半導体素子搭載領域を除いた箇所に、それぞれ半導体素子５を搭載する。また、当該半導体素子搭載工程において不良が生じた場合、不良認識位置情報に累積記録させる（Ｓ３）。

次に、図２（ｃ）に示すように、半導体素子５の電極と外部電極用の配線パターンとワイヤー６により接続する。このワイヤー接続工程でも、基板認識手段４を用いて、前工程で累積記録させた不良認識位置情報を読み取り、必要な半導体素子５のみワイヤー６により接続するが、不良が生じた場合、不良認識位置情報に累積記録させる（Ｓ４）。

次に、図２（ｄ）に示すように、樹脂封止工程において、ワイヤー６で接続された半導体素子５を搭載したプリント基板１をエポキシ等からなる封止樹脂７より一括して樹脂封止形成し、図２（ｅ）に示すように、電極形成工程において、樹脂封止形成したプリント基板１の下面の外部電極に半田ボールを溶融接続させボール電極８を形成する。また、ボール電極の形成不良についても不良認識位置情報に累積記録させる（Ｓ５）。

次に、図２（ｆ）に示すように、樹脂封止形成したプリント基板１をダイシング１０により切断し、半導体パッケージ９を完成させる（Ｓ６）。

基板認識手段４を用いて、前記ステップ（Ｓ６）までに累積記録された不良認識位置情報を読み取り、不良認識位置情報を用いて分割された半導体パッケージ９を選別する（Ｓ７のＹｅｓ）。

実施の形態１において、プリント基板１を分割した後、基板認識手段４を用いて、不良認識位置情報を読み取ることにより、従来のような外観検査あるいは電気検査を行うことなく、半導体パッケージ９を選別することができるため作業効率が向上する。半導体パッケージ９の選別結果は、図５（ａ），（ｂ）にて説明したと同様になる。

また、不良認識位置情報をあらかじめ認識できるため、各工程の認識作業を軽減することができることになり、生産スピードの向上が期待できる。

各工程において、不良認識位置情報が入力された基板認識手段４を読み取ることにより、半導体パッケージ９の生産管理情報として活用することができ、情報を集中管理して製品の生産情報とすることによって、工程毎の歩留まりなどの情報管理を、従来に比べてより容易にすることができる。

また、個々の工程において生じた不良箇所を、プリント基板１の可視可能な領域に不良認識マーク２を累積して付与する必要がなく、付与するための作業効率の低下を防ぐことができる。そのためプリント基板１の可視可能な領域を確保する必要がなく、プリント基板１の半導体素子５の搭載領域を有効に使うことができ、不良認識位置情報を累積記録させることにより、不良認識マーク２を累積して付与するような人為的な作業がなくなると共に、不良認識マーク２の付与間違いなどをなくすことができるという効果を期待することができる。

本実施の形態において基板認識手段４は、バーコード，数字，タグなどのいずれでもよく、プリント基板１の封止樹脂領域以外の可視領域に印刷，貼付などで認識可能なものであって、工程間の搬送などに影響のない薄くかつ小さなものが好ましい。

基板認識手段４の情報は、不良認識位置情報と一致させ、更新累積された情報を読み取る手段とし、また製品の他の情報と一致させてもよい。

（実施の形態２）
図３（ａ），（ｂ）は本発明の実施の形態２に係る半導体パッケージの製造方法における要部を示す工程説明図であって、（ａ）における上の図は断面図、（ａ）における下の図は平面図、（ｂ）は断面図であり、実施の形態２では、図３（ａ）に示す封止樹脂工程、および図３（ｂ）に示すボール電極形成工程において、必要な半導体素子５の領域のみに対して樹脂封止および電極形成処理を行う以外は、図１，図２にて説明した実施の形態１と同様な方法である。

このように、実施の形態１において説明した各工程にて累積記録された不良認識位置情報を基板認識手段４を用いて読み取ることにより、各工程で累積された不良を除く半導体素子５の領域のみに、それぞれの工程において必要な処理を行うことにより、使用材料などを軽減することができる。

なお、前記実施の形態において、プリント基板１は、樹脂，セラミック，フレキシブル基板などのいずれも使用することができる。

また、樹脂封止の方法はトランスファーモールド，ポッティングなどのいずれの方法でも採用することができる。

また、ボール電極８は、必ずしも形成する必要はなく、外部電極がランド型のＬＧＡ（ランド・グリッド・アレイ）パッケージであってもよい。

本発明は、複数の半導体素子を基板に実装して組み立てられる半導体パッケージの製造方法に適用され、特にＢＧＡ（ボール・グリッド・アレイ）パッケージの製造方法と、その製造工程に用いられる半導体装置に実施して有効である。

本発明の実施の形態１に係る半導体パッケージの製造方法の工程を説明するためフローチャート（ａ）〜（ｆ）は実施の形態１に係る半導体パッケージの製造方法の工程説明図（ａ），（ｂ）は本発明の実施の形態２に係る半導体パッケージ製造方法の要部を示す工程説明図（ａ）〜（ｆ）は従来の半導体パッケージの製造方法の工程説明図（ａ），（ｂ）は半導体パッケージの選別結果を示す説明図

符号の説明

１プリント基板
２不良認識マーク
４基板認識手段
５半導体素子
６ワイヤー
７封止樹脂
８ボール電極
９半導体パッケージ

Claims

半導体素子をプリント基板に搭載する搭載工程と、前記半導体素子と前記プリント基板とを電気的に接続する電気的接続工程と、前記半導体素子を樹脂封止する樹脂封止工程と、前記プリント基板に外部電極を形成する電極形成工程と、樹脂封止した前記プリント基板を半導体素子毎に分離切断して複数の半導体パッケージを形成する分離切断工程とを備えた半導体パッケージの製造方法において、
前記プリント基板上の不良箇所を識別し、不良位置認識情報として記録する記録手段を備え、前記工程毎に生じた不良箇所を前記不良位置認識情報として前記記録手段に累積記録させ、該累積記録された不良位置認識情報に基づき各半導体パッケージが良品か否かの選別を行うことを特徴とする半導体パッケージの製造方法。
半導体パッケージ製造を行うために必要な製造工程における情報と、工程毎に累積記録される前記不良位置認識情報とを一元管理することを特徴とする請求項１記載の半導体パッケージの製造方法。
前記プリント基板の情報を認識して不良箇所を不良位置認識情報として記録し、かつ前記プリント基板に該プリント基板毎の識別を可能する手段を備えることを特徴とする請求項１記載の半導体パッケージの製造方法。
前記不良位置認識情報と前記プリント基板の識別情報とを対応付けることを特徴とする請求項３記載の半導体パッケージの製造方法。
前記プリント基板の不良箇所を画像認識法により認識して、前記不良位置認識情報を作成することを特徴とする請求項１〜４いずれか１項記載の半導体パッケージの製造方法。
前記搭載工程において、前記不良位置認識情報を用いて、前記半導体素子を搭載する部位を選択し、前記不良位置認識情報に該搭載工程の情報を前記記録手段に累積記録させることを特徴とする請求項１記載の半導体パッケージの製造方法。
前記電気的接続工程において、請求項６に記載の累積記録された不良位置認識情報を用いて、接続する半導体素子を選択し、請求項６に記載の不良位置認識情報に該電気的接続工程における情報を前記記録手段に累積記録させることを特徴とする請求項１記載の半導体パッケージの製造方法。
前記樹脂封止工程において、請求項７に記載の累積記録された不良位置認識情報を用いて、樹脂封止を必要とする半導体素子を選択し、請求項７に記載の不良位置認識情報に該樹脂封止工程における情報を前記記録手段に累積記録させることを特徴とする請求項１記載の半導体パッケージ製造方法。
前記電極形成工程において、請求項８に記載の累積記録された不良位置認識情報を用いて、電極形成を必要とする半導体素子を選択し、請求項８に記載の不良位置認識情報に該電極形成工程の情報を前記記録手段に累積記録させることを特徴とする請求項１記載の半導体パッケージ製造方法。
前記分離切断工程において、請求項９に記載の累積記録された不良位置認識情報を用いて、必要とする半導体パッケージを選択することを特徴とする請求項１記載の半導体パッケージの製造方法。