JP2009231295A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】使用外観を変更しないで品質管理と異常追跡とを可能にする基板識別コードを備える半導体装置を提供する。
【解決手段】基板１１０、チップ１２０及び基板識別コード１３０を備える。基板１１０は上表面１１１と下表面１１２とを有し、下表面１１２には配線層１１３と半田マスク層１１４とを形成してさらに非配線領域１１５を有し、半田マスク層１１４は配線層１１３と非配線領域１１５とを略被覆している。基板１１０の上表面１１１にチップ１２０が設置され、基板識別コード１３０はレーザ刻印方式を用いて基板１１０の下表面１１２に焼成される。
【選択図】図１

Description

本発明は半導体装置に関し、特に基板識別コードを備える半導体装置及びその製造方法に関する。

半導体実装工程において、構成素子とする基板ストリップ（若しくはアレイ基板やマザーボードと称する）を使用し、それはマトリックスのように配列される多数の基板単位により構成され、数量は約数十個から数百個に達する可能性がある。半導体実装後に、該アレイ基板群をダイシング工具でそれぞれ分離させて個々のチップパッケージ構造を形成している。後続の製造管理、品質管理、製品追跡などのため、基板上に管理用として基板識別標記が形成させるが、基板製造工程において従来の基板識別標記の形成方法は製造コストの増加になると共に半導体実装工程中に被覆若しくは除去されてしまう。

特許文献１に一種の基板識別コードの製造方法が開示されている。それによれば、基板配線層上の金属薄膜若しくは他の金属層の上にレーザ光線で識別コードを形成し、該識別コードは基板製造工程に形成されるので、半導体実装工程後に除去されるか、若しくは他の素子、例えばチップやパッケージ本体に被覆されることによって半導体装置の外観から基板識別コードのデータを得ることができない。したがって、半導体装置製品を介して基板の製造ロット番号を追跡することが不可能であり、製品に対して出荷前のテスト及び最終使用段階で行われる基板の品質管理と異常追跡とが実施できなくなる。

中華民国特許第２００７３７４８４号明細書

本発明の主な目的は、一種の基板識別コードを備える半導体装置及びその製造方法を提供することである。

上述目的を達成するために本発明では、次に述べる技術が提案されている。
本発明によれば、基板識別コードを備える半導体装置は、主要に基板、チップ及び基板識別コードを備える。該基板は上表面と下表面とを有し、該下表面には配線層と半田マスク層とを形成してさらに非配線領域を有し、該半田マスク層は該配線層と該非配線領域とを略被覆している。該基板の上表面に該チップが設置され、該基板識別コードはレーザ刻印方式を用いて該基板の下表面に焼成される。
本発明によれば、使用外観を変更しないで品質管理と異常追跡とを目的にし、半導体実装工程後に基板の製造ロット番号を便利に追跡できるように、基板の製造ロット番号、商品規格及び製造者を明記する基板識別コードと商品標記とをレーザ刻印方式で基板の半田マスク層と封止体などの絶縁材料とに焼成させる。

本発明によれば、レーザ刻印を行う際に、レーザ光線の調整やレーザ刻印マシンのパラメーター設定変更をする必要がなく、一回ひっくり返して両面に商標をレーザ刻印することにより該基板識別コードの形成に達することができる。故に、既存の半導体実装用のレーザ刻印マシンを使用することができ、さらにレーザ刻印ステップと同時に実施されて製造がより便利となると共に基板の配線層を損なわない。

上述半導体装置において、該基板識別コードは該非配線領域内に位置する該半田マスク層に形成されてもよい。
上述半導体装置において、さらに封止体を有してもよく、該封止体は該基板の上表面に形成されて該チップを密封する。
上述半導体装置において、さらに商品標記を有してもよく、該商品標記はレーザ刻印方式で該封止体に焼成される。

上述半導体装置において、該封止体はさらに該基板の下表面に部分形成されてもよい。
上述半導体装置において、該基板識別コードは該基板の下表面に露出する該封止体に形成されてもよい。
上述半導体装置において、さらに複数の外接端子を有してもよく、該外接端子群は該基板の下表面に設置される。

上述半導体装置において、該基板識別コードは該基板の下表面の周縁に位置してもよい。
上述半導体装置において、該基板識別コードは該半田マスク層を貫通してもよい。
上述半導体装置において、該基板の下表面にはさらにダミ金属パッドが形成されてもよく、該ダミ金属パッドは該非配線領域内に位置する。

（第１実施形態）
本発明の第１実施形態による基板識別コードを備える半導体装置及びその製造方法を、以下、図１から図６までを参照しながら説明する。
図１に示すように、半導体装置１００は主要に基板１１０、チップ１２０及び基板識別コード１３０を備える。基板１１０は上表面１１１と下表面１１２とを有し、チップ搭載体に使用されかつ単層や多層の配線形態を有し、本実施形態において、上表面１１１と下表面１１２には配線層１１３と半田マスク層１１４とをそれぞれ形成し、複数の電気導通スルーホール（図面に示せず）を用いて上表面１１１及び下表面１１２にある配線層１１３を電気接続させる。ここで、上表面１１１にある配線層１１３は複数の内接パッドを有し、下表面１１２にある配線層１１３は複数の外接端子１６０の設置用に複数の外接パッド１１７を有する。

基板１１０の下表面１１２にはさらに非配線領域１１５を有し、非配線領域１１５は配線層１１３の無配線エリアに相当して通常下表面１１２の側辺や隅部に位置し、配線層１１３と非配線領域１１５は半田マスク層１１４に略被覆されている。
チップ１２０は基板１１０の上表面１１１に設置され、本実施形態において、チップ１２０の背面をＢ‐ステージ印刷接着剤、ポリイミッド系樹脂付きテープ若しくは他のダイアタッチング材を用いて基板１１０の上表面１１１に貼着している。また、チップ１２０はその主面にある複数のボンディングパッド１２１を有し、複数の電気接続素子１７０、例えばボンディングワイヤを用いてボンディングパッド１２１群を基板１１０の内接パッド群に電気接続させ、チップ１２０と基板１１０との間の電気接続が達成できる。

また、図１に示すように、半導体装置１００はさらに封止体１４０を備え、封止体１４０は基板１１０の上表面１１１に形成されてチップ１２０と電気接続素子１７０群とを密封することによって、適当なパッケージ保護を提供して電気短絡とゴミ汚染とを防止している。他に、半導体装置１００はさらに商標１５０を備え、商標１５０は、商品の規格や製造者等の資料を明記して、通常文字、図形、字母、数字、三次元標記若しくはそれらの組み合わせから構成され、レーザ刻印方式で封止体１４０の上表面に焼成される。

図１、図２及び図３に示すように、基板識別コード１３０はレーザ刻印方式で基板１１０の下表面１１２に配線層１１３を外して焼成され、具体的に言えば、非配線領域１１５内にある半田マスク層１１４に形成されることができる。一方、図２に示すように、基板識別コード１３０は基板１１０の下表面１１２の隅部や周縁に位置してもよい。即ち、基板１１０に対してチップ１２０に被覆された領域から遠ざかる部位に位置させることにより、レーザ刻印を行う際にチップ１２０の内部にある集積回路を損なうことがない。

詳しく言うと、図２及び図３に示すように、基板識別コード１３０は、基板１１０の製造ロット番号、検査番号、位置コード、マザーボードのシリーズ番号若しくは工程に係わるコード等を標示して、非連続エッチング方式でレーザ光線を非配線領域１１５上の半田マスク層１１４に当てることにより、識別用の数字、文字、符号、図形若しくはそれらの組み合わせを刻印焼成する。基板識別コード１３０により、基板１１０の製造日、ロット番号を付ける時間、何処の製造ラインで製造されたか、所要の製造設備若しくは製造業者等の情報を迅速かつ正確に知ることが可能である。

従って、基板識別コード１３０は半導体実装工程の後に形成され、半導体装置１００の隠れ表面（即ち、基板１１０の下表面１１２）に存続して、基板１１０に対する品質管理と異常追跡とを行えることを本実施形態の特徴としている。なお、半導体装置１００は外接端子１６０群を介して外部印刷回路基板（図面に示せず）と表面接合する際に、基板１１０は封止体１４０から露出されるため、商標１５０が見えるようになる。基板識別コード１３０は半導体装置１００の底部に隠れることができるので、製品使用外観を変更せず、使用時の故障発生若しくは製品出荷前の最終検査による不良品の発見時に、半導体装置１００の隠れ表面（即ち、基板１１０の下表面１１２）に隠れる基板識別コード１３０によって基板の品質管理と異常追跡を実施することができる。

また、基板識別コード１３０の形成方式としては、既存の半導体実装用のレーザ刻印マシンを使用することができ、さらにレーザ刻印ステップと同時に実施されて製造が便利になると共に基板１１０の配線層を損なわない。本実施形態において、図３に示すように、基板識別コード１３０が半田マスク層１１４を貫通しないようにレーザ光線のエネルギーと焦点を制御することができ、故に基板１１０のコア層１１８や内部配線を損傷することが避けられる。

また、図４に示すように、基板１１０の下表面１１２にさらにダミ金属パッド１１６を形成してもよい。ダミ金属パッド１１６は非配線領域１１５内に位置して独立ブロックであり、配線層１１３から電気絶縁している。また、半田マスク層１１４を貫通することができるもう一種の基板識別コード１３０’は、半田マスク層１１４を貫通してダミ金属パッド１１６上に当たる。基板識別コード１３０’をレーザ光線で焼成する際に、ダミ金属パッド１１６により基板１１０のコア層１１８を損傷することが避けられる。
基板識別コード１３０と商標１５０とは半田マスク層１１４、封止体１４０等の絶縁材上に焼成され、しかも、レーザ刻印を行う際にレーザ光線の調整やレーザ刻印マシンのパラメーター設定変更をする必要がなく、基板識別コードは一回ひっくり返して両面レーザ刻印する方式により形成されることができる。

次に、図５及び図６を参照しながら、半導体装置１００の製造方法を説明する。
図５に示すように、半導体装置１００の製造方法は、主に「基板を提供する」ステップ１１、「チップを基板に設置する」ステップ１２、「電気接続する」ステップ１３、「基板に封止体を形成する」ステップ１４、「外接端子を設置する」ステップ１５、「レーザ刻印する」ステップ１６、及び「基板をダイシングする」ステップ１７を含む。また、図６に示すように、「レーザ刻印する」ステップ１６はさらに詳しく「レーザ刻印方式で商標を焼成する」ステップ１６Ａ、「実装済基板をひっくり返す」ステップ１６Ｂ及び「レーザ刻印方式で基板識別コードを焼成する」ステップ１６Cに分けられる。

先ず、「基板を提供する」ステップ１１において、図１に示すように、基板１１０を提供する。基板１１０は半導体装置１００のチップ搭載体として使用されるが、半導体実装工程において、複数の基板１１０を基板ストリップ（若しくはアレイ基板やマザーボードと称する）に一体形成させるか、若しくは所要寸法を予め用意してもよい。
次に、「チップを基板に設置する」ステップ１２において、チップ１２０を基板１１０の上表面１１１に設置するが、限定せず、より多いチップ１２０、例えば三個、四個若しくはもっと多いチップ１２０を上方へ積層して積層型半導体装置を形成する。

次に、「電気接続する」ステップ１３において、ワイヤーボンディング技術で形成した複数のボンディングワイヤは、電気接続素子１７０としてチップ１２０のボンディングパッド１２１群を基板１１０の内接パッドに電気接続させることに利用される。
次に、「基板に封止体を形成する」ステップ１４において、トランスファーモルディング（transfer molding）技術を利用して基板１１０の上表面１１１に封止体１４０を形成してチップ１２０と電気接続素子１７０群とを密封する。

次に、「外接端子を設置する」ステップ１５において、ボール形成若しくは／及びリフロー技術を利用して外接端子１６０群を外接パッド１１７群に設置させる。外接端子１６０群は基板１１０の下表面１１２に位置している。外接端子１６０群には、例えば金属ボール、錫膏、接触パッド若しくは接触ピンが使用されてもよく、本実施形態において、半田ボールが使用されることによりさらにマルチチップＢＧＡパッケージを構成する。

次に、「レーザ刻印する」ステップ１６は、図６に示すように、さらに「レーザ刻印方式で商標を焼成する」ステップ１６Ａ、「実装済基板をひっくり返す」ステップ１６Ｂ及び「レーザ刻印方式で基板識別コードを焼成する」ステップ１６Ｃを含む。先ず、図１に示すように、レーザ刻印方式を用いて封止体１４０の上表面に商標１５０を焼成し、そして、実装済の基板１１０をひっくり返してから再びレーザ刻印方式を用いて基板１１０の下表面１１２に配線層１１３を外して基板識別コード１３０を焼成する。故に、商標１５０と基板識別コード１３０とは一回ひっくり返して両面レーザ刻印方式により形成されている。レーザ刻印工程において、基板をひっくり返すステップを含んでもよく、それによってレーザ光線の調整やレーザ刻印マシンのパラメーター設定変更をする必要がない。

最後に、「基板をダイシングする」ステップ１７は、本実施形態において、複数の基板形態を基板ストリップに一体成形させてから基板ストリップを複数の所要基板寸法にダイシングして図１に示すように個々の半導体装置１００を構成する。各半導体装置１００は読むことができる基板識別コード１３０を有したままになり、かつ基板ストリップにある全ての基板識別コード１３０は皆一致している。基板ストリップは複数の基板１１０にダイシングされた後、各半導体装置１００の基板識別コード１３０によって基板ストリップの製造ロット番号を知ることが可能となり、また、半導体装置１００に異常が起きた際に使用した基板１１０を追跡することができ、さらに基板識別コード１３０によって迅速に基板ストリップ（マザーボード）を見付けて故障原因を探し出すことができ、後続の誤りを避けて良品率を向上させる。

（第２実施形態）
図７は、本発明の第２実施形態による基板識別コードを備える半導体装置を示す。半導体装置２００は主要に基板２１０、チップ２２０及び基板識別コード２３０を備える。基板２１０は上表面２１１と下表面２１２とを有し、チップ２２０は基板２１０の上表面２１１に設置され、上表面２１１には配線層２１３と半田マスク層２１４とが形成されかつ非配線領域２１５を有し、配線層２１３と非配線領域２１５とは半田マスク層２１４に略被覆されている。また、基板２１０は中央スロット２１８と複数の周辺スロット２１９を有し、複数の電気接続素子２７０は中央スロット２１８を通過してチップ２２０の主面にある複数のボンディングパッド２１１を基板２１０に電気接続する。なお、基板２１０の上表面２１１には配線層２１３と半田マスク層２１４とがなければより好ましく、より安価の基板を得ることができる。

封止体２４０は基板２１０の上表面２１１及び下表面２１２の部分に形成されて、チップ２２０、電気接続素子２７０、中央スロット２１８及び周辺スロット２１９群を密封している。即ち、封止体２４０はさらに基板２１０の下表面２１２の部分に形成されることができる。ここでは、図７及び図８に示すように、封止体２４０に被覆された中央スロット２１８の部分を中央封止ストリップにすることができ、封止体２４０に被覆された周辺スロット２１９群の部分は隅部にある複数のダミバンプ若しくは周辺封止ストリップを有することができる。

基板識別コード２３０は、レーザ刻印方式を用いて基板２１０の下表面２１２に配線層２１３を外して焼成される。また、図７に示すように、半導体装置２００はさらに商標２５０を有することができ、商標２５０は、商品規格及び製造者の明記用としてレーザ刻印方式で封止体２４０の上表面に焼成される。さらに半導体実装設備の同一レーザ刻印マシンを使用してレーザ刻印方式で商標２５０を焼成した後、基板１１０をひっくり返して再び基板識別コード２３０の焼成工程を行えばよい。本実施形態において、図７及び図８に示すように、基板識別コード２３０は基板２１０の下表面２１２に露出する封止体２４０に、例えば中央スロット２１８を密封した封止体２４０の中央封止ストリップに形成されることができ、中央封止ストリップの一辺に位置してもよい。若しくは、基板識別コード２３０は周辺スロット２１９群のダミバンプを密封した封止体２４０に形成されてもよい。ここで、ダミバンプ群は電気接続素子に貫通しないことで、基板識別コード２３０の焼成時に電気接続素子２７０群、基板２１０の配線層２１３若しくはチップ２２０の内部集積回路を損なわない。

以上に述べたように、本発明の実施形態による基板識別コード１３０、２３０は半導体装置１００、２００に存続され、比較的に見易くない部位に位置するが、目視で知ることができ、かつ基板１１０、２１０の配線構成とチップ１２０、２２０の内部集積回路を損なうことがない。また、同一「レーザ刻印する」ステップ１６において、両面レーザ光線照射方式で封止体や基板の半田マスク層等の絶縁材に基板の製造ロット番号、商品規格及び製造者の明記用の基板識別コードと商標を焼成し、それにより、半導体実装後に基板の品質管理と異常追跡を行うことができる。故に、本発明の実施形態による基板識別コードの形成には、既存の半導体実装用のレーザ刻印マシンを使用することができ、さらにレーザ刻印ステップと同時に実施されて製造には便利であると共に基板の配線層を損なうことがない。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の保護範囲は特許請求の範囲に基づいて定められる。この保護範囲を基準にして、本発明の精神と範囲内に触れるどんな変更や修正も本発明の保護範囲に属する。

本発明の第１実施形態による半導体装置を示す断面図である。 本発明の第１実施形態による半導体装置の基板の下表面を示す平面図である。 本発明の第１実施形態による半導体装置の基板識別コードの部分を示す拡大断面図である。 本発明の第１実施形態による半導体装置の基板識別コードの部分のもう一つの実施形態を示す拡大断面図である。 本発明の第１実施形態による半導体装置の製造方法を示すフローチャートである。 本発明の第１実施形態による半導体装置の実装工程において基板識別コードの形成方法を示すフローチャートである。 本発明の第２実施形態による半導体装置を示す断面図である。 本発明の第２実施形態による半導体装置の基板の下表面を示す平面図である。

符号の説明

１００：半導体装置、１１０：基板、１１１：上表面、１１２：下表面、１１３：配線層、１１４：半田マスク層、１１５：非配線領域、１１６：ダミ金属パッド、１１７：外接パッド、１１８：コア層、１２０：チップ、１２１：ボンディングパッド、１３０：基板識別コード、１３０’：基板識別コード、１４０：封止体、１５０：商標、１６０：外接端子、１７０：電気接続素子、２００：半導体装置、２１０：基板、２１１：上表面、２１２：下表面、２１３：配線層、２１４：半田マスク層、２１５：非配線領域、２１７：外接パッド、２１８：中央スロット、２１９：周辺スロット、２２０：チップ、２２１：ボンディングパッド、２３０：基板識別コード、２４０：封止体、２５０：商標、２６０：外接端子、２７０：電気接続素子

Claims (21)

1. 上表面と下表面とを有し、前記上表面には配線層と半田マスク層とが形成され、かつ非配線領域を有し、前記配線層と前記非配線領域とは前記半田マスク層に略被覆される基板と、
   前記基板の前記上表面に設置されるチップと、
   レーザ刻印方式で前記基板の前記下表面に前記配線層を外して焼成される基板識別コードと、
   を備えることを特徴とする半導体装置。
2. 前記基板識別コードは、前記非配線領域内に位置する前記半田マスク層に形成されることを特徴とする請求項１に記載の半導体装置。
3. さらに封止体を備え、前記封止体は前記基板の前記上表面に形成されて前記チップを密封することを特徴とする請求項１に記載の半導体装置。
4. さらに標章を有し、前記標章はレーザ刻印方式を用いて前記封止体に焼成されることを特徴とする請求項３に記載の半導体装置。
5. 前記封止体はさらに前記基板の前記下表面に部分形成されることを特徴とする請求項４に記載の半導体装置。
6. 前記基板識別コードは、前記基板の前記下表面に露出する前記封止体に形成されることを特徴とする請求項５に記載の半導体装置。
7. さらに複数の外接端子を備え、前記外接端子群は前記基板の前記下表面に設置されることを特徴とする請求項１に記載の半導体装置。
8. 前記基板識別コードは前記基板の前記下表面の周縁に位置することを特徴とする請求項１に記載の半導体装置。
9. 前記基板識別コードは前記半田マスク層を貫通することを特徴とする請求項１に記載の半導体装置。
10. 前記基板の前記下表面にはさらにダミー金属パッドが形成され、前記ダミー金属パッドは前記非配線領域内に位置することを特徴とする請求項１または９に記載の半導体装置。
11. 基板を提供し、前記基板は上表面と下表面を有し、前記下表面には配線層と半田マスク層が形成されかつ非配線領域を有し、前記配線層と前記非配線領域とは前記半田マスク層に略被覆されるステップと、
    チップを前記基板の前記上表面に設置するステップと、
    レーザ刻印方式で前記基板の前記下表面に前記配線層を外して基板識別コードを焼成するステップと、
    を含む半導体装置の製造方法。
12. 前記基板識別コードは前記非配線領域内に位置する前記半田マスク層に形成されることを特徴とする請求項１１に記載の半導体装置の製造方法。
13. さらに前記基板の前記上表面に封止体を形成させるステップを含み、前記封止体は前記チップを密封することを特徴とする請求項１１に記載の半導体装置の製造方法。
14. さらにレーザ刻印方式で前記封止体に商標を焼成させるステップを含むことを特徴とする請求項１３に記載の半導体装置の製造方法。
15. 前記標章と前記基板識別コードとは一回ひっくり返して両面レーザ刻印方式により形成されることを特徴とする請求項１４に記載の半導体装置の製造方法。
16. 前記封止体はさらに前記基板の前記下表面に部分形成されることを特徴とする請求項１３に記載の半導体装置の製造方法。
17. 前記基板識別コードは前記基板の前記下表面に露出する前記封止体に形成されることを特徴とする請求項１６に記載の半導体装置の製造方法。
18. さらに前記基板の前記下表面に複数の外接端子を設置するステップを含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
19. 前記基板識別コードは前記基板の前記下表面の周縁に位置することを特徴とする請求項１１に記載の半導体装置の製造方法。
20. 前記基板識別コードは前記半田マスク層を貫通することを特徴とする請求項１１に記載の半導体装置の製造方法。
21. 前記基板の前記下表面にさらにダミー金属パッドを形成し、前記ダミー金属パッドは前記非配線領域内に位置することを特徴とする請求項１１に記載の半導体装置の製造方法。

Images