TWI419282B - 形成窗式球柵陣列封裝預基板的方法 - Google Patents
形成窗式球柵陣列封裝預基板的方法 Download PDFInfo
- Publication number
- TWI419282B TWI419282B TW098133763A TW98133763A TWI419282B TW I419282 B TWI419282 B TW I419282B TW 098133763 A TW098133763 A TW 098133763A TW 98133763 A TW98133763 A TW 98133763A TW I419282 B TWI419282 B TW I419282B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- grid array
- ball grid
- array package
- forming
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本發明係關於一種形成窗式球柵陣列(window BGA)封裝預基板的方法。特定言之,本發明係關於一種使用複合基材來形成窗式球柵陣列封裝預基板的方法,而得節省製程時間與材料成本之優點。
隨著電子產品輕薄短小的需求,封裝技術的發展亦朝向模組化、大規模積集化以節省封裝構件的體積。在封裝技術的發展上,晶片接合技術由過去的打線接合(wire bonding)技術,發展至目前的覆晶(flip-chip)接合技術或是窗式球柵陣列(window BGA)封裝技術。
第1A至第1D圖例示先前技藝形成窗式球柵陣列封裝基板的方法。如第1A圖所示,首先在基材101上鑽孔形成治具孔102,供作後續步驟之對準/對位之用。基材101之第一面111與第二面112均覆蓋有銅箔,作為日後形成電路圖案之基礎。其次,如第1B圖所示,使用習知之方式,例如乾膜配合微影與蝕刻,將基材101之第一面111圖案化,而形成所需之電路圖案111’。同時,第二面112上之銅箔則被完全蝕除。
接下來,如第1C圖所示,進行防焊印刷步驟,將綠漆120覆蓋住部分的基材101與電路圖案111’,而暴露出部分的電路圖案111’,於是形成複數個電連接點111’,作為日後金手指或是焊球墊之用。繼續,如第1D圖所示,使用保護層130分別覆蓋基材101之電連接點111’。然後就可以使用傳統方法,在基材101上形成所需要的開口160。可以使用,例如濕膜覆蓋法或是打孔法,來形成所需要的開口160。最後切割成形,即得所需之窗式球柵陣列封裝基板100。
然而,以上所述之方法卻有諸多缺點。第一,每一個單次流程完成後,只能得到單一張基材成品,不但耗時又耗人力。第二,單一基材的兩面都有銅箔,卻又需要將其中一面上之銅箔完全蝕除,在原物料價格高昂的時候,不但浪費原料又徒增基材與蝕刻藥水的成本。第三,蝕刻廢液中含有大量污染環境的重金屬銅離子。處理銅離子廢液又是另一項成本上的負擔。所以仍然急需一種新穎的製造方法,來徹底解決這個問題。
本發明於是提供一種形成窗式球柵陣列封裝預基板的方法。首先,提供複合基材。此複合基材包含第一基材與第二基材。第一基材與第二基材又分別包含第一面與第二面。其中,只有第一面與第二面之其中一者具有銅。其次,在複合基材上形成複數個板治具孔。之後,進行一蝕刻製程,以圖案化第一基材之第二面與第二基材之第二面上之銅,而形成第一基材之圖案化銅與第二基材之圖案化銅。繼續,以一防焊層覆蓋第一基材之圖案化銅與第二基材之圖案化銅,同時暴露出部分之圖案化銅以形成複數個電連接點。然後,以保護層覆蓋第一基材之電連接點與第二基材之電連接點。接著,將複合基材分離,而分別得到第一基材與第二基材。隨後,分別在第一基材與第二基材上形成複數個條治具孔。再來,分別在第一基材之第一面與第二基材之第一面上形成一對位標記,於是得到窗式球柵陣列封裝預基板。
本發明又提供一種窗式球柵陣列封裝基板。本發明之窗式球柵陣列封裝基板包含基材、開口、複數個電連接點與防焊層。基材包含第一面與第二面。開口連通第一面與第二面。複數個電連接點位於第二面上並環繞開口。防焊層覆蓋基材,並暴露出複數個電連接點。本發明窗式球柵陣列封裝基板之特徵在於:位於第一面上之對位標記,其實質上可以由一非金屬性材料所組成。
本發明方法的優點之一在於,可以使用包含兩組單一基材之複合基材,而在一次流程完成後就可以同時得到兩張基材成品,節省了製造時間與人力成本。另外,單一基材的兩面中僅需一面具有銅,因此又可以在原物料價格高昂的時候,明顯降低原料基材的成本。這實在是一種一舉兩得的技術解決方案。還有,經由本發明方法所製得的窗式球柵陣列封裝基板,位於基材成品其中一面上的對位標記,可以不需要包含銅金屬,而實質上由一非金屬性材料所組成。
本發明首先提供一種形成窗式球柵陣列封裝預基板的方法。第2A圖至第2I圖例示本發明形成窗式球柵陣列封裝預基板方法的一較佳實施例。一開始,如第2A圖所示,提供複合基材201。複合基材201之特點為包含第一基材210與第二基材220。第一基材210包含第一面211與第二面212,而第二基材220分別包含第一面221與第二面222。第一基材210與第二基材220只有其中一面需要覆蓋有銅箔。例如,第一基材210之第二面212與第二基材220之第二面222覆蓋有銅箔。此時,第一基材210之第一面211與第二基材220之第一面221直接接觸。例如,第一基材210之第一面211及/或第二基材220之第一面221的至少一面的一邊203上包含一黏著劑202,而固定第一基材210與第二基材220,同時使得第一基材210之第一面211與第二基材220之第一面221直接接觸。
其次,如第2B圖所示,在複合基材201上形成複數個板治具孔204。可以使用習知之方式,例如鑽針鑽孔,在複合基材201的四邊203上形成複數個板治具孔204,作為後續步驟之對準/對位基礎。
之後,如第2C圖所示,進行一蝕刻製程。例如,此蝕刻製程會圖案化第一基材210之第二面212與第二基材220之第二面222上之銅,而形成第一基材210之圖案化銅212’與第二基材220之圖案化銅222’。可以使用習知之方式,例如乾膜配合微影與蝕刻,而在第一基材210之第二面212上與第二基材220之第二面222上,形成所預定之線路圖案。本發明方法的優點之一在於,由於第一基材210與第二基材220只有一面覆蓋有銅箔,所以不需要如傳統方法還要移除另一面之銅箔,而僅需要分別圖案化第一基材210與第二基材220之單面即可。如此一來,不但可以節省進行蝕刻製程之時間,還可以延長蝕刻溶液之壽命,大大降低了本發明窗式球柵陣列封裝預基板生產製造的成本。
繼續,如第2D圖所示,以一防焊層230覆蓋第一基材210之圖案化銅215’與第二基材220之圖案化銅222’,同時暴露出部分之圖案化銅212’/222’以形成複數個電連接點212”/222”。此等防焊層230可以使用習知之材料,例如綠漆,而根據預定之電路圖案,來覆蓋第一基材210之圖案化銅212’與第二基材220之圖案化銅222’,於是就可以得到暴露出之複數個電連接點212”/222”。複數個電連接點212”/222”可以包含,例如金手指231與焊球墊232。在本發明一較佳實施態樣中,金手指231還可以呈環狀排列。
然後,如第2E圖所示,以保護層240分別覆蓋第一基材210之電連接點212”與第二基材220之電連接點222”。保護層240之材料可以為金屬或是合金。例如,保護層240可以包含金與鎳之至少一者。在本發明一較佳實施態樣中,可以先使用鎳來覆蓋複數個電連接點212”/222”,再使用金來覆蓋鎳,以徹底杜絕氧氣或水氣的潛在傷害。
接著,如第2F圖所示,將複合基材201中之第一基材210與第二基材220分開。較佳者,在本發明一較佳實施態樣中,分開複合基材201中之第一基材210與第二基材220之時,還可以一併移除複合基材201之四邊203之黏著劑202。在本發明另一較佳實施態樣中,分開複合基材201中之第一基材210與第二基材220之時,還可以一併移除複數個板治具孔204,而分別得到圖案化過之第一基材210與圖案化過之第二基材220。
隨後,如第2G圖所示,分別在第一基材210與第二基材220上形成複數個條治具孔205。可以使用習知之方式,例如鑽針鑽孔,分別在第一基材210與第二基材220上分別形成複數個條治具孔205,作為以後步驟之對準/對位基礎。
再來,如第2H圖所示,分別在第一基材210之第二面212與第二基材220之第二面222上形成對位標記206,於是得到窗式球柵陣列封裝預基板250。只要能為機器所判讀,可以使用多種不同之方法來形成對位標記206。例如,可以使用雷射以形成對位標記206。或是,可以使用白漆以形成對位標記206。另外,對位標記206亦可以包含金屬材料或是非金屬材料。如果考慮到傳統機台的對位機制時,對位標記206可以包含金屬或金屬化合物,例如銅、銀或銀膏、銅膏、錫膏。對位標記206亦可以包含非金屬性材料,或是由非金屬性材料所組成。非金屬性材料例如是非金屬,例如白漆、綠漆、藍漆、黑漆等等。
接下來,如第2I圖所示,還可以使用一習知之方法,在窗式球柵陣列封裝預基板250上,繼續形成一開口260。可以使用,例如濕膜覆蓋法或是打孔法,來形成所需要的開口260。開口260連通同一基材之第一面與第二面,例如第一基材210之第一面211與第二面212,或是第二基材220之第一面221與第二面222,而使得複數個電連接點212”/222”環繞開口260,於是得到一窗式球柵陣列封裝基板200。
經過以上方法,即可以得到一窗式球柵陣列封裝預基板200,如第2I圖所示。本發明之窗式球柵陣列封裝基板200,包含基材270、開口260、複數個電連接點273與防焊層230。基材270包含第一面271與第二面272。開口260連通第一面271與第二面272。複數個電連接點273位於第二面272上並環繞開口260。防焊層230覆蓋基材270,並暴露出複數個電連接點212”/222”之一。本發明窗式球柵陣列封裝基板之特徵在於位於第二面272上之對位標記206,其實質上由一非金屬性材料所組成。
只要能為機器所判讀,可以使用多種不同之材料來形成對位標記206。例如,可以使用白漆以形成對位標記206。另外,對位標記206亦可以包含金屬材料或是非金屬材料。如果考慮到傳統機台的對位機制時,對位標記206可以包含金屬或是金屬化合物,例如銅、銀或銀膏、銅膏、錫膏。要不然,對位標記206亦可以包含非金屬性材料,或是由非金屬性材料所組成。非金屬性材料例如可以是非金屬,例如,白漆、綠漆、藍漆、黑漆等等。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
100...窗式球柵陣列封裝基板
101...基材
102...治具孔
111...第一面
111’...電連接點/電路圖案
112...第二面
120...綠漆
160...開口
200...窗式球柵陣列封裝基板
201...複合基材
202...黏著劑
203...邊
204...板治具孔
205...條治具孔
206...對位標記
210...第一基材
211...第一面
212...第二面
212’/222’...圖案化銅
212”/222”...電連接點
220...第二基材
221...第一面
222...第二面
230...防焊層
231...金手指
232...焊球墊
240...保護層
250...窗式球柵陣列封裝預基板
260...開口
270...基材
271...第一面
272...第二面
273‧‧‧電連接點
第1A至第1D圖例示先前技藝形成窗式球柵陣列封裝基板的方法。
第2A圖至第2I圖例示本發明形成窗式球柵陣列封裝預基板方法的一較佳實施例。
201...複合基材
202...黏著劑
203...邊
210...第一基材
211...第一面
212...第二面
220...第二基材
221...第一面
222...第二面
Claims (9)
- 一種形成窗式球柵陣列封裝預基板的方法,包含:提供一複合基材,包含一第一基材與一第二基材,其中該第一基材與該第二基材分別包含一第一面與一第二面,該第一基材之該第一面與該第二基材之該第一面直接接觸;在該複合基材上形成複數個板治具孔;進行一蝕刻製程,以圖案化該第一基材之該第二面與該第二基材之該第二面上之銅;以一防焊層覆蓋該第一基材之該圖案化銅與該第二基材之該圖案化銅,並暴露出部分之該圖案化銅以形成複數個電連接點;以一保護層覆蓋該第一基材之該些電連接點與該第二基材之該些電連接點;分離該複合基材,以分別得到該第一基材與該第二基材;分別在該第一基材與該第二基材上形成複數個條治具孔;以及分別在該第一基材之該第一面與該第二基材之該第一面上,由白漆或綠漆或藍漆或銀膏或銅膏或錫膏形成一對位標記,而得到該窗式球柵陣列封裝預基板。
- 如請求項1形成窗式球柵陣列封裝預基板的方法,其中該蝕刻製程僅分別圖案化該第一基材與該第二基材之單面。
- 如請求項1形成窗式球柵陣列封裝預基板的方法,其中該複數個 電連接點包含一金手指與一焊球墊。
- 如請求項3形成窗式球柵陣列封裝預基板的方法,其中該金手指成環狀排列。
- 如請求項1形成窗式球柵陣列封裝預基板的方法,其中該保護層包含金與鎳之至少一者。
- 如請求項1形成窗式球柵陣列封裝預基板的方法,其中分離該複合基材同時移除該複合基材之四邊。
- 如請求項6形成窗式球柵陣列封裝預基板的方法,其中分離該複合基材同時移除該複數個板治具孔。
- 如請求項1形成窗式球柵陣列封裝預基板的方法,其中使用一雷射以形成該對位標記。
- 如請求項1形成窗式球柵陣列封裝預基板的方法,更包含:形成一開口連通同一基材之該第一面與該第二面,而使得該複數個電連接點環繞該開口,以得到一窗式球柵陣列封裝基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098133763A TWI419282B (zh) | 2009-10-05 | 2009-10-05 | 形成窗式球柵陣列封裝預基板的方法 |
KR1020090111982A KR101071306B1 (ko) | 2009-10-05 | 2009-11-19 | 윈도우 볼 그리드 어레이 기판을 형성하는 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098133763A TWI419282B (zh) | 2009-10-05 | 2009-10-05 | 形成窗式球柵陣列封裝預基板的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201113994A TW201113994A (en) | 2011-04-16 |
TWI419282B true TWI419282B (zh) | 2013-12-11 |
Family
ID=44045227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098133763A TWI419282B (zh) | 2009-10-05 | 2009-10-05 | 形成窗式球柵陣列封裝預基板的方法 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR101071306B1 (zh) |
TW (1) | TWI419282B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI458073B (zh) * | 2011-07-08 | 2014-10-21 | Orise Technology Co Ltd | 校準標記及製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040256731A1 (en) * | 2003-06-19 | 2004-12-23 | Guoping Mao | Dielectric composite material |
US6870276B1 (en) * | 2001-12-26 | 2005-03-22 | Micron Technology, Inc. | Apparatus for supporting microelectronic substrates |
US6995321B2 (en) * | 2000-05-31 | 2006-02-07 | Honeywell Advanced Circuits | Etched hole-fill stand-off |
-
2009
- 2009-10-05 TW TW098133763A patent/TWI419282B/zh not_active IP Right Cessation
- 2009-11-19 KR KR1020090111982A patent/KR101071306B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6995321B2 (en) * | 2000-05-31 | 2006-02-07 | Honeywell Advanced Circuits | Etched hole-fill stand-off |
US6870276B1 (en) * | 2001-12-26 | 2005-03-22 | Micron Technology, Inc. | Apparatus for supporting microelectronic substrates |
US20040256731A1 (en) * | 2003-06-19 | 2004-12-23 | Guoping Mao | Dielectric composite material |
Also Published As
Publication number | Publication date |
---|---|
KR101071306B1 (ko) | 2011-10-07 |
TW201113994A (en) | 2011-04-16 |
KR20110037805A (ko) | 2011-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI532142B (zh) | Manufacturing method of semiconductor device | |
TWI595812B (zh) | 線路板結構及其製作方法 | |
JP2007123797A (ja) | 半導体ic内蔵基板及びその製造方法 | |
TW200507214A (en) | Semiconductor package substrate with protective metal layer on pads formed thereon and method for fabricating the same | |
JPH08148530A (ja) | リードフレームとその製造方法 | |
JP2005101268A5 (zh) | ||
JP2023534256A (ja) | パッケージ基板の製作方法 | |
JP6126179B2 (ja) | パッケージ基板及びその製造方法 | |
JP2009194079A (ja) | 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置 | |
TWI429043B (zh) | 電路板結構、封裝結構與製作電路板的方法 | |
TW201523798A (zh) | Ic載板、具有該ic載板的半導體器件及其製造方法 | |
TWI419282B (zh) | 形成窗式球柵陣列封裝預基板的方法 | |
TWI455216B (zh) | 四邊扁平無接腳封裝方法及其製成之結構 | |
KR20110097322A (ko) | 미세 피치의 인쇄회로기판 제조방법 | |
JPH10256417A (ja) | 半導体パッケージの製造方法 | |
KR20090101404A (ko) | 코어리스 인쇄회로기판 제조 방법 | |
JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
TWI461123B (zh) | 薄膜基板及其製作方法 | |
KR100914892B1 (ko) | 볼 그리드 어레이 패키지 및 그 제조방법 | |
TWI303538B (en) | Method of fabricating printed circuit board for mounting light emitting diode chip and light emitting diode package having the circuit board | |
TWI610414B (zh) | Ic載板、具有該ic載板的封裝結構及其製作方法 | |
TWI401755B (zh) | 四邊扁平無接腳封裝方法 | |
KR101194448B1 (ko) | 인쇄회로기판의 제조방법 | |
CN102054708B (zh) | 形成窗式球栅数组封装预基板的方法 | |
WO2024183832A1 (zh) | 封装结构及封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |