JP2007179032A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2007179032A
JP2007179032A JP2006323149A JP2006323149A JP2007179032A JP 2007179032 A JP2007179032 A JP 2007179032A JP 2006323149 A JP2006323149 A JP 2006323149A JP 2006323149 A JP2006323149 A JP 2006323149A JP 2007179032 A JP2007179032 A JP 2007179032A
Authority
JP
Japan
Prior art keywords
signal
row
video signal
pixel
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006323149A
Other languages
English (en)
Other versions
JP4693757B2 (ja
Inventor
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006323149A priority Critical patent/JP4693757B2/ja
Publication of JP2007179032A publication Critical patent/JP2007179032A/ja
Application granted granted Critical
Publication of JP4693757B2 publication Critical patent/JP4693757B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】パルス出力回路でのサンプリングパルスの出力回数や画素へのビデオ信号の書き込み回数を減らし、消費電力の低減を図ることが可能な表示装置を提供することを課題とする。
【解決手段】行方向と列方向に対応してマトリクスに複数の画素が配置された画素部と、画素の点灯又は非点灯を制御するビデオ信号を信号線に入力する信号線駆動回路と、ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、信号線駆動回路はシフトレジスタを備え、走査線駆動回路に選択される行の画素に書き込むビデオ信号と前記選択される行の一行後の画素に書き込もうとするビデオ信号とが等しいとき、シフトレジスタで信号の転送を行わない手段を設ける。
【選択図】図３

Description

本発明は、負荷に供給する電流をトランジスタで制御する機能が設けられた半導体装置に関し、好適には信号によって輝度が変化する電流駆動型表示素子で形成された画素や電圧によって輝度が変化する電圧駆動型表示素子で形成された画素や、液晶等の電圧によって透過率が変化する表示素子で形成された画素や、信号線駆動回路や走査線駆動回路を含む表示装置に関する。
近年、画素を発光ダイオード（ＬＥＤ）等の表示素子で形成した、いわゆる自発光型の表示装置が注目を浴びている。このような自発光型の表示装置に用いられる表示素子として、例えば、有機発光ダイオード（ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、有機ＥＬ素子、エレクトロルミネッセンス素子ともいう）が注目を集めており、ＥＬディスプレイ等に用いられるようになってきている。ＯＬＥＤ等の表示素子は自発光型であるため、液晶ディスプレイに比べて視認性が高く、バックライトが不要で応答速度が速いとの利点を有している。また、表示素子の輝度は、当該表示素子に流れる電流値によって制御される。
一般的な表示装置の画素マトリクス回路及びその動作を以下に説明する。
画素マトリクス回路は、信号線駆動回路７００１、走査線駆動回路７００２、画素部７００３を有し、画素部７００３には、複数の画素７００４が設けられている（図６１）。また、複数の画素７００４は、行方向に配置された走査線（Ｇ１〜Ｇｍ）と列方向に配置された信号線（Ｓ１〜Ｓｎ）に対応するようにマトリクス状に配置されている。信号線駆動回路７００１はビデオ信号を信号線Ｓ１〜Ｓｎに出力し、走査線駆動回路７００２は行方向に配置された画素７００４を選択するための信号を走査線Ｇ１〜Ｇｍに出力する。そして、選択された行の各列に対応する画素に信号線駆動回路７００１からのビデオ信号が書き込まれる。各画素は書き込まれた信号を保存する。
同様に、次々と選択された行の各列に対応する画素に信号が書き込まれ、画素部７００３の全ての画素に信号の書き込みが行われると画素７００４への書き込み期間が終了する。画素の発光動作時には、画素７００４は書き込まれた信号を一定期間保存しているため、画素へ書き込まれた信号に応じた状態を維持する。そして、書き込み動作と発光動作を繰り返し行うことにより、動画を表示している。
画素へのビデオ信号の出力は、信号線駆動回路７００１によって制御されている。信号線駆動回路７００１は、例えば、パルス出力回路７０１１、第１のラッチ回路７０１２および第２のラッチ回路７０１３を有している。パルス出力回路７０１１は、入力されたスタートパルス信号（Ｓ−ＳＰ）等のタイミングに従ってサンプリングパルスを順次第１のラッチ回路７０１２に出力する。第１のラッチ回路７０１２には、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）が入力される。そのタイミングは、パルス出力回路７０１１から出力されたサンプリングパルスに従って制御される。そして、第１のラッチ回路７０１２の各段にビデオ信号が保持される。つまり、パルス出力回路７０１１から出力されたサンプリングパルスによって、第１のラッチ回路７０１２の各段のラッチ回路が動作している。
その後、第１のラッチ回路７０１２において最終段までビデオ信号の入力が完了した後に、第２のラッチ回路７０１３にラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）が入力され、第１のラッチ回路７０１２に保持されていたビデオ信号は一斉に第２のラッチ回路７０１３に転送され、第２のラッチ回路７０１３で保持されるようになる。そして、第２のラッチ回路７０１３からビデオ信号（一行分）が同時に信号線Ｓ１〜Ｓｎへ出力される。そして、第２のラッチ回路７０１３から信号線に信号が出力されている間に、次の行のデータがビデオ信号から第１のラッチ回路７０１２に入力される。そして、最終段まで入力された後、ラッチパルスによって第１のラッチ回路７０１２から第２のラッチ回路へ信号が転送される。このような動作を繰り返し行うことにより、全ての画素に信号を入力し動画の表示を行っている。
また、このような表示装置の階調を表現する駆動方式として、アナログ階調方式とデジタル階調方式がある。アナログ方式には、表示素子の発光強度をアナログ制御する方式と表示素子の発光時間をアナログ制御する方式がある。アナログ階調方式においては表示素子の発光強度をアナログ制御する方式がよく用いられている。しかし、発光強度をアナログ制御する方式は、画素毎の薄膜トランジスタ（以下、「ＴＦＴ」ともいう）の特性のバラツキの影響を受けやすく、画素毎の輝度にもバラツキが生じてしまう。一方、デジタル階調方式はデジタル制御で表示素子をオンオフさせ、階調を表現している。デジタル階調方式の場合、画素毎の輝度の均一性に優れているが、発光・非発光の２状態しかないため、このままでは、２階調しか表現できない。そこで、別の手法を組み合わせて、多階調化を図ることが行われている。多階調化のための手法としては、例えば、画素の発光面積に重みをつけて（１画素を複数の領域に分割して領域毎に発光または非発光を制御する）その選択により階調表示を行う面積階調方式がある。また、発光時間に重みをつけて（１フレームを複数のサブフレームに分割してサブフレーム毎に画素の発光または非発光を制御する）その選択により階調表示を行う時間階調方式がある。一般的に、デジタル階調方式の場合には、高精細化にも適している時間階調法が用いられることが多い。（例えば、特許文献１）
特許２７８４６１５号
デジタル階調方式において、時間階調法を用いることにより高精細化が可能となる。しかしながら、高精細化が進むにつれ、画素数が増えることにより信号の書き込みを行う画素数も増加することになる。さらに、高階調表示を行うためにも、サブフレーム数を増加しなければならない。その結果、画素への信号の書き込みの回数が増加する。
また、上述した表示装置では、全ての行において、パルス出力回路は１行分のサンプリングパルスを第１のラッチ回路へ入力するため、パルス出力回路では１行分の信号を最初の列から最後の列まで転送させるという動作を行っており、画素数の増加に伴いますます消費電力の増加が問題となってくる。
本発明は上記問題を鑑み、パルス出力回路でのサンプリングパルスの出力回数や画素へのビデオ信号の書き込み回数を減らし、消費電力の低減を図ることが可能な表示装置を提供することを課題とする。
本発明の表示装置は、行方向と列方向に対応してマトリクスに複数の画素が配置された画素部と、ビデオ信号を信号線に入力する信号線駆動回路と、前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、前記信号線駆動回路はシフトレジスタを備え、前記走査線駆動回路に選択される行の画素に書き込むビデオ信号と前記選択される行の一行後の画素に書き込もうとするビデオ信号とが等しいとき、前記シフトレジスタで信号の転送を行わない手段を有することを特徴としている。
本発明の表示装置の他の構成は、行方向と列方向に対応してマトリクスに複数の画素が配置された画素部と、ビデオ信号を信号線に入力する信号線駆動回路と、前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、前記信号線駆動回路はシフトレジスタを備え、前記走査線駆動回路に選択される行の画素に書き込むビデオ信号と前記選択される行の一行後の画素に書き込もうとするビデオ信号とが連続した複数の列において等しいとき、前記連続した複数の列において前記シフトレジスタで信号の転送を行わない手段を有することを特徴としている。
本発明の表示装置の他の構成は、行方向と列方向に対応してマトリクスに複数の画素が配置された画素部と、ビデオ信号を信号線に入力する信号線駆動回路と、前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、前記信号線駆動回路はシフトレジスタとラッチ回路とを備え、前記ラッチ回路は前記シフトレジスタから供給されるサンプリングパルスに基づいて前記ビデオ信号を保持する手段を有し、前記ラッチ回路に保持されたビデオ信号と前記ラッチ回路に書き込もうとするビデオ信号とが等しいとき、前記ラッチ回路へサンプリングパルスの供給を行わない手段を有することを特徴としている。
本発明の表示装置の他の構成は、行方向と列方向に対応してマトリクスに複数の画素が配置された画素部と、ビデオ信号を信号線に入力する信号線駆動回路と、前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、前記信号線駆動回路はシフトレジスタとラッチ回路とを備え、前記ラッチ回路は前記シフトレジスタから供給されるサンプリングパルスに基づいて前記ビデオ信号を保持する手段を有し、走査線駆動回路に選択される行の画素に書き込むビデオ信号と前記選択される行の一行後の画素に書き込もうとするビデオ信号とが等しい列を有するとき、前記等しい列において前記ラッチ回路へサンプリングパルスの供給を行わない手段を有することを特徴としている。
本発明の表示装置の他の構成は、行方向と列方向に対応してマトリクスに複数の画素が配置された画素部と、ビデオ信号を信号線に入力する信号線駆動回路と、前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、前記信号線駆動回路はシフトレジスタとラッチ回路とを備え、前記ラッチ回路は前記シフトレジスタから供給されるサンプリングパルスに基づいて前記ビデオ信号を保持する手段を有し、前記走査線駆動回路に選択される行の画素に書き込むビデオ信号と前記選択される行の一行後の画素に書き込もうとするビデオ信号とが連続した複数の列において等しいとき、前記連続した複数の列において前記シフトレジスタで信号の転送を行わない手段を有することを特徴としている。
本発明の表示装置の他の構成は、行方向と列方向に対応してマトリクスに複数の画素が配置された画素部と、ビデオ信号を信号線に入力する信号線駆動回路と、前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、前記信号線駆動回路はシフトレジスタと第１のラッチ回路と第２のラッチ回路とを備え、前記第１のラッチ回路は前記シフトレジスタから供給されるサンプリングパルスに基づいて前記ビデオ信号を保持する手段を有し、前記第２のラッチ回路は前記第１のラッチ回路から供給される前記ビデオ信号を保持する手段を有し、前記第２のラッチ回路に保持されたビデオ信号と前記第１のラッチ回路に書き込もうとするビデオ信号とが等しいとき、前記第１のラッチ回路にサンプリングパルスの供給を行わない手段を有することを特徴としている。
本発明の表示装置の他の構成は、行方向と列方向に対応してマトリクスに複数の画素が配置された画素部と、ビデオ信号を信号線に入力する信号線駆動回路と、前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、前記信号線駆動回路はシフトレジスタと第１のラッチ回路と第２のラッチ回路とを備え、前記第１のラッチ回路は前記シフトレジスタから供給されるサンプリングパルスに基づいて前記ビデオ信号を保持する手段を有し、前記第２のラッチ回路は前記第１のラッチ回路から供給される前記ビデオ信号を保持する手段を有し、前記走査線駆動回路に選択される行の画素に書き込むビデオ信号と前記選択される行の一行後の画素に書き込もうとするビデオ信号とが等しい列を有するとき、前記等しい列において前記第１のラッチ回路へサンプリングパルスの供給を行わない手段を有することを特徴としている。
本発明の表示装置の他の構成は、行方向と列方向に対応してマトリクスに複数の画素が配置された画素部と、ビデオ信号を信号線に入力する信号線駆動回路と、前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、前記信号線駆動回路はシフトレジスタと第１のラッチ回路と第２のラッチ回路とを備え、前記第１のラッチ回路は前記シフトレジスタから供給されるサンプリングパルスに基づいて前記ビデオ信号を保持する手段を有し、前記第２のラッチ回路は前記第１のラッチ回路から供給される前記ビデオ信号を保持する手段を有し、前記走査線駆動回路に選択される行の画素に書き込むビデオ信号と前記選択される行の一行後の画素に書き込もうとするビデオ信号とが連続した複数の列において等しいとき、前記連続した複数の列において前記シフトレジスタで信号の転送を行わない手段を有することを特徴としている。
本発明の表示装置の他の構成は、行方向と列方向に対応してマトリクスに複数の画素が配置された画素部と、ビデオ信号を信号線に入力する信号線駆動回路と、前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、前記走査線駆動回路は、選択される行の画素に書き込もうとするビデオ信号と前記選択される行の画素に保存されたビデオ信号とが等しいとき、前記選択される行の画素へのビデオ信号の書き込みを行わない手段を有し、前記信号線駆動回路はシフトレジスタを備え、前記走査線駆動回路に選択される行の画素に書き込むビデオ信号と前記選択される行の一行後の画素に書き込もうとするビデオ信号とが等しいとき、前記シフトレジスタで信号の転送を行わない手段を有することを特徴としている。
本発明の表示装置の他の構成は、行方向と列方向に対応してマトリクスに複数の画素が配置された画素部と、ビデオ信号を信号線に入力する信号線駆動回路と、前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、前記走査線駆動回路は、選択される行の画素に書き込もうとするビデオ信号と前記選択される行の画素に保存されたビデオ信号とが等しいとき、前記選択される行の画素を選択しない手段を有し、前記信号線駆動回路はシフトレジスタを備え、前記走査線駆動回路に選択される行の画素に書き込むビデオ信号と前記選択される行の一行後の画素に書き込もうとするビデオ信号とが等しいとき、前記シフトレジスタで信号の転送を行わない手段を有することを特徴としている。
なお、本明細書に示すスイッチは、電気的スイッチでも機械的なスイッチでも良い。電流の流れを制御できるものなら、どのような構成でもよい。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）に近い状態で動作する場合はＮチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はＰチャネル型を用いることが望ましい。なぜなら、ゲートとソース間電圧の絶対値を大きくできるため、スイッチとして、動作させやすいからである。なお、Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。
なお、本発明において接続されているとは、電気的に接続されていることと同義である。したがって、間に別の素子やスイッチなどが配置されていてもよい。
なお、表示素子は、ＥＬ素子（有機ＥＬ素子、無機ＥＬ素子又は有機物及び無機物を含むＥＬ素子）やフィールドエミッションディスプレイ（ＦＥＤ）で用いる素子、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ（ＰＤＰ）、電子ペーパーディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、強誘電性ＬＣＤ、反強誘電性ＬＣＤ、ＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）など、どのような表示素子でもよい。なお、時間階調方式を用いているものや、メモリ性のある画素を有しているもの（画素にＳＲＡＭやＤＲＡＭなどを有しているものや、メモリ性素子（信号を記憶できるような素子）を有しているもの）などに好適である。
本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるトランジスタ、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、ＳＯＩ基板、ガラス基板、プラスチック基板などに配置することが出来る。
なお、すでに述べたように、本発明におけるトランジスタは、どのようなタイプのトランジスタでもよいし、どのような基板上に形成されていてもよい。したがって、回路の全てガラス基板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、どのような基板上に形成されていてもよい。あるいは、回路の一部が、ある基板に形成されており、回路の別の一部が、別の基板に形成されていてもよい。つまり、回路の全てが同じ基板上に形成されていなくてもよい。例えば、回路の一部は、ガラス基板上にＴＦＴを用いて形成し、回路の別の一部は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。
本明細書においては、一画素とは色要素を示すものとする。よって、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるフルカラー表示装置の場合には、一画素とはＲの色要素やＧの色要素やＢの色要素のいずれか一をいうものとする。
なお、本明細書において、画素がマトリクスに配置されているとは、縦縞と横縞を組み合わせたいわゆる格子状に配置されている場合はもちろんのこと、三色の色要素（例えばＲＧＢ）でフルカラー表示を行う場合に、１つの画像の最小要素を表す三つの色要素の画素がいわゆるデルタ配置されている場合も含むものとする。
なお、本明細書において、半導体装置とは半導体素子（トランジスタやダイオードなど）を含む回路を有する装置をいう。また、液晶表示装置とは、液晶素子を含む表示装置をいう。
信号線駆動回路のシフトレジスタでの信号の転送を減らすことができ、消費電力を低減することができる。また、画素への信号の書き込みの回数を減らすことができ、消費電力の低減を図ることが可能な表示装置を提供することができる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
本発明の表示装置は、ある行にビデオ信号の書き込みを行う場合に、ある行に新たに書き込みを行うビデオ信号と１行前に書き込まれたビデオ信号との比較、またはある行に新たに書き込みを行うビデオ信号と既にその行の画素に書き込まれたビデオ信号との比較を行い、サンプリングパルスの出力や画素へのビデオ信号の書き込みを行うかどうか制御する。そのため、本発明の表示装置は大きく分けて２つの構成を適用する。
第１の構成は、ある行（例えば、ｉ行）を選択して当該選択された行に対応する各列の画素へビデオ信号の書き込みを行う際に、１行前（例えば、（ｉ−１）行）に書き込まれたビデオ信号と次の行（ｉ行）に書き込みを行おうとするビデオ信号とを比較し、同じである場合に信号線駆動回路１０１でのサンプリングパルスの生成を行わない構成とする。なお、ここで、１行前（（ｉ−１）行）に書き込まれたビデオ信号と書き込みを行おうとするビデオ信号とを比較するとは、１行前の各列に対応する画素に書き込まれたビデオ信号と新たに書き込みを行う行（ｉ行）の各列に対応する画素に書き込むビデオ信号を、同一の信号線に接続された列毎で比較することをいう。
第２の構成は、ある行の各列に対応する画素へビデオ信号の書き込みを行う際に、既にその行の各列に対応する画素に書き込まれて保持されているビデオ信号と新たにその行に書き込みを行おうとするビデオ信号とを比較し、同じである場合にその行に対応する画素にビデオ信号の書き込みを行わない構成とする。なお、ここで、既にその行の各列に対応する画素に書き込まれて保持されているビデオ信号と新たに書き込みを行おうとするビデオ信号とを比較するとは、既にその行に書き込まれているビデオ信号と新たにその行に書き込みを行おうとするビデオ信号とを、同一の信号線に接続された列毎で比較することをいう。
また、第２の構成においては、第１の構成と異なり、既にその行に書き込まれて保持されているビデオ信号と新たにその行に書き込みを行おうとするビデオ信号とがその行に対応する各列の画素同士を比較した場合に全て同じである場合に適用する。一方、第１の構成では、１行前の各列に対応する画素に書き込まれたビデオ信号と新たに書き込みを行う行（ｉ行）の各列に対応する画素に書き込むビデオ信号とが全て同じである場合に限らず適用することができる。
本発明の表示装置は、第１の構成または第２の構成を用いて消費電力の低減を図るものであり、第１の構成と第２の構成はそれぞれ適用してもよいし、組み合わせて適用することもできる。
本発明の表示装置の一構成例を図１に示す。
本発明の表示装置は、信号線駆動回路１０１と、走査線駆動回路１０２と、画素部１０３とを有している（図１）。画素部１０３には、走査線Ｇ１〜Ｇｍと信号線Ｓ１〜Ｓｎとに対応してマトリクス状に配置された画素１０４が設けられており、各画素１０４は書き込まれた信号を保存する手段を有している。
走査線駆動回路１０２には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（Ｇ＿ＣＬＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）等の信号が入力される。ただし、これに限定されない。
なお、クロック信号（Ｇ＿ＣＬＫ）は、一定の間隔でＨ（Ｈｉｇｈｔ）信号とＬ（Ｌｏｗ）信号を繰り返す信号であり、クロック反転信号（Ｇ＿ＣＬＫＢ）は、クロック信号（Ｇ＿ＣＬＫ）と極性の反転する信号である。そして、これらの信号により、走査線駆動回路１０２の同期をとったり、処理の実行のタイミングの制御を行ったりする。よって、走査線駆動回路１０２にスタートパルス信号（Ｇ＿ＳＰ）が入力されると、クロック信号やクロック反転信号に従って、各走査線Ｇ１〜Ｇｍにそれぞれの画素の行を選択するタイミングの走査信号（ゲート選択パルス）が生成される。この走査信号は、走査線駆動回路１０２に接続された走査線を介して、画素部１０３に設けられた複数の画素行を一つずつ順に選択するタイミングの信号である。
このように、走査線駆動回路１０２は、走査線Ｇ１〜Ｇｍのいずれか一の走査線Ｇｉに信号を入力することにより、信号を書き込む画素の行を選択する。つまり、画素を選択する信号が入力された走査線Ｇｉに接続された画素の行が選択される。画素が選択されると信号線を介してそこに信号が入力される。また、本発明では、走査線駆動回路１０２に転送制御信号（Ｇ＿ＥＮＡＢＬＥｔ）やサンプリング制御信号（Ｇ＿ＥＮＡＢＬＥｐ）を入力し、サンプリングパルスの生成の制御を行う。具体的には、既にその行に書き込まれて保持されているビデオ信号と新たにその行に書き込みを行おうとするビデオ信号とを比較し、同じである場合にその行に対応する走査線の選択を行わずビデオ信号の書き込みを行わない。
信号線駆動回路１０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）等の信号が入力される。ただし、これに限定されない。
クロック信号（Ｓ＿ＣＬＫ）は、一定の間隔でＨ（Ｈｉｇｈｔ）信号とＬ（Ｌｏｗ）信号を繰り返す信号であり、クロック反転信号（Ｓ＿ＣＬＫＢ）は、クロック信号（Ｓ＿ＣＬＫ）と極性の反転する信号である。そして、これらの信号により、信号線駆動回路１０１の同期をとったり、処理の実行のタイミングの制御を行ったりする。よって、信号線駆動回路１０１にスタートパルス信号（Ｓ＿ＳＰ）が入力されると、クロック信号やクロック反転信号に従って、画素の列に対応したサンプリングパルスが生成される。サンプリングパルスは、ある画素へ書き込まれるビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）が信号線駆動回路１０１に入力されているときに、当該ビデオ信号をその画素の列にデータとして変換するためのタイミングを制御する信号である。従って、このサンプリングパルスにより、シリアルのデータとして信号線駆動回路１０１に入力されるビデオ信号のデータをパラレルのビデオ信号のデータにすることができる。なお、線順次方式の表示装置の場合には、このパラレルのビデオ信号のデータは、信号線駆動回路１０１で保持され、一列分を同時に信号線Ｓ１〜Ｓｎのそれぞれへ入力される。また、点順次方式の場合には、サンプリングパルスのタイミングに従ってシリアルのビデオ信号のデータをパラレルのビデオ信号のデータとして順々に信号線Ｓ１〜Ｓｎのそれぞれの列に入力する。このように、信号線駆動回路１０１は、それぞれ各列の画素に応じたビデオ信号を信号線Ｓ１〜Ｓｎへ入力する。
このように、走査線駆動回路１０２によって生成された走査信号のタイミングでビデオ信号の書き込みを行う画素の行が選択される。そして、信号線駆動回路１０１から信号線Ｓ１〜Ｓｎに入力されたビデオ信号は、選択された行に対応する各列の画素１０４に書き込まれ、各画素１０４は書き込まれたビデオ信号のデータを一定期間保存する。また、本発明では、信号線駆動回路１０１に転送制御信号（Ｓ＿ＥＮＡＢＬＥｔ）やサンプリング制御信号（Ｓ＿ＥＮＡＢＬＥｐ）を入力し、サンプリングパルスの生成の制御を行う。具体的には、１行前（（ｉ−１）行目）に書き込まれたビデオ信号と次の行（ｉ行目）に新たに書き込みを行うビデオ信号とを列毎に比較し、同じ列がある場合に信号線駆動回路１０１でのサンプリングパルスの生成を行わなかったり、途中で停止する構成とする。
画素部１０３において各行が順次選択され、全ての画素１０４に各画素に対応したビデオ信号が書き込まれると画素へのビデオ信号の書き込みが終了する。なお、各画素は、書き込まれたビデオ信号のデータを一定期間保持することによって、点灯又は非点灯の状態を維持することができる。また、各画素の点灯又は非点灯の状態を制御することによって、表示装置における階調を表現することができる。例えば、画素１０４の発光時間の長さを制御することにより階調を表現することができる。
このように、書き込み動作と発光動作を繰り返し行うことにより、動画を表示することができる。また、静止画表示の場合においても、画像が書き換えられる度に書き込み動作と発光動作が行われる。
以下、本発明の表示装置の具体的な構成に関して図面を参照して説明を行っていく。
（実施の形態１）
本実施の形態では、本発明の表示装置の一例に関して図面を参照して説明する。具体的には、ある行を選択して当該選択された行にビデオ信号の書き込みを行う際に、ある行に書き込みを行うビデオ信号と１行前に画素に書き込まれたビデオ信号とを比較する構成に関して説明する。
図２に本実施の形態で示す表示装置の模式図を示す。
図２（Ａ）、（Ｂ）に示す表示装置は、信号線駆動回路１０１と、走査線駆動回路１０２と、画素部１０３とを有している。画素部１０３には、走査線Ｇ１〜Ｇｍと信号線Ｓ１〜Ｓｎとに対応してマトリクス状に配置された画素１０４が設けられており、画素１０４は書き込まれた信号を保存する手段を有している。また、信号線駆動回路１０１は、パルス出力回路２０１と、第１のラッチ回路２０２と、第２のラッチ回路２０３とを有している。
パルス出力回路２０１は、入力されたスタートパルス信号（Ｓ−ＳＰ）、クロック信号（Ｓ−ＣＬＫ）、クロック反転信号（Ｓ−ＣＬＫＢ）のタイミングに従ってサンプリングパルスを順次第１のラッチ回路２０２に出力する。第１のラッチ回路２０２には、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）が入力され、パルス出力回路２０１から出力されたサンプリングパルスが入力されるタイミングに従って、各段にビデオ信号が入力されて保持される。つまり、パルス出力回路２０１から出力されたサンプリングパルスによって、第１のラッチ回路２０２の各段のラッチ回路が動作している。
第１のラッチ回路２０２において、最終段までデジタルビデオ信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路２０３にラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）が入力され、第１のラッチ回路２０２に保持されていたデジタルビデオ信号は、一斉に第２のラッチ回路２０３に転送される。その後、第２のラッチ回路２０３に保持されたデジタルビデオ信号は１行分が同時に信号線Ｓ１〜Ｓｎへ出力される。
また、本実施の形態では、パルス出力回路２０１に転送制御信号（Ｓ＿ＥＮＡＢＬＥｔ）が入力されている。そして、転送制御信号のレベルによりパルス出力回路２０１から第１のラッチ回路２０２へのサンプリングパルスの出力が制御される。つまり、転送制御信号により、第１のラッチ回路２０２にビデオ信号を入力するかどうかの制御を行うことができる。第１のラッチ回路２０２へビデオ信号の入力を行うかどうかは、画素部１０３の各行において１行前（（ｉ−１）行目）のビデオ信号と新たに書き込みを行う次の後（ｉ行目）のビデオ信号とを列毎に比較して、前の行で画素に書き込まれたビデオ信号と異なる場合のみ第１のラッチ回路２０２へサンプリングパルスを出力して、当該第１のラッチ回路２０２へ新たなビデオ信号の書き込みを行う。
このように、各行全てにおいて、パルス出力回路２０１から第１のラッチ回路２０２へサンプリングパルスを出力して当該第１のラッチ回路２０２にビデオ信号書き込むのではなく、サンプリングパルスの生成を選択的に制御することにより、消費電力を低減することができる。
次に、図２に示す信号線駆動回路１０１の具体的な構成とその動作の一例について、図３を用いてより詳しく説明する。図３では、選択された行のある列以降の画素において、新たに書き込みを行うビデオ信号が一行前にその列以降の画素に書き込まれたビデオ信号と同じであるときに、パルス出力回路２０１で信号の転送を停止する場合を示している。
本実施の形態で示すパルス出力回路２０１は、フリップフロップ回路（ＦＦ）２０４等を複数段用いて構成されたシフトレジスタ２０７とＡＮＤゲート２０５とを有しており、当該フリップフロップ回路２０４にクロック信号（Ｓ−ＣＬＫ）、クロック反転信号（Ｓ−ＣＬＫＢ）、スタートパルス信号（Ｓ−ＳＰ）が入力される。そして、これらの信号のタイミングに従って順次サンプリングパルスが出力される。また、ＡＮＤゲート２０５の２つの入力端子は、フリップフロップ回路２０４の入力端子と出力端子に接続されている。なお、ここでは、ＡＮＤゲート２０５を用いた例を示しているが、これに限定されない。同様な働きをする回路であればどのような構造を用いてもよく、例えば、ＯＲゲート、ＮＡＮＤゲート、ＮＯＲゲート、ＸＯＲゲート、ＮＯＴゲート等を用いたり組み合わせたりしてもよい。
図３に示す構成では、ＡＮＤゲート２０５を用いることにより、各列のサンプリングパルスが重ならないようにすることができる。そのような必要がない場合にはＡＮＤゲートを設ける必要はない。例えば、図７４に示すように、一つの信号線に出力されるサンプリングパルスを複数のフリップフロップ回路２０４（ここでは２つ）により生成する構成としてもよい。この場合、ＡＮＤゲートを設けなくても各列のサンプリングパルスが重ならないようにすることができる。
ＡＮＤゲート２０５を介してパルス出力回路２０１から出力されたサンプリングパルスは、第１のラッチ回路２０２に出力され、その信号のタイミングに従ってビデオ信号が第１のラッチ回路２０２に保持される。第１のラッチ回路２０２において、最終段までビデオ信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路２０３にラッチパルスが入力され、第１のラッチ回路２０２に保持されていたビデオ信号は、一斉に第２のラッチ回路２０３に転送される。
さらに、図３では、フリップフロップ回路２０４の入力部分に、信号を初期化するスイッチ２０６を設け、転送制御信号（Ｓ＿ＥＮＡＢＬＥｔ）によって、当該スイッチ２０６のオン、オフを制御する。スイッチをオンすると、正論理の場合は強制的にＬ信号（負論理の場合はＨ信号）が書き込まれる。具体的には、書き込みを行う行に関してある列以降に書き込むビデオ信号が一行前に画素に書き込まれたビデオ信号と同じ場合に、転送制御信号を用いてスイッチ２０６をオンして強制的にＬ信号を書き込むことによって、スタートパルス信号から順に転送されてきた信号を初期化して当該列以降においてシフトレジスタ２０７での信号の転送を停止する。その結果、当該列以降において、第１のラッチ回路へのサンプリングパルスの出力が行われなくなり、当該列以降の第１のラッチ回路２０２へのビデオ信号の書き込みも行われない。従って、ある列以降において、シフトレジスタでの転送を停止することによりフリップフロップ回路２０４での充放電が無くなるため消費電力を低減することができる。また、ビデオ信号線へのビデオ信号の入力も停止することによって、第１のラッチ回路２０２へのビデオ信号の充放電が無くなるため消費電力を低減することができる。なお、ここでは、一列目のフリップフロップ回路の入力部にスイッチ２０６を設けていないが、設けた構造としてもよい。
スイッチ２０６としては、電気的スイッチでも機械的なスイッチでも良い。電流の流れを制御できるものなら、どのような構成でもよい。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。スイッチとしてトランジスタを用いる場合を図７３（Ａ）に示す。トランジスタは、第１端子（ソース端子又はドレイン端子）がフリップフロップ回路２０４の入力部分に接続され、第２端子（ソース端子又はドレイン端子）が低電源電位に設定された電極と接続されている。低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。また、トランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）に近い状態で動作する場合はＮチャネル型を、反対に、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はＰチャネル型を用いることが望ましい。なぜなら、ゲートとソース間電圧の絶対値を大きくできるため、スイッチとして、動作させやすいからである。なお、Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。また、スイッチとして、ダイオードを用いてもよく、この場合を（図７３（Ｂ））に示す。スイッチとして、図７３（Ｂ）に示すようにダイオードを設けた場合には、通常は転送制御信号をＨレベルに保ち、転送を停止する場合にＬレベルにすることによりダイオードがオンして信号を初期化することができる。また他にも、ダイオード接続したトランジスタ、ＰＮ接合やＰＩＮ接合のダイオードやショットキー型のダイオードやカーボンナノチューブで形成されたダイオードなどを用いてもよい。
信号を初期化して転送を停止するときのタイミングチャート図４に示す。なお、図４では、画素部１０３において１行がｎ列（１列目〜ｎ列目）の信号線から構成される場合において、（ｊ＋３）列目以降には第１のラッチ回路２０２へのビデオ信号の書き込みを行わない例を示している。なお、図４（Ａ）はスイッチ２０６として図７３（Ａ）に示したトランジスタを用いた場合を示しており、図４（Ｂ）はスイッチ２０６として図７３（Ｂ）に示したダイオードを用いた場合を示している。
図４において、（ｊ＋３）列目以降のビデオ信号に関しては、当行のビデオ信号と一行前のビデオ信号とが同じであるため、転送制御信号を用いてスイッチ２０６をオンすることによって、（ｊ＋３）列目以降の列ではシフトレジスタ２０７での信号の転送を停止する。つまり、（ｊ＋３）列目以降の列において、第１のラッチ回路２０２へサンプリングパルスを出力せず、当該第１のラッチ回路２０２へビデオ信号の書き込みを行わない。具体的に、図４（Ａ）では、（ｊ＋２）列目までは転送制御信号をＬレベルに保ち、（ｊ＋３）列目において転送制御信号をＨレベルとしてスイッチ２０６として機能するトランジスタをオンして強制的にＬ信号を書き込むことによって、スタートパルスから順に転送されてきた信号を初期化して（ｊ＋３）列目以降においてシフトレジスタ２０７での信号の転送を停止する。また、図４（Ｂ）では、（ｊ＋２）列目までは転送制御信号をＨレベルに保ち、（ｊ＋３）列目において転送制御信号をＬレベルとして（（ａ）の場合）スイッチ２０６として機能するダイオードをオンして強制的にＬ信号を書き込むことによって、スタートパルスから順に転送されてきた信号を初期化して（ｊ＋３）列目以降においてシフトレジスタ２０７での信号の転送を停止する。また、（ｊ＋３）列目以降において転送制御信号をＬレベルとして（（ｂ）の場合）スイッチ２０６として機能するダイオードをオンして強制的にＬ信号を書き込むことによって、スタートパルスから順に転送されてきた信号を初期化して（ｊ＋３）列目以降においてシフトレジスタ２０７での信号の転送を停止することも可能である。
１列目〜（ｊ＋２）列目までは、一行前のビデオ信号と異なる列が少なくとも一つ（この場合、少なくとも（ｊ＋２）列目は一行前に書き込まれた（ｊ＋１）列目のビデオ信号と異なっている）あるため、転送制御信号をオフの状態とし、フリップフロップ回路２０４からＡＮＤゲート２０５を介して第１のラッチ回路２０２へサンプリングパルスを出力して当該第１のラッチ回路２０２に新たにビデオ信号の書き込みを行っている。一方、（ｊ＋３）列目以降の列においては、一行前のビデオ信号と全て同じであるため、（ｊ＋３）列目に転送制御信号を用いてスイッチ２０６をオンの状態とすることによって、（ｊ＋３）列目以降はシフトレジスタ２０７での信号の転送を停止させ、第１のラッチ回路２０２へサンプリングパルスを出力せず、当該第１のラッチ回路２０２に新たなビデオ信号の書き込みを行わない。新たな信号を書き込まなくても、既に第１のラッチ回路２０２に保存されているビデオ信号と同じなので問題はない。
従って、１列目〜（ｊ＋２）列目までは新たに第１のラッチ回路２０２に書き込まれたビデオ信号が保持されており、（ｊ＋３）列目以降は一行前と同じビデオ信号が第１のラッチ回路２０２に保持されている。そして、水平帰線期間中に、第２のラッチ回路２０３にラッチパルスが入力され、第１のラッチ回路２０２に保持されていたビデオ信号が第２のラッチ回路２０３に転送され、第２のラッチ回路２０３に保持されたデジタルビデオ信号１行分が同時に信号線Ｓ１〜Ｓｎへ出力される。
このように、１行分のビデオ信号を全て第１のラッチ回路２０２に書き込むのではなく、ある列以降のビデオ信号が一行前のビデオ信号と同じ場合にそれ以降の列においてはシフトレジスタ２０７の信号の転送を停止して、第１のラッチ回路２０２へサンプリングパルスの出力を行わないことによって、消費電力を低減することができる。
なお、図３に示す構成では、ある列で転送制御信号を用いてスイッチ２０６をオンにした場合、その列以降の全ての列において、シフトレジスタ２０７での信号の転送が停止し、第１のラッチ回路２０２へサンプリングパルスが出力されなくなる。従って、図３に示した構成において、走査方向切り換えスイッチを設け、走査する方向を選択できるようにしてもよい。つまり、シフトレジスタ２０７において、直列に接続された複数のフリップフロップ回路２０４のうち、両端に位置するフリップフロップ回路２０４のいずれか一方からスタートパルス信号を入力するか選択することによって、第１のラッチ回路２０２へのサンプリングパルスの出力を低減することができる。
上述したシフトレジスタ２０７に走査方向切り換えスイッチを設けた構成を図７５（Ａ）に示す。ここでは、フリップフロップ回路２０４の入力部に信号の転送を制御する走査方向切り換えスイッチ２８１、２８２を設ける。具体的には、隣接するフリップフロップ回路（例えば、ｊ列目と（ｊ＋１）列目に対応するフリップフロップ回路）において、ｊ列目に対応するフリップフロップ回路の出力部と（ｊ＋１）列目に対応するフリップフロップ回路の入力部の間に走査方向切り換えスイッチ２８１を設ける。そして、ｊ列目に対応するフリップフロップ回路の入力部と（ｊ＋１）列目に対応するフリップフロップ回路の出力部の間に走査方向切り換えスイッチ２８２を設ける。
例えば、一行がｎ列（１列目〜ｎ列目）の信号線から構成される表示装置の画素にビデオ信号の書き込みを行う場合において、（ｎ−２）列目のビデオ信号のみが一行前に画素に書き込まれたビデオ信号と異なる際に、１列目にスタートパルス信号を入力した場合と、ｎ列目にスタートパルス信号を入力してシフトレジスタ２０７の信号の転送を行った場合のタイミングチャートを図５に示す。
図５（Ａ）は、１列目の信号線に電気的に接続されたフリップフロップ回路２０４にスタートパルス信号を入力した場合を示している。回路図は、図７５（Ｂ）に相当し、走査方向切り換えスイッチ２８１がオンしており走査方向切り換えスイッチ２８２はオフした状態となっている。この場合には、シフトレジスタ２０７において、１列目〜（ｎ−２）列目までは信号の転送が行われ、（ｎ−１）列目以降には信号の転送が行われない。つまり、１列目〜（ｎ−２）列目までのフリップフロップ回路２０４からＡＮＤゲート２０５を介して第１のラッチ回路２０２へサンプリングパルスが出力され、当該第１のラッチ回路２０２に新たにビデオ信号が書き込まれる。
一方、図５（Ｂ）は、ｎ列目の信号線に電気的に接続されたフリップフロップ回路２０４にスタートパルス信号を入力した場合を示している。回路図は、図７５（Ｃ）に相当し、走査方向切り換えスイッチ２８１がオフしており走査方向切り換えスイッチ２８２はオンした状態となっている。この場合には、シフトレジスタ２０７において、ｎ列目〜（ｎ−２）列目まで信号の転送が行われ、（ｎ−３）列目〜１列目には信号の転送が行われない。つまり、ｎ列目〜（ｎ−２）列目までのフリップフロップ回路２０４からＡＮＤゲート２０５を介して第１のラッチ回路２０２へサンプリングパルスが出力され、当該第１のラッチ回路２０２にビデオ信号が新たに書き込まれるが、１列目〜（ｎ−３）列目まではシフトレジスタ２０７の信号の転送が停止し、第１のラッチ回路２０２へサンプリングパルスを出力しない構成とすることができる。
このように、図５（Ａ）では、１列目〜（ｎ−２）列目までの（ｎ−２）列分において、シフトレジスタ２０７で信号を転送し、第１のラッチ回路２０２へサンプリングパルスを出力して当該第１のラッチ回路２０２へビデオ信号の書き込みを行うが、図５（Ｂ）では、ｎ列目〜（ｎ−１）列目までの２列分において、シフトレジスタ２０７で信号を転送し、第１のラッチ回路２０２へサンプリングパルスを出力して当該第１のラッチ回路２０２にビデオ信号の書き込みを行う。従って、走査方向切り換えスイッチを設けて走査する方向を選択可能とすることによって、シフトレジスタ２０７において信号の転送を早めに停止し、フリップフロップ回路２０４からＡＮＤゲート２０５を介して出力するサンプリングパルスを停止し、当該第１のラッチ回路２０２へビデオ信号の書き込みを低減することができる。その結果、ビデオ信号の充放電や、シフトレジスタ２０７での充放電が無くなるため、消費電力を低減することができる。これは、ｎの数（画素数）が大きくなればなるほど顕著な効果が得られる。
また、上記構成で示したフリップフロップ回路の一例を図７７（Ａ）、（Ｂ）に示す。フリップフロップ回路は、基本的には、入力された信号を遅延させて出力させる構成であればよい。図７７に示すフリップフロップ回路３１０１では、クロックドインバータ３１０２、クロックドインバータ３１０３及びインバータ３１０４を有し、一般的に、ディレイ型フリップフロップ回路（ＤＦＦ）と呼ばれている。ＤＦＦを構成するクロックトインバータ３１０２及び３１０３は、そこに入力されるクロック信号やクロック反転信号に同期して動作する。そのため、遅延回路としてＤＦＦを一段配置すると、ＤＦＦに供給されるクロック信号の１パルス分だけ（クロック信号の周期の半分の時間だけ）、信号が遅延することになる。なお、図７７ではＤＦＦを用いた場合の構成を示したが、これに限定されない。シフトレジスタで用いられるような回路であればどのような構成でも適用可能である。
また、上記構成で示したラッチ回路の一例を図７８（Ａ）、（Ｂ）に示す。ラッチ回路は、基本的には、入力された信号を保持して出力させる構成であればよい。図７８に示すラッチ回路３２０１では、インバータ３２０２、クロックドインバータ３２０３、クロックドインバータ３２０４及びインバータ３２０５を有している。ラッチ回路を構成するクロックトインバータ３２０３及び３２０４は、そこに入力されるタイミング信号やインバータ３２０２を介して入力されるタイミング信号に同期して動作する。つまり、タイミング信号に同期して入力された信号を保持して出力させる。なお、本発明に適用可能なラッチ回路は、図７８の構成に限られず、入力された信号を保持して出力させる回路であればどのような構成でも適用可能である。
また、本実施の形態で示した構成は、一つの信号線に対してラッチ回路が複数設けられた構成にも適用することができる。この場合について図７６を用いて説明する。
図７６では、一つの信号線に対して第１のラッチ回路２０２と第２のラッチ回路２０３が複数個（ここでは３個ずつ）設けられ、第１のラッチ回路２０２の数に対応したビデオ線が複数（ここでは３つ）設けられている。そして、第２のラッチ回路２０３から出力されたビデオ信号がＤ／Ａ変換回路を介して信号線に出力される構成となっている。なお、ここでは第１のラッチ回路を３個（３ビット分）設けた例を示したが、これに限られない。つまり、実施者が適宜必要な表示ビット数（例えば、６ビットなら第１のラッチ回路と第２のラッチ回路を６個ずつ）を考慮して選択すればよい。
パルス出力回路２０１から出力されたサンプリングパルスは、第１のラッチ回路２０２ａ〜２０２ｃに出力され、その信号のタイミングに従ってビデオ信号が第１のラッチ回路に保持される。ここでは、ビデオ線が第１のラッチ回路２０２の数だけ設けられており、第１のラッチ回路２０２ａ〜第１のラッチ回路２０２ｃにそれぞれビデオ信号１〜ビデオ信号３が保持される。つまり、並列した３つの第１のラッチ回路２０２において、３ビット分のビデオ信号の取り込みが同時に行われる。そして、第１のラッチ回路２０２において、最終段までビデオ信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路２０３にラッチパルスが入力され、第１のラッチ回路２０２に保持されていたビデオ信号は、一斉に第２のラッチ回路２０３に転送される。
なお、第２のラッチ回路２０３も第１のラッチ回路２０２の数だけ設けられており、第１のラッチ回路２０２ａ〜第１のラッチ回路２０２ｃから出力されたビデオ信号がそれぞれ第２のラッチ回路２０３ａ〜第２のラッチ回路２０３ｃに保持される。そして、第２のラッチ回路２０３に保持されたビデオ信号はＤ／Ａ変換回路２８３を介して画素へ出力される。
さらに、図７６では、上述した図３と同様に、フリップフロップ回路２０４の入力部分に、信号を初期化するスイッチ２０６を設け、転送制御信号（Ｓ＿ＥＮＡＢＬＥｔ）によって、当該スイッチ２０６のオン、オフを制御する。スイッチをオンすると、正論理の場合は強制的にＬ信号（負論理の場合はＨ信号）が書き込まれる。具体的には、書き込みを行う行に関してある列以降に書き込むビデオ信号が一行前に画素に書き込まれたビデオ信号と同じ場合に、転送制御信号を用いてスイッチ２０６をオンして強制的にＬ信号を書き込むことによって、スタートパルス信号から順に転送されてきた信号を初期化して当該列以降においてシフトレジスタ２０７での信号の転送を停止する。その結果、当該列以降において、第１のラッチ回路へのサンプリングパルスの出力が行われなくなり、当該列以降の第１のラッチ回路２０２へのビデオ信号の書き込みも行われない。従って、ある列以降において、シフトレジスタでの転送停止することによりフリップフロップ回路２０４での充放電が無くなるため消費電力を低減することができる。また、ビデオ信号線へのビデオ信号の入力も停止することによって、第１のラッチ回路２０２へのビデオ信号の充放電が無くなるため消費電力を低減することができる。
なお、図７６において、書き込みを行う行に関してある列以降に書き込むビデオ信号が一行前に画素に書き込まれたビデオ信号と同じ場合とは、当行に書き込みを行うビデオ信号と一行前に画素に書き込まれたビデオ信号とを列毎に比較した際に、１列あたりの複数のビット分のビデオ信号が全て一致した場合（ここでは、当行に書き込みを行うビデオ信号１〜３と一行前に画素に書き込まれたビデオ信号１〜３がそれぞれ一致した場合）をいう。
もちろん、図７６に示した構成に上述した走査方向切り換えスイッチを設けてもよいし、図７３、図７４等に示した構成と組み合わせてもよい。また、図７６に示した信号線駆動回路は、デジタル信号を入力してアナログ信号で画素の階調を表示する表示装置に適用することが好ましく、好適には液晶表示装置に適用することができる。
（実施の形態２）
本実施の形態では、上記実施の形態１と異なる信号線駆動回路を有する表示装置の一例に関して図面を参照して説明する。
本実施の形態で示す表示装置の信号線駆動回路におけるパルス出力回路の模式図を図６に示す。
本実施の形態で示すパルス出力回路は、フリップフロップ回路２０４等を複数段用いて構成されたシフトレジスタ２０７とＡＮＤゲート２０５とを有し、ＡＮＤゲート２０５の２つの入力端子は、フリップフロップ回路２０４の入力端子と出力端子に接続されている。さらに、上記図３に示したパルス出力回路２０１において、複数のフリップフロップ回路２０４から構成されるシフトレジスタ２０７を複数の領域に分割して設け、スタートパルス信号を複数用意してシフトレジスタの複数の領域にそれぞれスタートパルス信号の入力を行う構成となっている。なお、ここでは、ＡＮＤゲート２０５を用いた例を示しているが、これに限定されない。同様な働きをする回路であればどのような構造を用いてもよく、例えば、ＯＲゲート、ＮＡＮＤゲート、ＮＯＲゲート、ＸＯＲゲート、ＮＯＴゲート等を用いたり組み合わせたりしてもよい。また、図６に示す構成では、ＡＮＤゲート２０５を用いることにより、各列のサンプリングパルスが重ならないようにすることができる。そのような必要がない場合にはＡＮＤゲートを設ける必要はない。
フリップフロップ回路２０４は、複数のスタートパルス信号（Ｓ−ＳＰ）、クロック信号（Ｓ−ＣＬＫ）、クロック反転信号（Ｓ−ＣＬＫＢ）が入力されたタイミングに従ってサンプリングパルスを順次第１のラッチ回路２０２へ出力する。第１のラッチ回路２０２には、ビデオ信号が入力され、パルス出力回路２０１から出力された複数のサンプリングパルスが入力されるタイミングに従って、各段にビデオ信号が入力され保持される。つまり、パルス出力回路２０１から出力されたサンプリングパルスによって、第１のラッチ回路２０２の各段のラッチ回路が動作している。
そして、第１のラッチ回路２０２において、最終段までデジタルビデオ信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路２０３にラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）が入力され、第１のラッチ回路２０２に保持されていたデジタルビデオ信号は、一斉に第２のラッチ回路２０３に転送される。その後、第２のラッチ回路２０３に保持されたデジタルビデオ信号は１行分が同時に信号線Ｓ１〜Ｓｎへ出力される。
また、本実施の形態では、フリップフロップ回路２０４の入力部分に、信号を初期化するスイッチ２０６を設け、転送制御信号（Ｓ＿ＥＮＡＢＬＥｔ）によって、当該スイッチ２０６のオン、オフを制御する。具体的には、新たに書き込みをおこなう行のある列以降に書き込むビデオ信号が一行前に画素に書き込まれたビデオ信号と同じ場合に、転送制御信号を用いてスイッチ２０６をオンして、当該列以降においてシフトレジスタ２０７での信号の転送を停止させ、当該第１のラッチ回路２０２にサンプリングパルスの出力を行わない。さらに、本実施の形態では、フリップフロップ回路２０４から構成されるシフトレジスタ２０７を複数の領域に分けて設け、領域毎にスタートパルス信号の入力を行っている。従って、一旦、転送制御信号を用いてスイッチ２０６をオンにして、シフトレジスタ２０７での信号の転送を止めてしまっても、新しい領域では別個にスタートパルス信号を入力することによりシフトレジスタ２０７での信号の転送を復活させることができる。なお、図６では、スイッチ２０６をトランジスタで設けた例を示したが、これに限られず上記実施の形態で示したスイッチのいずれかを用いることができる。
次に、本実施の形態で示す信号線駆動回路の具体的な動作について、図６および図７を用いて詳細に説明する。
図６では、一行がｎ列（１列目〜ｎ列目）の信号線から構成される場合において、シフトレジスタ２０７が、１列目〜ｊ列目までのフリップフロップ回路から構成される領域２０７ａと、（ｊ＋１）列目〜ｎ列目までのフリップフロップ回路から構成される領域２０７ｂとに分けて設けられている例を示している。この場合、シフトレジスタ２０７において、領域２０７ａでは第１のスタートパルス信号が入力されることにより信号の転送が開始し、領域２０７ｂでは第２のスタートパルス信号が入力されることにより信号の転送が開始する構成となっている。つまり、シフトレジスタ２０７において、領域２０７ａでは、入力された第１のスタートパルス信号、クロック信号、クロック反転信号のタイミングに従ってサンプリングパルスが順次第１のラッチ回路２０２に出力される。一方、領域２０７ｂでは、入力された第２のスタートパルス信号、クロック信号、クロック反転信号のタイミングに従ってサンプリングパルスが順次第１のラッチ回路２０２に出力される。第２のスタートパルス信号は、２０７ａでのサンプリングパルスの出力が終わると、直ぐに、２０７ｂでのサンプリングパルスの出力が始まるように入力することが望ましい。
また、シフトレジスタ２０７において、転送制御信号を用いて、信号の転送を領域２０７ａと領域２０７ｂの各々において別々に制御する。ここでは、例えば、図６において、一行前のビデオ信号と比較した際に、２列目と（ｊ＋２）列目においてのみビデオ信号が異なる場合を考える。
まず、第１のスタートパルス信号を領域２０７ａに設けられたフリップフロップ回路２０４に入力することによって、１列目と２列目の信号線Ｓ１、Ｓ２に電気的に接続された各々の第１のラッチ回路２０２へサンプリングパルスを出力して、当該第１のラッチ回路２０２にビデオ信号の書き込みを行う。そして、転送制御信号を用いてスイッチ２０６をオンすることによって、３列目以降（ここでは、３列目〜ｊ列目まで）のシフトレジスタ２０７での信号の転送を停止し、３列目〜ｊ列目の信号線Ｓ３〜Ｓｊに電気的に接続された第１のラッチ回路２０２へはサンプリングパルスを出力せずビデオ信号をビデオ信号線へ出力することも行わずビデオ信号の書き込みを行わない。
次に、第２のスタートパルス信号を領域２０７ｂに設けられたフリップフロップ回路２０４に入力することによって、（ｊ＋１）列目と（ｊ＋２）列目の信号線Ｓｊ＋１、Ｓｊ＋２に電気的に接続された第１のラッチ回路２０２へサンプリングパルスを出力して、当該第１のラッチ回路２０２にビデオ信号の書き込みを行う。そして、転送制御信号を用いてスイッチ２０６をオンすることによって、（ｊ＋３）列目以降（ここでは、（ｊ＋３）列目〜ｎ列目）のシフトレジスタ２０７での信号の転送を停止し、（ｊ＋３）列目〜ｎ列目の信号線Ｓ（ｊ＋３）〜Ｓｎに電気的に接続された第１のラッチ回路２０２へはサンプリングパルスを出力せずビデオ信号の書き込みを行わない。
このときのタイミングチャートを図７に示す。
第１のスタートパルス信号の入力によってシフトレジスタ２０７での信号の転送が制御される領域２０７ａにおいて、３列目以降のビデオ信号は一行前のビデオ信号と同じであるため、転送制御信号を用いてスイッチ２０６をオンすることによって、３列目以降の列（３列目〜ｊ列目）では、シフトレジスタ２０７での信号の転送を停止して、第１のラッチ回路２０２へサンプリングパルスの出力を行わない。そして、第２のスタートパルス信号の入力によってシフトレジスタ２０７の信号の転送が制御される領域２０７ｂにおいて、（ｊ＋３）列目以降のビデオ信号は一行前のビデオ信号と同じであるため、転送制御信号を用いてスイッチ２０６をオンして、（ｊ＋３）列目以降の列（（ｊ＋３）列目〜ｎ列目）では、シフトレジスタ２０７での信号の転送を停止して、第１のラッチ回路２０２へサンプリングパルスの出力を行わない。
その結果、１列目、２列目、（ｊ＋１）列目、（ｊ＋２）列目では新たに第１のラッチ回路２０２に書き込まれたビデオ信号が第２のラッチ回路２０３を介して信号線へ出力され、３列目〜ｊ列目、（ｊ＋３）列目〜ｎ列目では前の行で既に第１のラッチ回路２０２に保持されているビデオ信号がラッチパルスの入力と共に第２のラッチ回路２０３を介して信号線へ出力される。
このように、図６に示した構成を用いることによって、３列目〜ｊ列目及び（ｊ＋３）列目〜ｎ列目では、シフトレジスタ２０７において信号の転送を停止し、第１のラッチ回路へサンプリングパルスを出力せず、当該第１のラッチ回路２０２にビデオ信号を書き込まないため、ビデオ信号の充放電や、シフトレジスタ２０７での充放電を無くし消費電力を低減することができる。
なお、上記図３示した構成では、転送制御信号を用いてスイッチ２０６をオンにした場合にその行におけるある列以降の全ての列のシフトレジスタ２０７において信号の転送が止まり、第１のラッチ回路２０２へサンプリングパルスの出力が行われなくなる。そのため、その行においてある列以降のビデオ信号が全て１行前の信号と同じとなる必要がある。従って、上記実施の形態で示した場合には、１列目〜（ｊ＋２）列目まではシフトレジスタ２０７において信号を転送し、第１のラッチ回路２０２へサンプリングパルスを出力する必要がある。しかし、本実施の形態で示す構成では、分割した複数の領域毎に転送制御信号を制御してスイッチ２０６のオンまたはオフを行うことができるため、シフトレジスタ２０７での信号の転送の有無をより詳細に制御し、第１のラッチ回路へのサンプリングパルスの出力の有無をより詳細に制御することができる。その結果、消費電力をより効果的に低減することが可能となる。
なお、本実施の形態では、シフトレジスタ２０７を２つの領域に分け当該２つの領域にそれぞれスタートパルス信号を入力する構成を示したが、もちろん本発明はこの構成に限定されず、シフトレジスタ２０７を３つ以上の複数の領域に分けて設け、複数のスタートパルス信号を入力することによって、各領域のサンプリングパルスの出力等を制御することができる。
また、本実施の形態において、上記実施の形態で示した走査方向切り換えスイッチを設けることも可能である。つまり、上述したようにシフトレジスタ２０７が複数の領域に分けて設けられた構成において、各領域（図６では、領域２０７ａと２０７ｂ）に走査方向切り換えスイッチを設け、領域毎に走査する方向を選択できるようにすることができる。つまり、複数の領域において、直列に接続された複数のフリップフロップ回路のうち、各々の領域の両端に位置するフリップフロップ回路のいずれか一方から第１のスタートパルス信号、第２のスタートパルス信号を入力するかを選択できるようにする。
例えば、図６を例に挙げると、領域２０７ａにおいては１列目とｊ列目に相当するフリップフロップ回路のどちら側から第１のスタートパルス信号を入力するか選択できるようにし、領域２０７ｂにおいては（ｊ＋１）列目とｎ列目に相当するフリップフロップ回路のどちら側から第２のスタートパルス信号を入力するか選択できるようする。
例えば、図６において、一行前のビデオ信号と比較した際に、２列目とｎ列目においてのみビデオ信号が異なる場合を考える。この場合のタイミングチャートを図８に示す。
この場合、領域２０７ａにおいては、１列目に相当するフリップフロップ回路に第１のスタートパルス信号を入力し、１列目と２列目のフリップフロップ回路２０４からサンプリングパルスを出力して第１のラッチ回路２０２にビデオ信号の書き込みを行う。そして、転送制御信号を用いてスイッチ２０６をオンすることにより３列目以降（ここでは、３列目〜ｊ列目まで）は、シフトレジスタ２０７での信号の転送を停止し、第１のラッチ回路２０２へのサンプリングパルスの出力を行わず、当該第１のラッチ回路２０２へビデオ信号の書き込みを行わない。
一方、領域２０７ｂにおいては、ｎ列目に相当するフリップフロップ回路に第２のスタートパルス信号を入力し、ｎ列目のフリップフロップ回路２０４からサンプリングパルスを出力して第１のラッチ回路２０２にビデオ信号の書き込みを行う。そして、転送制御信号をオンすることにより（ｎ−１）列目以降（ここでは、（ｎ−１）目〜（ｊ＋１）列目まで）は、シフトレジスタ２０７での信号の転送を停止させ、第１のラッチ回路２０２へのサンプリングパルスの出力を行わず、当該第１のラッチ回路２０２へビデオ信号の書き込みを行わない。
このように、シフトレジスタ２０７における走査方向を領域毎に制御することにより、３列目〜（ｎ−１）列目において、シフトレジスタ２０７における信号の転送を停止し、第１のラッチ回路２０２へのサンプリングパルスの出力を行わず、当該第１のラッチ回路２０２へビデオ信号の書き込みを行わない構成とすることができる。つまり、画素の行において両端に位置する列にのみ一行前のビデオ信号と異なる場合であっても、シフトレジスタ２０７を複数の領域に分け、当該領域毎に走査方向を制御することによって、シフトレジスタ２０７において信号の転送を早めに停止して、第１のラッチ回路２０２へのサンプリングパルスの出力をより効果的に低減することが可能となるため、消費電力を効果的に低減することができる。
なお、本実施の形態は上記実施の形態と組み合わせることができる。例えば、図７６に示した一つの信号線に対して複数のラッチ回路を設けた構成と組み合わせて適用することができる。つまり、本発明は、本実施の形態で示した構成と上記実施の形態で示した構成とを組み合わせた全ての構成を適用することができる。
（実施の形態３）
本実施の形態では、上記実施の形態と異なる信号線駆動回路を有する表示装置の一例に関して図面を参照して説明する。具体的には、上記実施の形態と異なるパルス出力回路を有する表示装置に関して具体的に説明する。
本実施の形態で示す表示装置の信号線駆動回路の模式図を図９に示す。
本実施の形態で示すパルス出力回路は、フリップフロップ回路２０４等を複数段用いて構成されたシフトレジスタ２０７と３入力のＡＮＤゲート２３５とを有し、ＡＮＤゲート２３５の入力端子は、フリップフロップ回路２０４の入力端子と出力端子とサンプリング制御信号が出力される配線に接続された構成となっている。なお、ここでは、ＡＮＤゲート２０５を用いた例を示しているが、これに限定されない。同様な働きをする回路であればどのような構造を用いてもよく、例えば、ＯＲゲート、ＮＡＮＤゲート、ＮＯＲゲート、ＸＯＲゲート、ＮＯＴゲート等を用いたり組み合わせたりしてもよい。
フリップフロップ回路２０４は、複数のスタートパルス信号（Ｓ−ＳＰ）、クロック信号（Ｓ−ＣＬＫ）、クロック反転信号（Ｓ−ＣＬＫＢ）が入力されたタイミングに従ってサンプリングパルスを順次第１のラッチ回路２０２へ出力する。第１のラッチ回路２０２には、ビデオ信号が入力され、パルス出力回路２０１から出力された複数のサンプリングパルスが入力されるタイミングに従って、各段にビデオ信号が入力され保持される。つまり、パルス出力回路２０１から出力されたサンプリングパルスによって、第１のラッチ回路２０２の各段のラッチ回路が動作している。そして、第１のラッチ回路２０２において、最終段までデジタルビデオ信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路２０３にラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）が入力され、第１のラッチ回路２０２に保持されていたデジタルビデオ信号は、一斉に第２のラッチ回路２０３に転送される。その後、第２のラッチ回路２０３に保持されたデジタルビデオ信号は１行分が同時に信号線Ｓ１〜Ｓｎへ出力される。
また、本実施の形態では、ＡＮＤゲート２３５にサンプリング制御信号（Ｓ＿ＥＮＡＢＬＥｐ）が入力されており、サンプリング制御信号のレベルによりＡＮＤゲート２３５から第１のラッチ回路２０２へのサンプリングパルスの出力を制御する。つまり、シフトレジスタ２０７において全ての列で信号の転送を行い、サンプリング制御信号のレベルを制御してＡＮＤゲート２３５に入力することによって、第１のラッチ回路２０２へのサンプリングパルスの出力を制御する。
なお、本実施の形態で示す回路構成は図９に限定されず、図２０に示す構成を用いてもよい。図２０では、図９における３入力のＡＮＤゲート２３５の代わりに２入力のＡＮＤゲート２３５ａ、２３５ｂを設けた構成となっている。ＡＮＤゲート２３５ａの入力端子は、フリップフロップ回路２０４の入力端子と出力端子に接続されており、ＡＮＤゲート２３５ｂの入力端子は、ＡＮＤゲート２３５ａの出力端子とサンプリング制御信号が出力される配線に接続された構成となっている。なお、ここでは、ＡＮＤゲート２０５を用いた例を示しているが、これに限定されない。同様な働きをする回路であればどのような構造を用いてもよく、例えば、ＯＲゲート、ＮＡＮＤゲート、ＮＯＲゲート、ＸＯＲゲート、ＮＯＴゲート等を用いたり組み合わせたりしてもよい。
また、図９に示す構成では、３入力のＡＮＤゲート２３５を用いることにより、各列のサンプリングパルスが重ならないようにすることができる。そのような必要がない場合にはＡＮＤゲート２３５を３入力として設ける必要はない。例えば、図２１に示すように、一つの信号線に出力されるサンプリングパルスを複数のフリップフロップ回路２０４（ここでは２つ）により生成する構成としてもよい。この場合、ＡＮＤゲート２３５ｃを３入力としなくてよく、ＡＮＤゲート２３５ｃの入力端子はフリップフロップ回路の出力部とサンプリング制御信号が出力される配線に接続された構成となっている。
図９に示した信号線駆動回路のタイミングチャートの一例を図１０に示す。
図１０では、ある行におけるｊ列目〜（ｊ＋１０）列目において、（ｊ＋３）列目、（ｊ＋４）列目、（ｊ＋６）列目〜（ｊ＋８）列目に新たに書き込みを行うビデオ信号が一行前に画素に書き込まれたビデオ信号と同じである場合を示している。
図１０において、（ｊ＋３）列目、（ｊ＋４）列目、（ｊ＋６）列目〜（ｊ＋８）列目に新たに書き込みを行うビデオ信号が一行前のビデオ信号と同じであるため、サンプリング制御信号をオフして、ＡＮＤゲート２３５から第１のラッチ回路２０２へサンプリングパルスの出力を行わない。このとき、ビデオ信号線に、ビデオ信号は入力されない。一方、ｊ列目〜（ｊ＋２）列目、（ｊ＋５）列目、（ｊ＋９）列目、（ｊ＋１０）列目に新たに書き込みを行うビデオ信号が一行前のビデオ信号と異なるため、サンプリング制御信号をオンして、ＡＮＤゲート２３５から第１のラッチ回路２０２へサンプリングパルスを出力し、当該第１のラッチ回路２０２へビデオ信号の書き込みを行う。なお、図９に示す構成では、シフトレジスタ２０７において、全ての列で信号の転送が行われているため、ＡＮＤゲート２０５にサンプリング制御信号を入力して第１のラッチ回路２０２へのサンプリングパルスの出力の制御を行っている。
そして、ｊ列目〜（ｊ＋２）列目、（ｊ＋５）列目、（ｊ＋９）列目、（ｊ＋１０）列目では新たに第１のラッチ回路２０２に書き込まれたビデオ信号が第２のラッチ回路２０３を介して信号線へ出力され、（ｊ＋３）列目、（ｊ＋４）列目、（ｊ＋６）列目〜（ｊ＋８）列目では前の行で既に第１のラッチ回路２０２に保持されているビデオ信号が第２のラッチ回路を介して信号線へ出力される。
このように、サンプリング制御信号のオン、オフを制御することによって、第１のラッチ回路２０２へのサンプリングパルスの出力を必要な列でだけ停止させることができる。つまり、必要な列（ここでは、一行前とビデオ信号が異なる列）に対してのみ選択的にビデオ信号の書き込みを行うことによって、消費電力を低減することができる。また、一行前とビデオ信号が同じときには、ビデオ信号線にビデオ信号を入力しないことにより低消費電力を図ることができる。
また、本発明の構成は、上記実施の形態で示した構成と組み合わせて行うことができる。
例えば、図１１に示すように、フリップフロップ回路２０４の入力部に信号を初期化するスイッチ２３６を設け、転送制御信号（Ｓ＿ＥＮＡＢＬＥｔ）を用いて当該スイッチ２３６を制御する構成としてもよい。この場合、第１のラッチ回路２０２へのサンプリングパルスの出力を転送制御信号とサンプリング制御信号を用いて制御することができる。また、上記図２０、図２１に示した構成に転送制御信号を設けた構成としてもよい。なお、図１１では、スイッチ２３６をトランジスタで設けた例を示したが、これに限られず上記実施の形態で示したスイッチのいずれかを用いることができる。
このときのタイミングチャートを図１２に示す。
図１２では、ｊ列目〜ｎ列目において、（ｊ＋３）列目、（ｊ＋４）列目、（ｊ＋６）列目〜（ｊ＋８）列目、（ｊ＋１１）列目〜ｎ列目に新たに書き込みを行うビデオ信号が一行前のビデオ信号と同じである場合を示している。
図１２において、（ｊ＋３）列目、（ｊ＋４）列目、（ｊ＋６）列目〜（ｊ＋８）列目、（ｊ＋１１）列目〜ｎ列目に新たに書き込みを行うビデオ信号は一行前のビデオ信号と同じであるため、サンプリング制御信号をオフして、ＡＮＤゲート２３５から第１のラッチ回路２０２へサンプリングパルスの出力を行わない。一方、ｊ列目〜（ｊ＋２）列目、（ｊ＋５）列目、（ｊ＋９）列目、（ｊ＋１０）列目に書き込みを行うビデオ信号は一行前のビデオ信号と異なるため、サンプリング制御信号をオンして、ＡＮＤゲート２３５から第１のラッチ回路２０２へサンプリングパルスを出力し、当該第１のラッチ回路２０２へビデオ信号の書き込みを行う。なお、ここでは、（ｊ＋１１）列目以降において、書き込みを行うビデオ信号が全て１行前のビデオ信号と同じであるため、転送制御信号を用いてスイッチ２３６をオンして（ｊ＋１１）列目以降においてシフトレジスタ２０７での信号の転送を中止する。
このように、転送制御信号とサンプリング制御信号を用いることによって、シフトレジスタでの信号の転送や第１のラッチ回路へのサンプリングパルスの出力を制御し、必要な列に対してのみ選択的にビデオ信号の書き込みを行うことができるため、消費電力を低減することができる。
つまり、転送制御信号を用いてサンプリングパルスの出力を制御する場合には、ある列以降において新たに書き込みを行うビデオ信号と一行前に画素に書き込まれたビデオ信号とが全て同じである必要があり、サンプリング制御信号を用いてサンプリングパルスの出力を制御する場合には、列毎にサンプリングパルスの出力を制御することができるが、全ての列に対してシフトレジスタで信号の転送を行う必要がある。そのため、転送制御信号とサンプリング制御信号の両方を用いてサンプリングパルスの出力を制御することにより、様々な画素の表示に柔軟に対応できるため、より効果的に消費電力を低減することが可能となる。
また、図１１に示す構成において、上記実施の形態で示したように、走査方向切り換えスイッチを設けてもよいし、シフトレジスタを複数の領域に分け、スタートパルス信号を複数用意して当該複数のシフトレジスタの領域にそれぞれスタートパルス信号の入力を行う構成としてもよい。さらに、シフトレジスタ２０７を複数の領域に分けて設け、当該領域毎に走査方向を制御する構成としてもよい。
本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。つまり、本発明は、本実施の形態で示した構成と上記実施の形態で示した構成とを組み合わせた全ての構成を適用することができる。
（実施の形態４）
本実施の形態では、上記実施の形態と異なる表示装置の一例に関して図面を参照して説明する。具体的には、ある期間の複数の行における動作方法に関して、特に一行前のビデオ信号と新たに次の行に書き込みを行うビデオ信号が全ての列において同一である場合を含む場合の動作方法に関して説明する。
図１３に本実施の形態で示す表示装置の信号線駆動回路の一例を示す。
図１３に示す信号線駆動回路は、パルス出力回路２４１、第１のラッチ回路２４２、第２のラッチ回路２４３を有している。パルス出力回路２４１は、フリップフロップ回路２４４を複数段用いて形成されたシフトレジスタ２４７とＡＮＤゲート２４５とを有しており、ＡＮＤゲート２４５の２つの入力端子は、隣り合うフリップフロップ回路２４４との出力端子と接続されている。つまり、各段のフリップフロップ回路２４４はＡＮＤゲート２４５より１つ冗長に設けられ、隣り合うフリップフロップ回路２４４の出力が信号線Ｓ１〜Ｓｎに対応して設けられた各段のＡＮＤゲート２４５に入力される構成となっている。
さらに、パルス出力回路２４１では、フリップフロップ回路２４４の入力部分に信号を初期化するスイッチ２４６を設け、転送制御信号（Ｓ＿ＥＮＡＢＬＥｔ）により当該スイッチ２４６を制御する。そして、スタートパルス信号が入力され、フリップフロップ回路２４４から第１のラッチ回路２４２へ信号が順次転送されていっても、ある列以降のビデオ信号が１行前のビデオ信号と同じ場合には転送制御信号をオンして、シフトレジスタ２４７において信号の転送を停止させ、ある列以降において第１のラッチ回路へのサンプリングパルスの出力を行わない構成となっている。なお、図１３では、スイッチ２４６をトランジスタで設けた例を示したが、これに限られず上記実施の形態で示したスイッチのいずれかを用いることができる。
ここで、図１３に示す信号線駆動回路の動作に関して図１４を参照して説明する。
図１４は、ある期間における（ｉ−１）行目の画素、ｉ行目の画素、（ｉ＋１）行目の画素へ入力するビデオ信号を信号線駆動回路の第１のラッチ回路２４２に保持する期間（ここでは、ＴＧｉ−１、ＴＧｉ、ＴＧｉ＋１）を示している。つまり、ＴＧｉ−１、ＴＧｉ、ＴＧｉ＋１は、それぞれ１ゲート選択期間に相当する。
まず、ＴＧｉ−１についての動作の説明を行う。
シフトレジスタ２４７のフリップフロップ回路２４４に、クロック信号（Ｓ−ＣＬＫ）、クロック反転信号（Ｓ−ＣＬＫＢ）が入力され、フリップフロップ回路２４４の第１段目にスタートパルス信号（Ｓ−ＳＰ）が入力される。図１４においては、パルス２１０１がＴＧｉ−１のスタートパルスに相当する。
このパルス２１０１は、次の段のフリップフロップ回路２４４に入力される際にクロック信号の１パルス分遅れる。よって、冗長に設けられた第１段目のフリップフロップ回路２４４と次の段のフリップフロップ回路２４４の出力が入力される一列目のＡＮＤゲート２４５の出力は、図１４に示すパルス２３０１のようにクロック信号のパルス分となる。パルス２３０１は、サンプリングパルスＳａｍｐ．１として１列目の画素に対応した第１のラッチ回路２４２に入力される。同様にｎ列目のＡＮＤゲート２４５の出力は、図１４に示すパルス２３０２のようにサンプリングパルスＳａｍｐ．ｎとしてｎ列目の画素に対応した第１のラッチ回路２４２に入力される。
また、ＴＧｉ−１において、第１のラッチ回路２４２には、ビデオ信号のデータ２２０１が入力されており、サンプリングパルスが入力されるタイミングに従って、画素の各列に対応した各段の第１のラッチ回路にビデオ信号を保持する。なお、図１４において、サンプリングパルスが入力されるタイミングとは、サンプリングパルスがＨレベルからＬレベルに立ち下がるときのことである。このときに、第１のラッチ回路２４２に入力されているビデオ信号が、当該第１のラッチ回路２４２の各々の段に保持される。
第１のラッチ回路２４２において、最終段までビデオ信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路２４３にラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）２４０１が入力され、第１のラッチ回路２４２に保持されていたビデオ信号は、一斉に第２のラッチ回路２４３に転送される。その後、第２のラッチ回路２４３に保持されたビデオ信号は１行分が同時に信号線へ出力される。
なお、フリップフロップ回路２４４の入力部分には信号を初期化するスイッチ２４６が設けられており、当該スイッチ２４６は転送制御信号により制御されている。従って、転送制御信号のレベルによりシフトレジスタ２４７における信号の転送が制御され、第１のラッチ回路２４２に出力されるサンプリングパルスが制御される。
転送制御信号は、ある列以降において、一行前のビデオ信号と同じである場合に当該列においてＨレベルとなり、それ以外の場合においてＬレベルとなる。つまり、転送制御信号がＬレベルのときには、フリップフロップ回路２４４の入力部分に設けられた信号を初期化するスイッチ２４６がオフするため、シフトレジスタ２４７において信号は転送され、第１のラッチ回路２４２にサンプリングパルスが出力されビデオ信号が書き込まれる。転送制御信号がＨレベルのときには、フリップフロップ回路２４４の入力部分に設けられた信号を初期化するスイッチ２４６がオンするため、シフトレジスタ２４７において信号の転送が停止し、第１のラッチ回路２４２にサンプリングパルスが出力されず、当該第１のラッチ回路２４２にビデオ信号の書き込みが行われない。ビデオ信号の書き込みを行わないため、ビデオ信号をビデオ信号線（Ｖｉｄｅｏ Ｌｉｎｅ）に入力する必要がない。よって、ビデオ信号の供給を止めてもよい。その結果、より消費電力を低減することができる。
なお、ＴＧｉ−１においては、全ての列において一行前（（ｉ−２）行目）のビデオ信号と異なっているか、または少なくとも１列目とｎ列目において一行前のビデオ信号と異なっている例を示している。そのため、全ての列においてシフトレジスタ２４７で信号の転送を行い第１のラッチ回路２４２へサンプリングパルスを出力して、当該第１のラッチ回路２４２へ新たにビデオ信号の書き込みを行っている例を示しているため、転送制御信号はＬレベルとなっている。
次に、ＴＧｉについての動作の説明を行う。なお、ＴＧｉでは、新たに書き込みを行う画素行の全ての列において一行前（（ｉ−１）行目）に画素に書き込まれたビデオ信号と同じ場合について示している。
まず、シフトレジスタ２４７のフリップフロップ回路２４４に、クロック信号（Ｓ−ＣＬＫ）、クロック反転信号（Ｓ−ＣＬＫＢ）が入力され、フリップフロップ回路２４４の第１段目にスタートパルス信号（Ｓ−ＳＰ）が入力される。図１４においては、パルス２１１１がＴＧｉのスタートパルスに相当する。
そして、冗長に設けられた第１段目のフリップフロップ回路２４４からパルスが出力されると同時に、転送制御信号がＨレベルとなり、フリップフロップ回路２４４の入力部分に設けられた信号を初期化するスイッチがオンするため、次の段のフリップフロップ回路への信号が転送されなくなる。その結果、シフトレジスタ２４７において信号の転送が停止するため、全ての列において第１のラッチ回路２４２へサンプリングパルスが出力されずビデオ信号の書き込みが行われない。ビデオ信号の書き込みを行わないため、ビデオ信号をビデオ信号線（Ｖｉｄｅｏ Ｌｉｎｅ）に入力する必要がない。よって、ビデオ信号の供給を止めてもよい。その結果、より消費電力を低減することができる。
その結果、前の行（（ｉ−１）行目）で第１のラッチ回路２４２に保持されていたビデオ信号が、一斉に第２のラッチ回路２４３に転送され、第２のラッチ回路２４３に保持されたビデオ信号の１行分が同時に信号線へ出力される。つまり、一行前と同じビデオ信号が出力される。
次に、ＴＧｉ＋１についての動作の説明を行う。なお、ＴＧｉ＋１では、ｊ列目以降の列において一行前（ｉ行目）のビデオ信号と同じ場合について示している。
まず、シフトレジスタ２４７のフリップフロップ回路２４４に、クロック信号（Ｓ−ＣＬＫ）、クロック反転信号（Ｓ−ＣＬＫＢ）が入力され、フリップフロップ回路２４４の第１段目にスタートパルス信号（Ｓ−ＳＰ）が入力される。図１４においては、パルス２１２１がＴＧｉ＋１のスタートパルスに相当する。
そして、冗長に設けられた第１段目のフリップフロップ回路２４４と次の段のフリップフロップ回路２４４の出力が入力された一列目のＡＮＤゲート２４５から、図１４に示すパルス２３２１のようにクロック信号の１パルス分が出力される。パルス２３２１は、サンプリングパルスＳａｍｐ．１として１列目の画素に対応した第１のラッチ回路２４２に入力され、サンプリングパルスＳａｍｐ．１が入力されるタイミングに従って、１列目の画素に対応した第１のラッチ回路２４２にビデオ信号が書き込まれる。
同様に、（ｊ−１）列目まで、シフトレジスタ２４７において信号が転送され、それぞれの画素に対応した第１のラッチ回路２４２にサンプリングパルスが入力されビデオ信号が書き込まれる。
そして、（ｊ−１）列目からサンプリングパルスが出力されると同時に転送制御信号がＨレベルとなり、フリップフロップ回路２４４の入力部分に設けられた信号を初期化するスイッチがオンするため、次の段のフリップフロップ回路への信号が転送されなくなる。その結果、（ｊ−１）列目以降において、シフトレジスタ２４７の信号の転送が停止するため、ｊ列目以降の列において第１のラッチ回路２４２へサンプリングパルスが出力されずビデオ信号の書き込みが行われない。また、ｊ列目以降の列においてビデオ信号の書き込みを行わないため、ビデオ信号をビデオ信号線（Ｖｉｄｅｏ Ｌｉｎｅ）に入力する必要がない。よって、ｊ列目以降の列においてビデオ信号の供給を止めてもよい。その結果、より消費電力を低減することができる。
その結果、ｊ列目以降では前の行（ｉ行目）で第１のラッチ回路２４２に保持されていたビデオ信号が、ラッチパルスの入力と共に一斉に第２のラッチ回路２４３に転送され、第２のラッチ回路２４３に保持されたビデオ信号の１行分が同時に信号線へ出力される。つまり、一行前と同じビデオ信号が出力される。
なお、図１４のＴＧｉで示したように、書き込みを行う画素行の全ての列において一行前のビデオ信号と同じ場合は、第１段目のフリップフロップ回路２４４からパルスが出力されると同時に、転送制御信号がＨレベルとなり、シフトレジスタ２４７において信号の転送が停止し、第１のラッチ回路へサンプリングパルスが出力されず当該第１のラッチ回路へビデオ信号の書き込みが行われない。従って、書き込みを行う画素行の全ての列において一行前に画素に書き込んだビデオ信号と同じ場合には、スタートパルス信号の入力を行わないようにしてもよい。
つまり、図１５（Ａ）に示すように、ＴＧｉのときには信号線駆動回路へスタートパルス信号の入力を行わないようにする。なぜなら、このときＴＧｉでは、シフトレジスタで信号の転送が行われず第１のラッチ回路へサンプリングパルスが出力されないため、そもそもスタートパルス信号を入力する必要がないからである。そして、スタートパルス信号のパルス２１１１を入力しない場合には、第１のラッチ回路２４２へサンプリングパルスが出力されないため、第１のラッチ回路へビデオ信号２２１１の書き込みが行われない。従って、第１のラッチ回路２４２への電荷の充放電を省略することにより、消費電力を低減することができる。なお、この場合、転送制御信号のパルス２５１１は出力してもよいし、出力しなくともよい。ビデオ信号の書き込みを行わないため、ビデオ信号をビデオ信号線（Ｖｉｄｅｏ Ｌｉｎｅ）に入力する必要がない。よって、ビデオ信号の供給を止めてもよい。その結果、より消費電力を低減することができる。
また、書き込みを行う画素行の全ての列において一行前のビデオ信号と同じ場合には、信号線駆動回路へビデオ信号の入力を行わないようにしてもよい。
つまり、図１５（Ｂ）に示すように、ＴＧｉのときにはビデオ信号２２１１の入力を行わないようにする。なぜなら、このときＴＧｉで入力されるビデオ信号は、第１のラッチ回路２４２に書き込まれないため、そもそもビデオ信号を入力する必要がないからである。そして、ビデオ信号の入力を停止することにより、ビデオ線への電荷の充放電が省略できるため消費電力を低減することができる。従って、ＴＧｉにおいては、ビデオ線への消費電力が小さくなる電位（例えば、Ｌ信号のみ）を入力するか、第１のラッチ回路をフローティングにすればよい。なお、これは外部から信号が入力される接続端子と信号線駆動回路とが画素部を挟んで設けられている場合には特に有効となる。この場合の、構成の一例を図１６に示す。
図１６は、基板８０００上に信号線駆動回路８００１、走査線駆動回路８００２、画素部８００３及び接続端子部８００５を有している。画素部８００３上には、画素部８００３を覆うように対向電極８００４が形成され、対向電極８００４は、接続端子部に形成された対向電極の低電源電位が入力される複数の接続端子８００７から伸張した接続端子８００７のパッドより幅広の配線とコンタクトホール８００８を介して接続されている。そして、ビデオ信号が入力される接続端子８００６はビデオ線８００９により信号線駆動回路８００１と接続されている。本構成の場合には、対向電極８００４への電源供給ラインの抵抗（接続端子８００７とＦＰＣ端子との接触抵抗や、対向電極８００４と接続端子８００７との間の配線抵抗など）や容量（平行配線間容量や配線交差間容量等）を小さくすることができる。よって、電源供給ラインでの電圧降下や波形のなまりや変動を低減し、対向電極の電位を正常にすることができる。そして、ビデオ線８００９のように引き回し配線が長くなって配線に寄生している抵抗や容量が大きくなっても、ビデオ線８００９の充放電を減らすことができるので消費電力の低減を図ることができる。
また、図１５（Ｂ）のＴＧｉにおいて、図１５（Ａ）に示したように信号線駆動回路へスタートパルス信号のパルス２１１１の入力を行わなくてもよいし、転送制御信号のパルス２５１１を入力しなくてもよい。
また、書き込みを行う画素行の全ての列において一行前のビデオ信号と同じ場合には、信号線駆動回路へクロック信号やクロック反転信号等の入力を行わないようにしてもよい。
つまり、図１７（Ａ）に示すように、ＴＧｉのときにはクロック信号やクロック反転信号を信号線駆動回路へ入力しないようにする。例えば、クロック信号とクロック反転信号とで互いに反転している一定の電位（一方がＨレベル、他方がＬレベル）を入力するようにしてもよい。なぜなら、このときＴＧｉでは、シフトレジスタの信号の転送が行われず第１のラッチ回路へサンプリングパルスが出力されないため、そもそもクロック信号やクロック反転信号を信号線駆動回路へ入力する必要がないからである。従って、クロック信号やクロック反転信号を一定の電位にしておくことにより電荷の充放電が行われないため、消費電力を低減することができる。また、図１７（Ａ）のＴＧｉにおいて、図１５（Ａ）に示したように信号線駆動回路へスタートパルス信号のパルス２１１１の入力を行わなくてもよいし、転送制御信号のパルス２５１１を入力しなくてもよいし、図１５（Ｂ）に示したようにビデオ信号２２１１の入力を行わないようにしてもよい。その結果、大幅に消費電力を低減することができる。
また、書き込みを行う画素行の全ての列において一行前のビデオ信号と同じ場合には、信号線駆動回路へラッチパルスの入力を行わないようにしてもよい。
つまり、図１７（Ｂ）に示すように、ＴＧｉのときにはラッチパルスを信号線駆動回路へ入力しないようにする。なぜなら、このときＴＧｉでは、シフトレジスタの信号の転送が行われず第１のラッチ回路へサンプリングパルスが出力されないため、そもそもラッチパルスを信号線駆動回路へ入力する必要がないからである。従って、ラッチパルスを信号線駆動回路へ入力しないことによって、第１のラッチ回路から第２のラッチ回路への信号の転送が行われないため、電荷の充放電を省略し消費電力を低減することができる。また、図１７（Ｂ）のＴＧｉにおいて、図１５（Ａ）に示したように信号線駆動回路へスタートパルス信号のパルス２１１１の入力を行わなくてもよいし、転送制御信号のパルス２５１１を入力しなくてもよいし、図１５（Ｂ）に示したようにビデオ信号２２１１の入力を行わないようにしてもよいし、図１７（Ａ）に示したようにクロック信号やクロック反転信号の入力を行わないようにしてもよい。その結果、大幅に消費電力を低減することができる。
次に、上記図１３で示した構成と異なる信号線駆動回路の構成に関して図１８を用いて説明する。
図１８に示す信号線駆動回路は、パルス出力回路２４１、第１のラッチ回路２４２、第２のラッチ回路２４３を有している。パルス出力回路２４１は、フリップフロップ回路２４４を複数段用いて形成されたシフトレジスタ２４７とＡＮＤゲート２４５とを有しており、ＡＮＤゲート２４５の２つの入力端子は、隣り合うフリップフロップ回路２４４との出力端子と接続されている。さらに、図１８では、上記図１３に示したパルス出力回路２０１において、複数のフリップフロップ回路２０４から構成されるシフトレジスタ２０７を複数の領域に分割して設け、スタートパルス信号を複数用意してシフトレジスタの当該複数の領域にそれぞれスタートパルス信号の入力を行う構成となっている。
パルス出力回路２４１では、フリップフロップ回路２４４の入力部分に信号を初期化するスイッチ２４６を設け、転送制御信号（Ｓ＿ＥＮＡＢＬＥｔ）により当該スイッチ２４６を制御する。そして、スタートパルス信号が入力され、フリップフロップ回路２４４から第１のラッチ回路２４２へ信号が順次転送されていっても、ある列以降のビデオ信号が１行前のビデオ信号と同じ場合には転送制御信号をオンして、シフトレジスタ２４７において信号の転送を停止させ、ある列以降において第１のラッチ回路へのサンプリングパルスの出力を行わない構成となっている。
ここでは、一行がｎ列（１列目〜ｎ列目）の信号線から構成される場合において、シフトレジスタ２４７が、１列目〜ｊ列目までのフリップフロップ回路から構成される第１の領域２４７ａと、（ｊ＋１）列目〜ｎ列目までのフリップフロップ回路から構成される第２の領域２４７ｂとに分けて設けられている例を示している。この場合、シフトレジスタ２４７において、第１の領域２４７ａでは第１のスタートパルス信号が入力されることにより信号の転送が開始し、領域２４７ｂでは第２のスタートパルス信号が入力されることにより信号の転送が開始する構成となっている。
ここで、図１８に示す信号線駆動回路の動作に関して図１９（Ａ）を参照して説明する。なお、図１４と同じ部分については説明を省略する。
図１９は、ある期間における（ｉ−１）行目の画素、ｉ行目の画素、（ｉ＋１）行目の画素へ入力するビデオ信号を信号線駆動回路の第１のラッチ回路２４２に保持する期間（ここでは、ＴＧｉ−１、ＴＧｉ、ＴＧｉ＋１）を示している。つまり、ＴＧｉ−１、ＴＧｉ、ＴＧｉ＋１は、それぞれ１ゲート選択期間に相当する。
まず、ＴＧｉ−１についての動作の説明を行う。
シフトレジスタ２４７の第１の領域２４７ａに、クロック信号（Ｓ−ＣＬＫ）、クロック反転信号（Ｓ−ＣＬＫＢ）が入力され、第１の領域２４７ａのフリップフロップ回路２４４の第１段目に第１のスタートパルス信号（Ｓ−ＳＰ１）が入力される。図１９（Ａ）においては、パルス２１０１がＴＧｉ−１の第１のスタートパルス信号に相当する。
このパルス２１０１は、次の段のフリップフロップ回路２４４に入力される際にクロック信号のパルス分遅れる。よって、冗長に設けられた第１段目のフリップフロップ回路２４４と次の段のフリップフロップ回路２４４の出力が入力される一列目のＡＮＤゲート２４５の出力は、図１９（Ａ）に示すパルス２３０１のようにクロック信号のパルス分となる。パルス２３０１は、サンプリングパルスＳａｍｐ．１として１列目の画素に対応した第１のラッチ回路２４２に入力される。同様にｊ列目のＡＮＤゲート２４５の出力は、図１４に示すパルス２３０３のようにサンプリングパルスＳａｍｐ．ｊとしてｊ列目の画素に対応した第１のラッチ回路２４２に入力される。
ｊ列目までシフトレジスタ２４７で信号が転送された後、続いて、シフトレジスタ２４７の第２の領域２４７ｂに、クロック信号（Ｓ−ＣＬＫ）、クロック反転信号（Ｓ−ＣＬＫＢ）が入力され、第２の領域２４７ｂのフリップフロップ回路２４４の第１段目に第２のスタートパルス信号（Ｓ−ＳＰ２）が入力される。図１９（Ａ）においては、パルス２１０２がＴＧｉ−１の第１のスタートパルス信号に相当する。
このパルス２１０２は、次の段のフリップフロップ回路２４４に入力される際にクロック信号のパルス分遅れる。よって、冗長に設けられた第１段目のフリップフロップ回路２４４と次の段のフリップフロップ回路２４４の出力が入力される（ｊ＋１）列目のＡＮＤゲート２４５の出力は、図１９（Ａ）に示すパルス２３０４のようにクロック信号のパルス分となる。パルス２３０４は、サンプリングパルスＳａｍｐ．ｊ＋１として（ｊ＋１）列目の画素に対応した第１のラッチ回路２４２に入力される。同様にｎ列目のＡＮＤゲート２４５の出力は、図１９（Ａ）に示すパルス２３０２のようにサンプリングパルスＳａｍｐ．ｎとしてｎ列目の画素に対応した第１のラッチ回路２４２に入力される。
また、ＴＧｉ−１において、第１のラッチ回路２４２には、ビデオ信号のデータ２２０１が入力されており、サンプリングパルスが入力されるタイミングに従って、画素の各列に対応した各段の第１のラッチ回路にビデオ信号を保持する。
第１のラッチ回路２４２において、最終段までビデオ信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路２４３にラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）２４０１が入力され、第１のラッチ回路２４２に保持されていたビデオ信号は、一斉に第２のラッチ回路２４３に転送される。その後、第２のラッチ回路２４３に保持されたビデオ信号は１行分が同時に信号線へ出力される。
なお、フリップフロップ回路２４４の入力部分には信号を初期化するスイッチ２４６が設けられており、当該スイッチ２４６は転送制御信号により制御されている。従って、転送制御信号のレベルによりシフトレジスタ２４７の第１の領域２４７ａおよび第２の領域２４７ｂにおける信号の転送が制御され、第１のラッチ回路２４２に出力されるサンプリングパルスが制御される。
なお、ＴＧｉ−１においては、全ての列において一行前（（ｉ−２）行目）のビデオ信号と異なっているか、または少なくとも１列目とｎ列目において一行前のビデオ信号と異なっている例を示している。そのため、全ての列においてシフトレジスタ２４７の第１の領域２４７ａおよび第２の領域２４７ｂで信号の転送を行い第１のラッチ回路２４２へサンプリングパルスを出力して、当該第１のラッチ回路２４２へ新たにビデオ信号の書き込みを行っている例を示しているため、転送制御信号はＬレベルとなっている。
次に、ＴＧｉについての動作の説明を行う。なお、ＴＧｉでは、新たに書き込みを行う画素行の全ての列において一行前（（ｉ−１）行目）に画素に書き込まれたビデオ信号と同じ場合について示している。
まず、シフトレジスタ２４７の第１の領域２４７ａに、クロック信号（Ｓ−ＣＬＫ）、クロック反転信号（Ｓ−ＣＬＫＢ）が入力され、第１の領域２４７ａのフリップフロップ回路２４４の第１段目に第１のスタートパルス信号（Ｓ−ＳＰ）が入力される。図１９（Ａ）においては、パルス２１１１がＴＧｉの第１のスタートパルスに相当する。
そして、第１の領域２４７ａの第１段目のフリップフロップ回路２４４からパルスが出力されると同時に、転送制御信号がＨレベル（パルス２５１１）となり、フリップフロップ回路２４４の入力部分に設けられた信号を初期化するスイッチがオンするため、次の段のフリップフロップ回路への信号が転送されなくなる。その結果、シフトレジスタ２４７において信号の転送が停止するため、全ての列において第１のラッチ回路２４２へサンプリングパルスが出力されずビデオ信号の書き込みが行われない。
続いて、シフトレジスタ２４７の第２の領域２４７ｂに、クロック信号（Ｓ−ＣＬＫ）、クロック反転信号（Ｓ−ＣＬＫＢ）が入力され、第２の領域２４７ｂのフリップフロップ回路２４４の第１段目に第２のスタートパルス信号（Ｓ−ＳＰ）が入力される。図１９（Ａ）においては、パルス２１１２がＴＧｉの第２のスタートパルスに相当する。
そして、第１の領域２４７ａと同様に、第２の領域２４７ｂの第１段目のフリップフロップ回路２４４からパルスが出力されると同時に、転送制御信号がＨレベル（パルス２５１２）となり、シフトレジスタ２４７の第２の領域２４７ｂにおいても信号の転送が停止する。
その結果、前の行（（ｉ−１）行目）で第１のラッチ回路２４２に保持されていたビデオ信号が、一斉に第２のラッチ回路２４３に転送され、第２のラッチ回路２４３に保持されたビデオ信号の１行分が同時に信号線へ出力される。つまり、一行前と同じビデオ信号が出力される。
また、一行前のビデオ信号と新たに次の行に書き込みを行うビデオ信号が全ての列において同一である場合には、図１９（Ｂ）に示すように第１のスタートパルス（パルス２１１１）と第２のスタートパルス（パルス２１１２）をそれぞれ同時にシフトレジスタ２４７の第１の領域２４７ａと第２の領域２４７ｂに入力することも可能である。ＴＧｉでは、全ての列において、第１のラッチ回路２４２にビデオ信号が書き込まれないからである。この場合、第１の領域２４７ａと第２の領域２４７ｂの第１段目のフリップフロップ回路２４４からパルスが出力されると同時に、転送制御信号がＨレベル（パルス２５１１）とすることによって、フリップフロップ回路２４４の入力部分に設けられた信号を初期化するスイッチをオンすればよい。
次に、ＴＧｉ＋１についての動作の説明を行う。
ＴＧｉ＋１では、３列目〜ｊ列目に新たに書き込みを行うビデオ信号と一行前に書き込まれたビデオ信号とが同一であり、（ｊ＋２）列目〜ｎ列目に新たに書き込みを行うビデオ信号と一行前に書き込まれたビデオ信号とが同一である場合を示している。
この場合には、シフトレジスタ２４７の第１の領域２４７ａと第２の領域２４７ｂにおいて、それぞれ、上記図１４のＴＧｉ＋１で説明した方法を用いて同様に行うことができる。
また、なお、図１９のＴＧｉで示したように、書き込みを行う画素行の全ての列において一行前のビデオ信号と同じ場合は、第１段目のフリップフロップ回路２４４からパルスが出力されると同時に、転送制御信号がＨレベルとなり、シフトレジスタ２４７において信号の転送が停止し、第１のラッチ回路へサンプリングパルスが出力されず、当該第１のラッチ回路へビデオ信号の書き込みが行われない。従って、書き込みを行う画素行の全ての列において一行前に画素に書き込んだビデオ信号と同じ場合には、上記図１５、１７に示したように、スタートパルス信号、ビデオ信号、クロック信号、クロック反転信号、ラッチパルス等の入力を行わないようにしてもよい。
本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。つまり、本発明は、本実施の形態で示した構成と上記実施の形態で示した構成とを組み合わせた構成を全て含んでいる。
（実施の形態５）
本実施の形態では、画素に書き込みを行おうとするビデオ信号が、既にその画素へ書き込まれているビデオ信号（つまり、画素に保存されているビデオ信号）と等しい場合に関して図面を参照して説明を行う。具体的には、ある行以降において、既にその行の画素へ書き込まれているビデオ信号と新たにその行に書き込みを行おうとするビデオ信号とが同じである場合に関して説明する。
本実施の形態で示す表示装置は、行毎に画素を選択して、選択された画素にビデオ信号を書き込む場合に、書き込みを行おうとするビデオ信号が既にその画素へ書き込まれているビデオ信号と一致している場合、その画素の行へはビデオ信号の書き込みを行わないようにする。つまり、その行の画素（以下、「画素行」とも記す。）にビデオ信号を書き込む動作時において、その画素行が選択されない信号を入力し続けるか、またはその画素行の走査線をフローティングにする。
また、本実施の形態では、１本の走査線につながっている画素に書き込まれているビデオ信号が、それらの画素へ書き込みを行おうとするビデオ信号と全て一致しているときだけ、その行の画素に信号の書き込みを行わない。よって、その行の各列の画素に書き込みを行おうとするビデオ信号のうち一つでも既に書き込まれているビデオ信号と異なる場合には、その走査線につながっている画素の全てに信号の書き込みを行う。なぜなら、走査線に画素を選択する信号を入力すると、信号線の電位が否応なしに画素に入力され、画素のデータが書き換わってしまうためである。従って、一行における全てのビデオ信号が一致する場合のみ、その走査線を選択しないようにする。
以下に、本実施の形態で示す具体的な構成に関して図面を参照して説明を行う。
本実施の形態で示す走査線駆動回路の一例を図２２に示す。
図２２（Ａ）に示す走査線駆動回路１０２は、パルス出力回路２５１とバッファ２５３とを有している。パルス出力回路２５１には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（Ｇ＿ＣＬＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）等が入力されている。そして、それらの信号のタイミングに従って、バッファ２５３にゲート選択パルスが入力される。そして、パルス出力回路２５１から出力されたゲート選択パルス（ＳＣ．１〜ＳＣ．ｍ）はバッファ２５３によって、電流供給能力の高いゲート選択パルス（Ｇ．１〜Ｇ．ｍ）に変換され、走査線Ｇ１〜Ｇｍに出力される。なお、パルス出力回路２５１とバッファ２５３との間に信号のレベルをシフトさせる回路（レベルシフタ）を設けた構成としてもよい。
また、ここでは、パルス出力回路２５１に転送制御信号（Ｇ＿ＥＮＡＢＬＥｔ）が入力されている。そして、転送制御信号により、ビデオ信号の書き込みを行わない画素行を選択し、当該画素行にゲート選択パルスの出力を行わない構成となっている。
次に、図２２（Ａ）のさらに詳しい構成例を図２２（Ｂ）に示す。
パルス出力回路２５１は、フリップフロップ回路（ＦＦ）２５４等を複数段用いて構成されたシフトレジスタ２５７とＡＮＤゲート２５５とを有しており、当該フリップフロップ回路２５４にクロック信号（Ｓ−ＣＬＫ）、クロック反転信号（Ｓ−ＣＬＫＢ）、スタートパルス信号（Ｓ−ＳＰ）が入力される。そして、シフトレジスタ２５７で信号が転送され、これらの信号のタイミングに従ってバッファ２５３へ順次ゲート選択パルスが出力される。また、ＡＮＤゲート２５５の２つの入力端子は、フリップフロップ回路２５４の入力端子と出力端子に接続されている。
また、図２２（Ｂ）では、フリップフロップ回路２５４の入力部分に、信号を初期化するスイッチ２５６を設け、転送制御信号を用いて当該スイッチ２５６のオン、オフを制御する。例えば、ある行以降の全ての行おいて画素にビデオ信号の書き込みを行わない場合には、転送制御信号を用いてスイッチ２５６をオンすることにより、ある行以降においてシフトレジスタ２５７での信号の転送を停止させ、バッファ２５３へゲート選択パルスの出力を行わないようにする。この場合、ある行以降においては走査線の選択を行わないため、ある行以降の画素に新たにビデオ信号の書き込みを行わず、既に書き込まれているビデオ信号を保持させ続ける。なお、図２２では、スイッチ２５６をトランジスタで設けた例を示したが、これに限られず上記実施の形態で示したスイッチのいずれかを用いることができる。
通常、画素を選択する信号を走査線に入力すると、走査線の配線交差容量や走査線に接続されたトランジスタのゲート容量に代表される負荷容量に電荷を充放電することになる。そこで、このように、ある行以降において、既に画素に書き込まれているビデオ信号とその画素に新たに書き込みを行おうとするビデオ信号が等しいとき、ある行以降においてシフトレジスタ２５７での信号の転送を停止し、走査線にその画素行を選択するゲート選択パルスを入力しないようにすることによって、充放電の回数を減らし消費電力を低減することができる。
また、このときのタイミングチャートを図２３に示す。なお、図２３では、画素がｍ行（１行目〜ｍ行目）の走査線から構成される場合において、（ｉ＋３）行目以降の画素にはビデオ信号の書き込みを行わない例を示している。
図２３において、（ｉ＋３）行目以降の各列の画素に書き込まれるビデオ信号が、既に（ｉ＋３）行目以降の各列に書き込まれているビデオ信号と同じであるため、転送制御信号を用いてスイッチ２５６をオンすることにより、（ｉ＋３）行目以降の行においてシフトレジスタ２５７での信号の転送を停止し、（ｉ＋３）行目以降の画素行にゲート選択パルスの出力を行わない。
ｉ行目〜（ｉ＋２）行目までは、既にその行の画素に書き込まれているビデオ信号と新たにその行の画素に書き込みを行おうとするビデオ信号とを比較した場合に異なる行が少なくとも一つ（この場合、少なくとも（ｉ＋２）行目に既に書き込まれているビデオ信号が書き込みを行おうとするビデオ信号と異なっている）あるため、転送制御信号を用いてスイッチ２５６をオフの状態とし、バッファ２５３を介して走査線にゲート選択パルスを出力して画素にビデオ信号の書き込みを行っている。一方、（ｉ＋３）行目以降の行においては、既にその行の画素に書き込まれているビデオ信号と書き込みを行おうとするビデオ信号とが全て同じであるため、（ｉ＋３）行目に転送制御信号を用いてスイッチ２５６をオンすることにより、（ｉ＋３）行目以降の画素にはビデオ信号の書き込みを行わず、既に画素に書き込まれているビデオ信号を保持する。
画素を選択するゲート選択パルスを走査線に入力すると、走査線の配線交差容量や走査線に接続されたトランジスタのゲート容量に代表される負荷容量に電荷を充放電することになる。そこで、図２３に示すように、ビデオ信号の書き込みを行う場合に、既にその画素へ書き込まれているビデオ信号と新たにその画素へ書き込みを行おうとするビデオ信号がある行以降全て同じ場合には転送制御信号を用いて、その画素行以降においてシフトレジスタ２５７での信号の転送を停止し、走査線にゲート選択パルスを入力しないようにすると、充放電の回数を減らすことができ、消費電力を低減することができる。
なお、図２２に示す構成では、ある行で転送制御信号を用いてスイッチ２５６をオンにした場合、その行以降の全ての行において、シフトレジスタ２５７の信号の転送が停止し、走査線へゲート選択パルスの出力が行われなくなる。従って、図２２に示した構成において、走査方向切り換えスイッチを設け、走査する方向を選択できるようにしてもよい。つまり、シフトレジスタ２５７において、直列に接続された複数のフリップフロップ回路２５４のうち、両端に位置するフリップフロップ回路２５４のいずれか一方からスタートパルス信号を入力するか選択することによって、より多くの行で走査線へのゲート選択パルスの出力を低減することが可能となる。
なお、本実施の形態に適用可能な走査線駆動回路１０２の構成は図２２に限られない。つまり、ある行以降において、既にその画素へ書き込まれているビデオ信号と新たにその画素へ書き込みを行おうとするビデオ信号が同じ場合に、転送制御信号によりシフトレジスタ２５７での信号の転送を停止する構成であればどのような構成としてもよい。また、図２３の場合には、（ｉ＋３）行目以降において、信号線駆動回路を全て停止させてもよい。その結果、大幅に消費電力を低減することができる。
次に、図２２と異なる構成を有する走査線駆動回路を図２４に示す。
図２４に示す走査線駆動回路は、フリップフロップ回路２６４等を複数段用いて構成されたシフトレジスタ２６７とＡＮＤゲート２６５とを有し、ＡＮＤゲート２６５の２つの入力端子は、フリップフロップ回路２６４の入力端子と出力端子に接続されている。さらに、パルス出力回路２６１において、シフトレジスタ２６７を複数の領域に分割して設け、スタートパルス信号を複数用意して当該複数のシフトレジスタの領域にそれぞれスタートパルス信号の入力を行う構成となっている。
また、フリップフロップ回路２６４の入力部分に、信号を初期化するスイッチ２６６を設け、転送制御信号（Ｇ＿ＥＮＡＢＬＥｔ）を用いて当該スイッチ２６６のオン、オフを制御する。例えば、ある行以降の全ての行おいて画素にビデオ信号の書き込みを行わない場合には、転送制御信号を用いてスイッチ２５６をオンすることにより、ある行以降においてシフトレジスタ２５７での信号の転送を停止させ、バッファ２５３へゲート選択パルスの出力を行わないようにする。この場合、ある行以降においては、画素に新たにビデオ信号の書き込みを行わず、既に書き込まれているビデオ信号を保持させ続ける。
さらに、図２４では、フリップフロップ回路２６４から構成されるシフトレジスタ２６７を複数の領域に分けて設け、当該領域毎にスタートパルス信号の入力を行う構成を示している。従って、一旦、転送制御信号を用いてスイッチ２５６をオンすることによって、ある行以降におけるシフトレジスタ２５７の信号の転送を止めてしまっても、別の領域では別個にスタートパルス信号が入力されるためシフトレジスタ２６７での信号の転送を復活させることができる。
次に、動作方法の具体例について、図２４、図２５を用いて説明する。
図２４では、画素行がｍ行（１行目〜ｍ行目）の走査線から構成される場合において、シフトレジスタ２６７が、１行目〜ｉ行目までフリップフロップ回路２６４から構成される領域２６７ａと、（ｉ＋１）行目〜ｍ行目までのフリップフロップ回路２６４から構成される領域２６７ｂとに分けて設けられている例を示している。
この場合、シフトレジスタ２６７において、領域２６７ａでは第１のスタートパルス信号が入力されることにより信号の転送が開始し、領域２６７ｂでは第２のスタートパルス信号が入力されることにより信号の転送が開始する構成となっている。つまり、シフトレジスタ２６７において、領域２６７ａでは、入力された第１のスタートパルス信号、クロック信号、クロック反転信号のタイミングに従ってゲート選択パルスが順次バッファ２５３を介して走査線に出力される。一方、領域２６７ｂでは、入力された第２のスタートパルス信号、クロック信号、クロック反転信号のタイミングに従ってゲート選択パルスが順次バッファ２５３を介して走査線に出力される。
また、シフトレジスタ２６７の信号の転送を転送制御信号（Ｇ＿ＥＮＡＢＬＥｔ）を用いて、領域２６７ａと領域２６７ｂの各々において別々に制御する。例えば、図２４において、既に画素に書き込まれているビデオ信号と書き込みを行おうとするビデオ信号とを比較した際に、２行目と（ｉ＋２）行目においてのみ既に書き込まれているビデオ信号と書き込みを行おうとするビデオ信号が異なる場合を考える。
まず、第１のスタートパルス信号を入力することによって、１行目と２行目の走査線に順々にゲート選択パルスを出力して画素行を選択し、当該画素行にビデオ信号の書き込みを行う。続いて、転送制御信号を用いてスイッチ２６６をオンすることによって、３行目以降（ここでは、３行目〜ｉ行目まで）は、シフトレジスタ２６７での信号の転送を停止し、フリップフロップ回路２６４から走査線へゲート選択パルスの出力を行わず、画素へビデオ信号の書き込みを行わない。
次に、第２のスタートパルス信号を入力することによって、（ｉ＋１）行目と（ｉ＋２）行目走査線にゲート選択パルスを出力して当該画素行にデータの書き込みを行う。続いて、転送制御信号を用いてスイッチ２６６をオンすることによって、（ｉ＋３）行目以降（ここでは、（ｉ＋３）行目〜ｍ行目）はシフトレジスタ２６７での信号の転送を停止し、フリップフロップ回路２０４から走査線へのゲート選択パルスの出力を行わず、画素へのデータの書き込みを行わない。
このときのタイミングチャートを図２５に示す。
第１のスタートパルス信号の入力によってシフトレジスタ２６７の信号の転送が開始される領域２６３ａにおいて、３行目以降（ここでは、３行目〜ｉ行目まで）では既に画素に保持されたビデオ信号と書き込みを行おうとするビデオ信号とが同じであるため、転送制御信号を用いてスイッチ２６６をオンすることによって３行目〜ｉ行目の走査線にゲート選択パルスの出力を行わない。
第２のスタートパルス信号の入力によってシフトレジスタ２６７の信号の転送が開始される領域２６３ｂにおいて、（ｉ＋３）行目以降（ここでは、（ｉ＋３）行目〜ｉ行目まで）では既に画素に保持されたビデオ信号と書き込みを行おうとするビデオ信号とが同じであるため、転送制御信号を用いてスイッチ２６６をオンすることによって（ｉ＋３）行目以降の走査線にゲート選択パルスの出力を行わない。
その結果、１行目、２行目、（ｉ＋１）行目、（ｉ＋２）行目の画素には新たにビデオ信号が書き込まれ、３行目〜ｉ行目、（ｉ＋３）行目〜ｍ行目では既にその行に書き込まれているビデオ信号を保持し続ける。
このように、図２４に示した構成を用いることによって、３行目〜ｉ行目及び（ｉ＋３）行目〜ｍ行目では、シフトレジスタ２６７において信号の転送を停止し、走査線にその画素行を選択するゲート選択パルスの入力を行わないため、充放電の回数を減らすことができ、消費電力を低減することができる。また、走査線にゲート選択パルスの入力を行わない場合には、信号線駆動回路を全て停止させてもよい。その結果、大幅に消費電力を低減することができる。
なお、上記図２２に示した構成では、転送制御信号を用いてスイッチ２５６をオンにした場合に、その行以降の全ての行においてシフトレジスタ２５７で信号の転送が止まり、その行以降全ての走査線にゲート選択パルスの出力が行われなくなる。そのため、ある行以降において、既に画素に書き込まれたビデオ信号と新たに書き込みを行おうとするビデオ信号とが全て同じとなる必要がある。従って、この場合図２２に示した構成では、１行目〜（ｉ＋２）行目までシフトレジスタ２６７での信号の転送を行い、走査線にゲート選択パルスを出力する必要がある。一方、図２４に示す構成では、分割した複数の領域毎に転送制御信号を用いてスイッチ２６６のオンまたはオフを行うことができるため、シフトレジスタ２６７での信号の転送を詳細に制御し、走査線へのゲート選択パルスの出力の有無を詳細に制御することによって、消費電力を低減することが可能となる。
なお、図２４では、シフトレジスタ２６７を２つの領域に分け当該２つの領域にそれぞれスタートパルス信号を入力する構成を示したが、もちろん本発明はこの構成に限定されず、シフトレジスタ２６７を３つ以上の複数の領域に分けて設け、それぞれの領域に対応した複数のスタートパルス信号を入力することによって、各領域においてゲート選択パルスの出力を制御することができる。
また、図２４において、走査方向切り換えスイッチを設けることも可能である。つまり、シフトレジスタ２６７が複数の領域に分けて設けられた構成において、各領域（図２４では、領域２６７ａと２６７ｂ）に走査方向切り換えスイッチを設け、領域毎に走査する方向を選択できるようにすることができる。つまり、複数の領域において、直列に接続された複数のフリップフロップ回路のうち、各々の領域の両端に位置するフリップフロップ回路のいずれか一方から第１のスタートパルス信号、第２のスタートパルス信号を入力するかを選択できるようにすることができる。
例えば、図２４を例に挙げると、領域２６７ａにおいては１列目とｉ行目に相当するフリップフロップ回路のどちら側から第１のスタートパルス信号を入力するか選択できるようにし、領域２６７ｂにおいては（ｉ＋１）行目とｍ行目に相当するフリップフロップ回路のどちら側から第２のスタートパルス信号を入力するか選択できるようする。
以上のように、ある行以降において、画素に既に書き込まれているビデオ信号と新たに書き込みを行おうとするビデオ信号が等しいとき、ある行以降においてシフトレジスタ２５７での信号の転送を停止し、走査線にその画素行を選択するゲート選択パルスを入力しないようにすることによって、充放電の回数を減らし消費電力を低減することができる。
また、画素にビデオ信号の書き込みを行う場合に、既にその画素行に書き込まれているビデオ信号と書き込みを行おうとするビデオ信号とが等しい場合、その画素行への信号の書き込み動作時において、その画素行の信号線をフローティングにすることにより、さらに消費電力の低減を図ることが可能となる。なぜなら、一つの走査線に接続されている画素と同数の信号線の配線交差要領への充放電を省略することができるためである。また、フローティングにしなくとも信号線に入力した直前の信号をそのまま出力するようにしてもよい。なぜなら、その信号線にはすでに配線交差容量への充放電が完了しているため、それほど消費電力はかからないからである。例えば、上記実施の形態で上述した、一行前のビデオ信号と新たに次の行に書き込みを行うビデオ信号が全ての列において同一である場合の駆動方法（例えば、図１４、図１５、図１７）を適用することができる。
本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。具体的には、画素にビデオ信号の書き込みを行う場合において、一行前のビデオ信号と書き込みを行うビデオ信号との比較、および既に画素に書き込まれたビデオ信号と書き込みを行うビデオ信号との比較を行い、画素へのビデオ信号の書き込みを制御することができる。
例えば、ある行（ｉ行）以降にビデオ信号の書き込みを行おうとする場合に、まず、ある行以降の画素に既に書き込まれたビデオ信号と新たに書き込みを行おうとするビデオ信号との比較を行い、全ての画素において同じである場合には、本実施の形態で示した構成を用いて走査線にゲート選択パルスの出力を行わず、走査線の選択を行わないようにする。一方、既に画素に書き込まれたビデオ信号と新たにその画素へ書き込みを行おうとするビデオ信号とが異なる行がある場合には、一行前に画素に書き込まれたビデオ信号と新たに書き込みを行うビデオ信号との比較を行い、異なる列がある場合には、上記実施の形態１乃至４に示した構成を用いて一行前に書き込まれたビデオ信号と異なる列にのみビデオ信号を書き込むようにする。
このように、ある行以降の画素に既に書き込まれたビデオ信号と新たに書き込みを行おうとするビデオ信号との比較と、一行前に画素に書き込まれたビデオ信号と新たに書き込みを行うビデオ信号との比較とを行うことによって、最も消費電力が小さくなるように動作させることによって、より効果的に消費電力を低減することができる。
なお、本発明は、本実施の形態で示した構成と上記実施の形態で示した構成とを組み合わせた構成を全て含んでいる。
（実施の形態６）
本実施の形態では、画素に書き込みを行うビデオ信号が、既にその画素へ書き込まれているビデオ信号（つまり、画素に保存されているビデオ信号）と等しい場合に関して、上記実施の形態５と異なる構成に関して図面を参照して説明を行う。具体的には、既にその画素へ書き込まれているビデオ信号と書き込みを行うビデオ信号が同じである行が複数ある場合に、行毎に選択的にゲート選択パルスの出力を行わない構成に関して説明する。
本実施の形態で示す表示装置の信号線駆動回路の一例を図２６に示す。
本実施の形態で示すパルス出力回路２７１は、フリップフロップ回路２７４等を複数段用いて構成されたシフトレジスタ２７７とＡＮＤゲート２７５とを有し、ＡＮＤゲート２７５の入力端子は、フリップフロップ回路２７４の入力端子と出力端子とサンプリング制御信号が出力される配線に接続された構成となっている。
フリップフロップ回路２７４は、スタートパルス信号（Ｓ−ＳＰ）、クロック信号（Ｓ−ＣＬＫ）、クロック反転信号（Ｓ−ＣＬＫＢ）が入力されたタイミングに従ってゲート選択パルスを順次バッファ回路２７３へ出力する。そして、バッファ２５３により電流供給能力の高い画素選択信号に変換され、走査線に出力される。
また、図２６では、ＡＮＤゲート２７５にサンプリング制御信号（Ｅ＿ＥＮＡＢＬＥｐ）が入力されており、サンプリング制御信号のレベルによりバッファ２５３へのゲート選択パルスの出力を制御する。つまり、シフトレジスタ２７７の全ての行において信号の転送を行い、サンプリング制御信号をＡＮＤゲート２７５に入力することによって、バッファ２５３へのゲート選択パルスの出力の制御を行う。
このときのタイミングチャートを図２７に示す。
図２７では、ｉ行目〜（ｉ＋１０）行目において、（ｉ＋３）行目、（ｉ＋４）行目、（ｉ＋６）行目〜（ｉ＋８）行目の画素に新たに書き込みを行おうとするビデオ信号が既にその画素行の画素に書き込まれたビデオ信号と同じである場合を示している。
図２７において、（ｉ＋３）行目、（ｉ＋４）行目、（ｉ＋６）行目〜（ｉ＋８）行目の画素に新たに書き込みを行おうとするビデオ信号は既に当該画素行に保存されているビデオ信号と同じであるため、サンプリング制御信号をオフして、ＡＮＤゲート２７５からバッファ２５３へゲート選択パルスの出力を行わない。一方、ｉ行目〜（ｉ＋２）行目、（ｉ＋５）行目、（ｉ＋９）行目、（ｉ＋１０）行目に新たに書き込みを行おうとするビデオ信号は、既に当該画素行に保持されているビデオ信号と異なるため、サンプリング制御信号をオンして、ＡＮＤゲート２７５からバッファ２５３へゲート選択パルスを出力し、走査線を選択することにより画素へビデオ信号の書き込みを行う。なお、ここでは、シフトレジスタ２７７において、全ての行で信号の転送が行われているため、ＡＮＤゲート２７５にサンプリング制御信号を入力してゲート選択パルスの出力の制御を行っている。
そして、ｉ行目〜（ｉ＋２）行目、（ｉ＋５）行目、（ｉ＋９）行目、（ｉ＋１０）行目では画素に新たなビデオ信号が書き込まれ、（ｉ＋３）行目、（ｉ＋４）行目、（ｉ＋６）行目〜（ｉ＋８）行目では既にその画素に保存されているビデオ信号が保持され続ける。
このように、サンプリング制御信号のオン、オフを制御することによって、ゲート選択パルスの出力を必要な行でだけ停止させることができる。つまり、必要な行（ここでは、既にその行の画素に書き込まれているビデオ信号と新たにその行の画素に書き込みを行おうとするビデオ信号とが異なる行）に対してのみ選択的に走査線を選択して、画素にビデオ信号の書き込みを行うことによって、消費電力を低減することができる。また、走査線にゲート選択パルスの入力を行わない場合には、信号線駆動回路を全て停止させてもよい。その結果、大幅に消費電力を低減することができる。
また、図２６に示した構成は、図２２に示した構成と組み合わせて行うことができる。
例えば、図２８に示すように、上記図２２で示した構成において、フリップフロップ回路２８４の入力部に信号を初期化するスイッチ２８６を設け、転送制御信号を用いて当該スイッチを制御する構成としてもよい。この場合、ゲート選択パルスの出力を転送制御信号とサンプリング制御信号を用いて制御することができる。なお、図２８では、スイッチ２８６をトランジスタで設けた例を示したが、これに限られず上記実施の形態で示したスイッチのいずれかを用いることができる。
このときのタイミングチャートを図２９に示す。
図２９では、（ｉ＋３）行目、（ｉ＋４）行目、（ｉ＋６）行目〜（ｉ＋８）行目、（ｉ＋１１）行目〜ｍ行目において、新たに画素に書き込もうとするビデオ信号が既にその画素に書き込まれたデータと同じである場合を示している。
図２９において、（ｉ＋３）行目、（ｉ＋４）行目、（ｉ＋６）行目〜（ｉ＋８）行目、（ｉ＋１１）行目〜ｍ行目の画素に書き込みを行うビデオ信号は既にその画素行に書き込まれているビデオ信号と同じであるため、サンプリング制御信号をオフして、ＡＮＤゲート２８５からバッファ２５３へゲート選択パルスの出力を行わない。一方、ｉ行目〜（ｉ＋２）行目、（ｉ＋５）行目、（ｉ＋９）行目、（ｉ＋１０）行目の画素においては既にその画素に書き込まれているビデオ信号と書き込みを行うビデオ信号とが異なるため、サンプリング制御信号をオンして、ＡＮＤゲート２８５からバッファ２５３へゲート選択パルスを出力し、ビデオ信号の書き込みを行う。なお、ここでは、（ｉ＋１１）行目以降の行では全て既にその行に書き込まれているビデオ信号と書き込みを行うビデオ信号とが同じであるため、転送制御信号をオンして（ｉ＋１１）行目以降においてシフトレジスタ２８７の信号の転送を中止する。
このように、転送制御信号とサンプリング制御信号を用いることによって、シフトレジスタでの信号の転送や走査線へのゲート選択パルスの出力を制御し、必要な行の画素に対してのみ選択的にビデオ信号の書き込みを行うことができるため、消費電力を低減することができる。
つまり、転送制御信号を用いてゲート選択パルスの出力を制御する場合には、ある行以降において新たに書き込みを行おうとするビデオ信号と既にある行以降に書き込まれたビデオとが全て同じである必要があり、サンプリング制御信号を用いてゲート選択パルスの出力を制御する場合には、行毎にゲート選択パルスの出力を制御することができるが、全ての行に対してシフトレジスタで信号の転送を行う必要がある。そのため、転送制御信号とサンプリング制御信号の両方を用いてゲート選択パルスの出力を制御することにより、様々な画素の表示に柔軟に対応できるため、より効果的に消費電力を低減することが可能となる。また、走査線にゲート選択パルスの入力を行わない場合には、信号線駆動回路を全て停止させてもよい。その結果、大幅に消費電力を低減することができる。
また、図２８に示す構成において、上記実施の形態で示したように、走査方向切り換えスイッチを設けてもよいし、シフトレジスタ２８７を複数の領域に分け、スタートパルス信号を複数用意して当該複数のシフトレジスタの領域にそれぞれスタートパルス信号の入力を行う構成としてもよい。さらに、シフトレジスタ２８７を複数の領域に分けて設け、当該領域毎に走査方向を制御する構成としてもよい。
また、画素にビデオ信号の書き込みを行う場合に、既にその画素行に書き込まれているビデオ信号と書き込みを行おうとするビデオ信号とが等しい場合、その画素行への信号の書き込み動作時において、その画素行の信号線をフローティングにすることにより、さらに消費電力の低減を図ることが可能となる。なぜなら、一つの走査線に接続されている画素と同数の信号線の配線交差要領への充放電を省略することができるためである。また、フローティングにしなくとも信号線に入力した直前の信号をそのまま出力するようにしてもよい。なぜなら、その信号線にはすでに配線交差容量への充放電が完了しているため、それほど消費電力はかからないからである。例えば、上記実施の形態で上述した、一行前のビデオ信号と新たに次の行に書き込みを行うビデオ信号が全ての列において同一である場合の駆動方法（例えば、図１４、図１５、図１７）を適用することができる。
本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。具体的には、画素にビデオ信号の書き込みを行う場合において、一行前のビデオ信号と書き込みを行うビデオ信号との比較、および既に画素に書き込まれたビデオ信号と新たにその画素へ書き込みを行おうとするビデオ信号との比較を行い、画素へのビデオ信号の書き込みを制御することができる。
例えば、ある行（ｉ行）にビデオ信号の書き込みを行おうとする場合に、まず、ある行（ｉ行）の画素に既に書き込まれたビデオ信号と新たにその行（ｉ行）の画素に書き込みを行おうとするビデオ信号との比較を行い、全ての画素において同じである場合には、本実施の形態で示した構成を用いて走査線にゲート選択パルスの出力を行わず、走査線の選択を行わないようにする。一方、既に画素に書き込まれたビデオ信号と新たに書き込みを行おうとするビデオ信号とが異なる場合には、一行前（（ｉ−１）行）に画素に書き込まれたビデオ信号と新たに次の行（ｉ行）の画素に書き込みを行うビデオ信号との比較を行い、異なる列がある場合には、上記実施の形態１乃至４に示した構成を用いて一行前に書き込まれたビデオ信号と異なる列にのみビデオ信号を書き込むようにする。
このように、ある行の画素に既に書き込まれたビデオ信号と新たに書き込みを行おうとするビデオ信号と、一行前に画素に書き込まれたビデオ信号と新たに書き込みを行うビデオ信号との比較とを行うことによって、最も消費電力が小さくなるように動作させることによって、より効果的に消費電力を低減することができる。
なお、本発明は、本実施の形態で示した構成と上記実施の形態で示した構成とを組み合わせた構成を全て含んでいる。
（実施の形態７）
本実施の形態では、ある行の画素に新たに書き込みを行おうとするビデオ信号が、既にその行の画素へ書き込まれているビデオ信号（つまり、画素に保存されているビデオ信号）と等しい場合に適用する信号線駆動回路の構成例に関して図面を参照して説明を行う。具体的には、ある行の画素に新たに書き込みを行おうとするビデオ信号が、既にその行の画素へ書き込まれているビデオ信号と等しい場合に画素へビデオ信号の書き込みを行わない構成を有する信号線駆動回路に関して説明する。
本実施の形態で示す表示装置の信号線駆動回路の一例を図３０に示す。
図３０（Ａ）に示す信号線駆動回路はパルス出力回路８０１、第１のラッチ回路８０２、第２のラッチ回路８０３、出力制御回路８０４を有する。パルス出力回路８０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）が入力される。これらの信号にしたがって順次サンプリングパルスが出力される。
パルス出力回路８０１から出力されるサンプリングパルスは第１のラッチ回路８０２に入力され、その信号のタイミングにしたがってビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）が第１のラッチ回路８０２に保持される。
第１のラッチ回路８０２において、最終段までビデオ信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路８０３にラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）が入力され、第１のラッチ回路８０２に保持されていたビデオ信号は、一斉に第２のラッチ回路８０３に転送される。
第２のラッチ回路８０３に転送されたビデオ信号は、出力制御回路８０４に入力される。さらに、出力制御回路８０４には出力制御信号（Ｓ＿ＥＮＡＢＬＥ）が入力されており、この信号によりビデオ信号を信号線Ｓ１〜Ｓｎに出力するかしないかが制御される。なお、出力制御回路８０４では、ビデオ信号を出力しないときに、信号線Ｓ１〜Ｓｎをフローティングにしてもいいし、固定電位を設定してもよい。固定電位としては、消費電力を低減するような電位を設定しておけばよい。
なお、出力制御信号（Ｓ＿ＥＮＡＢＬＥｓ）は、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のビデオ信号が、前回のサブフレーム期間における一行分のビデオ信号のビデオ信号と同じ場合に、出力制御信号はＬレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がＨレベルとなる。つまり、出力制御信号がＬレベルのときには、出力制御回路８０４からビデオ信号が出力されず、Ｈレベルのとき出力制御回路８０４からビデオ信号が出力される。
図３０（Ｂ）には、信号線駆動回路のさらに詳細な構成を示す。また、図３１のタイミングチャートを用いてこの信号線駆動回路の動作について説明する。
パルス出力回路８１１はフリップフロップ回路８１５等を複数段用いて構成され、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）が入力される。
なお、図３１において、ＴＧｉ−１、ＴＧｉ、ＴＧｉ＋１、ＴＧｉ＋２はあるサブフレーム期間におけるそれぞれｊ−１行目の画素、ｊ行目の画素、ｊ＋１行目の画素、ｊ＋２行目の画素へ入力するビデオ信号を信号線駆動回路の第１のラッチ回路８１２にラッチする期間を示している。つまり、１ゲート選択期間に相当する。そして、ＴＧｉ−１にはビデオ信号３４０４、ＴＧｉにはビデオ信号３４０５、ＴＧｉ＋１にはビデオ信号３４０６のデータが第１のラッチ回路８１２に入力される。
まず、ＴＧｉ−１についての動作の説明をする。それぞれのフリップフロップ回路８１５にはクロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）が入力され、フリップフロップ回路８１５の第１段目にスタートパルス信号（Ｓ＿ＳＰ）が入力される。図３１において、パルス３４０１がＴＧｉ−１のスタートパルス信号である。
このパルス３４０１は、次の段のフリップフロップ回路８１５に入力される際にクロック信号のパルス分遅れる。このパルス３４０２はサンプリングパルスＳａｍｐ．１として第１のラッチ回路８１２の一列目の画素に対応したＬＡＴ１に入力される。同様にｎ段目のフリップフロップ回路８１５の出力はパルス３４０３のようにサンプリングパルスＳａｍｐ．ｎとして第１のラッチ回路８１２のｎ列目の画素に対応したＬＡＴ１に入力される。
また、ＴＧｉ−１において、第１のラッチ回路８１２には、ビデオ信号３４０４が入力されており、サンプリングパルスが入力されるタイミングに従って、画素の各列に対応した各段のラッチ回路にビデオ信号を保持する。なお、ここでのサンプリングパルスが入力されるタイミングとは、サンプリングパルスがＨレベルからＬレベルに立ち下がるときのことである。このときに、第１のラッチ回路８１２に入力されているビデオ信号が、第１のラッチ回路８１２のそれぞれの段に保持される。
第１のラッチ回路８１２において、最終段までビデオ信号の保持が完了すると、水平帰線期間中に、第２のラッチ回路８１３にラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）３４０７が入力され、第１のラッチ回路８１２に保持されていたビデオ信号は、一斉に第２のラッチ回路８１３に転送される。その後、第２のラッチ回路８１３に保持されたビデオ信号は１行分が同時に出力制御回路８１４へ入力される。
なお、出力制御回路８１４には出力制御信号（Ｓ＿ＥＮＡＢＬＥｓ）が入力されており、この信号のレベルによりビデオ信号を信号線Ｓ１〜Ｓｎに出力するかしないかが制御される。出力制御信号（Ｓ＿ＥＮＡＢＬＥ）は、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号が、前回のサブフレーム期間における一行分のビデオ信号と同じ場合に、出力制御信号はＬレベルとなり、一行分のデータが一つでも異なる場合に出力制御信号がＨレベルとなる。
つまり、出力制御信号（Ｓ＿ＥＮＡＢＬＥｓ）がＬレベルのときには、出力制御回路８１４の各段に設けられたアナログスイッチがオフするため出力制御回路８１４からビデオ信号が出力されず、Ｈレベルのときには、各段に設けられたアナログスイッチがオンするため出力制御回路８１４からビデオ信号が出力される。
続いて、ＴＧｉに移る。すると、出力制御信号（Ｓ＿ＥＮＡＢＬＥｓ）はＨレベルであるため第２のラッチ回路８１３に保持されたビデオ信号３４０４が出力制御回路８１４を介して信号線Ｓ１〜Ｓｎに出力される。そして、再び、フリップフロップ回路８１５の第１段目にスタートパルス信号（Ｓ＿ＳＰ）が入力される。パルス３４０８がＴＧｉのスタートパルス信号である。すると、再びサンプリングパルスが出力される。そして、このサンプリングパルスのタイミングに従ってビデオ信号３４０５が第１のラッチ回路８１２の各段に保持される。そして、ラッチパルス３４０９が入力されると、このビデオ信号３４０５が第２のラッチ回路８１３に一斉に転送される。そして、このビデオ信号３４０５は１行分が同時に出力制御回路８１４へ入力される。
続いて、ＴＧｉ＋１に移る。すると、出力制御信号（Ｓ＿ＥＮＡＢＬＥｓ）はＬレベルであるため第２のラッチ回路８１３に保持されたビデオ信号３４０５は出力制御回路８１４から出力されない。つまり、信号線Ｓ１〜Ｓｎはフローティングとなっている。そして、再び、フリップフロップ回路８１５の第１段目にスタートパルス信号（Ｓ＿ＳＰ）が入力される。パルス３４１０がＴＧｉ＋１のスタートパルス信号である。すると、再びサンプリングパルスが出力される。そして、このサンプリングパルスのタイミングに従ってビデオ信号３４０６が第１のラッチ回路８１２の各段に保持される。そして、ラッチパルス３４１２が入力されると、このビデオ信号３４０６が第２のラッチ回路８１３に一斉に転送される。そして、このビデオ信号３４０６は１行分が同時に出力制御回路８１４へ入力される。
続いて、ＴＧｉ＋２に移る。すると、出力制御信号（Ｓ＿ＥＮＡＢＬＥｓ）はＨレベルであるため第２のラッチ回路８１３に保持されたビデオ信号３４０６が出力制御回路８１４を介して信号線Ｓ１〜Ｓｎに出力される。また、再び、フリップフロップ回路８１５の第１段目にスタートパルス信号（Ｓ＿ＳＰ）が入力される。パルス３４１３がＴＧｉ＋２のスタートパルス信号である。
そして、書き込み期間においては、上述した動作を繰り返し、サブフレーム分のビデオ信号の処理を行う。さらに、サブフレーム分の処理を繰り返すことで１フレームの画像を表示することができる。
なお、ｉ行目の画素へ書き込むビデオ信号のデータがすでにｉ行目の画素に書き込まれている信号のデータと等しいため、ｉ行目の画素への信号書き込み時間、つまり、ＴＧｉ＋１の間は信号線Ｓ１〜Ｓｎをフローティングにしている。よって、信号線への充放電を省略することができ、消費電力の低減を図ることができる。
また、信号の書き込みを行わない画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、信号のデータ保持の開始のきっかけとなるスタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しないようにしてもよい。つまり、図３２（Ａ）に示すように、ＴＧｉのときには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない。よって、パルス出力回路８１１からサンプリングパルスが出力されないため、第１のラッチ回路８１２でのビデオ信号３４０５の保持が行われない。したがって、第１のラッチ回路８１２への電荷の充放電を省略することができる。よって、さらなる消費電力を低減することができる。
また、信号の書き込みを行わない画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、信号線駆動回路へビデオ信号の入力を行わないようにしてもよい。つまり、図３２（Ｂ）に示すように、ＴＧｉのときには、ビデオ信号（Ｖｉｄｅｏ Ｄａｔａ）を信号線駆動回路へ入力しないようにしてもよい。なぜならこのときＴＧｉで保持するビデオ信号は、信号線Ｓ１〜Ｓｎへ出力されないため、そもそもビデオ信号の入力をする必要がないからである。そして、このビデオ信号の入力を行わないことにより、ビデオ線への電荷の充放電が省略できるので消費電力が低減される。そして、ＴＧｉはビデオ線へ消費電力が小さくなるような電位を入力すればよい。または、ビデオ信号をフローティングにしてもよい。また、このとき、図３２（Ａ）に示したように、ＴＧｉのときには、スタートパルス信号（Ｓ＿ＳＰ）のパルスを入力しない構成としてもよい。
また、信号の書き込みを行わない画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）等の入力を行わないようにしてもよい。つまり、図３３（Ａ）に示すように、ＴＧｉのときには、クロック信号（Ｓ＿ＣＬＫ）やクロック反転信号（Ｓ＿ＣＬＫＢ）を信号線駆動回路へ入力しないようにしてもよい。例えば、クロック信号（Ｓ＿ＣＬＫ）とクロック反転信号（Ｓ＿ＣＬＫＢ）とで互いに反転している一定の電位（一方がＨレベル、他方がＬレベル）を入力するようにしてもよい。なぜなら、一定の電位にしておけば、電荷の充放電が行われない。よって、消費電力が低減されるからである。また、このとき、図３２（Ａ）に示したように、ＴＧｉのときにスタートパルス信号のパルスを入力しない構成としてもよいし、図３２（Ｂ）に示したようにＴＧｉのときにビデオ信号を入力しない構成としてもよいし、スタートパルス信号のパルスとビデオ信号を入力しない構成としてもよい。
また、信号の書き込みを行わない画素行のビデオ信号を、シリアルからパラレルの信号に変換する期間においては、ラッチパルスの入力を行わないようにしてもよい。つまり、図３３（Ｂ）に示すように、ＴＧｉのときには、ラッチパルス（Ｌａｔｃｈ Ｐｕｌｓｅ）を信号線駆動回路へ入力しないようにしてもよい。すると、第１のラッチ回路８１２から第２のラッチ回路８１３への信号の転送が行われないため、電荷の充放電を省略することができる。よって、消費電力を低減することができる。また、このとき、図３２（Ａ）に示したように、ＴＧｉのときにスタートパルス信号のパルスを入力しない構成としてもよいし、図３２（Ｂ）に示したようにＴＧｉのときにビデオ信号を入力しない構成としてもよいし、図３３（Ａ）に示したようにＴＧｉのときにクロック信号やクロック反転信号を入力しない構成としてもよいし、スタートパルス信号のパルスとビデオ信号とクロック信号とクロック反転信号を入力しない構成としてもよい。
このように、既にその画素行に書き込まれているビデオ信号と新たにその画素に書き込みを行おうとするビデオ信号とが等しい場合、走査線が選択されないため、上述したように出力制御回路を用いて、その行への信号の書き込み動作時において、その画素行の信号線をフローティングにすることにより、消費電力の低減を図ることが可能となる。
本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。つまり、本発明は、本実施の形態で示した構成と上記実施の形態で示した構成とを組み合わせた構成を全て含んでいる。
（実施の形態８）
本実施の形態では、画素に書き込みを行うビデオ信号が、既にその画素へ書き込まれているビデオ信号（つまり、画素に保存されているビデオ信号）と等しい場合において、上記実施の形態で示した走査線駆動回路や信号線駆動回路と異なる構成例に関して図面を参照して説明する。
まず、本発明の表示装置に適用可能な走査線駆動回路の一構成例を図３４に示す。
図３４（Ａ）に示す走査線駆動回路は、パルス出力回路５０１とバッファ５０２とを有する。パルス出力回路５０１には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（Ｇ＿ＣＬＫＢ）及びスタートパルス信号（Ｇ＿ＳＰ）などが入力されている。そして、それらの信号のタイミングに従って、バッファ５０２に走査信号（ＳＣ．１〜ＳＣ．ｍ）を入力する。走査信号はバッファ５０２によって、電流供給能力の高い画素選択信号（Ｇ．１〜Ｇ．ｍ）に変換され、走査線Ｇ１〜Ｇｍに入力される。ここで、バッファ５０２にはサンプリング制御信号（Ｇ＿ＥＮＡＢＬＥｐ）が入力されている。そして、出力制御信号により、画素選択信号Ｇ．１〜Ｇ．ｍのうち信号の書き込みを行わない画素行の走査線への入力を行わないように制御している。
さらに詳しい構成例を図３４（Ｂ）に示す。
パルス出力回路５１１は複数段のフリップフロップ回路５１３とＡＮＤゲート５１４を有し、ＡＮＤゲート５１４の二つの入力端子は、隣り合うフリップフロップ回路（ＦＦ）５１３の出力端子が接続されている。つまり、各段のフリップフロップ回路５１３はＡＮＤゲート５１４より一つ冗長に設けられ、隣り合うフリップフロップ回路５１３の出力が、走査線Ｇ１〜Ｇｍに対応して設けられた各段のＡＮＤゲート５１４に入力される。
それぞれのフリップフロップ回路５１３にはクロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（Ｇ＿ＣＬＫＢ）が入力され、フリップフロップ回路５１３の第１段目にスタートパルス信号（Ｇ＿ＳＰ）が入力される。スタートパルス信号は、次の段のフリップフロップ回路５１３に入力される際にクロック信号の１パルス分遅れる。よって、冗長に設けられた第１段目のフリップフロップ回路５１３と次の段のフリップフロップ回路５１３の出力が入力される一行目のＡＮＤゲート５１４の出力されるパルスはクロック信号の１パルス分になる。このパルスは走査信号ＳＣ．１として出力制御回路５１２の一段目に対応したバッファ（Ｂｕｆ．）５１５の入力端子に入力される。同様にｉ行目のＡＮＤゲート５１４の出力、ｍ行目のＡＮＤゲート５１４の出力はそれぞれ走査信号として出力制御回路５１２のそれぞれの段のバッファ５１５の入力端子に入力される。
また、出力制御回路５１２の各段のバッファ５１５はそれぞれ出力制御端子を有し、サンプリング制御信号（Ｇ＿ＥＮＡＢＬＥｐ）が入力されている。バッファ５１５によって、電流供給能力の高い画素選択信号（Ｇ．１〜Ｇ．ｍ）に変換され、走査線Ｇ１〜Ｇｍに入力される。ここで、バッファ５１５各段には共にサンプリング制御信号が入力されている。そして、サンプリング制御信号にしたがってバッファ５１５の段毎に走査信号（ＳＣ．１〜ＳＣ．ｍ）の電流供給能力を高くした画素選択信号（Ｇ．１〜Ｇ．ｍ）を出力するかしないかを決定する。
なお、出力制御回路を備えたバッファの一例を図３４（Ｃ）に示す。Ｐチャネル型トランジスタ５２１とＰチャネル型トランジスタ５２２と、Ｎチャネル型トランジスタ５２３と、Ｎチャネル型トランジスタ５２４とが直列に接続されている。そして、Ｐチャネル型トランジスタ５２１のソース端子に高電源電位Ｖｄｄが設定され、Ｎチャネル型トランジスタ５２４のソース端子に低電源電位Ｖｓｓが設定されている。Ｎチャネル型トランジスタ５２４のゲート端子にはサンプリング制御信号（Ｇ＿ＥＮＡＢＬＥｐ）が入力され、Ｐチャネル型トランジスタ５２１のゲート端子にはインバータ５２５によりサンプリング制御信号が反転された信号が入力されている。そして、Ｐチャネル型トランジスタ５２２及びＮチャネル型トランジスタ５２３のゲート端子は共に接続され、走査信号（ＳＣ．１〜ＳＣ．ｍのいずれか一）が入力される。ここで、サンプリング制御信号がＨレベルのときには、Ｎチャネル型トランジスタ５２４及びＰチャネル型トランジスタ５２１がオンしているため、走査信号（ＳＣ．１〜ＳＣ．ｍのいずれか一）の反転した信号をＰチャネル型トランジスタ５２２又はＮチャネル型トランジスタ５２３のいずれかから出力する。一方、サンプリング制御信号がＬレベルのときには、Ｎチャネル型トランジスタ５２４及びＰチャネル型トランジスタ５２１がオフしているため、バッファから信号は出力されず、このバッファの接続されている走査線はフローティングとなる。なお、図３４（Ｃ）の場合だと走査信号（ＳＣ．１〜ＳＣ．ｍ）と画素選択信号（Ｇ．１〜Ｇ．ｍ）のレベルが反転してしまうので、さらに各段に奇数個ずつ、例えば１つずつのインバータを設けるとよい。この場合、さらに設けるインバータは図３４（Ｃ）に示すバッファの入力側に配置するとよい。図３４（Ｃ）に示すバッファの出力側に配置すると、さらに設けるインバータの入力がフローティングになった場合、走査線への出力が不安定な状態となるからである。
また、図３４と異なる構成を有する走査線駆動回路について以下に図３５を用いて説明する。
図３５（Ａ）に示す走査線駆動回路は、パルス出力回路７０１とバッファ７０２と出力制御回路７０３とを有する。パルス出力回路７０１には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（Ｇ＿ＣＬＫＢ）及びスタートパルス信号（Ｇ＿ＳＰ）などが入力されている。そして、それらの信号のタイミングに従って、バッファ７０２に走査信号（ＳＣ．１〜ＳＣ．ｍ）を入力する。走査信号（ＳＣ．１〜ＳＣ．ｍ）はバッファ７０２によって、電流供給能力の高い画素選択信号（Ｇ．１〜Ｇ．ｍ）に変換され、出力制御回路７０３に入力される。ここで、出力制御回路７０３には出力制御信号（Ｇ＿ＥＮＡＢＬＥ）が入力されている。そして、サンプリング制御信号（Ｇ＿ＥＮＡＢＬＥｐ）により、画素選択信号（Ｇ．１〜Ｇ．ｍ）のうち信号の書き込みを行わない画素行の走査線への出力を行わないように制御している。
さらに詳しい構成例を図３５（Ｂ）に示す。
パルス出力回路７１１は複数段のフリップフロップ回路７１４とＡＮＤゲート７１５を有し、ＡＮＤゲート７１５の二つの入力端子は、隣り合うフリップフロップ回路７１４の出力端子が接続されている。つまり、各段のフリップフロップ７１４はＡＮＤゲート７１５より一つ冗長に設けられ、隣り合うフリップフロップ回路７１４の出力が、走査線Ｇ１〜Ｇｍに対応して設けられた各段のＡＮＤゲート７１５に入力される。
それぞれのフリップフロップ回路７１４にはクロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（Ｇ＿ＣＬＫＢ）が入力され、フリップフロップ回路７１４の第１段目にスタートパルス信号（Ｇ＿ＳＰ）が入力される。スタートパルス信号は、次の段のフリップフロップ回路７１４に入力される際にクロック信号の１パルス分遅れる。よって、冗長に設けられた第１段目のフリップフロップ回路７１４と次の段のフリップフロップ回路７１４の出力が入力される一行目のＡＮＤゲート７１５の出力されるパルスはクロック信号の１パルス分になる。このパルスは走査信号ＳＣ．１としてバッファ７１２の一段目に対応したバッファ７１２の入力端子に入力される。同様にｉ行目のＡＮＤゲート７１５の出力、ｍ行目のＡＮＤゲート７１５の出力はそれぞれ走査信号としてバッファ７１２のそれぞれの段のバッファ７１６の入力端子に入力される。
また、バッファ７１２の各段のバッファ７１６とそれぞれ対応する走査線Ｇ１〜Ｇｍとは出力制御回路７１３の各段のスイッチ７１７を介して接続されている。このスイッチ７１７は、それぞれ制御端子を有し、出力制御端子にサンプリング制御信号（Ｇ＿ＥＮＡＢＬＥｐ）が入力されている。そして、サンプリング制御信号にしたがってバッファ７１２の段毎に走査信号（ＳＣ．１〜ＳＣ．ｍ）の電流供給能力を高くした画素選択信号（Ｇ．１〜Ｇ．ｍ）を出力するかしないかを決定する。ここで、例えば一段目のバッファ７１６から画素選択信号Ｇ．１のパルスが出力されるタイミングのときに、サンプリング制御信号がＬレベルである場合は、一段目のスイッチ７１７がオフするため、一段目のスイッチ７１７に接続されている走査線Ｇ１はフローティングになる。一方、全ての段において、バッファ７１６から画素選択信号（Ｇ．１〜Ｇ．ｍ）のパルスが出力されるタイミングときに、サンプリング制御信号がＨレベルのときには、全ての段のスイッチ７１７は、１垂直期間中オンしているため、走査線Ｇ１〜Ｇｍに画素選択信号（Ｇ．１〜Ｇ．ｍ）が順次入力される。
また、走査線駆動回路としては、図３６（Ａ）に示す構成を用いてもよい。
デコーダ回路３５０１に走査線選択データが入力され、そのデータにより選択された画素行に対応するパルス信号が出力される。そして、バッファ３５０２により電流供給能力の高くした信号が画素選択信号としてＧ１〜Ｇｍのいずれかに出力される。
より詳しい構成について図３６（Ｂ）を参照して説明する。ここでは、４つの走査線選択データにより１６個の走査線を選択する場合についての一例を示す。
デコーダ回路３５１１には、画素行を選択する走査線Ｇ１〜Ｇ１６に対応して設けられたＡＮＤゲート３５１３を有する。また、デコーダ回路３５１１には、入力１〜入力４の４つの走査線選択データが入力されている。そして、各ＡＮＤゲート３５１３は入力１又はこの反転したデータ、入力２又はこの反転したデータ、入力３又はこの反転したデータ及び入力４又はこの反転したデータがそれぞれのＡＮＤゲート３５１３毎に異なった組み合わせにより選択される。こうして、４つの入力により、１６個の走査線Ｇ１〜Ｇ１６を任意に選択することができる。
なお、本発明の表示装置の走査線駆動回路は上述した構成に限定されるものではない。例えば、レベルシフタを有していてもよい。なお、レベルシフタとは、信号のレベルをシフトさせるものである。
例えば、パルス出力回路５０１の出力がレベルシフタ１１０１に入力され、レベルシフタ１１０１の出力がバッファ５０２に入力され、バッファ５０２から走査線Ｇ１〜Ｇｍに順次画素を選択する信号を入力する構成（図３７（Ａ））としてもよい。
また、デコーダ回路３５０１の出力がレベルシフタ１１０４に入力され、レベルシフタ１１０４の出力がバッファ３５０２に入力され、バッファ３５０２から走査線Ｇ１〜Ｇｍに順次画素を選択する信号を入力する構成（図３７（Ｂ））としてもよい。
このように、本発明の表示装置には様々な構成の走査線駆動回路を適用することができる。つまり、一つの走査線に接続された画素行に入力する信号が、すでにその画素行に入力されている信号と同じ場合に、その画素行を選択しないような構成であればよい。つまり、その画素行の接続された走査線に入力する信号を画素の選択されないＬレベルの信号とするか、その走査線をフローティングにすればよい。
本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。つまり、本発明は、本実施の形態で示した構成と上記実施の形態で示した構成とを組み合わせた構成を全て含んでいる。
（実施の形態９）
本実施の形態では、本発明の表示装置に適用可能な画素及び駆動方法に関して図面を参照して説明する。具体的には、時間階調法を用いた表示装置の画素や駆動方法に関して説明する。
なお、以下に説明する図３８、図３９、図４１、図４２に示す画素は、表示素子として例えばＥＬ素子などのような自発光型の表示素子が適している。なお、これらは一画素のみを図示しているが、表示装置の画素部には行方向と列方向にマトリクスに複数の画素が配置されている。
図３８（Ａ）に示す画素は、駆動トランジスタ１００１、スイッチングトランジスタ１００２、容量素子１００３、表示素子１００４、走査線１００５、信号線１００６、電源線１００７を有している。
スイッチングトランジスタ１００２は、ゲート端子が走査線１００５に接続され、第１端子（ソース端子又はドレイン端子）が信号線１００６に接続され、第２端子（ソース端子又はドレイン端子）が駆動トランジスタ１００１のゲート端子と接続されている。また、スイッチングトランジスタ１００２の第２端子は容量素子１００３を介して電源線１００７と接続されている。さらに、駆動トランジスタ１００１は第１端子（ソース端子又はドレイン端子）が電源線１００７に接続され、第２端子（ソース端子又はドレイン端子）が表示素子１００４の第１の電極と接続されている。表示素子１００４の第２の電極１００８には低電源電位が設定されている。
なお、低電源電位とは、電源線１００７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を表示素子１００４に印加して、表示素子１００４に電流を流して表示素子１００４を発光させるため、高電源電位と低電源電位との電位差が表示素子１００４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
また、容量素子１００３は駆動トランジスタ１００１のゲート容量を代用して省略することも可能である。駆動トランジスタ１００１のゲート容量については、ソース領域やドレイン領域やＬＤＤ領域などとゲート電極とが重なってオーバーラップしているような領域で容量が形成されていてもよいし、チャネル領域とゲート電極との間で容量が形成されていてもよい。
走査線１００５で画素が選択されているとき、つまりスイッチングトランジスタ１００２がオンになっているときに信号線１００６から画素にビデオ信号が入力される。そして、ビデオ信号に相当する電圧分の電荷が容量素子１００３に蓄積され、容量素子１００３はその電圧を保持する。この電圧は駆動トランジスタ１００１のゲート端子と第１端子間の電圧であり、駆動トランジスタ１００１のゲートソース間電圧Ｖｇｓに相当する。
一般に、トランジスタの動作領域は、線形領域と飽和領域とに分けることが出来る。その境目は、ドレインソース間電圧をＶｄｓ、ゲートソース間電圧をＶｇｓ、しきい値電圧をＶｔｈとすると、（Ｖｇｓ−Ｖｔｈ）＝Ｖｄｓの時になる。（Ｖｇｓ−Ｖｔｈ）＞Ｖｄｓの場合は、線形領域であり、Ｖｄｓ、Ｖｇｓの大きさによって電流値が決まる。一方、（Ｖｇｓ−Ｖｔｈ）＜Ｖｄｓの場合は飽和領域になり、理想的には、Ｖｄｓが変化しても、電流値はほとんど変わらない。つまり、Ｖｇｓの大きさだけによって電流値が決まる。
ここで、電圧入力電圧駆動方式の場合には、駆動トランジスタ１００１のゲート端子には、駆動トランジスタ１００１が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動トランジスタ１００１は線形領域で動作させる。よって、駆動トランジスタ１００１がオンするビデオ信号であるときには、理想的には電源線１００７に設定されている電源電位Ｖｄｄをそのまま表示素子１００４の第１の電極に設定する。
つまり、理想的には表示素子１００４に印加する電圧を一定にし、表示素子１００４から得られる輝度を一定にする。そして、１フレーム期間内に複数のサブフレーム期間を設け、サブフレーム期間毎に画素へのビデオ信号の書き込みを行い、サブフレーム期間毎に画素の点灯又は非点灯を制御し、その点灯しているサブフレーム期間の合計によって、階調を表現する。
次に、図３８（Ｂ）の画素構成について説明する。図３８（Ｂ）に示す画素は、駆動トランジスタ１３０１、スイッチングトランジスタ１３０２、電流制御用トランジスタ１３０９、容量素子１３０３、表示素子１３０４、走査線１３０５、信号線１３０６、電源線１３０７、配線１３１０を有している。
スイッチングトランジスタ１３０２は、ゲート端子が走査線１３０５に接続され、第１端子（ソース端子又はドレイン端子）が信号線１３０６に接続され、第２端子（ソース端子又はドレイン端子）が駆動トランジスタ１３０１のゲート端子と接続されている。また、スイッチングトランジスタ１３０２の第２端子は容量素子１３０３を介して電源線１３０７と接続されている。さらに、駆動トランジスタ１３０１は、第１端子（ソース端子又はドレイン端子）も電源線１３０７に接続され、第２端子（ソース端子又はドレイン端子）が、電流制御用トランジスタ１３０９の第１端子（ソース端子又はドレイン端子）と接続されている。
電流制御用トランジスタ１３０９は、第２端子（ソース端子に又はドレイン端子）が表示素子１３０４の第１電極と接続され、ゲート端子が配線１３１０と接続されている。つまり、駆動トランジスタ１３０１と電流制御用トランジスタ１３０９は直列に接続されている。なお、表示素子１３０４の第２の電極１３０８には低電源電位が設定されている。なお、低電源電位とは、電源線１３０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。
また、本画素構成においては、画素の点灯時に一定の電流を表示素子１３０４に供給するため、電流制御用トランジスタ１３０９を飽和領域で動作させる。つまり、電流制御用トランジスタ１３０９のゲートソース間電圧Ｖｇｓとドレインソース間電圧Ｖｄｓが（Ｖｇｓ−Ｖｔｈ）＜Ｖｄｓとなるように配線１３１０と電源線１３０７と対向電極１３０８の電位を設定する。なお、Ｖｔｈは電流制御用トランジスタ１３０９のしきい値電圧を示している。
よって、理想的には、Ｖｄｓが変化しても、電流値はほとんど変わらない。つまり、Ｖｇｓの大きさだけによって電流値が決まるため、電源線１３０７と配線１３１０に設定された電位により電流値が決定される。また、容量素子１３０３は駆動トランジスタ１３０２のゲート容量を代用して削除しても良い。
走査線１３０５で画素が選択されているとき、つまりスイッチングトランジスタ１３０２がオンになっているときに信号線１３０６から画素にビデオ信号が入力される。そして、ビデオ信号に相当する電圧分の電荷が容量素子１３０３に蓄積され、容量素子１３０３はその電圧を保持する。この電圧は駆動トランジスタ１３０１のゲート端子と第１端子間の電圧であり、駆動トランジスタ１３０１のゲートソース間電圧Ｖｇｓに相当する。
そして、この駆動トランジスタ１３０１のＶｇｓが駆動トランジスタ１３０１を十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動トランジスタ１３０１は線形領域で動作させる。
よって、駆動トランジスタ１３０１がオンするビデオ信号であるときには、理想的には電源線１３０７に設定されている電源電位Ｖｄｄをそのまま電流制御用トランジスタ１３０９の第１端子に設定する。このとき、電流制御用トランジスタ１３０９の第１端子がソース端子となり、配線１３１０と電源線１３０７によって設定される電流制御用トランジスタ１３０９のゲートソース間電圧によって、表示素子１３０４に供給される電流が決定される。
つまり、理想的には表示素子１３０４に印加する電流を一定にし、表示素子１３０４から得られる輝度を一定にする。そして、１フレーム期間内に複数のサブフレーム期間を設け、サブフレーム期間毎に画素へのビデオ信号の書き込みを行い、サブフレーム期間毎に画素の点灯非点灯を制御し、その点灯しているサブフレーム期間の合計によって、階調を表現する。
続いて、図３８（Ｃ）の画素構成について説明する。図３８（Ｃ）に示す画素は、駆動トランジスタ１５０１、スイッチングトランジスタ１５０２、容量素子１５０３、表示素子１５０４、第１の走査線１５０５、信号線１５０６、電源線１５０７、消去用ダイオード１５０９、第２の走査線１５１０を有している。スイッチングトランジスタ１５０２は、ゲート端子が第１の走査線１５０５に接続され、第１端子（ソース端子又はドレイン端子）が信号線１５０６に接続され、第２端子（ソース端子又はドレイン端子）が駆動トランジスタ１５０１のゲート端子と接続されている。さらに、駆動トランジスタ１５０１のゲート端子は整流素子（ダイオード１５０９）を介して第２の走査線１５１０と接続されている。また、スイッチングトランジスタ１５０２の第２端子は容量素子１５０３を介して電源線１５０７と接続されている。
また、駆動トランジスタ１５０１は、第１端子（ソース端子又はドレイン端子）が電源線１５０７に接続され、第２端子（ソース端子又はドレイン端子）が表示素子１５０４の第１の電極と接続されている。表示素子１５０４の第２の電極１５０８には低電源電位が設定されている。なお、低電源電位とは、電源線１５０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。
この高電源電位と低電源電位との電位差を表示素子１５０４に印加して、表示素子１５０４に電流を流して表示素子１５０４を発光させるため、高電源電位と低電源電位との電位差が表示素子１５０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。なお、容量素子１５０３は駆動トランジスタ１５０１のゲート容量を代用して削除しても良い。
本画素構成は、図３８（Ａ）の画素に、消去用ダイオード１５０９と第２の走査線１５１０を追加したものである。よって、駆動トランジスタ１５０１、スイッチングトランジスタ１５０２、容量素子１５０３、表示素子１５０４、第１の走査線１５０５、信号線１５０６、電源線１５０７は、それぞれ図１０の画素の駆動トランジスタ１００１、スイッチングトランジスタ１００２、容量素子１００３、表示素子１００４、走査線１００５、信号線１００６、電源線１００７に相当し、書き込みの動作や発光の動作は同様であるためここではその説明を省略する。
消去動作について説明する。消去動作時には、第２の走査線１５１０にＨレベルの信号を入力する。すると、ダイオード１５０９に電流が流れ、容量素子１５０３によって保持されていた駆動トランジスタ１５０１のゲート電位をある電位に設定することができる。つまり、駆動トランジスタ１５０１のゲート端子の電位を、ある電位に設定し、画素へ書き込まれたビデオ信号に関わらず、駆動トランジスタ１５０１を強制的にオフさせることができる。
なお、ダイオード１５０９には、ダイオード接続したトランジスタを用いることが可能である。さらに、ダイオード接続したトランジスタの他にも、ＰＮ接合やＰＩＮ接合のダイオードやショットキー型のダイオードやカーボンナノチューブで形成されたダイオードなどを用いてもよい。ダイオード接続したＮチャネル型トランジスタを適用した場合を図３８（Ｄ）に示す。
ダイオード接続トランジスタ１６０１の第１端子（ソース端子又はドレイン端子）を駆動トランジスタ１５０１のゲート端子と接続する、またダイオード接続トランジスタ１６０１の第２端子（ソース端子又はドレイン端子）をゲート端子と接続するとともに、第２の走査線１５１０に接続する。すると、第２の走査線１５１０がＬレベルのときにはダイオード接続トランジスタ１６０１はゲート端子とソース端子が接続されているため電流が流れないが、第２の走査線１５１０にＨレベルの信号を入力したときにダイオード接続トランジスタ１６０１の第２端子はドレイン端子となるためダイオード接続トランジスタ１６０１に電流が流れる。よって、ダイオード接続トランジスタ１６０１は整流作用を奏する。
また、ダイオード接続したＰチャネル型トランジスタを適用した場合を図３９（Ａ）に示す。
ダイオード接続トランジスタ１７０１の第１端子（ソース端子又はドレイン端子）を第２の走査線１５１０に接続する。また、ダイオード接続トランジスタ１７０１の第２端子（ソース端子又はドレイン端子）をゲート端子と接続するとともに、駆動トランジスタ１５０１のゲート端子と接続する。すると、第２の走査線１５１０がＬレベルのときにはダイオード接続トランジスタ１７０１はゲート端子とソース端子が接続されているため電流が流れないが、第２の走査線１５１０にＨレベルの信号を入力したときにダイオード接続トランジスタ１７０１の第２端子はドレイン端子となるため電流が流れる。よって、ダイオード接続トランジスタ１７０１は整流作用を奏する。
なお、第２の走査線１５１０に入力するＬレベルの信号は、画素に非点灯となるビデオ信号が書き込まれているときにダイオード１５０９、ダイオード接続トランジスタ１６０１、ダイオード接続トランジスタ１７０１に電流が流れないような電位とする。また、第２の走査線１５１０に入力するＨレベルの信号は、画素に書き込まれたビデオ信号に関わらず、駆動トランジスタ１５０１がオフするような電位をゲート端子に設定することができるような電位とする。
また、画素へ書き込まれた信号を消去させるために消去用トランジスタを設けてもよい。図３９（Ｂ）に示す画素は、図３８（Ａ）の画素に消去用トランジスタ１８０９と第２の走査線１８１０を追加したものである。よって、駆動トランジスタ１８０１、スイッチングトランジスタ１８０２、容量素子１８０３、表示素子１８０４、第１の走査線１８０５、信号線１８０６、電源線１８０７は、それぞれ図１０の画素の駆動トランジスタ１００１、スイッチングトランジスタ１００２、容量素子１００３、表示素子１００４、走査線１００５、信号線１００６、電源線１００７に相当し、書き込みの動作や発光の動作は同様であるためここではその説明を省略する。
消去動作について説明する。消去動作時には、第２の走査線１８１０にＨレベルの信号を入力する。すると、消去用トランジスタ１８０９がオンし、駆動トランジスタ１８０１のゲート端子と第１端子を同電位にすることができる。つまり、駆動トランジスタ１８０１のゲートソース間電圧を０Ｖにすることができる。なお、第２の走査線１８１０のＨレベルの電位は、電源線１８０７の電位よりも消去用トランジスタ１８０９のしきい値電圧Ｖｔｈ以上高いことが望ましい。こうして、駆動トランジスタ１８０１を強制的にオフさせることができる。
また、整流素子や消去用トランジスタは図３８（Ｂ）のような画素構成に適用することも可能である。一例として、図３８（Ｂ）の画素に整流素子を追加した構成を図３９（Ｃ）に示す。図３８（Ｂ）の構成において、駆動トランジスタ１３０１のゲート端子が整流素子１９０１を介して第２の走査線１９０２と接続されている。なお、書き込みの動作や発光の動作は図３８（Ｂ）と同様に行うことができる。
消去動作について説明する。消去動作時には、第２の走査線１９０２にＨレベルの信号を入力する。すると、整流素子１９０１に電流が流れ、容量素子１３０３によって保持されていた駆動トランジスタ１３０１のゲート電位をある電位に設定することができる。つまり、駆動トランジスタ１３０１のゲート端子の電位を、ある電位に設定し、画素へ書き込まれたビデオ信号に関わらず、駆動トランジスタ１３０１を強制的にオフさせることができる。こうして、画素を強制的に非点灯にする。なお、整流素子１９０１としてはＮチャネル型のトランジスタやＰチャネル型のトランジスタをダイオード接続したものを用いることができる。
図３８（Ｃ）、図３８（Ｄ）、図３９（Ａ）、図３９（Ｂ）、図３９（Ｃ）のように第２の走査線を設けて、第２の走査線を選択することにより画素を非点灯とする信号を駆動トランジスタのゲート端子に入力する場合には、例えば、図４０に示すような表示装置の構成を用いることができる。
信号線駆動回路７４０１、第１の走査線駆動回路７４０２、第２の走査線駆動回路７４０５、画素部７４０３と、を有している。また、信号線駆動回路７４０１から列方向に伸張した信号線Ｓ１〜Ｓｎと、第１の走査線駆動回路７４０２及び第２の走査線駆動回路７４０５から行方向に伸張したそれぞれの第１の走査線Ｇ１〜Ｇｍ、第２の走査線Ｒ１〜Ｒｍに対応して、複数の画素１０４が画素部１０３にマトリクスに配置されている。
第１の走査線駆動回路７４０２には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（Ｇ＿ＣＬＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第１の走査線Ｇｉ（第１の走査線Ｇ１〜Ｇｍのうちいずれか一）に信号を出力する。そして、信号の書き込みを行う画素行を選択する。
また、第２の走査線駆動回路７４０５には、クロック信号（Ｒ＿ＣＬＫ）、クロック反転信号（Ｒ＿ＣＬＫＢ）、スタートパルス信号（Ｒ＿ＳＰ）などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第２の走査線Ｒｉ（第２の走査線Ｒ１〜Ｒｍのうちいずれか一）に信号を出力する。そして、信号の消去を行う画素行を選択する。
また、信号線駆動回路７４０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）などの信号が入力される。そして、それらの信号にしたがって、各信号線Ｓ１〜Ｓｎへそれぞれ各列の画素に応じたビデオ信号を出力する。
よって、信号線Ｓ１〜Ｓｎに入力されたビデオ信号は、第１の走査線Ｇｉ（走査線Ｇ１〜Ｇｍのうちいずれか一）に入力された信号によって選択された画素行の各列の画素１０４に書き込まれる。そして、各第１の走査線Ｇ１〜Ｇｍにより各画素行が選択され、全ての画素１０４に各画素１０４に対応したビデオ信号が書き込まれる。そして、各画素１０４は書き込まれたビデオ信号のデータを一定期間保持する。そして各画素１０４は、ビデオ信号のデータを一定期間保持することによって、点灯又は非点灯の状態を維持することができる。
ここで、本実施の形態の表示装置では、各画素７４０４に書き込まれた信号のデータによって各画素７４０４の点灯又は非点灯を制御し、発光時間の長さによって階調を表現する時間階調方式を適用したものである。なお、１表示領域分の画像を完全に表示するための期間を１フレーム期間といい、本実施の形態で示す表示装置は１フレーム期間に複数のサブフレーム期間を有する。この１フレーム期間中の各サブフレーム期間の長さは概略等しくても、異なっていてもよい。つまり、１フレーム期間中において、サブフレーム期間毎に各画素７４０４の点灯又は非点灯を制御し、画素７４０４毎の点灯時間の合計時間の違いによって階調を表現する。
また、本実施の形態の表示装置は、信号線駆動回路７４０１や走査線駆動回路７４０２にサンプリングパルスの出力やゲート選択パルスの出力を制御する信号を入力する。例えば、１フレーム期間中のあるサブフレーム期間において、新たに画素への信号の書き込みを行おうとする画素行における一行分のビデオ信号のデータが、すでにその画素行へ書き込まれている一行分のビデオ信号のデータと同じ場合に、上記実施の形態で示したように、走査線駆動回路７４０２に転送制御信号やサンプリング制御信号を入力することによって、その画素行を選択するゲート選択パルスを出力しないようにする。具体的には、その画素行の走査線に画素行を選択しないためのＬ信号を入力するか、その画素行の走査線をフローティングにする。また、信号線駆動回路７４０１の出力制御回路もビデオ信号を出力しないようにする。信号線駆動回路７４０１からの出力は、画素を点灯状態とする信号でもよいし、非点灯状態とする信号でもよい。できるだけ消費電力がかからないような信号を入力すればよい。また、信号線Ｓ１〜Ｓｎをフローティングにしてもよい。また、フローティングにしなくとも信号線に入力した直前の信号をそのまま出力するようにしてもよい。なぜなら、その信号線にはすでに配線交差容量への充放電が完了しているため、それほど消費電力はかからないからである。例えば、上記実施の形態で上述した、一行前のビデオ信号と新たに次の行に書き込みを行うビデオ信号が全ての列において同一である場合の駆動方法（例えば、図１４、図１５、図１７）を適用することができる。
また、本実施の形態の表示装置の他の構成は、１フレーム期間中のあるサブフレーム期間において、新たにある行の画素へ信号の書き込みを行おうとするビデオ信号のデータが、一行前の画素に書き込まれたビデオ信号のデータと同じ場合（一行前に画素に書き込みが行われないときにはその行より前であって直前に画素に書き込まれたビデオ信号のデータと同じ場合）に、上記実施の形態で示したように、信号線駆動回路１０１に転送制御信号やサンプリング制御信号等を入力することにより、信号線駆動回路１０１のシフトレジスタでの信号の転送を行わないようにする。
したがって、本実施の形態の表示装置によれば、ある画素行に着目して、その画素行にすでに入力されている信号が、これからその画素行に入力しようとしている信号と同じである場合に、その画素行には信号を入力しないようにすることができるので、走査線や信号線の充放電の回数を減らすことができ、消費電力の低減を図ることができる。また、ある画素行に着目して、その画素行にすでに入力されている信号が、一行前に画素に書き込まれたビデオ信号と同じである場合（一行前に画素に書き込みが行われないときにはその行より前であって直前に画素に書き込まれたビデオ信号のデータと同じ場合）に、信号線に入力した直前の信号をそのまま出力することができるため、消費電力の低減を図ることができる。
また、図３９（Ｄ）の画素構成の場合には、整流素子を設けなくとも画素を強制的に非点灯にすることができる。例えば、図３８（Ｂ）の画素構成において、配線１３１０の代わりに第２の走査線２１５１を設け、電流制御用トランジスタ１３０９のゲート端子を第２の走査線２１５１に接続する。画素に書き込まれたビデオ信号に関わらず、画素を強制的に非点灯にするには、第２の走査線２１５１にＨレベルの信号を入力する。すると、電流制御用トランジスタ１３０９がオフするため、画素に書き込まれたビデオ信号にかかわらず画素を非点灯にすることができる。なお、強制的に画素を非点灯にするとき以外には、第２の走査線２１５１は一定の電位を設定しておき、電流制御用トランジスタ１３０９に流れる電流が一定になるようにしておく。
続いて図４１の画素について説明する。図４１の画素は、電流源回路４７０１と、スイッチ４７０２と、表示素子４７０３と、信号保持手段４７０４と、電源線４７０５とを有する。
表示素子４７０３の画素電極はスイッチ４７０２と電流源回路４７０１を介して電源線４７０５と接続されている。なお、信号保持手段４７０４には画素の点灯非点灯を制御する信号が入力され、この信号を保持する。そして、この信号によりスイッチ４７０２のオンオフが制御される。
また、表示素子４７０３の対向電極４７０６と電源線４７０５に設定する電位は電流源回路４７０１にプログラミングした電流値の電流を正常に供給することができるように設定する。
本画素構成によれば、一定の電流値を電流源回路４７０１にプログラミングすることで、常に表示素子４７０３へ一定の電流を供給することができるので、画素毎の発光のばらつきを改善することができる。また、表示素子４７０３の電流電圧特性が、温度変化に起因して変化しても、一定の電流を供給することができるので、温度変化に伴う表示素子４７０３の輝度の変化を抑制することができる。
また、表示素子４７０３は経時的に劣化してしまい、電流電圧特性が変化してしまう。しかし、本画素構成では、一定の電流を供給することができるので、経時劣化に伴う表示素子４７０３の輝度の変化を抑制することができる。また、経時劣化が進むと、電流輝度特性が変化する。つまり、同じ電流値の電流を流しても劣化した表示素子４７０３の輝度は劣化していない表示素子４７０３よりも輝度が低くなってしまう。そこで、本画素において、電流源回路４７０１にプログラミングする電流値を経時変化に伴ってプログラムすることにより経時変化に伴う輝度の減少を抑制することができる。
図４１の画素の基本的な構成の一例を図４２（Ａ）に示す。駆動トランジスタ５３０１と、スイッチング用トランジスタ５３０２と、容量素子５３０３と、表示素子５３０４と、走査線５３０５と、信号線５３０６と、電源線５３０７と、電流源回路５３０９とを有する。
スイッチングトランジスタ５３０２は、ゲート端子が走査線５３０５に接続され、第１端子（ソース端子又はドレイン端子）が信号線５３０６に接続され、第２端子（ソース端子又はドレイン端子）が駆動トランジスタ５３０１のゲート端子と接続されている。また、スイッチングトランジスタ５３０２の第２端子（ソース端子又はドレイン端子）は容量素子５３０３を介して電源線５３０７と接続されている。さらに、駆動トランジスタ５３０１は第１端子（ソース端子又はドレイン端子）が電流源回路５３０９を介して電源線５３０７に接続され、第２端子（ソース端子又はドレイン端子）が表示素子５３０４の第１の電極と接続されている。表示素子５３０４の第２の電極５３０８には低電源電位が設定されている。なお、低電源電位とは、電源線５３０７に設定される電位を高電源電位とした場合、低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位は、電流源回路５３０９にプログラミングした電流値の電流を正常に流せるような電位を設定する。なお、容量素子５３０３は駆動トランジスタ５３０２のゲート容量を代用して省略することも可能である。駆動トランジスタ５３０２のゲート容量については、ソース領域やドレイン領域やＬＤＤ領域などとゲート電極とが重なってオーバーラップしているような領域で容量が形成されていてもよいし、チャネル領域とゲート電極との間で容量が形成されていてもよい。
本画素構成の動作について説明する。走査線５３０５で画素が選択されているとき、つまりスイッチングトランジスタ５３０２がオンになっているときに信号線５３０６から画素にビデオ信号が入力される。そして、電荷が容量素子５３０３に蓄積され、容量素子５３０３は駆動トランジスタ５３０１のゲート電位を保持する。
一般に、トランジスタの動作領域は、線形領域と飽和領域とに分けることが出来る。その境目は、ドレインソース間電圧をＶｄｓ、ゲートとソース間電圧をＶｇｓ、しきい値電圧をＶｔｈとすると、（Ｖｇｓ−Ｖｔｈ）＝Ｖｄｓの時になる。（Ｖｇｓ−Ｖｔｈ）＞Ｖｄｓの場合は、線形領域であり、Ｖｄｓ、Ｖｇｓの大きさによって電流値が決まる。一方、（Ｖｇｓ−Ｖｔｈ）＜Ｖｄｓの場合は飽和領域になり、理想的には、Ｖｄｓが変化しても、電流値はほとんど変わらない。つまり、Ｖｇｓの大きさだけによって電流値が決まる。
ここで、本構成の場合には、駆動トランジスタ５３０１は線形領域で動作させる。駆動トランジスタ５３０１のゲート端子には、駆動トランジスタ５３０１が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。よって、駆動トランジスタ５３０１がオンするビデオ信号であるときには、電流源回路５３０９にプログラミングされた電流値の電流をそのまま表示素子５３０４の第１の電極に設定する。
つまり、表示素子５３０４に印加する電流を一定にし、表示素子５３０４から得られる輝度を一定にする。そして、１フレーム期間内に複数のサブフレーム期間を設け、サブフレーム期間毎に画素へのビデオ信号の書き込みを行い、サブフレーム期間毎に画素の点灯又は非点灯を制御し、その点灯しているサブフレーム期間の合計によって、階調を表現する。
さらに、詳しい構成例を図４２（Ｂ）に示す。駆動トランジスタ６７０１と、スイッチングトランジスタ６７０２と、第１の容量素子６７０３と、表示素子６７０４と、走査線６７０５と、信号線６７０６と、電源線６７０７と、電流源トランジスタ６７１２と、第２の容量素子６７１３と、第１のスイッチ６７１４と、第２のスイッチ６７１５とを有する。
スイッチングトランジスタ６７０２は、ゲート端子が走査線６７０５に接続され、第１端子（ソース端子又はドレイン端子）が信号線６７０６に接続され、第２端子（ソース端子又はドレイン端子）が駆動トランジスタ６７０１のゲート端子と接続されている。また、スイッチングトランジスタ６７０２の第２端子（ソース端子又はドレイン端子）は第１の容量素子６７０３を介して電源線６７０７と接続されている。さらに、駆動トランジスタ６７０１は第１端子（ソース端子又はドレイン端子）が、電流源トランジスタ６７１２の第１端子（ソース端子又はドレイン端子）に接続されている。そして、電流源トランジスタ６７１２の第２端子（ソース端子又はドレイン端子）は電源線６７０７に接続されている。また、電流源トランジスタ６７１２の第１端子は第２のスイッチ６７１５を介して電流供給線６７１１と接続されている。また、電流源トランジスタ６７１２は、第２端子が第１のスイッチ６７１４を介してゲート端子と接続されている。また、電流源トランジスタ６７１２は、ゲート端子と第１端子との間に容量素子６７１３が接続されている。また、電流供給線６７１１は電流源６７１０を介して配線６７１６と接続されている。
本構成においては、電流源トランジスタ６７１２と第２の容量素子６７１３と、第１のスイッチ６７１４と、第２のスイッチ６７１５とから構成される電流源回路６７０９が図５３の画素の電流源回路５３０９に相当し、画素への信号の書き込み動作や発光動作については共通するため省略する。よって、ここでは、電流源回路６７０９へのプログラミングについて説明する。
電流源回路６７０９へ電流をプログラミングする際、第１のスイッチ６７１４及び第２のスイッチ６７１５をオンにする。すると、過渡的には電流源６７１０に流れる電流が分散して容量素子６７１３及び電流源トランジスタ６７１２に流れる。そして、定常状態になると、電流源６７１０に流れる電流が電流源トランジスタ６７１２に流れるようになる。そして、その電流を流すための電流源トランジスタ６７１２のゲート端子と第１端子間電圧、つまり、ゲート端子とソース端子間の電圧Ｖｇｓ分の電荷が容量素子６７１３に蓄積されている。
この状態になったら、第１のスイッチ６７１４及び第２のスイッチ６７１５をオフにする。こうして、容量素子６７１３によって、電流源トランジスタ６７１２のゲート端子とソース端子間の電圧Ｖｇｓを保持する。すると、電流源回路６７０９へのプログラミングは完了する。つまり、駆動トランジスタ６７０１がオンすれば、表示素子６７０４へ電流源６７１０に流れる電流と概略等しい電流を流すことができる。なお、本実施の形態の表示装置には様々な画素を適用することができ、上述した画素に限られない。
続いて、本発明の表示装置に適用可能な駆動方法について説明する。
まず、画素への信号書き込み期間（アドレス期間）と発光期間（サスティン期間）とが分離されている場合の駆動方法について図４３を用いて説明する。ここでは、一例として４ビットのデジタル時間階調の場合について説明する。
なお、１表示領域分の画像を完全に表示するための期間を１フレーム期間という。１フレーム期間は複数のサブフレーム期間を有し、１サブフレーム期間はアドレス期間とサスティン期間とを有する。アドレス期間Ｔａ１〜Ｔａ４は、全行分の画素への信号書き込みにかかる時間を示し、期間Ｔｂ１〜Ｔｂ４は一行分の画素（又は一画素分）への信号書き込みにかかる時間を示している。また、サスティン期間Ｔｓ１〜Ｔｓ４は、画素へ書き込まれたビデオ信号にしたがって点灯又は非点灯状態を維持する時間を示し、その長さの比をＴｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４＝２３：２２：２１：２０＝８：４：２：１としている。どのサスティン期間で発光するかによって階調を表現している。
動作について説明する。まず、アドレス期間Ｔａ１において、１行目から順に走査線に画素選択信号が入力され、画素が選択される。そして、画素が選択されているときに、信号線から画素へビデオ信号が入力される。そして、画素にビデオ信号が書き込まれると、画素は再び信号が入力されるまでその信号を保持する。この書き込まれたビデオ信号によってサスティン期間Ｔｓ１における各画素の点灯、非点灯が制御される。同様に、アドレス期間Ｔａ２、Ｔａ３、Ｔａ４において画素へビデオ信号が入力され、そのビデオ信号によってサスティン期間Ｔｓ２、Ｔｓ３、Ｔｓ４における各画素の点灯、非点灯が制御される。そして、それぞれのサブフレーム期間において、アドレス期間中は点灯せず、アドレス期間が終了した後、サスティン期間が始まり、点灯させるための信号が書き込まれている画素が点灯する。
ここで、本発明の表示装置においては、前のサブフレーム期間におけるアドレス期間に入力したビデオ信号と、後のサブフレーム期間において入力するビデオ信号とが一行分の画素において同じ場合に、後のサブフレーム期間においてはその一行分の画素への信号の書き込みを行わないようにする。
なお、１フレーム期間中の１番最初のサブフレーム期間においては１つ前のフレーム期間の最後のサブフレーム期間の同じ行の１行分の画素と信号のデータを比較する。そして、その１行分の画素の信号のデータが同じときには、１フレーム期間中の１番最初のサブフレーム期間のその行の画素へは信号の書き込みを行わない。
その結果、電荷の充放電を減らし、消費電力を低減することができる。
例えば、後のサブフレーム期間においては、その一行分の画素の接続された走査線には、画素を選択する信号を入力しないことにより、走査線の配線交差容量やその走査線に接続されたトランジスタのゲート容量への電荷の充放電を省略することができる。そのため、その走査線には画素を選択しない信号を入力し続けてもいいし、その走査線をフローティングにしてもいい。
また、後のサブフレーム期間においては、その一行分の画素への信号の書き込みを時間において、その信号線をフローティングにするか、電荷の充放電が少なくなる電位をその信号線に入力するようにすることにより、消費電力を低減することができる。電荷の充放電が少なくなる電位としては、直前に書き込みを行った一行分の画素への信号をそのまま信号線に入力するとよい。
なお、ここでは４ビット階調を表現する場合について説明したが、ビット数及び階調数はこれに限定されない。また、点灯の順番はＴｓ１、ＴＳ２、ＴＳ３、ＴＳ４である必要はなく、ランダムでもよいし、複数に分割して発光をさせてもよい。
なお、このような駆動方法は、例えば、図３８（Ａ）で示した画素や、図３８（Ｂ）で示した画素を有する表示装置において用いることができる。アドレス期間Ｔａ１〜Ｔａ４において、表示素子１００４の第２の電極１００８や、表示素子１３０４の第２の電極１３０８の電位をサスティン期間より高く設定し、表示素子１００４の表示素子１３０４の順方向しきい値電圧以下となるようにすればよい。あるいは、表示素子１３０４の第２電極１３０８をフローティングにすればよい。
続いて、画素への信号書き込み期間（アドレス期間）と発光期間（サスティン期間）とが分離されていない場合の駆動方法について説明する。つまり、ビデオ信号の書き込み動作が完了した行の画素は、次に画素へ信号の書き込み（又は消去）が行われるまで、信号を保持する。書き込み動作から次にこの画素へ信号の書き込みが行われるまでの期間をデータ保持時間という。そして、このデータ保持時間中は画素に書き込まれたビデオ信号に従って、画素が点灯又は非点灯となる。同じ動作が、最終行まで行われ、アドレス期間が終了する。そして、データ保持時間が終了した行から順に次のサブフレーム期間の信号書き込み動作へ移る。
このように、信号書き込み動作が完了しデータ保持時間となると、直ちに画素へ書き込まれたビデオ信号に従って画素が点灯又は非点灯となる駆動方法の場合には、データ保持時間をアドレス期間より短くしようとしても、同時に２行に信号を入力できないため、アドレス期間を重ならないようにしなければならないので、データ保持時間を短くすることができない。よってその結果、高階調表示を行うことが困難になる。
よって、消去期間を設けることによって、アドレス期間より短いデータ保持時間を設定する。消去期間を設けアドレス期間より短いデータ保持時間を設定する場合の駆動方法について図４４（Ａ）を用いて説明する。
アドレス期間Ｔａ１において、１行目から順に走査線に走査信号が入力され、画素が選択される。そして、画素が選択されているときに、信号線から画素へビデオ信号が入力される。そして、画素にビデオ信号が書き込まれると、画素は再び信号が入力されるまでその信号を保持する。この書き込まれたビデオ信号によってサスティン期間Ｔｓ１における各画素の点灯、非点灯が制御される。つまり、ビデオ信号の書き込み動作が完了した行においては、直ちに書き込まれたビデオ信号にしたがって、画素が点灯又は非点灯の状態となる。同じ動作が、最終行まで行われ、アドレス期間Ｔａ１が終了する。そして、データ保持時間が終了した行から順に次のサブフレーム期間の信号書き込み動作へ移る。同様に、アドレス期間Ｔａ２、Ｔａ３、Ｔａ４において画素へビデオ信号が入力され、そのビデオ信号によってサスティン期間Ｔｓ２、Ｔｓ３、Ｔｓ４における各画素の点灯、非点灯が制御される。そして、サスティン期間ＴＳ４はその終期を消去動作の開始によって設定される。なぜなら、各行の消去時間Ｔｅに画素に書き込まれた信号の消去が行われると、次の画素への信号の書き込みが行われるまでは、アドレス期間に画素に書き込まれたビデオ信号に関わらず、強制的に非点灯となるからである。つまり、消去時間Ｔｅが始まった行の画素からデータ保持時間が終了する。
よって、アドレス期間とサスティン期間とを分離せずに、アドレス期間より短い高階調且つデューティー比（１フレーム期間中の点灯期間の割合）の高い表示装置を提供することができる。また、瞬間輝度を低くすることが可能であるため表示素子の信頼性の向上を図ることが可能である。
ここで、本発明の表示装置においては、１フレーム期間中のあるサブフレーム期間において、新たに信号の書き込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行に書き込まれている一行分のビデオ信号のデータと同じ場合に、その一行分の画素への信号の書き込みを行わないようにする。また、新たに画素に信号の書き込みを行うビデオ信号のデータが、一行前に画素に書き込まれているビデオ信号のデータと同じ場合（一行前に画素に書き込みが行われないときにはその行より前であって直前に画素に書き込まれたビデオ信号のデータと同じ場合）に、信号線駆動回路のシフトレジスタでの信号の転送を行わないようにする。つまり、このような駆動方法は、高階調表示を行うときに好適である。そして高階調表示を行うときには、画素への信号の書き込み回数を増えてしまう。よって、本発明の表示装置のように充放電の回数を減らすことにことで、消費電力の低減を図ることができるからである。
なお、ここでは４ビット階調を表現する場合について説明したが、ビット数及び階調数はこれに限定されない。また、点灯の順番はＴｓ１、Ｔｓ２、Ｔｓ３、Ｔｓ４である必要はなく、ランダムでもよいし、複数に分割して発光をしてもよい。
上記の消去時間を開始するための消去動作は図３８（Ｃ）、図３８（Ｄ）、図３９（Ａ）の構成において第２の走査線１５１０、図３９（Ｂ）の構成において第２の走査線１８１０、図３９（Ｃ）構成において第２の走査線１９０２に信号を入力することにより画素を選択して行うことができる。
このような画素を有する表示装置の一例を図４０に示す。信号線駆動回路７４０１、第１の走査線駆動回路７４０２、第２の走査線駆動回路７４０５、画素部７４０３を有し、画素部７４０３には画素７４０４が第１の走査線Ｇ１〜Ｇｍ及び第２の走査線Ｒ１〜Ｒｍと信号線Ｓ１〜Ｓｎに対応してマトリクスに配置されている。
なお、第１の走査線Ｇｉ（第１の走査線Ｇ１〜Ｇｍのうちいずれか一）は図３８（Ｃ）、図３８（Ｄ）、図３９（Ａ）の第１の走査線１５０５や、図３９（Ｂ）の第１の走査線１８０５や、図３９（Ｃ）の第１の走査線１３０５に相当し、第２の走査線Ｒｉ（第２の走査線Ｒ１〜Ｒｍのうちいずれか一）は図３８（Ｃ）、図３８（Ｄ）、図３９（Ａ）の第２の走査線１５１０や、図３９（Ｂ）の第１の走査線１８１０や、図３９（Ｃ）の第１の走査線１９０２に相当し、信号線Ｓｊ（信号線Ｓ１〜Ｓｎのうちいずれか一）は図３８（Ｃ）、図３８（Ｄ）、図３９（Ａ）の第１の信号線１５０６や、図３９（Ｂ）の信号線１８０６や、図３９（Ｃ）の信号線１３０６に相当する。
第１の走査線駆動回路７４０２には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（Ｇ＿ＣＬＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第１の走査線Ｇｉ（第１の走査線Ｇ１〜Ｇｍのうちいずれか一）に信号を出力する。
第２の走査線駆動回路７４０５には、クロック信号（Ｒ＿ＣＬＫ）、クロック反転信号（Ｒ＿ＣＬＫＢ）、スタートパルス信号（Ｒ＿ＳＰ）、出力制御信号（Ｒ＿ＥＮＡＢＬＥ）などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第２の走査線Ｒｉ（第２の走査線Ｒ１〜Ｒｍのうちいずれか一）に信号を出力する。
また、信号線駆動回路７４０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）などの信号が入力される。そして、それらの信号にしたがって、各信号線Ｓ１〜Ｓｎへそれぞれ各列の画素に応じたビデオ信号を出力する。
よって、信号線Ｓ１〜Ｓｎに入力されたビデオ信号は、第１の走査線Ｇｉ（第１の走査線Ｇ１〜Ｇｍのうちいずれか一）に入力された信号によって選択された画素行の各列の画素７４０４に書き込まれる。そして、各第１の走査線Ｇ１〜Ｇｍにより各画素行が選択され、全ての画素７４０４に各画素７４０４に対応したビデオ信号が書き込まれる。そして、各画素７４０４は書き込まれたビデオ信号のデータを一定期間保持する。各画素７４０４は、ビデオ信号のデータを一定期間保持することによって、点灯又は非点灯の状態を維持することができる。
また、第２の走査線Ｒｉ（第１の走査線Ｒ１〜Ｒｍのうちいずれか一）に入力された信号によって選択された画素行の各列の画素７４０４には、画素を非点灯とする信号（消去信号ともいう）が書き込まれる。そして、各第２の走査線Ｒ１〜Ｒｍにより各画素行を選択することで、非点灯期間を設定することができる。例えば、図４４において、消去時間Ｔｅがこの第２の走査線Ｒｉにおける１ゲート選択期間（１水平期間）である。
また、本発明の表示装置は、信号線駆動回路７４０１や第１の走査線駆動回路７４０２や第２の走査線駆動回路７５０５に出力制御回路を有している。
つまり、１フレーム期間中のあるサブフレーム期間において、画素へのビデオ信号の書き込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行へ書き込まれている一行分の信号（ビデオ信号や消去信号）のデータと一致するか否かを示す情報が、サンプリング制御信号（Ｇ＿ＥＮＡＢＬＥｐ）により第１の走査線駆動回路７４０２へ、出力制御信号（Ｓ＿ＥＮＡＢＬＥｓ）により信号線駆動回路７４０１へ伝えられる。この消去信号は以前のサブフレーム期間において、第２の走査線駆動回路により選択され、一行分の画素が非点灯になっている場合である。一致する場合には、第１の走査線駆動回路７４０２の出力制御回路は、その画素行を選択する信号を出力しないようにする。つまり、その画素行の第１の走査線に画素行を選択しないためのＬ信号を入力するか、その画素行の第１の走査線をフローティングにする。
また、信号線駆動回路７４０１の出力制御回路もビデオ信号を出力しないようにする。信号線駆動回路７４０１からの出力は、画素を点灯状態とする信号でもよいし、非点灯状態とする信号でもよい。できるだけ消費電力がかからないような信号を入力すればよい。また、信号線Ｓ１〜Ｓｎをフローティングにしてもよい。また、フローティングにしなくとも信号線に入力した直前の信号をそのまま出力するようにしてもよい。なぜなら、その信号線にはすでに配線交差容量への充放電が完了しているため、それほど消費電力はかからないからである。例えば、上記実施の形態で上述した、一行前のビデオ信号と新たに次の行に書き込みを行うビデオ信号が全ての列において同一である場合の駆動方法（例えば、図１４、図１５、図１７）を適用することができる。
また、１フレーム期間中のあるサブフレーム期間において、信号の消去を行う画素行へすでに書き込まれている一行分の画素の信号のデータが全て非点灯の場合、その情報がサンプリング制御信号（Ｒ＿ＥＮＡＢＬＥｐ）により第２の走査線駆動回路７４０５へ伝えられる。すると第２の走査線駆動回路７４０５の出力制御回路は、その画素行を選択する信号を出力しないようにする。つまり、その画素行の第２の走査線に画素行を選択しないためのＬ信号を入力するか、その画素行の第２の走査線をフローティングにする。また、信号線駆動回路７４０１の出力制御回路もビデオ信号を出力しないようにする。
したがって、本発明の表示装置によれば、ある画素行に着目して、その画素行にすでに入力されている信号が、これから入力しようとしている信号と同じであれば、その画素行には信号を入力しないようにすることができるので、走査線や信号線の充放電の回数を減らすことができ、消費電力の低減を図ることができる。
また、図３８（Ａ）の画素構成によっても、図４４（Ｂ）に示すように、１水平期間において、書き込み動作用の書き込み時間と消去動作用の消去時間を設けることによって、図４４（Ａ）のようにデータ保持時間がアドレス期間より短い場合の階調を表現することができる。例えば、図４５に示すように、１水平期間を２つに分割する。ここでは、前半が書き込み時間、後半が消去時間として説明する。そして、分割された水平期間内で、各々の走査線１００５を選択し、そのときに対応する信号を信号線１００６に入力する。例えば、ある１水平期間において、前半はｉ行目を選択し、後半はｍ行目を選択する。すると、１水平期間において、あたかも同時に２行分を選択したかのように動作させることが可能となる。つまり、それぞれの１水平期間の前半の書き込み時間を用いて、書き込み時間Ｔｂ１〜Ｔｂ４に信号線１００６から画素へビデオ信号を書き込む。そして、このときの１水平期間の後半の消去時間には画素を選択しない。また、別の１水平期間の後半の消去時間を用いて消去時間Ｔｅに信号線１００６から画素へ消去信号を入力する。このときの１水平期間の前半の書き込み時間には画素を選択しない。このようにすることによって、開口率の高い画素を有する表示装置を提供することができ、歩留まりの向上を図ることができる。
ここで、本発明の表示装置においては、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、すでにその画素行に入力されている一行分の信号（ビデオ信号や消去信号）のデータと同じ場合に、その一行分の画素へのビデオ信号の書き込みを行わないようにする。１フレーム期間中のあるサブフレーム期間において、画素への消去信号の入力を行う画素行における一行分の信号（ビデオ信号や消去信号）のデータが、画素を非点灯とする信号である場合に、その一行分の画素への消去信号の入力を行わないようにする。高階調表示を行うときには、画素への信号の書き込みや消去回数が増えてしまう。しかし、本発明の表示装置は充放電の回数を減らすことにことで、消費電力の低減を図ることができる。つまり、このような駆動方法は、高階調表示を行うときに好適である。
このような画素を有する表示装置の一例を図４６に示す。信号線駆動回路７５０１、第１の走査線駆動回路７５０２、第２の走査線駆動回路７５０５、画素部７５０３を有し、画素部７５０３には画素７５０４が走査線Ｇ１〜Ｇｍと信号線Ｓ１〜Ｓｎに対応してマトリクスに配置されている。
なお、走査線Ｇｉ（走査線Ｇ１〜Ｇｍのいずれか一）は図３８（Ａ）の走査線１００５に相当し、信号線Ｓｊ（信号線Ｓ１〜Ｓｎのうちいずれか一）は図１０の信号線１００６に相当する。
第１の走査線駆動回路７５０２には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（Ｇ＿ＣＬＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）、出力制御信号（Ｇ＿ＥＮＡＢＬＥ）などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第１の走査線Ｇｉ（第１の走査線Ｇ１〜Ｇｍのうちいずれか一）に画素を選択する信号を出力する。なお、このときの信号は図４５のタイミングチャートに示すように１水平期間の前半に出力されるパルスである。
第２の走査線駆動回路７５０５には、クロック信号（Ｒ＿ＣＬＫ）、クロック反転信号（Ｒ＿ＣＬＫＢ）、スタートパルス信号（Ｒ＿ＳＰ）、出力制御信号（Ｒ＿ＥＮＡＢＬＥ）などの信号が入力される。そして、それらの信号にしたがって、選択する画素行の第２の走査線Ｒｉ（第２の走査線Ｒ１〜Ｒｍのうちいずれか一）に信号を出力する。なお、このときの信号は図４５のタイミングチャートに示すように１水平期間の後半に出力されるパルスである。
また、信号線駆動回路７５０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）、出力制御信号（Ｓ＿ＥＮＡＢＬＥ）などの信号が入力される。そして、それらの信号にしたがって、各信号線Ｓ１〜Ｓｎへそれぞれ各列の画素に応じたビデオ信号を出力する。
よって、信号線Ｓ１〜Ｓｎに入力されたビデオ信号は、第１の走査線駆動回路７５０２から走査線Ｇｉ（走査線Ｇ１〜Ｇｍのうちいずれか一）に入力された信号によって選択された画素行の各列の画素７５０４に書き込まれる。そして、各走査線Ｇ１〜Ｇｍにより各画素行が選択され、全ての画素７５０４に各画素７５０４に対応したビデオ信号が書き込まれる。そして、各画素７５０４は書き込まれたビデオ信号のデータを一定期間保持する。各画素７５０４は、ビデオ信号のデータを一定期間保持することによって、点灯又は非点灯の状態を維持することができる。
また、第２の走査線駆動回路７５０５から走査線Ｇｉ（走査線Ｇ１〜Ｇｍのうちいずれか一）に入力された信号によって選択された画素行の各列の画素７５０４には、画素を非点灯とする信号（消去信号ともいう）が信号線Ｓ１〜Ｓｎから書き込まれる。そして、各走査線Ｇ１〜Ｇｍにより各画素行を選択することで、非点灯期間を設定することができる。例えば、第２の走査線駆動回路７５０５から走査線Ｇｉに入力された信号によってｉ行目の画素が選択される時間は、図４４において、消去時間Ｔｅである。
また、本発明の表示装置は、信号線駆動回路７５０１や第１の走査線駆動回路７５０２や第２の走査線駆動回路７５０５に出力制御回路を有している。つまり、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分の信号（ビデオ信号や消去信号）のデータが、すでにその画素行へ書き込まれている一行分の信号（ビデオ信号や消去信号）のデータと一致するか否かを示す信号が、サンプリング制御信号（Ｇ＿ＥＮＡＢＬＥｐ）により第１の走査線駆動回路７５０２に、サンプリング制御信号（Ｒ＿ＥＮＡＢＬＥｓ）により第２の走査線駆動回路７５０５に、サンプリング制御信号（Ｓ＿ＥＮＡＢＬＥｐ）または出力制御信号（Ｓ＿ＥＮＡＢＬＥｓ）により信号線駆動回路７５０１に入力され、一致する場合には、第１の走査線駆動回路７５０２や第２の走査線駆動回路７５０５の出力制御回路は、その画素行を選択する信号を出力しないようにする。つまり、その画素行の走査線に画素行を選択しないためのＬ信号を入力するか、その画素行の走査線をフローティングにする。また、信号線駆動回路７５０１の出力制御回路もビデオ信号を出力しないようにする。信号線駆動回路７５０１からの出力は、画素を点灯状態とする信号でもよいし、非点灯状態とする信号でもよい。できるだけ消費電力がかからないような信号を入力すればよい。また、信号線Ｓ１〜Ｓｎをフローティングにしてもよい。
したがって、本発明の表示装置によれば、ある画素行に着目して、その画素行にすでに入力されている信号が、これから入力しようとしている信号と同じであれば、その画素行には信号を入力しないようにすることができるので、走査線や信号線の充放電の回数を減らすことができ、消費電力の低減を図ることができる。
なお、本発明の表示装置の画素構成は上述した構成に限られず、様々な画素構成を適用することが可能である。また、本発明の駆動方法は上述した駆動方法に限られずさまざまな駆動方法を適用することが可能である。
なお、本発明の表示装置によれば、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分の信号のデータが、すでにその画素行に書き込まれている一行分の信号のデータと同じ場合に、その一行分の画素への信号の書き込みを行わないようにするため、充放電の回数を減らすことができ、消費電力の低減を図ることが可能である。
特に、高階調の表示を行うためサブフレーム数が増えた場合に、より消費電力の低減を図ることが可能である。
なお、本実施の形態は上記実施の形態と組み合わせることができる。つまり、本発明は、本実施の形態で示した構成と上記実施の形態で示した構成とを組み合わせた全ての構成を適用することができる。
（実施の形態１０）
本実施の形態では、本発明の表示装置の主要な構成について説明する。
はじめに、本発明の表示装置の第１の構成である、ある行の画素に書き込みを行う場合に、ある行に書き込みを行うビデオ信号と一行前に書き込まれたビデオ信号とが同じ場合（一行前に画素に書き込みが行われないときにはその行より前であって直前に画素に書き込まれたビデオ信号のデータと同じ場合）に、サンプリングパルスの出力を行わないようにする表示装置について図４７を参照して説明を行う。
アナログビデオ信号（Ａｎａｌｏｇ Ｖｉｄｅｏ Ｄａｔａ）がアナログデジタル変換回路２５０１に入力されると、デジタルビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）に変換され、アナログデジタル変換回路２５０１からメモリ書き込み選択回路２５０２にデジタルビデオ信号が入力される。
メモリ書き込み選択回路２５０２では、ディスプレイコントローラ２５０７から入力される信号に従って、フレームメモリＡ２５０３又はフレームメモリＢ２５０４のいずれかにサブフレーム毎のデータに分割して、１フレーム分のデジタルビデオ信号を書き込む。なお、図４７では、フレームメモリＡ２５０３及びフレームメモリＢ２５０４内のそれぞれのサブフレームとしてＳＦ１、ＳＦ２、ＳＦ３を示しているがサブフレームの数はこれに限定されない。
また、判別回路２５０５では、ディスプレイコントローラ２５０７から入力される信号にしたがって、フレームメモリＡ２５０３又はフレームメモリＢ２５０４のいずれかにおいて、あるサブフレームの各行に書き込まれるビデオ信号を行の前後で比較する。具体的には、あるサブフレームにおいて、各行に書き込まれるビデオ信号を行の前後で列毎に比較を行う。そして、ある行の画素に入力するビデオ信号とその一行前の画素に入力するビデオ信号のデータが一致する列があるか、一致する列がないかを示す書き込み制御信号をメモリ読み出し選択回路２５０６及びディスプレイコントローラ２５０７に入力する。
そして、メモリ読み出し選択回路２５０６は、ディスプレイコントローラ２５０７からの信号に従って、フレームメモリＡ２５０３又はフレームメモリＢ２５０４のいずれかに書き込まれた１フレーム分のデジタルビデオ信号を読み出し、そのビデオ信号をディスプレイコントローラ２５０７へ入力する。ここで、判別回路２５０５によって、あるサブフレームにおいて各行に書き込まれるビデオ信号を行の前後で列毎に比較を行い、一行前に書き込むビデオ信号と次の行に書き込みを行うビデオ信号が全ての列で一致することを示す信号がメモリ読み出し選択回路２５０６に入力されていた場合には、メモリ読み出し選択回路２５０６では、ディスプレイコントローラ２２７からの信号に関わらず、フレームメモリＡ２５０３又はフレームメモリＢ２５０４のいずれかに書き込まれた１フレームにおける一行分のデジタルビデオ信号のうち、次の行の画素のビデオ信号の読み出しを行わない。
また、ディスプレイコントローラ２５０７は、スタートパルス信号（Ｇ＿ＳＰ、Ｓ＿ＳＰ）やクロック信号（Ｇ＿ＣＬＫ、Ｓ＿ＣＬＫ）や転送制御信号（Ｓ＿ＥＮＡＢＬＥｔ）やサンプリング制御信号（Ｓ＿ＥＮＡＢＬＥｐ）や駆動電圧やビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）などをディスプレイ２５０８に入力する。
つまり、ディスプレイコントローラ２５０７は、１フレーム期間中のあるサブフレーム期間において、ある行に書き込まれるビデオ信号と一行前に書き込まれたビデオ信号を列毎で比較を行い、一行前に書き込むビデオ信号と次の行に書き込みを行うビデオ信号が同じ列がある場合には転送制御信号やサンプリング制御信号をディスプレイ２５０８に入力する。
なお、図４７においてのディスプレイ２５０８は、基板上に画素がマトリクスに配置された画素部と、画素部の周辺駆動回路（走査線駆動回路や信号線駆動回路など）とが形成された表示パネルに該当する。なお、表示パネルは、周辺駆動回路をＩＣチップ上に形成し、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）等により基板上に実装されたものであっても、周辺駆動回路を画素部とともに基板上に一体形成されたものであってもよい。なお、ＩＣチップとは、半導体基板若しくは絶縁基板の表面又は半導体基板の内部に、半導体素子を含む素子で電子回路を構成しているチップ状のものをいう。なお、ＩＣチップの中で、シリコンウエハ上に回路パターンを焼き付けて製造されたものを半導体チップともいう。
次に、本発明の第２の構成である、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合には、その画素行に信号の書き込みを行わないようにする表示装置について図４８を参照して説明を行う。
アナログビデオ信号（Ａｎａｌｏｇ ｖｉｄｅｏ ｄａｔａ）がアナログデジタル変換回路２６０１に入力されると、デジタルビデオ信号（Ｄｉｇｉｔａｌ ｖｉｄｅｏ ｄａｔａ）に変換し、アナログデジタル変換回路２６０１からメモリ書き込み選択回路２６０２にデジタルビデオ信号を入力する。
メモリ書き込み選択回路２６０２では、ディスプレイコントローラ２６０７から入力される信号に従って、フレームメモリＡ２６０３又はフレームメモリＢ２６０４のいずれかにサブフレーム毎のデータに分割して１フレーム分のデジタルビデオ信号を書き込む。なお、図４８では、フレームメモリＡ２６０３及びフレームメモリＢ２６０４内のサブフレームとしてＳＦ１、ＳＦ２、ＳＦ３を示しているがサブフレームの数はこれに限定されない。
また、メモリ読み出し選択回路２６０６は、ディスプレイコントローラ２６０７からの信号に従って、フレームメモリＡ２６０３又はフレームメモリＢ２６０４のいずれかに書き込まれた１フレーム分のデジタルビデオ信号を読み出し、そのビデオ信号をラインメモリ２６１０へ入力する。
また、判別回路２６０５には、フレームメモリＡ２６０３又はフレームメモリＢ２６０４のいずれの、どのサブフレームの、どの画素行のデータがラインメモリ２６０９に入力されたかを示す信号がディスプレイコントローラ２６０７から入力される。その信号にしたがって画素一行分のデータと前のサブフレームにおける同じ行の画素一行分のデータと比較する。そして、この一行分の画素に入力するビデオ信号のデータが一致するか、しないかを示す書き込み制御信号をラインメモリ２３０９及びディスプレイコントローラ２６０７に入力する。
ラインメモリ２６０９から一行分の画素に入力するビデオ信号のデータをディスプレイコントローラ２６０７に入力する。ここで、判別回路２６０５によって、ラインメモリ２６０９に入力された画素行のデータが前のサブフレームにおいてその画素行に書き込まれたデータと一致していたことを示す信号がラインメモリ２６０９に入力されていた場合には、ラインメモリ２６０９は、その一行分の画素のビデオ信号をディスプレイコントローラ２６０７に入力しない。
また、ディスプレイコントローラ２６０７は、スタートパルス信号（Ｇ＿ＳＰ、Ｓ＿ＳＰ）やクロック信号（Ｇ＿ＣＬＫ、Ｓ＿ＣＬＫ）や転送制御信号（Ｇ＿ＥＮＡＢＬＥｔ）やサンプリング制御信号信号（Ｇ＿ＥＮＡＢＬＥｐ）や出力制御信号（Ｓ＿ＥＮＡＢＬＥ）や駆動電圧やビデオ信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）などをディスプレイ２６０８に入力する。
つまり、ディスプレイコントローラ２６０７は、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータが、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合に、その画素行のビデオ信号をシリアルデータからパラレルデータに変換するサンプリングパルスを出力しないようにするため、その画素行に対応するスタートパルス信号（Ｓ＿ＳＰ）信号を出力しないようにする。また、ディスプレイコントローラ２６０７は、走査線駆動回路からの走査信号や信号線駆動回路からのビデオ信号の出力をするかしないかを制御するための出力制御信号（Ｇ＿ＥＮＡＢＬＥ、Ｓ＿ＥＮＡＢＬＥ）をディスプレイ２６０８に入力する。また、前回のサブフレーム期間における一行分のビデオ信号のデータと同じ場合にそのビデオ信号のデータはディスプレイ２６０８に入力しない。
なお、本発明の表示装置の主要な構成を示すブロック図は図４７や、図４８の構成に限定されない。第１の構成の表示装置であっても図４８に示したようにラインメモリを設けた構成としてもよいし、第２の画素の表示装置であっても図４７に示したようにラインメモリを設けない構成としてもよい。また、ここでの画素へ入力する信号はビデオ信号に限らず、画素を強制的に非点灯にする信号（消去信号）であっても構わない。
なお、本実施の形態は上記実施の形態と組み合わせることができる。つまり、本発明は、本実施の形態で示した構成と上記実施の形態で示した構成とを組み合わせた全ての構成を適用することができる。
（実施の形態１１）
本実施の形態においては、実施の形態１０で示した図４７の判別回路２５０５や図４８の判別回路２６０５に適用可能な回路構成について説明する。
はじめに、ある行の画素に書き込みを行う場合に、ある行に書き込みを行うビデオ信号と一行前に書き込まれたビデオ信号との比較を行う場合の判別回路の一例を図５２に示す。
ＮＯＲゲート４００３にはあるサブフレームＳＦｘ（ｘは整数）において前後する行の同じ画素列のビデオ信号のデータがそれぞれ入力されている。また、ＡＮＤゲート４００４にも前後する行の同じ画素列のビデオ信号のデータがそれぞれ入力されている。そして、ＮＯＲゲート４００３とＡＮＤゲートのそれぞれの出力がＯＲゲート４００５に入力される。そして、ＯＲゲート４００５の出力によりスイッチ４００６のオンオフを制御する。
つまり、ＳＦｘにおける（ｉ−１）行目の画素データ４００１とｉ行目の画素データ４００２のうち同じｊ列の画素データの比較結果はｊ列の画素同士を比較することによって決定される。ｊ列の画素に対応するＯＲゲート４００５からＨレベルが出力されるときには、同じ列の（ｉ−１）行の画素データ４００１とｉ行目の画素データ４００２が一致した場合である。このように行の前後の画素列の比較を行い、その結果に基づいて転送制御信号（Ｓ＿ＥＮＡＢＬＥｔ）やサンプリング制御信号（Ｓ＿ＥＮＡＢＬＥｐ）の出力を制御する。
次に、１フレーム期間中のあるサブフレーム期間において、画素への信号の書き込みを行う画素行における一行分のビデオ信号のデータと前回のサブフレーム期間における一行分のビデオ信号のデータとの比較を行う場合の判別回路の一例を図４９に示す。
直列に画素列と同数のスイッチ４００６が接続されている。直列に接続されたスイッチ４００６の一端はＬレベルの電位（ここではＧＮＤとする）が設定され、他端は出力端子４００９と接続されている。また、直列に接続されたスイッチ４００６の他端と出力端子４００９の間にプルアップ抵抗４００７を介してＨレベルの電位（例えば電源電位Ｖｄｄ）が設定されている配線４００８が接続されている。したがって、直列に接続されたスイッチ４００６の全てがオンしているときには出力端子４００９から出力される出力制御信号（ＥＮＡＢＬＥ）はＬレベルの信号となる。一方、直列に接続されたスイッチ４００６の一つでもオフしていると出力端子４００９から出力される出力制御信号（ＥＮＡＢＬＥ）はＨレベルの信号となる。
ＮＯＲゲート４００３には前後するサブフレームの同じ画素行の同じ画素列のビデオ信号のデータがそれぞれ入力されている。また、ＡＮＤゲート４００４にも前後するサブフレームの同じ画素行の同じ画素列のビデオ信号のデータがそれぞれ入力されている。そして、ＮＯＲゲート４００３とＡＮＤゲートのそれぞれの出力がＯＲゲート４００５に入力される。そして、ＯＲゲート４００５の出力によりスイッチ４００６のオンオフを制御する。
つまり、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目の画素データ４００２のうち同じあるｊ列の画素データの比較結果はｊ列の画素に対応するスイッチ４００６のオンオフによって決定される。つまりｊ列の画素に対応するスイッチ４００６がオンするときには、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目の画素データ４００２のうち、同じあるｊ列の画素データが一致した場合である。そして不一致の場合にはｊ列の画素に対応するスイッチ４００６はオフする。つまり、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目の画素データ４００２の全ての画素列のデータが一致した場合にのみ出力制御信号（ＥＮＡＢＬＥ）はＬレベルとなり、一つの画素列でも不一致している場合には出力制御信号（ＥＮＡＢＬＥ）はＨレベルとなる。
判別回路の動作について更に詳しく説明する。まず、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目の画素データ４００２が全ての列において一致している場合について説明する。図５０では、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目の画素データ４００２が１列目はＨレベル、Ｈレベル、２列目はＬレベル、Ｌレベル、３列目はＨレベル、Ｈレベル、〜ｎ−１列目はＨレベル、Ｈレベル、ｎ列目はＬレベル、Ｌレベルであるとする。つまり、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目の画素データ４００２が全ての列において一致している。
すると、１列目は共にＨレベルであるため、ＮＯＲゲート４００３とＡＮＤゲート４００４の入力端子には共にＨレベルが入力されている。するとＮＯＲゲート４００３の出力はＬレベル、ＡＮＤゲート４００４の出力はＨレベルとなる。よって、ＯＲゲート４００５の入力端子にはＨレベルとＬレベルの信号が入力されるためＯＲゲートの出力はＨレベルとなる。そして、１列目のスイッチ４００６はこのＯＲゲートから出力されるＨレベルの信号によりオンする。また、２列目は共にＬレベルであるため、ＮＯＲゲート４００３とＡＮＤゲート４００４の入力端子には共にＬレベルが入力されている。するとＮＯＲゲート４００３の出力はＨレベル、ＡＮＤゲート４００４の出力はＬレベルとなる。よって、ＯＲゲート４００５の入力端子にはＨレベルとＬレベルの信号が入力されるためＯＲゲートの出力はＨレベルとなる。そして、２列目のスイッチ４００６はこのＯＲゲートから出力されるＨレベルの信号によりオンする。同様に全ての列のスイッチ４００６がオンし、出力端子４００９の出力制御信号（ＥＮＡＢＬＥ）はＬレベルとなる。
次に、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目の画素データ４００２のうち一つでも不一致の列の画素データがある場合について説明する。図５１では、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目の画素データ４００２が１列目はＨレベル、Ｈレベル、２列目はＬレベル、Ｈレベル、３列目はＨレベル、Ｌレベル、〜ｎ−１列目はＬレベル、Ｌレベル、ｎ列目はＬレベル、Ｌレベルであるとする。つまり、ＳＦｘ−１のｉ行目の画素データ４００１とＳＦｘのｉ行目の画素データ４００２のうち、すくなくとも２列目と３列目の画素データが不一致である。
すると、１列目は共にＨレベルであるため、ＮＯＲゲート４００３とＡＮＤゲート４００４の入力端子には共にＨレベルが入力されている。するとＮＯＲゲート４００３の出力はＬレベル、ＡＮＤゲート４００４の出力はＨレベルとなる。よって、ＯＲゲート４００５の入力端子にはＨレベルとＬレベルの信号が入力されるためＯＲゲートの出力はＨレベルとなる。そして、１列目のスイッチ４００６はこのＯＲゲートから出力されるＨレベルの信号によりオンする。一方、２列目はＳＦｘ−１のｉ行目の画素データがＬレベル、ＳＦｘのｉ行目の画素データがＨレベルであるため、ＮＯＲゲート４００３とＡＮＤゲート４００４のそれぞれの入力端子には、Ｌレベル及びＨレベルが入力されている。するとＮＯＲゲート４００３の出力はＬレベル、ＡＮＤゲート４００４の出力はＬレベルとなる。よって、ＯＲゲート４００５の入力端子には共にＬレベルの信号が入力されるためＯＲゲート４００５の出力はＬレベルとなる。そして、２列目のスイッチ４００６はこのＯＲゲートから出力されるＬレベルの信号によりオフする。また、３列目もＳＦｘ−１のｉ行目の画素データがＨレベル、ＳＦｘのｉ行目の画素データがＬレベルであるため、ＯＲゲート４００５の出力はＬレベルとなる。そして、３列目のスイッチ４００６はこのＯＲ４００５ゲートから出力されるＬレベルの信号によりオフする。したがって、少なくとも２列目と３列目のスイッチ４００６がオフし、出力端子４００９の出力制御信号（ＥＮＡＢＬＥ）はＨレベルとなる。
なお、本実施の形態は上記実施の形態と組み合わせることができる。つまり、本発明は、本実施の形態で示した構成と上記実施の形態で示した構成とを組み合わせた全ての構成を適用することができる。
（実施の形態１２）
本実施の形態では、印加電圧により画素の輝度が変化する表示素子を用いた場合の画素とその画素を備えた表示装置の構成と、その好適な駆動方法について説明する。本実施の形態に示す表示素子としては、特に液晶素子が好適である。
まず、図６５に画素の基本構成を示す。画素はアナログ電圧保持回路と５４０１と、デジタル信号メモリ回路５４０２と、表示素子５４０３と信号線５４０４と、第１のスイッチ５４０５と、第２のスイッチ５４０６とを有する。
本構成の場合、画素を選択する際にスイッチ５４０５をオンにする。
動画表示のときには、第２のスイッチ５４０６でアナログ電圧保持回路５４０１を選択する。そして、信号線５４０４からビデオ信号に相当するアナログ電圧をアナログ電圧保持回路５４０１に入力する。
アナログ電圧保持回路５４０１は、このアナログ電圧を保持し、表示素子５４０３に印加する。こうして、アナログ電圧にしたがって画素の階調が表現される。そして、１フレーム期間毎に信号線５４０４からアナログ電圧がアナログ電圧保持回路５４０１に入力される。
そして、静止画表示のときには、第２のスイッチ５４０６でデジタル信号メモリ回路５４０２を選択する。そして、信号線５４０４からビデオ信号に相当するデジタル信号をデジタル信号メモリ回路５４０２に入力する。
デジタル信号メモリ回路５４０２は、このデジタル信号を記憶し、表示素子５４０３の画素電極の電位を設定する。こうして、デジタル信号メモリ回路５４０２から入力される電位と、表示素子５４０３の対向電極５４０７との電位差にしたがって表示素子５４０３の点灯又は非点灯が制御される。
なお、静止画表示のときには、面積階調法などを用いて、階調を表現することができる。
図６６を用いて面積階調を用いた場合について説明する。
図６６（Ａ）の表示装置は、第１の信号線駆動回路５５０１と、第２の信号線駆動回路５５０２と画素部５５０３と、走査線駆動回路５５０４とを有し、画素部５５０３には、画素５５０５が走査線と信号線に対応してマトリクスに配置されている。
画素５５０５は副画素５５０６ａ、副画素５５０６ｂ、副画素５５０６ｃを有する。この副画素の点灯領域に重み付けをする。例えば、点灯領域の大きさを２２：２１：２０という比率にする。こうすることにより、３ビットつまり８階調表示が可能となる。
なお、副画素５５０６ａの第１スイッチ５５０７は信号線Ｄａに接続され、副画素５５０６ｂの第１スイッチ５５０７は信号線Ｄｂに接続され、副画素５５０６ｃの第１スイッチ５５０７が信号線Ｄｃに接続されている。そして、走査線駆動回路５５０４から走査線Ｓに入力する信号により、副画素５５０６ａ、副画素５５０６ｂ及び副画素５５０６ｃのそれぞれの第１スイッチ５５０７のオンオフを制御する。つまり、選択されている画素は、第１スイッチ５５０７がオンしている。そして、アナログ電圧保持回路５５０９又はデジタル信号メモリ回路５５１０にそれぞれの信号線からアナログ電圧又はデジタル信号を書き込む。
つまり、動画表示の場合、走査線Ｓに信号を入力して第１スイッチ５５０７をオンにし、第２スイッチ５５０８でアナログ電圧保持回路５５０９を選択する。そして、第１の信号線駆動回路５５０１から信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃへビデオ信号に相当するアナログ電圧が入力される。そして、各副画素のアナログ電圧保持回路５５０９にアナログ電圧が保持される。なお、このとき各信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃに入力されるアナログ電圧は概略等しい電圧とする。よって、アナログ電圧の大きさによって、階調を表すことができる。
一方、静止画表示の場合、走査線Ｓに信号を入力して第１スイッチ５５０７をオンにし、第２スイッチ５５０８でデジタル信号メモリ回路５５１０を選択する。そして、第２の信号線駆動回路５５０２から信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃへビデオ信号に相当するデジタル信号が入力される。そして、デジタル信号が各副画素のデジタル信号メモリ回路５５１０に記憶される。なお、このとき各信号線Ｄａ、信号線Ｄｂ、信号線Ｄｃに入力されるデジタル信号は各副画素の点灯領域の大きさに対応した各ビットの信号が入力される。よって、デジタル信号によって各副画素の点灯又は非点灯を選択することにより、階調を表すことができる。
次に図６６（Ｂ）の構成について説明する。図５６の表示装置は、第１の信号線駆動回路５６０１と、第２の信号線駆動回路５６０２と画素部５６０３と、走査線駆動回路５６０４とを有し、画素部５６０３には、画素５６０５が走査線と信号線に対応してマトリクスに配置されている。
画素５６０５は副画素５６０６ａ、副画素５６０６ｂ、副画素５６０６ｃを有する。この副画素の点灯領域に重み付けをする。例えば、点灯領域の大きさを２２：２１：２０という比率にする。こうすることにより、３ビットつまり８階調表示が可能となる。
なお、副画素５６０６ａ、副画素５６０６ｂ、副画素５６０６ｃのそれぞれの第１スイッチ５６０７は信号線Ｄに接続されている。そして、副画素５６０６ａの第１スイッチ５６０７は走査線駆動回路５６０４から走査線Ｓａに入力する信号により、副画素５６０６ｂの第１スイッチ５６０７は走査線駆動回路５６０４から走査線Ｓｂに入力する信号により、副画素５６０６ｃの第１スイッチ５６０７は走査線駆動回路５６０４から走査線Ｓｃに入力する信号によりオンオフを制御する。つまり、選択されている画素は、第１スイッチ５６０７がオンしている。そして、アナログ電圧保持回路５６０９又はデジタル信号メモリ回路５６１０にそれぞれの信号線からアナログ電圧又はデジタル信号を書き込む。
つまり、動画表示の場合、走査線Ｓａ、走査線Ｓｂ、走査線Ｓｃに順次信号を入力して各副画素の第１スイッチ５６０７をオンにし、第２スイッチ５６０８でアナログ電圧保持回路５６０９を選択する。そして、第１の信号線駆動回路５６０１から信号線Ｄへビデオ信号に相当するアナログ電圧が入力される。そして、各副画素のアナログ電圧保持回路５６０９に順次アナログ電圧が保持される。なお、このとき各副画素が選択されている間の信号線Ｄに入力されるアナログ電圧は概略等しい電圧とする。よって、アナログ電圧の大きさによって、階調を表すことができる。
一方、静止画表示の場合、走査線Ｓａ、走査線Ｓｂ、走査線Ｓｃに順次信号を入力して各副画素の第１スイッチ５６０７をオンにし、第２スイッチ５６０８でデジタル信号メモリ回路５６１０を選択する。そして、第２の信号線駆動回路５６０２から信号線Ｄへビデオ信号に相当するデジタル信号が入力される。そして、デジタル信号が各副画素のデジタル信号メモリ回路５６１０に順次記憶される。なお、このとき各副画素が選択されている間にそれぞれの副画素の点灯領域の大きさに対応した各ビットのデジタル信号が入力される。よって、デジタル信号によって各副画素の点灯又は非点灯を選択することにより、階調を表すことができる。
本発明の表示装置は、静止画表示の場合において、一部の画像が書き換えられるとき、書き換えが行われない画素行への信号の書き込みを行わない。
つまり、一フレーム前の画素行のビデオ信号のデータが書き込みを行う画素行のデータと一致する場合、走査線駆動回路はその画素行を選択しないようにする出力制御手段を有している。
また、図６７にアナログ電圧保持回路とデジタル信号メモリ回路を有する画素の構成例を示す。画素は画素選択スイッチ５７０１と、第１のスイッチ５７０２と、第２のスイッチ５７０３と、第３のスイッチ５７０４と、第１のインバータ５７０５と第２のインバータ５７０６と表示素子５７０８と、信号線５７０９と、容量素子５７１０とを有する。
画素に信号を書き込む際には、画素選択スイッチ５７０１をオンにする。
ここで、動画表示のときには、第１のスイッチ５７０２及び第２のスイッチ５７０３をオフにする。なお、第３のスイッチ５７０４はオンでもオフでもどちらでもよい。そして、信号線５７０９からビデオ信号に相当するアナログ電圧が入力され、容量素子５７１０にこのアナログ電圧分の電荷が蓄積される。そして、画素選択スイッチ５７０１をオフすることにより、容量素子５７１０にこのアナログ電圧が保持される。
こうして、アナログ電圧にしたがって階調が表現される。
一方、静止画表示のときには、まず第１のスイッチ５７０２をオンにし、第２のスイッチ５７０３をオフにする。そして、第３のスイッチ５７０４をオフからオンにする。そして、信号線５７０９からビデオ信号に相当するデジタル信号が第１のインバータ５７０５に入力され、第１のインバータ５７０５からの出力が第２のインバータ５７０６に入力される。すると、第２のインバータ５７０６の出力が容量素子５７１０及び表示素子５７０８に入力される。そして、画素選択スイッチ５７０１をオフしても、第２のインバータ５７０６の出力を表示素子５７０８の画素電極に入力し続けることができる。なお、デジタル信号による駆動能力が高い場合には第１のスイッチ５７０２と第３のスイッチ５７０４とを同時にオンしてもよい。
デジタル信号が画素に書き込まれると、図６８のようにデジタル信号が記憶される。つまり、矢印に示すように第１のインバータ５７０５の出力が第２のインバータ５７０６の入力を設定し、第２のインバータ５７０６の出力が第１のインバータ５７０５の入力を設定するので、画素への書き込みが行われた際のデジタル信号を記憶し続けることができる。
なお、表示素子５７０８に液晶素子を適用する場合、液晶素子に直流電圧が長期間に渡って印加されると、液晶素子は焼き付きなどを生じるため、定期的に液晶素子へ印加する電圧を反転することがよい。よって、画素選択スイッチ５７０１をオフにし、第３のスイッチ５７０４をオンにした状態で、図５８に示すように定期的に第１のスイッチ５７０２と第２のスイッチ５７０３とを交互にオンオフする。そして、この第１のスイッチ５７０２と第２のスイッチ５７０３とを定期的にオンオフするタイミングで対向電極５７１１に設定する電位も変化させ、白表示の画素においては、表示素子５７０８に印加する電圧を交流電圧が印加されるようにする。一方、黒表示の画素においては、表示素子５７０８に印加される電圧は、液晶素子のしきい値電圧以下となるようにする。
例えば、信号線５７０９から入力されるデジタル信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）がＨｉｇｈ（Ｈレベルともいう）のときに、その画素が点灯（白表示）、デジタル信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）がＬｏｗ（Ｌレベルともいう）のときに、その画素が非点灯（黒表示）となる場合について図５９を用いて説明する。このとき、画素への信号書き込み期間には対向電極５７１１に設定する電位はＬレベルにしておく。書き込み時間（画素への信号書き込み期間のうち、選択されている画素へ信号を書き込む時間をいう）には、画素選択スイッチ５７０１をオン（ｏｎ）、第１のスイッチ５７０２をオン（ｏｎ）、第２のスイッチ５７０３をオフ（ｏｆｆ）にした状態で、第３のスイッチ５７０４をオフ（ｏｆｆ）からオン（ｏｎ）にする。そして、静止画表示期間には、画素選択スイッチ５７０１はオフ（ｏｆｆ）にし、第３のスイッチをオン（ｏｎ）にしておく。
そして、図６９に示すように、書き込み時間（画素への信号書き込み期間のうち、選択されている画素へ信号を書き込む時間をいう）に信号線５７０９からＨｉｇｈのデジタル信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）が入力される画素では、静止画表示期間において、第１のスイッチ５７０２がオン（ｏｎ）、第２のスイッチ５７０３がオフ（ｏｆｆ）し、第２のインバータ５７０６のＨレベルの出力が表示素子５７０８の画素電極に入力されるとき、表示素子５７０８の対向電極５７１１にはＬレベルの電位を設定する。また、第１のスイッチ５７０２がオフ（ｏｆｆ）、第２のスイッチ５７０３がオン（ｏｎ）し、第１のインバータ５７０５のＬレベルの出力が表示素子５７０８の画素電極に入力されるとき、表示素子５７０８の対向電極５７１１にはＨレベルの電位を設定する。こうして、表示素子５７０８に交流電圧を印加し続けることができる。
一方、書き込み時間（画素への信号書き込み期間のうち、選択されている画素へ信号を書き込む時間をいう）に信号線５７０９からＬｏｗのデジタル信号（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄａｔａ）が入力される画素では、静止画表示期間において、第１のスイッチ５７０２がオン（ｏｎ）、第２のスイッチ５７０３がオフ（ｏｆｆ）し、第２のインバータ５７０６のＬレベルの出力が表示素子５７０８の画素電極に入力されるとき、表示素子５７０８の対向電極５７１１にはＬレベルの電位を設定する。また、第１のスイッチ５７０２がオフ（ｏｆｆ）、第２のスイッチ５７０３がオン（ｏｎ）し、第１のインバータ５７０５のＨレベルの出力が表示素子５７０８の画素電極に入力されるとき、表示素子５７０８の対向電極５７１１にはＨレベルの電位を設定する。こうして、表示素子５７０８に印加される電圧は液晶素子のしきい値電圧以下の電圧とすることができる。
また、なお、静止画表示のときには、面積階調法などを用いて、階調を表現することができる。
図７０を用いて面積階調を適用した場合について簡単に説明する。画素は副画素６０００ａ、副画素６０００ｂ、副画素６０００ｃを有する。この副画素の点灯領域に重み付けをする。例えば、点灯領域の大きさを２０：２１：２２という比率にする。こうすることにより、３ビットつまり８階調表示が可能となる。
なお、図７０の画素選択スイッチ６００１、第１のスイッチ６００２、第２のスイッチ６００３、第３のスイッチ６００４、第１のインバータ６００５、第２のインバータ６００６、表示素子６００８、容量素子６０１０は、それぞれ図６７の画素の画素選択スイッチ５７０１、第１のスイッチ５７０２、第２のスイッチ５７０３、第３のスイッチ５７０４、第１のインバータ５７０５、第２のインバータ５７０６、表示素子５７０８、容量素子５７１０に相応する。そして、図６７に示す信号線５７０９として、図７０ではそれぞれの副画素毎に設けられている。つまり、副画素６０００ａの画素選択スイッチ６００１は信号線Ｄａと、副画素６０００ｂの画素選択スイッチ６００１は信号線Ｄｂと、副画素６０００ｃの画素選択スイッチ６００１は信号線Ｄｃと接続されている。そして、それぞれの信号線からそれぞれの副画素の点灯領域の大きさに対応した各ビットのデジタル信号が入力される。よって、デジタル信号によって各副画素の点灯又は非点灯を選択することにより、階調を表すことができる。
続いて、アナログ電圧保持回路とデジタル信号メモリ回路を有する画素の他の構成例を図７１（Ａ）に示す。画素は第１の画素選択スイッチ６１０１と、第２の画素選択スイッチ６１０４と、第１の容量素子６１０２と、第２の容量素子６１０５と、表示素子６１０３と、トランジスタ６１０６と、第１のスイッチ６１０７と、第２のスイッチ６１０８と、信号線６１０９と、第１の電源線６１１０と、第２の電源線６１１１とを有する。第１の電源線６１１０にはＶｒｅｆｈとＶｒｅｆｌが交互に設定され、第２の電源線６１１１にはＶｃｏｍが設定されている。ここで、Ｖｒｅｆｈは、（Ｖｒｅｆｈ＞Ｖｃｏｍ）且つ（Ｖｒｅｆｈ−Ｖｃｏｍ）＞ＶＬＣＤ、Ｖｒｅｆｌは、（Ｖｒｅｆｌ＜Ｖｃｏｍ）且つ（Ｖｃｏｍ−Ｖｒｅｆｌ）＞ＶＬＣＤを満たすような電位であり、Ｖｒｅｆｈ又はＶｒｅｆｌを表示素子６１０３の一方の電極に設定し、Ｖｃｏｍを他方の電極に設定したときに、表示素子６１０３にしきい値電圧ＶＬＣＤ以上の電圧が印加されるようにする。また、表示素子６１０３の対向電極６１１２には、第２の電源線６１１１と概略等しい電位を設定しておく。つまり、表示素子６１０３の画素電極にＶｃｏｍが設定されたときに、表示素子６１０３がしきい値電圧ＶＬＣＤ以下となるようにする。
本画素の動作について説明する。動画表示の場合には、図７１（Ｂ）に示すように、画素選択スイッチ６１０１をオンにし、第２の画素選択スイッチ６１０４、第１のスイッチ６１０７及び第２のスイッチ６１０８をオフにしておく。そして、信号線６１０９には、画素の階調にしたがったアナログ電位が入力される。このアナログ電位がビデオ信号に相当する。
続いて、静止画表示の場合について説明する。静止画表示の場合には、まず、第２の画素選択スイッチ６１０４をオンにし、第１の画素選択スイッチ６１０１、第１のスイッチ６１０７及び第２のスイッチ６１０８をオフにする。そして、信号線６１０９には、デジタル信号が入力される。このデジタル信号がビデオ信号に相当する。すると、図７２（Ａ）に示すように第２の容量素子６１０５にこの信号が書き込まれる。
次に、第２の画素選択スイッチ６１０４をオフにし、第１の画素選択スイッチ６１０１及び第２のスイッチ６１０８をオフにしたまま第１のスイッチ６１０７をオンにする。すると、図７２（Ｂ）に示すように第１の電源線６１１０の電位Ｖｒｅｆｈが第１の容量素子６１０２の一方の電極に設定される。そして、第１の容量素子６１０２の他方の電極には第２の電源線６１１１の電位Ｖｃｏｍが設定されていることから、容量素子６１０２には電位差（Ｖｒｅｆｈ−Ｖｃｏｍ）分の電荷が蓄積される。なお、このとき表示素子６１０３の画素電極には電源電位Ｖｒｅｆｈの電位が設定されている。
続いて、第１の画素選択スイッチ６１０１及び第２の画素選択スイッチ６１０４をオフにしたまま、第１のスイッチ６１０７をオフにし、第２のスイッチ６１０８をオンにする。すると、トランジスタ６１０６は、第２の容量素子６１０５に書き込まれたデジタル信号にしたがってそのオンオフが制御される。
つまり、第２の容量素子６１０５に書き込まれたデジタル信号がＨレベルのときには、トランジスタ６１０６がオンするため図７２（Ｃ）に示すように第２の電源線６１１１の電位Ｖｃｏｍが第１の容量素子６１０２の両電極に設定される。そして、表示素子６１０３の画素電極にはＶｃｏｍの電位が設定される。なお、表示素子６１０３の対向電極６１１２には、Ｖｃｏｍと概略等しい電位が設定してあるため、このとき表示素子６１０３にはほとんど電圧が印加されない。よって、この画素は非点灯となる。一方、第２の容量素子６１０５に書き込まれたデジタル信号がＬレベルのときには、トランジスタ６１０６がオフするため図７２（Ｄ）に示すように、そのまま第１の容量素子６１０２は電圧を保持する。よって、表示素子６１０３の画素電極に設定される電位はＶｒｅｆｈのままなので、この画素は点灯する。
続いて、次のフレーム期間において、第１の電源線６１１０に設定する電位をＶｒｅｆｌにして同様の動作を行う。すると、点灯する画素の表示素子６１０３には、前のフレーム期間表示素子６１０３とは逆のバイアスの電圧が印加される。こうして、１フレーム期間毎に第１の電源線６１１０に設定する電位を変化させることにより、表示素子６１０３へ印加するバイアスの向きを変えることができるため、表示素子６１０３の焼き付きを防止することができる。
なお、第２の容量素子６１０５に保持されたデジタル信号は、トランジスタ６１０６のオンオフを制御することができればよいため、第２の容量素子６１０５に蓄積された電荷が多少放電してしまっても正常に動作することができる。よって、画素へのデジタル信号の周期的な書き換えは、数フレーム期間、十数フレーム期間又は数十フレーム期間毎に行えばよい。よって、消費電力を低減することが可能である。
なお、静止画表示の場合において、一部の画像が変化するとき、画素へのデジタル信号の周期的な書き換えとは別に、画素への信号の書き換えを行う。この場合において、本発明の表示装置は、画点灯又は非点灯の状態が変化する画素が含まれる画素行のみ、周期的な書き換えとは別に画素への信号の書き換えを行う。つまり、すでに画素へ信号の書き込みを行う画素行のデジタル信号のデータが、すでに画素へ書き込まれているデジタル信号のデータと同じ場合に、走査線駆動回路はその画素行を選択しない。
よって、さらなる消費電力の低減を図ることが可能である。
また、本発明の表示装置へ適用可能な画素構成は上記に限られない。そして、デジタル信号メモリ回路には図６７に示したようにスタティックランダムアクセスメモリ（ＳＲＡＭ：Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を用いてもよいし、図７１に示したようなダイナミックランダムアクセスメモリ（ＤＲＡＭ：Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を用いてもよい。または、これらを組み合わせてもよい。
なお、本実施の形態は上記実施の形態と組み合わせることができる。つまり、本発明は、本実施の形態で示した構成と上記実施の形態で示した構成とを組み合わせた全ての構成を適用することができる。
（実施の形態１３）
本実施の形態では、表示装置に用いる表示パネルの構成について図５３を用いて説明する。
本実施の形態では、本発明の表示装置に適用可能な表示パネルについて図５３を用いて説明する。なお、図５３（Ａ）は、表示パネルを示す上面図、図５３（Ｂ）は図５３（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された信号線駆動回路３６０１、画素部３６０２、第２の走査線駆動回路３６０３、第１の走査線駆動回路３６０６を有する。また、封止基板３６０４、シール材３６０５を有し、シール材３６０５で囲まれた内側は、空間３６０７になっている。
なお、配線３６０８は第２の走査線駆動回路３６０３、第１の走査線駆動回路３６０６及び信号線駆動回路３６０１に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）３６０９からビデオ信号、クロック信号、スタート信号等を受け取る。ＦＰＣ３６０９と表示パネルとの接合部上にはＩＣチップ（メモリ回路や、バッファ回路などが形成された半導体チップ）３６１９がＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）等で実装されている。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における表示装置とは、表示パネル本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。また、ＩＣチップなどが実装されたものを含むものとする。
次に、断面構造について図５３（Ｂ）を用いて説明する。基板３６１０上には画素部３６０２とその周辺駆動回路（第２の走査線駆動回路３６０３、第１の走査線駆動回路３６０６及び信号線駆動回路３６０１）が形成されているが、ここでは、信号線駆動回路３６０１と、画素部３６０２が示されている。
なお、信号線駆動回路３６０１はＮチャネル型ＴＦＴ３６２０やＰチャネル型ＴＦＴ３６２１を用いてＣＭＯＳ回路を構成している。また、本実施の形態では、基板上に周辺駆動回路を一体形成した表示パネルを示すが、必ずしもその必要はなく、周辺駆動回路の全部若しくは一部をＩＣチップなどに形成し、ＣＯＧなどで実装しても良い。
また、画素部３６０２はスイッチング用ＴＦＴ３６１１と、駆動用ＴＦＴ３６１２とを含む画素を構成する複数の回路を有している。なお、駆動ＴＦＴ３６１２のソース電極は第１の電極３６１３と接続されている。また、第１の電極３６１３の端部を覆って絶縁物３６１４が形成されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。
また、カバレッジを良好なものとするため、絶縁物３６１４の上端部または下端部に曲率を有する曲面が形成されるようにする。例えば、絶縁物３６１４の材料としてポジ型の感光性アクリルを用いた場合、絶縁物３６１４の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁物３６１４として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。
第１の電極３６１３上には、有機化合物を含む層３６１６、および第２の電極３６１７がそれぞれ形成されている。ここで、陽極として機能する第１の電極３６１３に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。
また、有機化合物を含む層３６１６は、蒸着マスクを用いた蒸着法、またはインクジェット法によって形成される。有機化合物を含む層３６１６には、元素周期表第４族金属錯体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に用いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めることとする。さらに、公知の三重項材料を用いることも可能である。
さらに、有機化合物を含む層３６１６上に形成される第２の電極（陰極）３６１７に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、または窒化カルシウム）を用いればよい。なお、電界発光層３６１６で生じた光が第２の電極３６１７を透過させる場合には、第２の電極（陰極）３６１７として、膜厚を薄くした金属薄膜と、透明導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。
さらにシール材３６０５で封止基板３６０４を基板３６１０と貼り合わせることにより、基板３６１０、封止基板３６０４、およびシール材３６０５で囲まれた空間３６０７に表示素子３６１８が備えられた構造になっている。なお、空間３６０７には、不活性気体（窒素やアルゴン等）が充填される場合の他、シール材３６０５で充填される構成も含むものとする。
なお、シール材３６０５にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板３６０４に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
以上のようにして、表示パネルを得ることができる。
図５３示すように、信号線駆動回路３６０１、画素部３６０２、第２の走査線駆動回路３６０３及び第１の走査線駆動回路３６０６を一体形成することで、表示装置の低コスト化が図れる。
なお、表示パネルの構成としては、図５３（Ａ）に示したように信号線駆動回路３６０１、画素部３６０２、第２の走査線駆動回路３６０３及び第１の走査線駆動回路３６０６を一体形成した構成に限られず、信号線駆動回路３６０１に相当する図５４（Ａ）に示す信号線駆動回路４２０１をＩＣチップ上に形成して、ＣＯＧ等で表示パネルに実装した構成としても良い。なお、図５４（Ａ）の基板４２００、画素部４２０２、第２の走査線駆動回路４２０３、第１の走査線駆動回路４２０４、ＦＰＣ４２０５、ＩＣチップ４２０６、ＩＣチップ４２０７、封止基板４２０８、シール材４２０９は図５３（Ａ）の基板３６１０、画素部３６０２、第２の走査線駆動回路３６０３、第１の走査線駆動回路３６０６、ＦＰＣ３６０９、ＩＣチップ３６１８、ＩＣチップ３６１９、封止基板３６０４、シール材３６０５に相当する。
つまり、駆動回路の高速動作が要求される信号線駆動回路のみを、ＣＭＯＳ等を用いてＩＣチップに形成し、低消費電力化を図る。また、ＩＣチップはシリコンウエハ等の半導体チップとすることで、より高速動作且つ低消費電力化を図れる。
そして、第１の走査線駆動回路４２０３や第２の走査線駆動回路４２０４を画素部４２０２と一体形成することで、低コスト化が図れる。
こうして、高精細な表示装置の低コスト化が図れる。また、ＦＰＣ４２０５と基板４２００との接続部において機能回路（メモリやバッファ）が形成されたＩＣチップを実装することで基板面積を有効利用することができる。
また、図５３（Ａ）の信号線駆動回路３６０１、第２の走査線駆動回路３６０３及び第１の走査線駆動回路３６０６に相当する図５４（Ｂ）の信号線駆動回路４２１１、第２の走査線駆動回路４２１４及び第１の走査線駆動回路４２１３をＩＣチップ上に形成して、ＣＯＧ等で表示パネルに実装した構成としても良い。この場合には高精細な表示装置をより低消費電力にすることが可能である。よって、より消費電力が少ない表示装置とするため、画素部に用いられるトランジスタの半導体層にはポリシリコンを用いることが望ましい。なお、図５４（Ｂ）の基板４２１０、画素部４２１２、第ＦＰＣ４２１５、ＩＣチップ４２１６、ＩＣチップ４２１７、封止基板４２１８、シール材４２１９は図５３（Ａ）の基板３６１０、画素部３６０２、ＦＰＣ３６０９、ＩＣチップ３６１８、ＩＣチップ３６１９、封止基板３６０４、シール材３６０５に相当する。
また、画素部４２１２のトランジスタの半導体層にアモルファスシリコンを用いることにより低コスト化を図ることができる。さらに、大型の表示パネルを作製することも可能となる。
上述した表示パネルの構成を、図５５（Ａ）の模式図で示す。基板４１０１上に、複数の画素が配置された画素部４１０２を有し、画素部４１０２の周辺には、第２の走査線駆動回路４１０３、第１の走査線駆動回路４１０４及び信号線駆動回路４１０５を有している。
第２の走査線駆動回路４１０３、第１の走査線駆動回路４１０４及び信号線駆動回路４１０５に入力される信号はフレキシブルプリントサーキット（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｉｒｃｕｉｔ：ＦＰＣ）４１０６を介して外部より供給される。
なお、ＦＰＣ４１０６上にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）等によりＩＣチップが実装されていても良い。つまり、画素部４１０２と一体形成が困難な、第２の走査線駆動回路４１０３、第１の走査線駆動回路４１０４及び信号線駆動回路４１０５の一部のメモリやバッファなどをＩＣチップ上に形成して表示装置に実装しても良い。
ここで、本発明の表示装置は、図５５（Ｂ）に示すように、第２の走査線駆動回路４１０３及び第１の走査線駆動回路４１０４を画素部４１０２の片側に配置しても良い。なお、図５５（Ｂ）に示す表示装置は、図５５（Ａ）に示す表示装置と、第２の走査線駆動回路４１０３の配置が異なるだけであるので同様の符号を用いている。また、第２の走査線駆動回路４１０３及び第１の走査線駆動回路４１０４は一つの駆動回路で同様の機能を果たすようにしても良いし、いずれか一つの走査線駆動回路であってもよい。つまり、画素構成や駆動方法により適宜構成を変更すればよい。
また、画素の行方向及び列方向にそれぞれ第１の走査線駆動回路、第２の走査線駆動回路及び信号線駆動回路を設けなくても良い。例えば、図５６（Ａ）に示すようにＩＣチップ上に形成された周辺駆動回路４３０１が図５４（Ｂ）に示す、第２の走査線駆動回路４２１４、第１の走査線駆動回路４２１３及び信号線駆動回路４２１１の機能を有するようにしても良い。なお、図５６（Ａ）の基板４３００、画素部４３０２、第ＦＰＣ４３０４、ＩＣチップ４３０５、ＩＣチップ４３０６、封止基板４３０７、シール材４３０８は図５３（Ａ）の基板３６１０、画素部３６０２、ＦＰＣ３６０９、ＩＣチップ３６１８、ＩＣチップ３６１９、封止基板３６０４、シール材３６０５に相当する。
なお、図５６（Ａ）の表示装置の信号線の接続を説明する模式図を図５６（Ｂ）に示す。基板４３１０、周辺駆動回路４３１１、画素部４３１２、ＦＰＣ４３１３、ＦＰＣ４３１４有する。ＦＰＣ４３１３より周辺駆動回路４３１１に外部からの信号及び電源電位が入力される。そして、周辺駆動回路４３１１からの出力は、画素部４３１２の有する画素に接続された行方向の走査線や列方向の信号線に入力される。
さらに、表示素子３６１８に適用可能な表示素子の例を図５７（Ａ）、（Ｂ）に示す。つまり、上記実施の形態で示した画素に適用可能な表示素子の構成について図５７（Ａ）、（Ｂ）を用いて説明する。
図５７（Ａ）の表示素子は、基板４４０１の上に陽極４４０２、正孔注入材料からなる正孔注入層４４０３、その上に正孔輸送材料からなる正孔輸送層４４０４、発光層４４０５、電子輸送材料からなる電子輸送層４４０６、電子注入材料からなる電子注入層４４０７、そして陰極４４０８を積層させた素子構造である。ここで、発光層４４０５は、一種類の発光材料のみから形成されることもあるが、２種類以上の材料から形成されてもよい。また本発明の素子の構造は、この構造に限定されない。
また、図５７で示した各機能層を積層した積層構造の他、高分子化合物を用いた素子、発光層に三重項励起状態から発光する三重項発光材料を利用した高効率素子など、バリエーションは多岐にわたる。ホールブロック層によってキャリヤの再結合領域を制御し、発光領域を二つの領域にわけることによって得られる白色表示素子などにも応用可能である。
図５７に示す本発明の素子作製方法は、まず、陽極４４０２（ＩＴＯ）を有する基板４４０１に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材料、電子注入材料を蒸着し、最後に陰極４４０８を蒸着で形成する。
次に、正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、発光材料の材料に好適な材料を以下に列挙する。
正孔注入材料としては、有機化合物でればポルフィリン系の化合物や、フタロシアニン（以下「Ｈ２Ｐｃ」と記す）、銅フタロシアニン（以下「ＣｕＰｃ」と記す）などが有効である。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ、正孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸（以下「ＰＳＳ」と記す）をドープしたポリエチレンジオキシチオフェン（以下「ＰＥＤＯＴ」と記す）や、ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有効であり、ポリイミド（以下「ＰＩ」と記す）がよく用いられる。さらに、無機化合物も用いられ、金や白金などの金属薄膜の他、酸化アルミニウム（以下「アルミナ」と記す）の超薄膜などがある。
正孔輸送材料として最も広く用いられているのは、芳香族アミン系（すなわち、ベンゼン環−窒素の結合を有するもの）の化合物である。広く用いられている材料として、４，４’−ビス（ジフェニルアミノ）−ビフェニル（以下、「ＴＡＤ」と記す）や、その誘導体である４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（以下、「ＴＰＤ」と記す）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（以下、「α−ＮＰＤ」と記す）がある。４，４’，４”−トリス（Ｎ，Ｎ− ジフェニル−アミノ）−トリフェニルアミン（以下、「ＴＤＡＴＡ」と記す）、４，４’，４”−トリス［Ｎ−（３−メチルフェニル）−Ｎ− フェニル−アミノ］−トリフェニルアミン（以下、「ＭＴＤＡＴＡ」と記す）などのスターバースト型芳香族アミン化合物が挙げられる。
電子輸送材料としては、金属錯体がよく用いられ、先に述べたＡｌｑ、ＢＡｌｑ、トリス（４−メチル−８−キノリノラト）アルミニウム（以下、「Ａｌｍｑ」と記す）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（以下、「Ｂｅｂｑ」と記す）などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（以下、「Ｚｎ（ＢＯＸ）２」と記す）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（以下、「Ｚｎ（ＢＴＺ）２」と記す）などのオキサゾール系、チアゾール系配位子を有する金属錯体もある。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（以下、「ＰＢＤ」と記す）、ＯＸＤ−７などのオキサジアゾール誘導体、ＴＡＺ、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−２０、４−トリアゾール（以下、「ｐ−ＥｔＴＡＺ」と記す）などのトリアゾール誘導体、バソフェナントロリン（以下、「ＢＰｈｅｎ」と記す）、ＢＣＰなどのフェナントロリン誘導体が電子輸送性を有する。
電子注入材料としては、上で述べた電子輸送材料を用いることができる。その他に、フッ化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウムアセチルアセトネート（以下、「Ｌｉ（ａｃａｃ）」と記す）や８−キノリノラト−リチウム（以下、「Ｌｉｑ」と記す）などのアルカリ金属錯体も有効である。
発光材料としては、先に述べたＡｌｑ、Ａｌｍｑ、ＢｅＢｑ、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、Ｚｎ（ＢＴＺ）２などの金属錯体の他、各種蛍光色素が有効である。蛍光色素としては、青色の４，４’−ビス（２，２ − ジフェニル−ビニル）−ビフェニルや、赤橙色の４−（ジシアノメチレン）−２−メチル−６−（ｐ−ジメチルアミノスチリル）−４Ｈ−ピランなどがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを中心金属とする錯体が主体である。三重項発光材料として、トリス（２−フェニルピリジン）イリジウム、ビス（２−（４’−トリル）ピリジナト−Ｎ，Ｃ２’）アセチルアセトナトイリジウム（以下「ａｃａｃＩｒ（ｔｐｙ）２」と記す）、 ２，３，７，８，２０，１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈポルフィリン−白金などが知られている。
以上で述べたような各機能を有する材料を、各々組み合わせ、高信頼性の表示素子を作製することができる。
また、上記実施の形態で示した画素構成の駆動トランジスタの極性を変更し、Ｎチャネル型のトランジスタにして、表示素子の対向電極の電位と電源線に設定する電位との高低を逆にすれば、図５７（Ａ）とは逆の順番に層を形成した表示素子を用いることができる。つまり、図５７（Ｂ）に示すように、基板４４０１の上に陰極４４０８、電子注入材料からなる電子注入層４４０７、その上に電子輸送材料からなる電子輸送層４４０６、発光層４４０５、正孔輸送材料からなる正孔輸送層４４０４、正孔注入材料からなる正孔注入層４４０３、そして陽極４４０２を積層させた素子構造である。
また、表示素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上にＴＦＴ及び表示素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の表示素子があり、本発明の画素構成はどの射出構造の表示素子にも適用することができる。
上面射出構造の表示素子について図５８（Ａ）を用いて説明する。
基板４５００上に下地膜４５０５を介して駆動用ＴＦＴ４５０１が形成され、駆動用ＴＦＴ４５０１のソース電極に接して第１の電極４５０２が形成され、その上に有機化合物を含む層４５０３と第２の電極４５０４が形成されている。
また、第１の電極４５０２は表示素子の陽極である。そして第２の電極４５０４は表示素子の陰極である。つまり、第１の電極４５０２と第２の電極４５０４とで有機化合物を含む層４５０３が挟まれているところが表示素子となる。
また、ここで、陽極として機能する第１の電極４５０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を用いることで光を透過させない陽極を形成することができる。
また、陰極として機能する第２の電極４５０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、または窒化カルシウム）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウムスズ酸化物）、インジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。
こうして、図５８（ａ）の矢印に示すように表示素子からの光を上面に取り出すことが可能になる。つまり、図５３の表示パネルに適用した場合には、基板３６１０側に光が射出することになる。従って上面射出構造の表示素子を表示装置に用いる場合には封止基板３６０４は光透過性を有する基板を用いる。
また、光学フィルムを設ける場合には、封止基板３６０４に光学フィルムを設ければよい。
次に、下面射出構造の表示素子について図５８（Ｂ）を用いて説明する。射出構造以外は図５８（Ａ）と同じ構造の表示素子であるため同じ符号を用いて説明する。
ここで、陽極として機能する第１の電極４５０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
また、陰極として機能する第２の電極４５０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、または窒化カルシウム）からなる金属膜を用いることができる。こうして、光を反射する金属膜を用いることで光が透過しない陰極を形成することができる。
こうして、図５８（Ｂ）の矢印に示すように表示素子からの光を下面に取り出すことが可能になる。つまり、図５３の表示パネルに適用した場合には、基板３６１０側に光が射出することになる。従って下面射出構造の表示素子を表示装置に用いる場合には基板３６１０は光透過性を有する基板を用いる。
また、光学フィルムを設ける場合には、基板３６１０に光学フィルムを設ければよい。
次に、両面射出構造の表示素子について図５８（Ｃ）を用いて説明する。射出構造以外は図４５（ａ）と同じ構造の表示素子であるため同じ符号を用いて説明する。
ここで、陽極として機能する第１の電極４５０２に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
また、陰極として機能する第２の電極４５０４に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、または窒化カルシウム）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウムスズ酸化物）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過させることが可能な陰極を形成することができる。
こうして、図５８（Ｃ）の矢印に示すように表示素子からの光を両面に取り出すことが可能になる。つまり、図５３の表示パネルに適用した場合には、基板３６１０側と封止基板３６０４側に光が射出することになる。従って両面射出構造の表示素子を表示装置に用いる場合には基板３６１０および封止基板３６０４は、ともに光透過性を有する基板を用いる。
また、光学フィルムを設ける場合には、基板３６１０および封止基板３６０４の両方に光学フィルムを設ければよい。
また、白色の表示素子とカラーフィルターを用いてフルカラー表示を実現する表示装置にも本発明を適用することが可能である。
例えば、図５９に示すように、基板４６００上に下地膜４６０２が形成され、その上に駆動用ＴＦＴ４６０１が形成され、駆動用ＴＦＴ４６０１のソース電極に接して第１の電極４６０３が形成され、その上に有機化合物を含む層４６０４と第２の電極４６０５が形成された構成とすることもできる。
また、第１の電極４６０３は表示素子の陽極である。そして第２の電極４６０５は表示素子の陰極である。つまり、第１の電極４６０３と第２の電極４６０５とで有機化合物を含む層４６０４が挟まれているところが表示素子となる。図５９の構成では白色光を発光する。そして、表示素子の上部に赤色のカラーフィルター４６０６Ｒ、緑色のカラーフィルター４６０６Ｇ、青色のカラーフィルター４６０６Ｂを設けられており、フルカラー表示を行うことができる。また、これらのカラーフィルターを隔離するブラックマトリクス（ＢＭともいう）４６０７が設けられている。
上述した表示素子の構成は組み合わせて用いることができ、本発明の表示装置に適宜用いることができる。また、上述した表示パネルの構成や、表示素子は例示であり、もちろん他の構成を本発明の表示装置に適用することもできる。
（実施の形態１４）
本発明は様々な電子機器に適用することができる。具体的には電子機器の表示部に適用することができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうる発光装置を備えた装置）などが挙げられる。
図６０（Ａ）は発光装置であり、筐体２６００１、支持台２６００２、表示部２６００３、スピーカー部２６００４、ビデオ入力端子２６００５等を含む。本発明の表示装置を表示部２６００３に用いることができる。なお、発光装置は、パーソナルコンピュータ用、テレビジョン放送受信用、広告表示用などの全ての情報表示用発光装置が含まれる。本発明の表示装置を表示部２６００３に用いた発光装置は、消費電力の低減を図ることができる。
図６０（Ｂ）はカメラであり、本体２６１０１、表示部２６１０２、受像部２６１０３、操作キー２６１０４、外部接続ポート２６１０５、シャッター２６１０６等を含む。
本発明を表示部２６１０２に用いたデジタルカメラは、消費電力の低減を図ることができる。
図６０（Ｃ）はコンピュータであり、本体２６２０１、筐体２６２０２、表示部２６２０３、キーボード２６２０４、外部接続ポート２６２０５、ポインティングマウス２６２０６等を含む。本発明を表示部２６２０３に用いたコンピュータは、消費電力の低減を図ることができる。
図６０（Ｄ）はモバイルコンピュータであり、本体２６３０１、表示部２６３０２、スイッチ２６３０３、操作キー２６３０４、赤外線ポート２６３０５等を含む。本発明を表示部２６３０２に用いたモバイルコンピュータは、消費電力の低減を図ることができる。
図６０（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２６４０１、筐体２６４０２、表示部Ａ２６４０３、表示部Ｂ２６４０４、記録媒体（ＤＶＤ等）読み込み部２６４０５、操作キー２６４０６、スピーカー部２６４０７等を含む。表示部Ａ２６４０３は主として画像情報を表示し、表示部Ｂ２６４０４は主として文字情報を表示することができる。本発明を表示部Ａ２６４０３や表示部Ｂ２６４０４に用いた画像再生装置は、消費電力の低減を図ることができる。
図６０（Ｆ）はゴーグル型ディスプレイであり、本体２６５０１、表示部２６５０２、アーム部２６５０３を含む。本発明を表示部２６５０２に用いたゴーグル型ディスプレイは、消費電力の低減を図ることができる。
図６０（Ｇ）はビデオカメラであり、本体２６２００１、表示部２６２００２、筐体２６２００３、外部接続ポート２６２００４、リモコン受信部２６２００５、受像部２６２００６、バッテリー２６２００７、音声入力部２６２００８、操作キー２６２００９等を含む。本発明を表示部２６２００２に用いたビデオカメラは、消費電力の低減を図ることができる。
図６０（Ｈ）は携帯電話機であり、本体２６７０１、筐体２６７０２、表示部２６７０３、音声入力部２６７０４、音声出力部２６７０５、操作キー２６７０６、外部接続ポート２６７０７、アンテナ２６７０８等を含む。
近年、携帯電話機はゲーム機能やカメラ機能、電子マネー機能等を搭載し、高付加価値の携帯電話機のニーズが強くなっている。このように多機能化し、携帯電話機は使用頻度が高まる一方で、一回の充電により長時間使用できることが要求される。本発明を表示部２６７０３に用いた携帯電話機は消費電力の低減を図ることができる。よって、長時間の使用が可能となる。
また、本発明の表示装置を表示部に有する携帯電話のより具体的な構成例について図６２を用いて説明する。
表示パネル５０１０はハウジング５０００に脱着自在に組み込まれる。ハウジング５０００は表示パネル５０１０のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル５０１０を固定したハウジング５０００はプリント基板５００１に嵌入されモジュールとして組み立てられる。
表示パネル５０１０はＦＰＣ５０１１を介してプリント基板５００１に接続される。プリント基板５００１には、スピーカー５００２、マイクロフォン５００３、送受信回路５００４、ＣＰＵ及びコントローラなどを含む信号処理回路５００５が形成されている。このようなモジュールと、入力手段５００６、バッテリー５００７を組み合わせ、筐体５００９に収納する。表示パネル５０１０の画素部は筐体５００９に形成された開口窓から視認できように配置する。
表示パネル５０１０は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）で表示パネル５０１０に実装しても良い。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。なお、一部の周辺駆動回路を基板上に画素部と一体形成し、他の周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した表示パネルの構成は図５４（ａ）に一例を示してある。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携帯電話機の低コスト化を図ることができる。
また、さらに消費電力の低減を図るため、図５４（ｂ）に示すように、基板上にＴＦＴを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などで表示パネルに実装しても良い。
図６３は表示パネル４８０１と、回路基板４８０２を組み合わせたＥＬモジュールを示している。表示パネル４８０１は画素部４８０３、走査線駆動回路４８０４及び信号線駆動回路４８０５を有している。回路基板４８０２には、例えば、コントロール回路４８０６や信号分割回路４８０７などが形成されている。表示パネル４８０１と回路基板４８０２は接続配線４８０８によって接続されている。接続配線にはＦＰＣ等を用いることができる。
表示パネル４８０１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などで表示パネル４８０１に実装するとよい。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ Ａｕｔｏ Ｂｏｎｄｉｎｇ）やプリント基板を用いて表示パネル４８０１に実装しても良い。なお、一部の周辺駆動回路を基板上に画素部と一体形成し、他の周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した構成は図５４（ａ）に一例を示してある。
また、さらに消費電力の低減を図るため、ガラス基板上にＴＦＴを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）表示パネルに実装してもよい。なお、基板上に画素部を形成し、その基板上に周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した構成は図５４（ｂ）に一例を示してある。
このＥＬモジュールによりＥＬテレビ受像機を完成させることができる。図６４は、ＥＬテレビ受像機の主要な構成を示すブロック図である。チューナ４９０１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路４９０２と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路４９０３と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路４８０６により処理される。コントロール回路４８０６は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路４８０７を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
チューナ４９０１で受信した信号のうち、音声信号は音声信号増幅回路４９０４に送られ、その出力は音声信号処理回路４９０５を経てスピーカー４９０６に供給される。制御回路４９０７は受信局（受信周波数）や音量の制御情報を入力部４９０８から受け、チューナ４９０１や音声信号処理回路４９０５に信号を供給する。
図６０（Ａ）に示すように、図６４のＥＬモジュールを筐体４４００１に組みこんで、テレビ受像機を完成させることができる。ＥＬモジュールにより、表示部４４００３が形成される。また、スピーカー４４００４、ビデオ入力端子４４００５などが適宜備えられている。
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。
このように本発明は、あらゆる電子機器に適用することが可能である。
本発明の表示装置の一構成例を示す図。 本発明の表示装置の一構成例を示す図。 本発明の表示装置の信号線駆動回路の一構成例を示す図。 本発明の表示装置の信号線駆動回路の動作を説明する図。 本発明の表示装置の信号線駆動回路の動作を説明する図。 本発明の表示装置の信号線駆動回路の一構成例を示す図。 本発明の表示装置の信号線駆動回路の動作を説明する図。 本発明の表示装置の信号線駆動回路の動作を説明する図。 本発明の表示装置の信号線駆動回路の一構成例を示す図。 本発明の表示装置の信号線駆動回路の動作を説明する図。 本発明の表示装置の信号線駆動回路の一構成例を示す図。 本発明の表示装置の信号線駆動回路の動作を説明する図。 本発明の表示装置の信号線駆動回路の一構成例を示す図。 本発明の表示装置の信号線駆動回路の動作を説明する図。 本発明の表示装置の信号線駆動回路の動作を説明する図。 本発明の表示装置の一構成例を示す図。 本発明の表示装置の信号線駆動回路の動作を説明する図。 本発明の表示装置の信号線駆動回路の一構成例を説明する図。 本発明の表示装置の信号線駆動回路の動作を説明する図。 本発明の表示装置の信号線駆動回路の一構成例を説明する図。 本発明の表示装置の信号線駆動回路の一構成例を説明する図。 本発明の表示装置の走査線駆動回路の一構成例を説明する図。 本発明の表示装置の走査線駆動回路の動作を説明する図。 本発明の表示装置の走査線駆動回路の一構成例を説明する図。 本発明の表示装置の走査線駆動回路の動作を説明する図。 本発明の表示装置の走査線駆動回路の一構成例を説明する図。 本発明の表示装置の走査線駆動回路の動作を説明する図。 本発明の表示装置の走査線駆動回路の一構成例を説明する図。 本発明の表示装置の走査線駆動回路の動作を説明する図。 本発明の表示装置の信号線駆動回路の一構成例を説明する図。 本発明の表示装置の信号線駆動回路の動作を説明する図。 本発明の表示装置の信号線駆動回路の動作を説明する図。 本発明の表示装置の信号線駆動回路の動作を説明する図。 本発明の表示装置の走査線駆動回路の一構成例を説明する図。 本発明の表示装置の走査線駆動回路の一構成例を説明する図。 本発明の表示装置の走査線駆動回路の一構成例を説明する図。 本発明の表示装置の走査線駆動回路の一構成例を説明する図。 本発明の表示装置に適用可能な画素構成の一例を説明する図。 本発明の表示装置に適用可能な画素構成の一例を説明する図。 本発明の表示装置の一構成例を示す図。 本発明の表示装置に適用可能な画素構成の一例を説明する図。 本発明の表示装置に適用可能な画素構成の一例を説明する図。 本発明の表示装置の駆動方法の一例を説明する図。 本発明の表示装置の駆動方法の一例を説明する図。 本発明の表示装置の駆動方法の一例を説明する図。 本発明の表示装置の一構成を説明する図。 本発明の表示装置の一構成を説明する図。 本発明の表示装置の一構成を説明する図。 本発明の表示装置の判別回路の一構成を説明する図。 本発明の表示装置の判別回路の一構成を説明する図。 本発明の表示装置の判別回路の一構成を説明する図。 本発明の表示装置の判別回路の一構成を説明する図。 本発明の表示装置の一構成を説明する図。 本発明の表示装置の一構成を説明する図。 本発明の表示装置の一構成を説明する図。 本発明の表示装置の一構成を説明する図。 本発明の表示装置に適用可能な発光素子を説明する図。 本発明の表示装置の一構成を説明する図。 本発明の表示装置の一構成を説明する図。 本発明の表示装置の使用形態の一例を示す図。 従来の表示装置の一構成を説明する図。 本発明の表示装置の使用形態の一例を示す図。 本発明の表示装置の使用形態の一例を示す図。 本発明の表示装置の使用形態の一例を示す図。 本発明の表示装置に適用可能な画素構成の一例を説明する図。 本発明の表示装置に適用可能な画素構成の一例を説明する図。 本発明の表示装置に適用可能な画素構成の一例を説明する図。 本発明の表示装置に適用可能な画素構成の一例を説明する図。 本発明の表示装置の駆動方法の一例を説明する図。 本発明の表示装置に適用可能な画素構成の一例を説明する図。 本発明の表示装置に適用可能な画素構成の一例を説明する図。 本発明の表示装置に適用可能な画素構成の一例を説明する図。 本発明の表示装置の信号線駆動回路の一構成例を説明する図。 本発明の表示装置の信号線駆動回路の一構成例を説明する図。 本発明の表示装置の信号線駆動回路の一構成例を説明する図。 本発明の表示装置の信号線駆動回路の一構成例を説明する図。 本発明の表示装置のフリップフロップ回路の一構成例を説明する図。 本発明の表示装置のラッチ回路の一構成例を説明する図。
符号の説明
１０１ 信号線駆動回路
１０２ 走査線駆動回路
１０３ 画素部
１０４ 画素
２０１ パルス出力回路
２０２ ラッチ回路
２０３ ラッチ回路
２０４ フリップフロップ回路
２０５ ＡＮＤゲート
２０６ スイッチ
２０７ シフトレジスタ
２１４ フリップフロップ回路
２１７ シフトレジスタ
２２７ ディスプレイコントローラ
２３１ パルス出力回路
２３５ ＡＮＤゲート
２３６ スイッチ
２４１ パルス出力回路
２４２ ラッチ回路
２４３ ラッチ回路
２４４ フリップフロップ回路
２４５ ＡＮＤゲート
２４６ スイッチ
２４７ シフトレジスタ
２５１ パルス出力回路
２５３ バッファ
２５４ フリップフロップ回路
２５５ ＡＮＤゲート
２５６ スイッチ
２５７ シフトレジスタ
２６１ パルス出力回路
２６４ フリップフロップ回路
２６５ ＡＮＤゲート
２６６ スイッチ
２６７ シフトレジスタ
２７１ パルス出力回路
２７３ 順次バッファ回路
２７４ フリップフロップ回路
２７５ ＡＮＤゲート
２７７ シフトレジスタ
２８１ スイッチ
２８２ スイッチ
２８３ Ｄ／Ａ変換回路
２８４ フリップフロップ回路
２８５ ＡＮＤゲート
２８６ スイッチ
２８７ シフトレジスタ
５０１ パルス出力回路
５０２ バッファ
５１１ パルス出力回路
５１２ 出力制御回路
５１３ フリップフロップ回路
５１４ ＡＮＤゲート
５１５ バッファ
５２１ Ｐチャネル型トランジスタ
５２２ Ｐチャネル型トランジスタ
５２３ Ｎチャネル型トランジスタ
５２４ Ｎチャネル型トランジスタ
５２５ インバータ
７０１ パルス出力回路
７０２ バッファ
７０３ 出力制御回路
７１１ パルス出力回路
７１２ バッファ
７１３ 出力制御回路
７１４ フリップフロップ回路
７１５ ＡＮＤゲート
７１６ バッファ
７１７ スイッチ
８０１ パルス出力回路
８０２ ラッチ回路
８０３ ラッチ回路
８０４ 出力制御回路
８１１ パルス出力回路
８１２ ラッチ回路
８１３ ラッチ回路
８１４ 出力制御回路
８１５ フリップフロップ回路

Claims (12)

  1. 行方向と列方向に対応してマトリクス状に複数の画素が配置された画素部と、
    ビデオ信号を信号線に入力する信号線駆動回路と、
    前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、
    前記信号線駆動回路はシフトレジスタを備え、前記走査線駆動回路に選択される行の画素に書き込むビデオ信号と前記選択される行の一行後の画素に新たに書き込もうとするビデオ信号とが等しいとき、前記シフトレジスタの信号の転送を停止する手段を有することを特徴とする表示装置。
  2. 行方向と列方向に対応してマトリクス状に複数の画素が配置された画素部と、
    ビデオ信号を信号線に入力する信号線駆動回路と、
    前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、
    前記信号線駆動回路はシフトレジスタを備え、前記走査線駆動回路に選択される行の画素に書き込むビデオ信号と前記選択される行の一行後の画素に新たに書き込もうとするビデオ信号とが連続した複数の列において等しいとき、前記連続した複数の列において前記シフトレジスタの信号の転送を停止する手段を有することを特徴とする表示装置。
  3. 行方向と列方向に対応してマトリクス状に複数の画素が配置された画素部と、
    ビデオ信号を信号線に入力する信号線駆動回路と、
    前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、
    前記信号線駆動回路はシフトレジスタとラッチ回路とを備え、前記ラッチ回路は前記シフトレジスタから供給されるサンプリングパルスに基づいて前記ビデオ信号を保持する手段を有し、
    前記ラッチ回路に保持されたビデオ信号と前記ラッチ回路に新たに書き込もうとするビデオ信号とが等しいとき、前記ラッチ回路へサンプリングパルスの供給を停止する手段を有することを特徴とする表示装置。
  4. 行方向と列方向に対応してマトリクス状に複数の画素が配置された画素部と、
    ビデオ信号を信号線に入力する信号線駆動回路と、
    前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、
    前記信号線駆動回路はシフトレジスタとラッチ回路とを備え、前記ラッチ回路は前記シフトレジスタから供給されるサンプリングパルスに基づいて前記ビデオ信号を保持する手段を有し、
    前記走査線駆動回路に選択される行の画素に書き込むビデオ信号と前記選択される行の一行後の画素に新たに書き込もうとするビデオ信号とが等しい列を有するとき、前記等しい列において前記ラッチ回路へサンプリングパルスの供給を停止する手段を有することを特徴とする表示装置。
  5. 行方向と列方向に対応してマトリクス状に複数の画素が配置された画素部と、
    ビデオ信号を信号線に入力する信号線駆動回路と、
    前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、
    前記信号線駆動回路はシフトレジスタとラッチ回路とを備え、前記ラッチ回路は前記シフトレジスタから供給されるサンプリングパルスに基づいて前記ビデオ信号を保持する手段を有し、
    前記走査線駆動回路に選択される行の画素に書き込むビデオ信号と前記選択される行の一行後の画素に新たに書き込もうとするビデオ信号とが連続した複数の列において等しいとき、前記連続した複数の列において前記シフトレジスタの信号の転送を停止する手段を有することを特徴とする表示装置。
  6. 行方向と列方向に対応してマトリクス状に複数の画素が配置された画素部と、
    ビデオ信号を信号線に入力する信号線駆動回路と、
    前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、
    前記信号線駆動回路はシフトレジスタと第１のラッチ回路と第２のラッチ回路とを備え、
    前記第１のラッチ回路は前記シフトレジスタから供給されるサンプリングパルスに基づいて前記ビデオ信号を保持する手段を有し、
    前記第２のラッチ回路は前記第１のラッチ回路から供給される前記ビデオ信号を保持する手段を有し、
    前記第２のラッチ回路に保持されたビデオ信号と前記第１のラッチ回路に新たに書き込もうとするビデオ信号とが等しいとき、前記第１のラッチ回路にサンプリングパルスの供給を停止する手段を有することを特徴とする表示装置。
  7. 行方向と列方向に対応してマトリクス状に複数の画素が配置された画素部と、
    ビデオ信号を信号線に入力する信号線駆動回路と、
    前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、
    前記信号線駆動回路はシフトレジスタと第１のラッチ回路と第２のラッチ回路とを備え、
    前記第１のラッチ回路は前記シフトレジスタから供給されるサンプリングパルスに基づいて前記ビデオ信号を保持する手段を有し、
    前記第２のラッチ回路は前記第１のラッチ回路から供給される前記ビデオ信号を保持する手段を有し、
    前記走査線駆動回路に選択される行の画素に書き込むビデオ信号と前記選択される行の一行後の画素に新たに書き込もうとするビデオ信号とが等しい列を有するとき、前記等しい列において前記第１のラッチ回路へサンプリングパルスの供給を停止する手段を有することを特徴とする表示装置。
  8. 行方向と列方向に対応してマトリクス状に複数の画素が配置された画素部と、
    ビデオ信号を信号線に入力する信号線駆動回路と、
    前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、
    前記信号線駆動回路はシフトレジスタと第１のラッチ回路と第２のラッチ回路とを備え、
    前記第１のラッチ回路は前記シフトレジスタから供給されるサンプリングパルスに基づいて前記ビデオ信号を保持する手段を有し、
    前記第２のラッチ回路は前記第１のラッチ回路から供給される前記ビデオ信号を保持する手段を有し、
    前記走査線駆動回路に選択される行の画素に書き込むビデオ信号と前記選択される行の一行後の画素に書き込もうとするビデオ信号とが連続した複数の列において等しいとき、前記連続した複数の列において前記第１のラッチ回路へサンプリングパルスの供給を停止する手段を有することを特徴とする表示装置。
  9. 行方向と列方向に対応してマトリクス状に複数の画素が配置された画素部と、
    ビデオ信号を信号線に入力する信号線駆動回路と、
    前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、
    前記走査線駆動回路は、選択される行の画素に書き込もうとするビデオ信号と前記選択される行の画素に保存されたビデオ信号とが等しいとき、前記選択される行の画素へのビデオ信号の書き込みを停止する手段を有し、
    前記信号線駆動回路はシフトレジスタを備え、前記走査線駆動回路に選択される行の画素に書き込むビデオ信号と前記選択される行の一行後の画素に書き込もうとするビデオ信号とが等しいとき、前記シフトレジスタの信号の転送を停止する手段を有することを特徴とする表示装置。
  10. 行方向と列方向に対応してマトリクス状に複数の画素が配置された画素部と、
    ビデオ信号を信号線に入力する信号線駆動回路と、
    前記ビデオ信号を書き込む画素の行を選択する走査線駆動回路とを有し、
    前記走査線駆動回路は、選択される行の画素に書き込もうとするビデオ信号と前記選択される行の画素に保存されたビデオ信号とが等しいとき、前記選択される行の画素を選択しない手段を有し、
    前記信号線駆動回路はシフトレジスタを備え、前記走査線駆動回路に選択される行の画素に書き込むビデオ信号と前記選択される行の一行後の画素に書き込もうとするビデオ信号とが等しいとき、前記シフトレジスタの信号の転送を停止する手段を有することを特徴とする表示装置。
  11. 請求項１乃至請求項１０のいずれか一項において、
    前記シフトレジスタは複数のフリップフロップ回路で構成され、
    前記フリップフロップ回路の入出力部分に前記シフトレジスタの信号の転送を制御するスイッチが設けられていることを特徴とする表示装置。
  12. 請求項１乃至請求項１１のいずれか一項において、
    前記シフトレジスタは複数の領域を有し、前記シフトレジスタの複数の領域はそれぞれ異なるスタートパルス信号が入力されることによって転送が制御されていることを特徴とする表示装置。
JP2006323149A 2005-12-02 2006-11-30 表示装置 Expired - Fee Related JP4693757B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006323149A JP4693757B2 (ja) 2005-12-02 2006-11-30 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005348835 2005-12-02
JP2005348835 2005-12-02
JP2006323149A JP4693757B2 (ja) 2005-12-02 2006-11-30 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010251043A Division JP5448263B2 (ja) 2005-12-02 2010-11-09 表示装置、半導体装置、モジュール及び電子機器

Publications (2)

Publication Number Publication Date
JP2007179032A true JP2007179032A (ja) 2007-07-12
JP4693757B2 JP4693757B2 (ja) 2011-06-01

Family

ID=38304215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006323149A Expired - Fee Related JP4693757B2 (ja) 2005-12-02 2006-11-30 表示装置

Country Status (1)

Country Link
JP (1) JP4693757B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011141531A (ja) * 2009-11-30 2011-07-21 Semiconductor Energy Lab Co Ltd 液晶表示装置、液晶表示装置の駆動方法、及び当該液晶表示装置を具備する電子機器
JP2015102596A (ja) * 2013-11-21 2015-06-04 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置
JP2015228019A (ja) * 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置
JP2017021188A (ja) * 2015-07-10 2017-01-26 ラピスセミコンダクタ株式会社 表示デバイスのドライバ
JP2019071456A (ja) * 2009-09-04 2019-05-09 株式会社半導体エネルギー研究所 半導体装置
JP2022008550A (ja) * 2010-01-24 2022-01-13 株式会社半導体エネルギー研究所 表示装置
JP2022091928A (ja) * 2016-05-19 2022-06-21 株式会社半導体エネルギー研究所 表示システム及び移動体

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922600B2 (en) 2005-12-02 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137886A (ja) * 1988-11-18 1990-05-28 Sanyo Electric Co Ltd シフトレジスタ
JPH0535221A (ja) * 1991-08-01 1993-02-12 Sharp Corp 表示装置
JPH1083165A (ja) * 1996-09-06 1998-03-31 Nec Corp Ｌｃｄドライバ
JP2001242841A (ja) * 1996-11-08 2001-09-07 Seiko Epson Corp 液晶パネルの駆動装置、液晶装置及び電子機器
JP2001306014A (ja) * 2000-04-26 2001-11-02 Seiko Epson Corp 電気光学パネルのデータ線駆動回路、その制御方法、電気光学装置、および電子機器
JP2002032048A (ja) * 2000-05-09 2002-01-31 Sharp Corp 画像表示装置およびそれを用いた電子機器
JP2003150132A (ja) * 2001-11-16 2003-05-23 Toshiba Corp 表示装置
JP2003248468A (ja) * 2001-12-18 2003-09-05 Sharp Corp 表示装置およびその駆動方法
JP2004205725A (ja) * 2002-12-25 2004-07-22 Semiconductor Energy Lab Co Ltd 表示装置および電子機器
JP2005275382A (ja) * 2004-02-25 2005-10-06 Hitachi Displays Ltd 表示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137886A (ja) * 1988-11-18 1990-05-28 Sanyo Electric Co Ltd シフトレジスタ
JPH0535221A (ja) * 1991-08-01 1993-02-12 Sharp Corp 表示装置
JPH1083165A (ja) * 1996-09-06 1998-03-31 Nec Corp Ｌｃｄドライバ
JP2001242841A (ja) * 1996-11-08 2001-09-07 Seiko Epson Corp 液晶パネルの駆動装置、液晶装置及び電子機器
JP2001306014A (ja) * 2000-04-26 2001-11-02 Seiko Epson Corp 電気光学パネルのデータ線駆動回路、その制御方法、電気光学装置、および電子機器
JP2002032048A (ja) * 2000-05-09 2002-01-31 Sharp Corp 画像表示装置およびそれを用いた電子機器
JP2003150132A (ja) * 2001-11-16 2003-05-23 Toshiba Corp 表示装置
JP2003248468A (ja) * 2001-12-18 2003-09-05 Sharp Corp 表示装置およびその駆動方法
JP2004205725A (ja) * 2002-12-25 2004-07-22 Semiconductor Energy Lab Co Ltd 表示装置および電子機器
JP2005275382A (ja) * 2004-02-25 2005-10-06 Hitachi Displays Ltd 表示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019071456A (ja) * 2009-09-04 2019-05-09 株式会社半導体エネルギー研究所 半導体装置
US12002818B2 (en) 2009-09-04 2024-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11695019B2 (en) 2009-09-04 2023-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10854640B2 (en) 2009-09-04 2020-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11282477B2 (en) 2009-11-30 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, method for driving the same, and electronic device including the same
KR101839931B1 (ko) * 2009-11-30 2018-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 액정 표시 장치의 구동 방법, 및 이 액정 표시 장치를 구비하는 전자기기
US10847116B2 (en) 2009-11-30 2020-11-24 Semiconductor Energy Laboratory Co., Ltd. Reducing pixel refresh rate for still images using oxide transistors
JP2011141531A (ja) * 2009-11-30 2011-07-21 Semiconductor Energy Lab Co Ltd 液晶表示装置、液晶表示装置の駆動方法、及び当該液晶表示装置を具備する電子機器
US11636825B2 (en) 2009-11-30 2023-04-25 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, method for driving the same, and electronic device including the same
JP2022008550A (ja) * 2010-01-24 2022-01-13 株式会社半導体エネルギー研究所 表示装置
JP2015102596A (ja) * 2013-11-21 2015-06-04 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置
JP2015228019A (ja) * 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置
JP2017021188A (ja) * 2015-07-10 2017-01-26 ラピスセミコンダクタ株式会社 表示デバイスのドライバ
JP2022091928A (ja) * 2016-05-19 2022-06-21 株式会社半導体エネルギー研究所 表示システム及び移動体

Also Published As

Publication number Publication date
JP4693757B2 (ja) 2011-06-01

Similar Documents

Publication Publication Date Title
JP5679533B2 (ja) 表示装置
JP5663639B2 (ja) 半導体装置
JP7304929B2 (ja) 表示装置
JP5640066B2 (ja) 半導体装置
JP5538451B2 (ja) 表示装置
JP5848278B2 (ja) 表示装置の駆動方法
KR101239162B1 (ko) 표시장치와 그 구동방법, 반도체장치, 및 전자기기
JP4693757B2 (ja) 表示装置
JP5364235B2 (ja) 表示装置
JP5264014B2 (ja) 半導体装置、表示装置及び電子機器
JP4999390B2 (ja) 表示装置
JP2006350304A (ja) 表示装置及びその駆動方法並びに電子機器
JP5177953B2 (ja) 半導体装置及び表示装置
JP4860143B2 (ja) 表示装置
JP4467900B2 (ja) 発光装置の駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4693757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees