JP2007178794A - 光導波路装置及び光導波路装置の製造方法 - Google Patents

Abstract

【課題】基板上の溝の残渣の発生を防ぐことである。
【解決手段】光ファイバ４１〜４５を取り付けるためのＶ溝１１を有する基板１０と、基板１０上に形成された下部クラッド層と、前記下部クラッド層上に形成された光導波路パターンのコア層と、前記下部クラッド層及び前記光導波路パターンのコア層上に形成された上部クラッド層と、を備え、前記下部クラッド層の厚さ及び前記コア層の厚さの和は、１８［μｍ］以上である。
【選択図】図１

Description

本発明は、光導波路装置及び光導波路装置の製造方法に関する。

従来、平面光波回路（ＰＬＣ：Planar Lightwave Circuit）のように、光導波路を基板上に形成する技術が実施されている。例えば、ＰＬＣを用いて、スプリッタ、光スイッチ等が形成される。また、例えば、スプリッタとしてのＰＬＣと、当該ＰＬＣの光導波路に光入出力する光ファイバと、を接続可能な光導波路チップが実施されている。

光導波路チップとしては、２つの方式のものが考えられている。第１の方式は、ＰＬＣ基板と、ＰＬＣ基板の光導波路及び光入出力用の光ファイバを接続する接続基板と、を備え、ＰＬＣ基板及び接続基板が別々の別体型である。第２の方式は、ＰＬＣ部と、接続部と、を備え、ＰＬＣ部及び接続部が同一の基板上に形成される集積型である（例えば、特許文献１、２参照）。集積型の光導波路チップにおいて、接続部は、光ファイバの位置を固定するためのＶ溝を有する。

集積型の光導波路チップの製造方法を説明する。先ず、Ｓｉ等から、一枚の基板が切り出され、その基板の接続部の位置にＶ溝が形成される。一枚の基板に、複数の光導波路チップが形成されるものとする。そして、その基板上に、下部クラッド層、光導波路になるコア層、が順に形成され、さらにスピンコートによりフォトリソグラフィ用のフォトレジスト層が形成される。この下部クラッド層、コア層、フォトレジスト層は、基板の全面に形成されるため、ＰＬＣ部分のみでなくＶ溝上にも形成される。

図１３に、フォトレジスト層５４が形成された接続部５０の縦断面を示す。図１３に示すように、上記製造工程により、例えば、光導波路チップの接続部５０は、Ｖ溝１１が形成された基板１０と、基板１０上に形成された下部クラッド層５１と、下部クラッド層５１上に形成されたコア層５２と、コア層５２上に形成されたフォトレジスト層５４と、が形成される。

引き続き、ＰＬＣ部のフォトレジスト層が光導波路パターンのマスク上から露光され、さらに、全面の光導波路パターン以外のコア層（及びフォトレジスト層）がドライエッチングにより除去される。そして、光導波路パターンのフォトレジスト層がウエットエッチングにより除去され、コア層及び下部クラッド層上に上部クラッド層が形成される。そして、光導波路チップ毎に切り離され、その際に接続部（Ｖ溝上）の下部クラッド層、コア層、上部クラッド層が除去される。この光導波路チップ上のＶ溝に光入出力用の光ファイバが接着されて取り付けられ、この光ファイバの固定用のカバーが取り付けられて光導波路モジュールとして使用される。
特開２００３−３０２５４５号公報 特開平１−１２６６０８号公報

しかし、従来の集積型の光導波路チップでは、基板の接続部（Ｖ溝上）の下部クラッド層、コア層、上部クラッド層の除去を高精度で行うことができなかった。具体的には、図１３に示すように、Ｖ溝１１の深さが約１００［μｍ］と高段差であるため、フォトレジスト層５４の形成時に、Ｖ溝１１のエッジ部５５では、レジスト材料が塗られていない箇所が発生する。この箇所は、レジスト材料が塗られていないため、光導波路パターン以外のコア層５２（及びフォトレジスト層５４）の除去時に削られ、クラックが発生する。

このクラックはＶ溝１１まで達するため、光導波路パターンのフォトレジスト層５４の除去時にウエットエッチングの溶液がＶ溝１１と下部クラッド層５１との間に入り込む。Ｖ溝１１及び下部クラッド層５１の間に入り込んだ溶液を完全に除去することは難しいため、Ｖ溝１１上の上部クラッド層及び下部クラッド層５１を除去する際に、それらのクラッド層が残渣としてＶ溝１１上に付着して残ってしまう。この残渣により、Ｖ溝１１への光ファイバの取り付けの際に、光ファイバの位置ずれが生じ、大きな接続損失の発生原因となっていた。

本発明の課題は、基板上の溝の残渣の発生を防ぐことである。

上記課題を解決するため、請求項１に記載の発明の光導波路装置は、
光ファイバを取り付けるための溝を有する基板と、
前記基板上に形成された下部クラッド層と、
前記下部クラッド層上に形成された光導波路パターンのコア層と、
前記下部クラッド層及び前記光導波路パターンのコア層上に形成された上部クラッド層と、を備え、
前記下部クラッド層の厚さ及び前記コア層の厚さの和は、１８［μｍ］以上であることを特徴とする。

請求項２に記載の発明は、請求項１に記載の光導波路装置において、
前記下部クラッド層の厚さ及び前記コア層の厚さの和は、３５［μｍ］以下であることを特徴とする。

請求項３に記載の発明の光導波路装置の製造方法は、
光ファイバを取り付けるための溝を基板に形成する工程と、
前記基板に下部クラッド層を形成する下部クラッド層工程と、
前記下部クラッド層上にコア層を形成するコア層工程と、
前記コア層上にフォトレジスト層を形成する工程と、
光導波路パターン以外の前記コア層及び前記フォトレジスト層を除去し、残ったフォトレジスト層を除去する工程と、
前記下部クラッド層及び前記光導波路パターンのコア層上に上部クラッド層を形成する工程と、
前記溝上の前記下部クラッド層、前記コア層及び前記上部クラッド層を除去して光導波路装置とする工程と、を含み、
前記下部クラッド層工程及び前記コア層工程において、前記下部クラッド層の厚さ及び前記コア層の厚さの和を１８［μｍ］以上にすることを特徴とする。

請求項４に記載の発明は、請求項３に記載の光導波路装置の製造方法において、
前記下部クラッド層工程及び前記コア層工程において、前記下部クラッド層の厚さ及び前記コア層の厚さの和は、３５［μｍ］以下にすることを特徴とする。

請求項５に記載の発明は、請求項３又は４に記載の光導波路装置の製造方法において、
前記下部クラッド層工程及び前記コア層工程において、スピンコート又はスプレーコートにより前記下部クラッド層及び前記コア層を形成することを特徴とする。

請求項１、３に記載の発明によれば、下部クラッド層及びコア層の厚さの和を１８［μｍ］以上にするので、光導波路装置製造時の基板上の溝の残渣の発生を防ぐことができ、溝に固定される光ファイバの位置ずれを防ぎ、接続損失を低減できる。

請求項２、４に記載の発明によれば、下部クラッド層及びコア層の厚さの和を３５［μｍ］以下にして形成するので、下部クラッド層及びコア層の厚さの分布のムラを低減できる。

請求項５に記載の発明によれば、下部クラッド層及びコア層をスピンコート又はスプレーコートにより形成するので、下部クラッド層及びコア層の厚さを容易に調整して形成できる。

以下、添付図面を参照して本発明に係る実施の形態を詳細に説明する。ただし、発明の範囲は、図示例に限定されない。

図１〜図１２を参照して、本発明に係る実施の形態を説明ずる。先ず、図１〜図３を参照して、本実施の形態の光導波路チップ１００の装置構成を説明する。図１に、本実施の形態の光導波路モジュール１の構成を示す。

図１に示すように、集積型の光導波路モジュール１は、光導波路装置としての光導波路チップ１００と、光ファイバ４１〜４５と、を備えて構成される。光導波路チップ１００は、Ｓｉ（シリコン）等の一枚の基板１０を含む、ＰＬＣ（平面光波回路）部２０と、光合流側の接続部３０Ａと、光分岐側の接続部３０Ｂと、を備えて構成される。

本実施の形態において、ＰＬＣ部２０は、１つの光合流部及び４つの光分岐部を有するスプリッタとして説明するが、これに限定されるものではなく、ＰＬＣ部２０を、その他の入出力数のスプリッタとしたり、光スイッチ等の他のＰＬＣとしてもよい。

図２に、ＰＬＣ部２０の一部の斜視構成を示す。図２では、簡単のために、ＰＬＣ部２０の一部の縦断面を示す。図２に示すように、ＰＬＣ部２０は、基板１０と、下部クラッド層２１と、コア層２２と、上部クラッド層２３と、を備えて構成される。下部クラッド層２１は、フッ素化ポリイミド等を材料とし、基板１０上に形成される。コア層２２は、光導波路であり、フッ素化ポリイミド等を材料とし、下部クラッド層２１上に光導波路パターン状に形成される。上部クラッド層２３は、下部クラッド層と同様の材料とし、下部クラッド層２１及びコア層２２上に形成される。

図３に、接続部３０Ａの一部の斜視構成を示す。図１に示すように、接続部３０Ａは、光合流用の光ファイバ４１の端面と、ＰＬＣ部２０の光合流側のコア層２２の端面と、が光伝送可能に接続される。図３に示すように、接続部３０Ａの基板１０には、Ｖ溝１１が形成される。接続部３０Ａでは、Ｖ溝１１に光ファイバ４１が固定して取り付けられ、ＵＶ（Ultra Violet）硬化型接着剤（樹脂）等の接着剤を介してガラス等のカバー３１Ａが取り付けられている。

接続部３０Ｂは、光分岐用の光ファイバ４２〜４５と、ＰＬＣ部２０の光分岐側のコア層２２と、が光伝送可能に接続される。接続部３０Ｂの基板１０には、接続部３０Ｂと同様に４つのＶ溝１１が形成される。接続部３０Ｂでは、各Ｖ溝１１に光ファイバ４２〜４５が固定して取り付けられ、樹脂等の接着剤を介してガラス等のカバー３１Ｂが取り付けられている。また、基板１０上の溝として、Ｖ溝１１の他に、ＰＬＣ部２０と、接続部３０Ａ，３０Ｂとの間の境界にＶ字状等の溝を有する構成としてもよい。

次に、図４〜図１２を参照して光導波路モジュール１の製造方法を説明する。特に、本実施の形態の特徴がある接続部３０Ａの製造方法について詳細に説明するが、接続部３０Ｂの製造方法も同様である。

図４（ａ）に、Ｖ溝形成工程でのウェハ２００の平面構成を示す。図４（ｂ）に、下部クラッド層形成工程でのウェハ２０１の平面構成を示す。図５（ａ）に、コア層形成工程でのウェハ２０２の平面構成を示す。図５（ｂ）に、フォトレジスト層形成工程でのウェハ２０３の平面構成を示す。図６（ａ）に、フォトリゾグラフィ工程でのウェハ２０４の平面構成を示す。図６（ｂ）に、コア層除去工程でのウェハ２０５の平面構成を示す。図７（ａ）に、フォトレジスト層除去工程でのウェハ２０６の平面構成を示す。図７（ｂ）に、上クラッド層工程でのウェハ２０７の平面構成を示す。図８に、チップ化工程での光導波路チップ１００の平面構成を示す。なお、図４〜図７における各チップの外形線は、各チップの境界を示すために入れたものであり、実際の線ではない。

図９（ａ）に、Ｖ溝形成工程でのウェハの縦断面を示す。図９（ｂ）に、下部クラッド層形成工程でのウェハの縦断面を示す。図９（ｃ）に、コア層形成工程でのウェハの縦断面を示す。図１０（ａ）に、フォトレジスト層形成工程でのウェハの縦断面を示す。図１０（ｂ）に、フォトレジスト層除去工程でのウェハの縦断面を示す。図１０（ｃ）に、チップ化工程でのウェハの縦断面を示す。

先ず、シリコン等から、基板１０のウェハが作成される。そのウェハに対して、図４（ａ）に示すように、Ｖ溝形成工程として、接続部３０Ａ，３０Ｂにおける各Ｖ溝１１がウエットエッチング等での異方性エッチングにより形成され、ウェハ２００とされる。また、図示しないが、ＰＬＣ部２０及び接続部３０Ａ，３０Ｂの境界の溝がウエットエッチング等により形成される。例えば、図９（ａ）に示すように、接続部３０Ａにおいて、Ｖ溝１１を有する基板１０が形成される。

そして、ウェハ２００に対して、図４（ｂ）に示すように、下部クラッド層形成工程として、ＰＬＣ部２０及び接続部３０Ａ，３０Ｂにおいて、下部クラッド層２１の材料が基板１０にスピンコートされて、熱処理にて硬化されることにより下部クラッド層２１が形成され、ウェハ２０１とされる。例えば、図９（ｂ）に示すように、接続部３０Ａにおいて、Ｖ溝１１を含む基板１０上に下部クラッド層２１が形成される。下部クラッド層２１の厚さ（膜厚）をｄ１とする。

そして、ウェハ２０１に対して、図５（ａ）に示すように、コア層形成工程として、ＰＬＣ部２０及び接続部３０Ａ，３０Ｂにおいて、コア層２２Ａの材料（コア層２２の材料）が基板１０にスピンコートされて、熱処理にて硬化されることによりコア層２２Ａが形成され、ウェハ２０２とされる。例えば、図９（ｃ）に示すように、接続部３０Ａにおいて、下部クラッド層２１上にコア層２２Ａが形成される。コア層２２Ａ（コア層２２）の厚さ（膜厚）をｄ２とする。

図１１に、スピンコート時のスピンナー回転数と、膜厚と、の関係を示す。図１１での測定条件としては、材料１．５［ｍｌ］を、３［inch］のスピンナーに滴下し、０→５００［ｒｐｍ］に約６０［ｓ］で達するよう回転駆動したこととする。図１１に示すように、スピンナーの回転数［ｒｐｍ］を変化させることにより、下部クラッド層２１、コア層２２Ａの膜厚［μｍ］を調整できる。上記スピンナー回転数を利用して、本実施の形態では、下部クラッド層２１及びコア層２２Ａの膜厚（ｄ１＋ｄ２）について、従来の集積型の光導波路チップに比べて膜厚（ｄ１＋ｄ２）が厚く調整されて形成される。膜厚（ｄ１＋ｄ２）が厚く形成されるため、Ｖ溝１１のエッジ部においても、下部クラッド層２１及びコア層２２Ａが不適切なまでに薄くならない。

そして、ウェハ２０２に対して、図５（ｂ）に示すように、フォトレジスト層形成工程として、ＰＬＣ部２０及び接続部３０Ａ，３０Ｂにおいて、フォトレジスト層２４の材料が基板１０にスピンコートされることによりフォトレジスト層２４が形成され、ウェハ２０３とされる。フォトレジスト層２４の材料は、シリコン含有レジスト等である。例えば、図１０（ａ）に示すように、接続部３０Ａにおいて、コア層２２Ａ上にフォトレジスト層２４が形成される。

そして、ウェハ２０３に対して、図６（ａ）に示すように、フォトリゾグラフィ工程（コア層形成工程）として、ＰＬＣ部２０において、光導波路パターンのネガ部分又はポジ部分にマスク露光され光導波路パターンが形成され、ウェハ２０４とされる。

そして、ウェハ２０４に対して、図６（ｂ）に示すように、コア層除去工程（コア層形成工程）として、ＰＬＣ部２０において、光導波路パターン以外のコア層２２Ａ（及びフォトレジスト層２４）が反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）等のドライエッチングにより除去されて光導波路パターンのコア層２２，フォトレジスト層２４が形成され、ウェハ２０５とされる。接続部３０Ａ，３０Ｂのコア層２２Ａ，フォトレジスト層２４はそのまま残される。

そして、ウェハ２０５に対して、図７（ａ）に示すように、フォトレジスト層除去工程として、ＰＬＣ部２０、接続部３０Ａ，３０Ｂにおいて、光導波路パターンのフォトレジスト層２４がウエットエッチングにより除去され、ウェハ２０６とされる。例えば、図１０（ｂ）に示すように、接続部３０Ａにおいて、フォトレジスト層２４が除去され、下部クラッド層２１及びコア層２２Ａが残される。

膜厚（ｄ１＋ｄ２）が厚く形成されているため、フォトレジスト層２４形成時にレジスト材料が塗られていない部分が無く、コア層２２Ａ（及びフォトレジスト層２４）のドライエッチング時にも、Ｖ溝１１のエッジ部付近の下部クラッド層２１にクラックが発生することなく、下部クラッド層２１と基板１０との間に、コア層２２除去時のウエットエッチングの溶液が入り込むことが無い。

図１２に、膜厚（ｄ１＋ｄ２）と、コア層２２Ａ除去のエッチング（ＲＩＥ）後のクラック発生率と、の関係を示す。図１２に示すように、１８［μｍ］≦膜厚（ｄ１＋ｄ２）≦３５［μｍ］の条件で、クラックが発生していない。なお、図１１のグラフに示すように、膜厚（ｄ１＋ｄ２）＞３５［μｍ］とすると、スピンコートの回転が約５００［ｒｐｍ］以下となってかなり遅くなり、膜厚分布にムラが多くなるため好ましくない。このため、本実施の形態では、１８［μｍ］≦膜厚（ｄ１＋ｄ２）≦３５［μｍ］とする。

また、下部クラッド層２１とコア層２２との屈折差により最適なコア層２２の膜厚ｄ２が決定されるため、下部クラッド層２１の膜厚ｄ１の変更が容易であることが好ましい。

そして、ウェハ２０６に対して、図７（ｂ）に示すように、上部クラッド層形成工程として、ＰＬＣ部２０及び接続部３０Ａ，３０Ｂにおいて、上部クラッド層２３の材料が基板１０にスピンコートされて、熱処理にて硬化されることにより上部クラッド層２３が形成され、ウェハ２０７とされる。

そして、図８に示すように、チップ化工程として、ダイシング等によりウェハ２０７が各光導波路チップに切り離される。このとき、接続部３０Ａ，３０Ｂにおいて、上部クラッド層２３、コア層２２及び下部クラッド層２１がＶ溝１１上から除去され光導波路チップ１００とされる。接続部３０Ａ，３０Ｂ上の各層は、チップ切り離し時にまとめて容易に取り外される。これは、下部クラッド層２１と、接続部３０Ａ，３０Ｂの基板１０との間に接着層が無いためである。

チップ化工程において、例えば、図１０（ｃ）に示すように、接続部３０Ａにおいて、上部クラッド層２３及び下部クラッド層２１が除去され、Ｖ溝１１を有する基板１０が残る。本実施の形態では、膜厚（ｄ１＋ｄ２）を厚くしたため、下部クラッド層２１にクラックが発生せず、下部クラッド層２１を残渣の発生なく高精度に除去できる。

そして、各光導波路チップ１００は、光入出力用の光ファイバ４１〜４５がＶ溝１１に取り付けられて接着剤により接着され、カバー３１Ａ，３１Ｂが取り付けられて光導波路モジュール１とされる。

以上、本実施の形態によれば、光導波路モジュール１の製造において、下部クラッド層２１及びコア層２２Ａの膜厚（ｄ１＋ｄ２）を１８［μｍ］以上にして形成するので、基板１０上のＶ溝１１の残渣の発生を防ぐことができ、Ｖ溝１１に固定される光ファイバの位置ずれを防ぎ、接続損失を低減できる。

また、下部クラッド層２１及びコア層２２Ａの膜厚（ｄ１＋ｄ２）を３５［μｍ］以下にして形成するので、下部クラッド層２１及びコア層２２Ａの膜厚分布のムラを低減できる。

また、下部クラッド層２１及びコア層２２Ａをスピンコートにより形成するので、下部クラッド層２１及びコア層２２Ａの膜厚を容易に調整して形成できる。

なお、上記各実施の形態における記述は、本発明に係る光導波路装置及び光導波路装置の製造方法の一例であり、これに限定されるものではない。

例えば、本実施の形態では、クラッド層、コア層、フォトレジスト層の形成をスピンコートで行うこととしたが、これに限定されるものではなく、スプレーコート等で塗布することとしてもよい。

その他、上記各実施の形態におけるの細部構成及び詳細動作に関しても、本発明の趣旨を逸脱しない範囲で適宜変更可能である。

本発明に係る実施の形態の光導波路モジュール１の構成を示す図である。 ＰＬＣ部２０の一部の構成を示す斜視図である。 接続部３０Ａの一部の構成を示す斜視図である。 （ａ）は、Ｖ溝形成工程でのウェハ２００の平面図である。（ｂ）は、下部クラッド層形成工程でのウェハ２０１の平面図である。 （ａ）は、コア層形成工程でのウェハ２０２の平面図である。（ｂ）は、フォトレジスト層形成工程でのウェハ２０３の平面図である。 （ａ）は、フォトリゾグラフィ工程でのウェハ２０４の平面図である。（ｂ）は、コア層除去工程でのウェハ２０５の平面図である。 （ａ）は、フォトレジスト層除去工程でのウェハ２０６の平面図である。（ｂ）は、上クラッド層工程でのウェハ２０７の平面図である。 チップ化工程での光導波路チップ１００の平面図である。 （ａ）は、Ｖ溝形成工程でのウェハの縦断面図である。（ｂ）は、下部クラッド層形成工程でのウェハの縦断面図である。（ｃ）は、コア層形成工程でのウェハの縦断面図である。 （ａ）は、フォトレジスト層形成工程でのウェハの縦断面図である。（ｂ）は、フォトレジスト層除去工程でのウェハの縦断面図である。（ｃ）は、チップ化工程でのウェハの縦断面図である。 スピンコート時のスピンナー回転数と、膜厚と、の関係を示す図である。 膜厚（ｄ１＋ｄ２）と、コア層除去のエッチング（ＲＩＥ）後のクラック発生率と、の関係を示す図である。 フォトレジスト層５４が形成された接続部５０の縦断面図である。

符号の説明

１ 光導波路モジュール
１００ 光導波路チップ
１０ 基板
１１ Ｖ溝
２０ ＰＬＣ部
３０Ａ，３０Ｂ，５０ 接続部
２１，５１ 下部クラッド層
２２，２２Ａ，５２ コア層
２３ 上部クラッド層
２４，５４ フォトレジスト層
３１Ａ，３１Ｂ カバー
４１〜４５ 光ファイバ
２００〜２０７ ウェハ

Claims (5)

1. 光ファイバを取り付けるための溝を有する基板と、
   前記基板上に形成された下部クラッド層と、
   前記下部クラッド層上に形成された光導波路パターンのコア層と、
   前記下部クラッド層及び前記光導波路パターンのコア層上に形成された上部クラッド層と、を備え、
   前記下部クラッド層の厚さ及び前記コア層の厚さの和は、１８［μｍ］以上であることを特徴とする光導波路装置。
2. 前記下部クラッド層の厚さ及び前記コア層の厚さの和は、３５［μｍ］以下であることを特徴とする請求項１に記載の光導波路装置。
3. 光ファイバを取り付けるための溝を基板に形成する工程と、
   前記基板に下部クラッド層を形成する下部クラッド層工程と、
   前記下部クラッド層上にコア層を形成するコア層工程と、
   前記コア層上にフォトレジスト層を形成する工程と、
   光導波路パターン以外の前記コア層及び前記フォトレジスト層を除去し、残ったフォトレジスト層を除去する工程と、
   前記下部クラッド層及び前記光導波路パターンのコア層上に上部クラッド層を形成する工程と、
   前記溝上の前記下部クラッド層、前記コア層及び前記上部クラッド層を除去して光導波路装置とする工程と、を含み、
   前記下部クラッド層工程及び前記コア層工程において、前記下部クラッド層の厚さ及び前記コア層の厚さの和を１８［μｍ］以上にすることを特徴とする光導波路装置の製造方法。
4. 前記下部クラッド層工程及び前記コア層工程において、前記下部クラッド層の厚さ及び前記コア層の厚さの和は、３５［μｍ］以下にすることを特徴とする請求項３に記載の光導波路装置の製造方法。
5. 前記下部クラッド層工程及び前記コア層工程において、スピンコート又はスプレーコートにより前記下部クラッド層及び前記コア層を形成することを特徴とする請求項３又は４に記載の光導波路装置の製造方法。

Images