JP2007173612A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007173612A JP2007173612A JP2005370665A JP2005370665A JP2007173612A JP 2007173612 A JP2007173612 A JP 2007173612A JP 2005370665 A JP2005370665 A JP 2005370665A JP 2005370665 A JP2005370665 A JP 2005370665A JP 2007173612 A JP2007173612 A JP 2007173612A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- light
- gate electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】低温かつ簡便なゲッタリングプロセスで高性能な半導体装置を製造することができる半導体装置の製造方法、及び、それを用いて得られる半導体装置及び表示装置を提供する。
【解決手段】絶縁基板上に、触媒元素が添加された結晶性半導体層、ゲート絶縁膜及びゲート電極がこの順に積層された構造を有する半導体装置の製造方法であって、上記製造方法は、結晶性半導体層を透過し、かつゲート電極に吸収される光をゲート電極に対して照射する光照射工程を含む半導体装置の製造方法である。
【選択図】図1−2
【解決手段】絶縁基板上に、触媒元素が添加された結晶性半導体層、ゲート絶縁膜及びゲート電極がこの順に積層された構造を有する半導体装置の製造方法であって、上記製造方法は、結晶性半導体層を透過し、かつゲート電極に吸収される光をゲート電極に対して照射する光照射工程を含む半導体装置の製造方法である。
【選択図】図1−2
Description
本発明は、半導体装置の製造方法に関する。より詳しくは、移動度の高い薄膜トランジスタ等の製造に好適な半導体装置の製造方法、及び、それを用いて得られる半導体装置及び表示装置に関するものである。
半導体装置は、半導体の電気特性を利用した能動素子を備える電子装置であり、オーディオ機器、通信機器、コンピュータ、家電機器等に広く利用されている。なかでも、薄膜トランジスタ(Thin Film Transistor;以下「TFT」ともいう。)は、アクティブマトリクス駆動方式の液晶表示装置等において、画素の駆動を制御するスイッチング素子やドライバ回路として一般的に用いられている。近年では、液晶表示装置の大型化及び高精細化が急速に進展していることから、TFTの高性能化が強く求められており、また製造工程の効率化も求められている。
TFTの構成としては、ガラス基板上に、下地絶縁膜、シリコン層、ゲート絶縁膜及びゲート電極を積層し、シリコン層にソース電極及びドレイン電極を接続する構造等が知られている。近年、アクティブマトリクス駆動方式の液晶表示装置では、TFTの高性能化に好適なシリコン層の材料として連続粒界結晶シリコン(以下、「CG−Si」ともいう。)が用いられている。CG−Siは、ニッケル等の触媒元素を添加したアモルファスシリコン(非晶質シリコン)を固相結晶成長させることによって形成される。このようなCG−Siは、シリコン結晶の粒子と粒子の間(結晶粒界)における原子の並び方が連続しているため、アモルファスシリコン(非晶質シリコン)に比べて移動度に優れ、比較的低温プロセスでの成膜も可能である。しかしながら、固相結晶成長後において触媒元素は、偏析相としてCG−Si膜中に不規則に残留しており、特に結晶粒界において多くの偏析相が形成されることが確認されている。そして、この触媒元素の偏析相を原因としてリーク電流の増加等の不良を発生すると考えられているため、通常CG−Siを形成した場合には、触媒元素をTFTのチャネル領域外に除去するゲッタリングプロセスが必要になる。
そこで、基板を熱アニール法、瞬間熱アニール法(RTA法)等によりアニールすることによって触媒元素のゲッタリングを行う技術が開示されている(例えば、特許文献1参照。)。しかしながら、この技術を用いてゲッタリングを行う場合には、比較的高温、かつ長時間アニールする必要があるため、通常基板に用いられるガラスの収縮が大きくなってしまい、TFTの微細化に伴うマスクアライメントの制御が困難にとなるという点で改善の余地があった。それに対して、固体レーザ又は気体レーザを用いて触媒元素を含む半導体膜を溶融させることによって、ゲッタリングプロセスを低温化する技術が開示されている(例えば、特許文献2参照。)。しかしながら、固体レーザ及び気体レーザは、数μm□オーダーの非常に小さな領域でしかアニールできないため、レーザの継ぎ合わせ部分に触媒元素が偏析してしまい、また、ゲッタリングの処理時間が長くなりスループットが低下するという点で改善の余地があった。
なお、半導体装置の製造方法として、基板及び半導体膜を透過する光を用いて半導体膜に添加されたドーパントの活性化を行う技術が開示されている(例えば、特許文献3参照。)。また、絶縁ゲート型電界効果トランジスタの製造方法として、固体レーザを用いてレーザエネルギー吸収膜(金属積層膜)に対して光線照射することによって、レーザエネルギー吸収膜に対向する位置に配置された不純物導入層(半導体にヒ素等の不純物が導入されたものでソース・ドレインとして機能する)を溶融・再固相化し、活性化する技術が開示されている(例えば、特許文献4参照。)。しかしながら、これらの技術はいずれも半導体膜中のドーパント(不純物)の活性化を図るものであり、低温かつ簡便なゲッタリングプロセスを提供するものではなかった。
特開平10−303129号公報
特開2004−200285号公報
特開2002−305208号公報
特開2004−363355号公報
本発明は、上記現状に鑑みてなされたものであり、低温かつ簡便なゲッタリングプロセスで高性能な半導体装置を製造することができる半導体装置の製造方法、及び、それを用いて得られる半導体装置及び表示装置を提供することを目的とするものである。
本発明者らは、ゲッタリングプロセスを低温かつ簡便に行い、高性能な半導体装置を製造する方法について種々検討したところ、パルス光を照射してゲッタリングする方法に着目した。そして、結晶性半導体層を透過し、かつゲート電極に吸収される光をゲート電極に対して照射する光照射工程を含むことにより、低温かつ短時間のアニールであっても触媒元素を効果的にゲッタリングでき、高性能な半導体装置を製造することができることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
すなわち、本発明は、絶縁基板上に、触媒元素が添加された結晶性半導体層、ゲート絶縁膜及びゲート電極がこの順に積層された構造を有する半導体装置の製造方法であって、上記製造方法は、結晶性半導体層を透過し、かつゲート電極に吸収される光をゲート電極に対して照射する光照射工程を含む半導体装置の製造方法である。
以下に本発明を詳述する。
以下に本発明を詳述する。
本発明の半導体装置の製造方法は、結晶性半導体層を透過し、かつゲート電極に吸収される光をゲート電極に対して照射する光照射工程を含む。なお、結晶性半導体層を透過するとは、照射される光の一部又は全部が結晶性半導体層を透過することを意味する。これにより、ゲート電極が選択的又は優先的に加熱されるため、半導体層においてもゲート電極に対向する領域が優先的に加熱されることになる。その結果、半導体層のチャネルとなる領域からその領域外に熱勾配が発生することになるので、触媒元素をチャネルとなる領域からその領域外に効果的に拡散させる、すなわちゲッタリングすることができる。また、本発明においては、ゲート電極と対向する領域の端部(自己整合構造を有するTFTにおいては、通常チャネル領域とソース及びドレイン領域との境界になる)での熱勾配が最も大きくなることから、特にTFTの特性低下に寄与するドレイン端部に位置する触媒元素を効果的に除去することができる。更に、本発明において使用される光は、結晶性半導体層を透過するので、ゲート電極が配置された領域に対してのみ照射される必要はなく、基板に対して非選択的に照射することができる。これにより、マスク等を用いて照射領域及び非照射領域を区別して光を照射する必要がないので、ゲッタリングプロセスを簡便に行うことができる。そして、本発明においては、上述のように選択的な場所の熱勾配を利用して触媒元素を短時間で拡散させることから、半導体層が溶融するまで基板を高温にする必要がなく、ゲッタリングプロセスの低温化が可能である。
上記ゲート電極は、本発明の光照射工程において、選択的又は優先的に加熱される必要性を有するため、融点が500℃以上の金属を含んで構成されることが好ましい。通常、半導体と金属との光の吸収スペクトルは異なることから、ゲート電極に金属を用い、光照射工程において使用する光の波長範囲を適宜設定することによって、ゲート電極を選択的又は優先的に加熱することができる。また、ゲート電極に高融点金属を用いることによって、上記光照射工程において、ゲート電極がヒロック等の塑性変形を生じるのを抑えることができる。なお、同様の観点から、上記ゲート電極は、融点が500℃以上の金属のみからなることが特に好ましい。
上記融点が500℃以上の高融点金属を含んで構成されるゲート電極は、より具体的には、チタン、ニオブ、モリブデン、タンタル及びタングステンからなる群より選ばれた少なくとも1種の金属又はそれらの化合物を含んで構成されることが好ましい。上記化合物としては、窒化物が好適である。なお、ゲート電極は、上記金属及び/又は化合物を積層したものであってもよい。
本発明の光照射工程における光の波長範囲、照射時間、エネルギー密度等の照射条件は、触媒元素が拡散しうる程度の熱勾配が半導体層に生じるように適宜調整すればよいが、上記光照射工程は、(1)レーザ光又はランプ光の光構成波長成分において500nm以上の波長を有する光を照射する態様、(2)光を1秒以下照射する態様及び(3)パルス光を照射する態様、(4)結晶性半導体層側からゲート電極に対して光を照射する態様であることが好ましい。(1)の態様によれば、通常500nm未満に主な吸収スペクトルを有する絶縁基板及び半導体層を効果的に透過して光を照射することができるので、ゲート電極をより優先的に加熱することができる。なお、光源としてレーザを用いた場合には、基本波だけでなく第2高調波、第3高調波等を用いてもよく、適宜波長を設定することが好ましい。また、(1)の態様においては、500nm以上の波長成分のみからなる光を用いることがより好ましいが、500nm未満の波長成分を含む光を用いてもよい。(2)の態様によれば、光の照射時間が非常に短時間であることから、アニールによる絶縁基板へのダメージを抑制することができる。また、絶縁基板の材料としてにガラス等を用いた場合にはアニールによるガラスの収縮を効果的に抑制することができる。また、(2)の態様においては、光を1m秒以下照射することがより好ましい。(3)の態様によれば、光の照射を非常に短い時間間隔で制御することができる。なお、光源としてレーザを用いた場合には、ノーマルパルス発振であってもよく、Qスイッチパルス発振であってもよい。また、パルス光は、連続発振光のパルス変調光であってもよい。(4)の態様によれば、通常、物質は光が照射された表面が最も温度が高くなるため、結晶性半導体層に最も近いゲート電極の表面(ゲート絶縁膜上の表面)を最も効率的に加熱することができる。したがって、結晶性半導体層により効率よく熱が伝わることになるので、熱勾配の発生及び触媒元素のゲッタリングをより効率的に行うことができる。なお、結晶性半導体層側からゲート電極に対して光を照射するとは、半導体層、ゲート電極等が形成されていない側から光を照射することを意味し、いわゆる裏面露光を意味する。
本発明の光照射工程に用いる光の光源としては、固体レーザ、半導体レーザ、フラッシュランプ等が挙げられるが、なかでも固体レーザフラッシュランプが好適である。固体レーザは高周波数、かつ高精度で高出力が得られるため、エネルギーのバラツキが少ない短時間の処理が可能である。フラッシュランプは、安価で、かつ高光変換効率及び高出力が得られるため、ゲッタリングプロセスに使用される製造装置のイニシャルコスト及びランニングコストを低減することができる。また、フラッシュランプを基板サイズに合わせて適宜設置することによって、基板全面を一括照射することができるので、ゲッタリングプロセスのスループット向上が可能となる。固体レーザとしては、ネオジウム(Nd):イットリウム−アルミニウム−ガーネット(YAG) レーザ、ネオジウム(Nd):イットリウム−リチウム−フロライド(YLF)レーザ、チタン(Ti):サファイアレーザ、ルビーレーザ、ガラスレーザ等が挙げられる。半導体レーザとしては、アルミニウム−ガリウム−ヒ素/ガリウム−ヒ素のダブルヘテロ構造を有する半導体レーザ、インジウム−ガリウム−ヒ素−リン/インジウム−リンのダブルヘテロ構造を有する半導体レーザ等が挙げられる。
本発明の半導体装置の製造方法は、これらの工程を有するものである限り、その他の工程により特に限定されるものではないが、非晶質半導体膜形成工程と、触媒元素添加工程と、結晶性半導体膜形成工程と、結晶性半導体層形成工程と、不純物導入工程とを行うことが好ましい。また、ゲッタリングをより効果的に行う観点から、上記光照射工程は、不純物導入工程後に行うことが好ましい。
上記非晶質半導体膜形成工程は、非晶質半導体膜を形成する工程である。非晶質半導体膜の材質としては、導電性が半導体であれば特に限定されず、シリコン(Si)、ゲルマニウム(Ge)、ガリウム−ヒ素(GaAs)等が挙げられるが、なかでも廉価性及び量産性の観点から、シリコンが好ましい。非晶質半導体膜の形成方法としては特に限定されず、例えば、CVD法等によりアモルファスシリコン(a−Si)膜を形成する方法が挙げられる。
上記触媒元素添加工程は、非晶質半導体膜に触媒元素を添加する工程である。触媒元素は、非晶質半導体膜の結晶化を助長するものであり、これにより、半導体層のCG−Si化が可能となり、TFTの高性能化に繋がる。触媒元素としては、鉄、コバルト、ニッケル、ゲルマニウム、ルテニウム、ロジウム、パラジウム、オスニウム、イリジウム、白金、銅、金等が挙げられ、上記群より選ばれた少なくとも1種の元素を含むことが好ましく、なかでもNiが好適に用いられる。触媒元素の添加方法としては特に限定されず、抵抗加熱法、塗布法等が挙げられる。
上記結晶性半導体膜形成工程は、非晶質半導体膜を結晶化して結晶性半導体膜を形成する工程である。この工程と上記触媒元素添加工程とを合わせて行うことによって、CG−Siを有する結晶性半導体膜を形成することができる。結晶化の方法としては、アニール処理により結晶化させる固相結晶成長(Solid Phase Crystallization;SPC)法、SPC法とエキシマレーザ光等の照射により溶融再結晶化させるレーザーアニール法とを組み合わせた方法が好適である。
上記結晶性半導体層形成工程は、結晶性半導体膜をパターニングして結晶性半導体層を形成する工程である。パターニングの方法としては特に限定されず、CG−Si膜(結晶性半導体膜)をフォトリソグラフィ法等によりパターニングする方法が挙げられる。
上記不純物導入工程は、光照射工程の前に、結晶性半導体層に不純物を導入する工程である。不純物の導入は、通常半導体層に低抵抗領域を形成し、TFTのソース及びドレイン領域を形成するために行われるが、本発明においては不純物を触媒元素のゲッタサイトとしても機能させることができる。これにより、触媒元素のゲッタリングをより効果的に行うことができる。不純物の導入方法としては特に限定されず、イオン注入法、イオンドーピング法が挙げられる。不純物としては、リン等の15族元素、ホウ素等の13族元素が挙げられる。なお、半導体層にリン等の15族元素を導入した場合には、TFTは、NチャネルTFTとして機能し、一方、ホウ素等の13族元素を導入した場合には、TFTは、PチャネルTFTとして機能する。
本発明により製造される半導体装置は、絶縁基板上に、結晶性半導体層、ゲート絶縁膜及びゲート電極がこの順に積層された構造を有するものであり、通常TFTとしての機能を有する。本発明により製造される半導体装置の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素を含んでいても含んでいなくてもよく、特に限定されるものではない。また、上記半導体装置の構造としては特に限定されず、トップゲート構造、ボトムゲート構造、デュアルゲート構造等が挙げられる。
上記絶縁基板としては、基板表面が絶縁性を有するものであれば特に限定されず、石英基板、ガラス基板、プラスチック基板等が挙げられる。しかしながら、本発明のゲッタリングプロセスは局所加熱低温かつ短時間であることから、加熱によるガラスの収縮等の不具合を効果的に低減することができるので、絶縁基板としては廉価性及び量産性に優れたガラス基板が好適である。また、ガラス基板上には、ガラスからのイオン等の不純物の拡散を防止する機能を有するシリコン酸化膜と、緩衝膜としての機能を有する窒化シリコン膜とをベースコート層として有することが好ましい。
上記結晶性半導体層は、結晶性半導体膜、例えばCG−Si膜を所望の形状にパターニングしたものである。結晶性半導体層の形状は、島状であることが好ましく、例えば、直方体形状、四角錐台形状等の角錐台形状、逆角錐台形状、円錐台形状、楕円錐台形状が挙げられる。
上記ゲート絶縁膜としては、絶縁性を有すれば特に限定されず、有機膜、無機膜が挙げられるが、なかでも熱に対する安定性の観点から無機膜が好適である。無機膜の材質としては、酸化物、窒化物、酸窒化物が挙げられ、より具体的には、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化チタン、酸化アルミニウム、酸化タンタル、酸化ハフニウム、酸化ジルコニウム等が挙げられる。また、フッ素をドープした酸化シリコン(SiOF)等を用いてもよい。なお、有機膜の材質としては、炭素をドープした酸化シリコン(SiOC)等が挙げられる。ゲート絶縁膜の形成方法としては特に限定されないが、CVD法等が好適である。
本発明はまた、上記半導体装置の製造方法により製造された半導体装置でもある。すなわち、絶縁基板上に、触媒元素が添加された結晶性半導体層、ゲート絶縁膜及びゲート電極がこの順に積層された構造を有する半導体装置であって、上記半導体装置は、結晶性半導体層を透過し、かつゲート電極に吸収される光を結晶性半導体層側からゲート電極に対して照射された半導体装置もまた本発明の1つである。このような本発明の半導体装置は、結晶性半導体層を透過する光をゲート電極に対して照射するので、低温プロセスにおいても効果的にゲッタリングを行って製造することができるものであり、高性能化を図ることができる。
本発明は更に、上記半導体装置を備える表示装置でもある。本発明の表示装置によれば、表示装置の高性能化が可能となる。本発明の表示装置としては、液晶表示装置、有機エレクトロルミネセンス表示装置、無機エレクトロルミネセンス表示装置等が挙げられ、画素回路部のTFTと周辺回路部のTFTとを同一の基板上に設けるシステムオングラス方式の表示装置に好適である。
本発明の半導体装置の製造方法によれば、結晶性半導体層を透過し、かつゲート電極に吸収される光をゲート電極に対して照射することから、低温かつ短時間のアニールであっても触媒元素を効果的にゲッタリングでき、高性能な半導体装置を製造することができる。
以下に実施形態を掲げ、本発明を更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
(実施形態1)
図1−1(a)〜(e)及び1−2(f)〜(i)は、実施形態1に係る半導体装置(TFT)の製造工程を示す断面模式図である。実施形態1に係る半導体装置(TFT)は、トップゲート構造を有する。
本実施形態においては、まず、図1−1(a)に示すように、絶縁基板であるガラス基板10上に、膜厚50nmの窒化シリコン(SiNx)膜11a、膜厚500nmの酸化シリコン(SiO2)膜11b、及び、膜厚50nmのアモルファスシリコン(a−Si)膜12を順に形成する。SiNx膜11a、SiO2膜11b及びa−Si膜12の形成方法としては、プラズマ化学的気相成長(CVD)法、常圧CVD法、低圧CVD法、リモートプラズマCVD法等が好適であり、SiNx膜11a、SiO2膜11b及びa−Si膜12は連続成膜することが好ましい。SiNx膜11aを形成するための原料ガスとしては、モノシラン(SiH4)とアンモニア(NH3)との混合ガス等を用いることができる。SiO2膜11bを形成する原料ガスとしては特に限定されないが、ケイ酸エチル(TEOS;tetra ethoxy silane)が好ましい。SiNx膜11aは、ガラス基板10からのイオン等の不純物の拡散を防止する機能を有する。SiO2膜11bは、緩衝膜としての機能を有する。SiNx膜11aとSiO2膜11bとによりベースコート膜11が構成される。
図1−1(a)〜(e)及び1−2(f)〜(i)は、実施形態1に係る半導体装置(TFT)の製造工程を示す断面模式図である。実施形態1に係る半導体装置(TFT)は、トップゲート構造を有する。
本実施形態においては、まず、図1−1(a)に示すように、絶縁基板であるガラス基板10上に、膜厚50nmの窒化シリコン(SiNx)膜11a、膜厚500nmの酸化シリコン(SiO2)膜11b、及び、膜厚50nmのアモルファスシリコン(a−Si)膜12を順に形成する。SiNx膜11a、SiO2膜11b及びa−Si膜12の形成方法としては、プラズマ化学的気相成長(CVD)法、常圧CVD法、低圧CVD法、リモートプラズマCVD法等が好適であり、SiNx膜11a、SiO2膜11b及びa−Si膜12は連続成膜することが好ましい。SiNx膜11aを形成するための原料ガスとしては、モノシラン(SiH4)とアンモニア(NH3)との混合ガス等を用いることができる。SiO2膜11bを形成する原料ガスとしては特に限定されないが、ケイ酸エチル(TEOS;tetra ethoxy silane)が好ましい。SiNx膜11aは、ガラス基板10からのイオン等の不純物の拡散を防止する機能を有する。SiO2膜11bは、緩衝膜としての機能を有する。SiNx膜11aとSiO2膜11bとによりベースコート膜11が構成される。
次に、触媒元素としてニッケル(Ni)をa−Si膜12表面の濃度が1×1010〜1×1012atoms/cm2(例えば5×1010atoms/cm2)となるようにa−Si膜12に添加した後、基板を炉にて窒素雰囲気中、例えば600℃で例えば1時間加熱することによってa−Si膜12を固相結晶成長させる。触媒元素の添加方法としては、抵抗加熱法、塗布法等が挙げられる。次に、図1−1(b)に示すように、固相結晶成長したSi膜(図示せず)にレーザ光1を照射して溶融・再結晶化させることにより、連続粒界結晶シリコン(CG−Si)膜13aを形成する。このとき、CG−Si膜13a上には、触媒元素の偏析相5が析出することになる。レーザ光1としては特に限定されず、XeClエキシマレーザ等が挙げられる。なお、a−Si膜12の結晶化は、固相結晶成長だけを行い、レーザ光照射を行わない方法であってもよい。
次に、図1−1(c)に示すように、CG−Si膜13aを各TFTのサイズにフォトリソグラフィ法等によりパターニングすることにより、CG−Si層13を形成する。CG−Si層13の形状は、島状であることが好ましく、例えば、直方体形状、四角錐台形状等の角錐台形状、逆角錐台形状、円錐台形状、楕円錐台形状が挙げられる。続いて、不純物及び有機膜を除去するため、紫外線(UV)洗浄、オゾン(O3)洗浄、フッ化水素酸(HF)洗浄、水洗浄又はアルカリ洗浄等を行う。そして、CG−Si層13を形成した面を水素プラズマ又は水素ガスで暴露する。
次に、図1−1(d)に示すように、膜厚20nmの下層:SiO2膜14a及び膜厚50nmの上層:SiNx膜14bからなるゲート絶縁膜14を形成する。SiO2膜14a及びSiNx膜14bの形成方法としては、膜厚制御及び段差被覆性等の観点から、プラズマ化学的気相成長(CVD)法、常圧CVD法、低圧CVD法、リモートプラズマCVD法等が好適であり、SiO2膜14a及びSiNx膜14bは連続成膜することが好ましい。なお、ゲート絶縁膜14は、膜厚45nmのSiO2膜の単層膜であってもよい。また、ゲート絶縁膜14を構成する材料としては特に限定されず、例えば、SiO2膜14aの代わりに、SiO2よりも誘電率が低い材料である、SiOF、SiOC等、SiO2よりも誘電率が高い材料である、二酸化チタン(TiO2)、三酸化二アルミニウム(Al2O3)、五酸化二タンタル(Ta2O5)等の酸化タンタル、二酸化ハフニウム(HfO2)、二酸化ジルコニウム(ZrO2)等を用いてもよい。
次に、スパッタ法、CVD法等を用いて、膜厚400nmの金属膜(図示せず)を堆積させた後、フォトリソグラフィ法等によりパターニングすることにより、図1−1(e)に示すように、ゲート電極15を形成する。ゲート電極15は、後の光照射工程時におけるヒロック等の塑性変形を抑える観点から、高融点金属又は高融点金属の窒化物を含んで構成されることが好ましい。より具体的には、ゲート電極15の材質としては、チタン(Ti)、ニオブ(Nb)、モリブデン(Mo)、タンタル(Ta)、タングステン(W)等の金属又はそれらの窒化物を用いることが好ましく、それらを積層したものであってもよい。
続いて、ゲート電極15のパターニングに利用したフォトレジスト層を残した状態で、CG−Si層13に不純物2を注入する。不純物2としては、NチャネルTFTを形成する場合には、リンイオン(P+)を注入し、PチャネルTFTを形成する場合には、ホウ素イオン(B+)を注入する。これにより、不純物2が注入された領域のCG−Si層13が、後の活性化によりTFTのソース及びドレインとして機能するだけでなく、不純物2を後の光照射工程におけるゲッタサイトとしても利用することができる。また、ゲート電極15をマスクとして利用することができるので、自己整合構造を有するTFTを形成することができる。
続いて、ゲート電極15のパターニングに利用したフォトレジスト層を残した状態で、CG−Si層13に不純物2を注入する。不純物2としては、NチャネルTFTを形成する場合には、リンイオン(P+)を注入し、PチャネルTFTを形成する場合には、ホウ素イオン(B+)を注入する。これにより、不純物2が注入された領域のCG−Si層13が、後の活性化によりTFTのソース及びドレインとして機能するだけでなく、不純物2を後の光照射工程におけるゲッタサイトとしても利用することができる。また、ゲート電極15をマスクとして利用することができるので、自己整合構造を有するTFTを形成することができる。
次に、触媒元素のゲッタリングを行うために、図1−2(f)に示すように、CG−Si層13を一部透過する光3をCG−Si層13側からゲート電極15に対して短時間(例えば1秒以下)照射する。これにより、ゲート電極に対向する領域(チャネル領域)からそれ以外の領域(ソース及びドレイン領域)に熱勾配が発生するので、触媒元素の偏析相5は、図1−2(g)に示すように、熱フロー方向6に沿って拡散し、チャネル領域以外の領域にゲッタリングされる。CG−Si層13を一部透過する光3の光源としては、フラッシュランプが好適であり、これにより、基板全面を一括して処理することができる。なお、図1−2(f)中の細線矢印は、CG−Si層を一部透過する光3aを示す。
次に、不純物及び有機膜を除去するため、UV洗浄、O3洗浄、HF洗浄、水洗浄又はアルカリ洗浄等を行った後、図2−2(h)に示すように、プラズマCVD法等により膜厚700nmのSiO2膜からなる層間絶縁膜16を形成する。なお、層間絶縁膜16としては、SINx及びSiO2等の積層体としてもよい。続いて、ゲッタリングされた触媒元素が移動しがたい温度(400℃以下、例えば350℃)で、例えば10分間アニールを行うことにより、CG−Si層13を水素化及び不純物2の活性化を行う。その結果、CG−Si層13中のダングリングボンド(未結合手)はターミネート(終端化)される。また、不純物2が注入された領域のCG−Si層13は、導電性を有することになるので、TFTのソース及びドレインとして機能させることができる。
次に、コンタクトエッチングを行う。具体的には、まず、SiNx膜14bまで達するドライエッチングをした後、CG−Si層13まで達するウェットエッチングをすることにより、コンタクトホール17を形成する。
最後に、ソース電極18及びドレイン電極19を形成することにより、図1−2(i)に示すように、TFTが完成する。
最後に、ソース電極18及びドレイン電極19を形成することにより、図1−2(i)に示すように、TFTが完成する。
(実施形態2)
図2は、実施形態2に係る半導体装置(TFT)の製造工程の1つを示す断面模式図である。本実施形態は、実施形態1における光照射工程の態様が異なるだけなので、実施形態1及び実施形態2で重複する内容については、説明を省略する。
本実施形態における光照射工程は、触媒元素のゲッタリングを行うために、図2に示すように、CG−Si層13を全て透過する光4をCG−Si層13側からゲート電極15に対して短時間(例えば1秒以下)照射する。これにより、ゲート電極15が選択的に加熱され、ゲート電極に対向する領域(チャネル領域)からそれ以外の領域(ソース及びドレイン領域)に熱勾配が発生するので、触媒元素の偏析相5は、図1−2(g)に示したように、熱フロー方向6に沿って拡散し、チャネル領域以外の領域にゲッタリングされる。なお、光4としては、Nd:YAGレーザの基本波(波長:1064nm)が好適である。
図2は、実施形態2に係る半導体装置(TFT)の製造工程の1つを示す断面模式図である。本実施形態は、実施形態1における光照射工程の態様が異なるだけなので、実施形態1及び実施形態2で重複する内容については、説明を省略する。
本実施形態における光照射工程は、触媒元素のゲッタリングを行うために、図2に示すように、CG−Si層13を全て透過する光4をCG−Si層13側からゲート電極15に対して短時間(例えば1秒以下)照射する。これにより、ゲート電極15が選択的に加熱され、ゲート電極に対向する領域(チャネル領域)からそれ以外の領域(ソース及びドレイン領域)に熱勾配が発生するので、触媒元素の偏析相5は、図1−2(g)に示したように、熱フロー方向6に沿って拡散し、チャネル領域以外の領域にゲッタリングされる。なお、光4としては、Nd:YAGレーザの基本波(波長:1064nm)が好適である。
(実施形態3)
図3−1(a)〜(e)及び3−2(f)〜(i)は、実施形態3に係る半導体装置(TFT)の製造工程を示す断面模式図である。実施形態3に係る半導体装置(TFT)は、ボトムゲート構造を有する。
本実施形態においては、まず、絶縁基板であるガラス基板10上に、図3−1(a)に示すように、スパッタ法、CVD法等を用いて、膜厚100nmの金属膜(図示せず)を堆積させた後、フォトリソグラフィ法等によりパターニングすることにより、ゲート電極15を形成する。本実施形態におけるゲート電極15の材質及び構成は、実施形態1と同様にすればよい。
図3−1(a)〜(e)及び3−2(f)〜(i)は、実施形態3に係る半導体装置(TFT)の製造工程を示す断面模式図である。実施形態3に係る半導体装置(TFT)は、ボトムゲート構造を有する。
本実施形態においては、まず、絶縁基板であるガラス基板10上に、図3−1(a)に示すように、スパッタ法、CVD法等を用いて、膜厚100nmの金属膜(図示せず)を堆積させた後、フォトリソグラフィ法等によりパターニングすることにより、ゲート電極15を形成する。本実施形態におけるゲート電極15の材質及び構成は、実施形態1と同様にすればよい。
次に、不純物及び有機膜を除去するため、紫外線(UV)洗浄、オゾン(O3)洗浄、フッ化水素酸(HF)洗浄、水洗浄又はアルカリ洗浄等を行った後、図3−1(a)に示すように、膜厚50nmのSiNx膜14a、膜厚20nmのSiO2膜14b、及び、膜厚50nmのa−Si膜12を順に形成する。SiNx膜14a、SiO2膜14b及びa−Si膜12の形成方法としては、膜厚制御及び段差被覆性等の観点から、プラズマCVD法、常圧CVD法、低圧CVD法、リモートプラズマCVD法等が好適であり、SiNx膜14a、SiO2膜14b及びa−Si膜12は連続成膜することが好ましい。SiNx膜14aとSiO2膜14bとによりゲート絶縁膜14が構成される。また、SiNx膜14aは、ガラス基板10からのイオン等の不純物の拡散を防止する膜としても機能を有する。SiO2膜14bは、緩衝膜としても機能する。なお、ゲート絶縁膜14は、膜厚45nmのSiO2膜の単層膜であってもよい。ゲート絶縁膜14の形成方法、材質及び構成は、実施形態1と同様にすればよい。
次に、実施形態1と同様にして、触媒元素の添加を行った後、図3−1(b)に示すように、a−Si膜12の固相結晶成長、及び、レーザ光1照射による溶融・再結晶化を行い、CG−Si膜13aを形成する。このとき、CG−Si膜13a上には、触媒元素の偏析相5が析出することになる。なお、a−Si膜12の結晶化は、固相結晶成長だけを行い、レーザ光照射を行わない方法であってもよい。
次に、図3−1(c)に示すように、CG−Si膜13aを各TFTのサイズにパターニングすることにより、CG−Si層13を形成する。CG−Si層13の形状は、島状であることが好ましく、例えば、直方体形状、四角錐台形状等の角錐台形状、逆角錐台形状、円錐台形状、楕円錐台形状が挙げられる。続いて、不純物及び有機膜を除去するため、紫外線(UV)洗浄、オゾン(O3)洗浄、フッ化水素酸(HF)洗浄、水洗浄又はアルカリ洗浄等を行う。そして、CG−Si層13を形成した面を水素プラズマ又は水素ガスで暴露する。
次に、図3−1(d)に示すように、膜厚100nmの下層:SiO2膜20a及び膜厚50nmの上層:SiNx膜20bからなるチャネル保護膜20を形成する。SiO2膜20a及びSiNx膜20bの形成方法としては、膜厚制御及び段差被覆性等の観点から、プラズマ化学的気相成長(CVD)法、常圧CVD法、低圧CVD法、リモートプラズマCVD法等が好適であり、SiO2膜20a及びSiNx膜20bは連続成膜することが好ましい。なお、チャネル保護膜20は、膜厚100nmのSiO2膜の単層膜であってもよい。
次に、フォトレジスト膜をチャネル保護膜上の全面に形成した後、パターニングすることにより、図3−1(e)に示すように、フォトレジスト層21を形成する。
続いて、フォトレジスト層21をマスクとして、CG−Si層13に不純物2を注入する。不純物2としては、NチャネルTFTを形成する場合には、リンイオン(P+)を注入し、PチャネルTFTを形成する場合には、ホウ素イオン(B+)を注入する。これにより、不純物2が注入された領域のCG−Si層13が、後の活性化によりTFTのソース及びドレインとして機能するだけでなく、不純物2を後の光照射工程におけるゲッタリングサイトとしても利用することができる。
続いて、フォトレジスト層21をマスクとして、CG−Si層13に不純物2を注入する。不純物2としては、NチャネルTFTを形成する場合には、リンイオン(P+)を注入し、PチャネルTFTを形成する場合には、ホウ素イオン(B+)を注入する。これにより、不純物2が注入された領域のCG−Si層13が、後の活性化によりTFTのソース及びドレインとして機能するだけでなく、不純物2を後の光照射工程におけるゲッタリングサイトとしても利用することができる。
次に、触媒元素のゲッタリングを行うために、図3−2(f)に示すように、CG−Si層13を一部透過する光3をCG−Si層13側からゲート電極15に対して短時間(例えば1秒以下)照射する。これにより、ゲート電極に対向する領域(チャネル領域)からそれ以外の領域(ソース及びドレイン領域)に熱勾配が発生するので、触媒元素の偏析相5は、図3−2(g)に示すように、熱フロー方向6に沿って拡散し、チャネル領域以外の領域にゲッタリングされる。CG−Si層13を一部透過する光3の光源としては、フラッシュランプが好適であり、これにより、基板全面を一括して処理することができる。なお、図3−2(f)中の細線矢印は、CG−Si層を一部透過する光3aを示す。
次に、実施形態1と同様に、洗浄を行った後、図3−2(h)に示すように、層間絶縁膜16を形成する。更に、CG−Si層13の水素化及び不純物2の活性化を行う。
最後に、実施形態1と同様に、コンタクトホール17及びソース電極18を形成することにより、図3−2(i)に示すように、TFTが完成する。
最後に、実施形態1と同様に、コンタクトホール17及びソース電極18を形成することにより、図3−2(i)に示すように、TFTが完成する。
(実施形態4)
図4は、実施形態4に係る半導体装置(TFT)の製造工程の1つを示す断面模式図である。本実施形態は、実施形態3における光照射工程の態様が異なるだけなので、実施形態3及び実施形態4で重複する内容については、説明を省略する。
本実施形態における光照射工程は、触媒元素のゲッタリングを行うために、図4に示すように、CG−Si層13を全て透過する光4をCG−Si層13側からゲート電極15に対して短時間(例えば1秒以下)照射する。これにより、ゲート電極15が選択的に加熱され、ゲート電極に対向する領域(チャネル領域)からそれ以外の領域(ソース及びドレイン領域)に熱勾配が発生するので、触媒元素の偏析相5は、図3−2(g)に示したように、熱フロー方向6に沿って拡散し、チャネル領域以外の領域にゲッタリングされる。なお、光4としては、Nd:YAGレーザの基本波(波長:1064nm)が好適である。
図4は、実施形態4に係る半導体装置(TFT)の製造工程の1つを示す断面模式図である。本実施形態は、実施形態3における光照射工程の態様が異なるだけなので、実施形態3及び実施形態4で重複する内容については、説明を省略する。
本実施形態における光照射工程は、触媒元素のゲッタリングを行うために、図4に示すように、CG−Si層13を全て透過する光4をCG−Si層13側からゲート電極15に対して短時間(例えば1秒以下)照射する。これにより、ゲート電極15が選択的に加熱され、ゲート電極に対向する領域(チャネル領域)からそれ以外の領域(ソース及びドレイン領域)に熱勾配が発生するので、触媒元素の偏析相5は、図3−2(g)に示したように、熱フロー方向6に沿って拡散し、チャネル領域以外の領域にゲッタリングされる。なお、光4としては、Nd:YAGレーザの基本波(波長:1064nm)が好適である。
1:レーザ光
2:不純物
3、4:光
3a:CG−Si層を一部透過する光
5:触媒元素の偏析相
6:熱フロー方向
10:ガラス基板
11:下地絶縁膜
11a:SiNx膜
11b:SiO2膜
12:アモルファスシリコン膜
13:CG−Si層
13a:CG−Si膜
14:ゲート絶縁膜
14a:SiNx膜
14b:SiO2膜
15:ゲート電極
16:層間絶縁膜
17:コンタクトホール
18:ソース電極
19:ドレイン電極
20:チャネル保護膜
20a:SiO2膜
20b:SiNx膜
21:フォトレジスト層
2:不純物
3、4:光
3a:CG−Si層を一部透過する光
5:触媒元素の偏析相
6:熱フロー方向
10:ガラス基板
11:下地絶縁膜
11a:SiNx膜
11b:SiO2膜
12:アモルファスシリコン膜
13:CG−Si層
13a:CG−Si膜
14:ゲート絶縁膜
14a:SiNx膜
14b:SiO2膜
15:ゲート電極
16:層間絶縁膜
17:コンタクトホール
18:ソース電極
19:ドレイン電極
20:チャネル保護膜
20a:SiO2膜
20b:SiNx膜
21:フォトレジスト層
Claims (11)
- 絶縁基板上に、触媒元素が添加された結晶性半導体層、ゲート絶縁膜及びゲート電極がこの順に積層された構造を有する半導体装置の製造方法であって、
該製造方法は、結晶性半導体層を透過し、かつゲート電極に吸収される光をゲート電極に対して照射する光照射工程を含むことを特徴とする半導体装置の製造方法。 - 前記ゲート電極は、融点が500℃以上の金属を含んで構成されることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記ゲート電極は、チタン、ニオブ、モリブデン、タンタル及びタングステンからなる群より選ばれた少なくとも1種の金属又はそれらの化合物を含んで構成されることを特徴とする請求項2記載の半導体装置の製造方法。
- 前記光照射工程は、レーザ光又はランプ光の光構成波長成分において500nm以上の波長を有する光を照射することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記光照射工程は、光を1秒以下照射することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記光照射工程は、パルス光を照射することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記光照射工程は、結晶性半導体層側からゲート電極に対して光を照射することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記半導体装置の製造方法は、光照射工程の前に、結晶性半導体層に不純物を導入する工程を行うことを特徴とする請求項1記載の半導体装置の製造方法。
- 請求項1〜8のいずれかに記載の半導体装置の製造方法を用いて製造されたことを特徴とする半導体装置。
- 請求項9記載の半導体装置を含んで構成されることを特徴とする表示装置。
- 前記表示装置は、液晶表示装置であることを特徴とする請求項10記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005370665A JP2007173612A (ja) | 2005-12-22 | 2005-12-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005370665A JP2007173612A (ja) | 2005-12-22 | 2005-12-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007173612A true JP2007173612A (ja) | 2007-07-05 |
Family
ID=38299744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005370665A Pending JP2007173612A (ja) | 2005-12-22 | 2005-12-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007173612A (ja) |
-
2005
- 2005-12-22 JP JP2005370665A patent/JP2007173612A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6995053B2 (en) | Vertical thin film transistor | |
US7323368B2 (en) | Method for manufacturing semiconductor device and heat treatment method | |
TW515101B (en) | Method for fabrication of field-effect transistor | |
JP2006210828A (ja) | 半導体装置とその製造方法 | |
JP4153500B2 (ja) | 半導体装置の製造方法 | |
JP2006024887A (ja) | 半導体装置及びその製造方法 | |
JP4856252B2 (ja) | 薄膜トランジスタの製造方法 | |
TWI305055B (en) | Semiconductor device and method of manufacturing the same | |
TW543204B (en) | Method of fabricating thin film transistor | |
TWI237304B (en) | Method manufacturing of the semiconductor film | |
JP4200530B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3925085B2 (ja) | 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法 | |
JP2007173612A (ja) | 半導体装置の製造方法 | |
JP4239744B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3680677B2 (ja) | 半導体素子製造装置および半導体素子の製造方法 | |
JP4547857B2 (ja) | トランジスタの製造方法 | |
JP4461731B2 (ja) | 薄膜トランジスタの製造方法 | |
JP4337554B2 (ja) | 半導体装置の製造方法 | |
JP4472313B2 (ja) | 薄膜トランジスタの作製方法 | |
JP4337555B2 (ja) | 半導体装置の製造方法 | |
JP3911947B2 (ja) | 電界効果トランジスタの製造方法 | |
JP2005183869A (ja) | 半導体薄膜の製造方法 | |
JP2008300868A (ja) | 半導体装置の半製品およびその非晶質半導体層の結晶化方法 | |
JP2002237598A (ja) | 薄膜トランジスタの製造方法 | |
JP5132637B2 (ja) | 半導体装置の作製方法 |