JP2007165504A - 半導体基板の製造方法及び半導体装置の製造方法 - Google Patents
半導体基板の製造方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007165504A JP2007165504A JP2005358581A JP2005358581A JP2007165504A JP 2007165504 A JP2007165504 A JP 2007165504A JP 2005358581 A JP2005358581 A JP 2005358581A JP 2005358581 A JP2005358581 A JP 2005358581A JP 2007165504 A JP2007165504 A JP 2007165504A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- semiconductor
- forming
- soi structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 126
- 239000000758 substrate Substances 0.000 title claims abstract description 96
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 88
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 88
- 239000010703 silicon Substances 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 claims abstract description 61
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 34
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 30
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 17
- 238000009413 insulation Methods 0.000 abstract 2
- 230000006866 deterioration Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 229920005591 polysilicon Polymers 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】SOI構造領域TとLOCOS膜4を形成したシリコン基板1上にシリコンゲルマニウム層5、シリコン層6を順次形成し、SOI構造領域Tに支持体穴7を形成する。この上に支持体形成層8を形成し、支持体8aの平面形状と、SOI構造領域Tに掛からないようにLOCOS膜4を保護する形状にパターニングしたフォトレジストパターン21をマスクにしてエッチングを行い、支持体8aを形成する。そして、シリコンゲルマニウム層5の選択的エッチングを行なって空洞部G1を形成してから空洞部G1に埋め込み絶縁層9を形成し、シリコン層6の上方に絶縁膜10を形成したのち平坦化処理してSOI構造の半導体基板20を得る。
【選択図】図8
Description
一般に、バルクシリコン基板の全面にSOI構造を形成したSOI基板を用意して、このSOI構造の上に順次トランジスタを形成することが行われ、SOI構造が不必要な部分においては、このSOI構造を除去することが行われている。
また、非特許文献1には、バルクシリコン基板上にSOI層を部分的に形成することで、SOIトランジスタを低コストで形成できるSBSI(Separation by Bonding Si Islands)法が開示されている。例えば、SBSI法を応用してバルクシリコン基板上に従来のバルクCMOSとSOI構造のCMOSを混載することを考えた場合には、まず、シリコン基板上に、酸化膜、窒化膜を順次形成する。次に、SOI構造領域とバルク領域とを分離するための素子分離膜を形成する位置にある窒化膜を除去し、LOCOS(Local oxidization of silicon)プロセスにより素子分離膜(LOCOS膜)を形成する。続いて、窒化膜を除去した後に、SOI構造領域の酸化膜を除去し、露出したシリコン基板上にシリコンゲルマニウム(SiGe)層、シリコン(Si)層をエピタキシャル成長させ、そこに支持体を形成するための穴(支持体穴)を形成する。その上から支持体となる酸化膜などを成膜した後、素子領域形状を得るように周辺の酸化膜、シリコン層、シリコンゲルマニウム層をドライエッチングする。そして、シリコンゲルマニウム層をフッ硝酸で選択的にエッチングするとシリコン層が支持体に支持されシリコン層の下に空洞部が形成される。そして、この空洞部にSiO2などの絶縁層を埋め込むことでシリコン基板とシリコン層との間にBOX(Buried Oxide)層を形成する。その後、基板表面を平坦化処理してシリコン層を表面に露出させることでバルクシリコン基板上にSOI構造を得ている。
まず、シリコン基板81に、SOI構造領域となるT2を囲うように素子分離膜としてのLOCOS膜84を形成し、続いて、シリコン基板81上に、シリコンゲルマニウム層85、シリコン層86をエピタキシャル成長させる。このとき、所定の条件で成膜することにより、LOCOS膜84上にはシリコンゲルマニウムが成長せずに多結晶化したシリコンであるポリシリコン層86aが形成される。次に、SOI構造領域に支持体穴87を形成し、支持体穴87を埋めて且つシリコン層86及びポリシリコン層86aを覆うように支持体形成膜88を形成してから、支持体形成膜88上にフォトレジスト膜を形成する。そして、フォトレジスト膜をパターニングして支持体の外形形状及びLOCOS膜84を覆う形状のフォトレジストパターン91を形成する。そして、このフォトレジストパターン91を介して支持体形成膜88をエッチングすることにより、支持体88aを形成する(図14(b))。次に、図14(c)に示すように、シリコンゲルマニウム層85を選択的にエッチングして、シリコン層86が支持体88aに支持されシリコン層86の下に空洞部G2が形成される。この、シリコンゲルマニウム層85をエッチングする過程において、LOCOS膜84とSOI構造領域T2の境界付近のシリコン層86の下にも空洞が形成され、シリコン層86と支持体形成膜88がLOCOS膜84上のポリシリコン層86aに片持ち支持された状態となっている。
このように片持ち支持された状態のシリコン層86及び支持体形成層88はいずれも極薄いために非常に脆いので、後工程で脱落して他の部位に付着するなどの不具合を引き起こして半導体基板80の製造歩留りを低下させる虞があった。
(第1の実施形態)
図1において、まず、半導体基材としてのバルクシリコンウエハであるシリコン基板1の表面全体にシリコン酸化膜(SiO2)2を薄く形成し、その上の、後述するSOI構造領域Tとなる領域にシリコン窒化膜3をパターニングして形成する。
次に、CVDなどの方法によりシリコン基板1の上方全面に素子間分離用のSiO2などの絶縁膜10を形成してから、CMP(化学的機械的研磨)などによりシリコン基板1の上方全面を平坦化処理し、絶縁膜10の一部を取り除く(図11)。CMPは、薬液による化学的なエッチングと、研磨材による機械的な研磨を行なうことにより平坦化するものであり、絶縁膜10とポリシリコン層6aの化学的性質の差を利用すれば、ポリシリコン層6aをCMPのストッパとして用いることができる。
なお、本実施形態では、絶縁膜10を、支持体8aの上面まで達しない位置まで平坦化処理する例を示したが、ポリシリコン層6aの高さを制御することなどにより、支持体8aの一部を取り除く深さまで平坦化してもよい。
なお、本実施形態では説明を省略したが、バルクシリコンウエハであるシリコン基板1上のSOI構造領域T以外の領域に、当然のことながらSOI構造を形成せずに通常のMOS素子を形成することが可能である。従って、シリコン基板1に、SOI構造を有する半導体素子と、SOI構造をとらない半導体素子を混載させた半導体基板20を製造することができる。
この構成によれば、SOI構造領域の外周付近に、シリコン層6及び支持体形成膜8が、LOCOS膜4上で片持ち支持された状態となって形成されることがない。従って、片持ち支持された状態で形成される各層端部が後工程で剥がれ落ちて製造途中の半導体基板に付着するなどの不具合が起こらないので、高歩留りにて安定した半導体基板の製造方法を提供することが可能となる。
(第2の実施形態)
半導体装置の製造方法は、上記図1から図12で説明した半導体基板の製造方法に続いて、図13に示すようなトランジスタを形成する。
図13は本発明の第2実施形態に係る半導体装置の製造方法を示す模式図である。図13(a)は模式平面図であり、図13(b)は同図の(a)におけるA13−A´13断線に沿う模式断面図である。
次に、ゲート電極13をマスクとして、As、P、Bなどの不純物をシリコン層6内にイオン注入することにより、ゲート電極13の両側にそれぞれ配置された低濃度不純物導入層からなるLDD層(図示せず)をシリコン層6に形成する。そして、CVDなどの方法により、LDD層が形成されたシリコン層6上に絶縁層を形成し、RIEなどのドライエッチングを用いて絶縁層をエッチバックすることによりゲート電極13の側壁にサイドウォール(図示せず)をそれぞれ形成する。そしてゲート電極13およびサイドウォールをマスクとして、As、P、Bなどの不純物をシリコン層3内にイオン注入することにより、サイドウォールの側方にそれぞれ配置された高濃度不純物導入層からなるソース/ドレイン層(図示せず)をシリコン層6に形成したトランジスタが形成される。このようにしてSOI構造の半導体装置40が完成する。
Claims (3)
- 半導体基材上に、SOI構造領域と素子分離膜とを形成する工程と、
前記SOI構造領域の前記半導体基板上に第1半導体層を形成する工程と、
前記第1半導体層よりもエッチングの選択比が小さい第2半導体層を前記第1半導体層の上に形成する工程と、
前記SOI構造領域の一部の前記第2半導体層及び前記第1半導体層の一部を除去して前記半導体基材を露出させる支持体穴を形成する工程と、
前記支持体穴を埋め、かつ前記第2半導体層が覆われるようにして前記半導体基材上に支持体形成層を形成する工程と、
前記支持体穴と前記素子領域、及び前記素子分離膜を保護する領域を残して、その他の部分をエッチングすることにより、支持体及びこの支持体の下方に位置する前記第1、第2半導体層の端部の一部を露出させる開口面を形成する工程と、
前記素子分離膜と前記SOI構造領域の境界を含みその境界付近の前記第1、第2半導体層を除去する工程と、
前記開口面を介して前記第1半導体層をエッチングすることにより、前記素子領域の前記第2半導体層と前記半導体基材との間に空洞部を形成する工程と、
前記空洞部内に埋め込み絶縁層を形成する工程と、
前記第2半導体層の上方に絶縁膜を形成する工程と、
前記第2半導体層の上方を平坦化処理し、前記第2半導体層上に位置する前記支持体の一部を取り除く工程と、を少なくとも含むことを特徴とする半導体基板の製造方法。 - 請求項1に記載の半導体基板の製造方法において、
前記第1半導体層がシリコンゲルマニウム層で、前記第2半導体層がシリコン層であることを特徴とする半導体基板の製造方法。 - 請求項1または2に記載の半導体基板の製造方法を行った後で、前記第2半導体層にトランジスタを形成する工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005358581A JP4792956B2 (ja) | 2005-12-13 | 2005-12-13 | 半導体基板の製造方法及び半導体装置の製造方法 |
US11/605,606 US7488666B2 (en) | 2005-12-13 | 2006-11-29 | Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device |
KR1020060125556A KR20070062918A (ko) | 2005-12-13 | 2006-12-11 | 반도체 기판의 제조 방법 및 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005358581A JP4792956B2 (ja) | 2005-12-13 | 2005-12-13 | 半導体基板の製造方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007165504A true JP2007165504A (ja) | 2007-06-28 |
JP4792956B2 JP4792956B2 (ja) | 2011-10-12 |
Family
ID=38138434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005358581A Expired - Fee Related JP4792956B2 (ja) | 2005-12-13 | 2005-12-13 | 半導体基板の製造方法及び半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7488666B2 (ja) |
JP (1) | JP4792956B2 (ja) |
KR (1) | KR20070062918A (ja) |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002080244A2 (en) * | 2001-02-12 | 2002-10-10 | Asm America, Inc. | Improved process for deposition of semiconductor films |
US6703271B2 (en) * | 2001-11-30 | 2004-03-09 | Taiwan Semiconductor Manufacturing Company | Complementary metal oxide semiconductor transistor technology using selective epitaxy of a strained silicon germanium layer |
JP4004448B2 (ja) * | 2003-09-24 | 2007-11-07 | 富士通株式会社 | 半導体装置およびその製造方法 |
US20070126034A1 (en) * | 2003-10-10 | 2007-06-07 | Tokyo Institute Of Technology | Semiconductor substrate, semiconductor device and process for producing semiconductor substrate |
JP4678163B2 (ja) | 2004-09-30 | 2011-04-27 | セイコーエプソン株式会社 | 半導体基板の製造方法および半導体装置の製造方法 |
JP4759967B2 (ja) | 2004-10-01 | 2011-08-31 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2006210552A (ja) * | 2005-01-27 | 2006-08-10 | Seiko Epson Corp | 半導体装置、半導体基板の製造方法および半導体装置の製造方法 |
JP4737378B2 (ja) | 2005-01-28 | 2011-07-27 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2007158295A (ja) * | 2005-11-10 | 2007-06-21 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP2007165583A (ja) * | 2005-12-14 | 2007-06-28 | Seiko Epson Corp | 半導体基板の製造方法及び半導体装置の製造方法、半導体装置 |
JP4792957B2 (ja) * | 2005-12-14 | 2011-10-12 | セイコーエプソン株式会社 | 半導体基板の製造方法及び半導体装置の製造方法 |
JP2007165677A (ja) * | 2005-12-15 | 2007-06-28 | Seiko Epson Corp | 半導体基板の製造方法及び半導体装置 |
JP2007165676A (ja) * | 2005-12-15 | 2007-06-28 | Seiko Epson Corp | 半導体基板の製造方法及び半導体装置 |
JP2007180133A (ja) * | 2005-12-27 | 2007-07-12 | Seiko Epson Corp | 半導体基板の製造方法、半導体装置の製造方法、および半導体装置 |
JP4363419B2 (ja) * | 2006-06-30 | 2009-11-11 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP4470920B2 (ja) * | 2006-07-26 | 2010-06-02 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
US7569438B2 (en) * | 2006-11-30 | 2009-08-04 | Seiko Epson Corporation | Method of manufacturing semiconductor device |
-
2005
- 2005-12-13 JP JP2005358581A patent/JP4792956B2/ja not_active Expired - Fee Related
-
2006
- 2006-11-29 US US11/605,606 patent/US7488666B2/en not_active Expired - Fee Related
- 2006-12-11 KR KR1020060125556A patent/KR20070062918A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR20070062918A (ko) | 2007-06-18 |
US7488666B2 (en) | 2009-02-10 |
JP4792956B2 (ja) | 2011-10-12 |
US20070132025A1 (en) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7790528B2 (en) | Dual substrate orientation or bulk on SOI integrations using oxidation for silicon epitaxy spacer formation | |
JP2007521667A (ja) | トライゲートトランジスタ及びその製造方法 | |
US7452781B2 (en) | Method for manufacturing a semiconductor substrate, method for manufacturing a semiconductor device, and the semiconductor device | |
US20070138512A1 (en) | Semiconductor substrate manufacturing method and semiconductor device | |
JP4363419B2 (ja) | 半導体装置の製造方法 | |
KR20070063432A (ko) | 반도체 기판의 제조 방법 및 반도체 장치의 제조 방법 | |
JP4792956B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
JP2008028359A (ja) | 半導体装置の製造方法 | |
US7425495B2 (en) | Method of manufacturing semiconductor substrate and semiconductor device | |
JP4852275B2 (ja) | 半導体基板の製造方法及び、半導体装置の製造方法 | |
US20070132026A1 (en) | Method for manufacturing semiconductor substrate, method for manufacturing semiconductor device, and semiconductor device | |
JP2007201003A (ja) | 半導体基板の製造方法及び半導体装置の製造方法、半導体装置 | |
JP2007149804A (ja) | 半導体基板の製造方法及び半導体装置の製造方法、半導体装置 | |
JP4696518B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
JP4792992B2 (ja) | 半導体基板の製造方法及び半導体装置の製造方法、半導体装置 | |
JP4349421B2 (ja) | 半導体装置の製造方法 | |
JP2007201004A (ja) | 半導体基板の製造方法及び半導体装置の製造方法、半導体装置 | |
JP2007324290A (ja) | 半導体装置の製造方法 | |
JP2005333060A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007035702A (ja) | 半導体基板及び半導体装置、並びにこれらの製造方法、半導体基板の設計方法 | |
JP2007158040A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
JP2007157966A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
JP2007335710A (ja) | 半導体装置の製造方法 | |
JP2007324376A (ja) | 半導体装置の製造方法 | |
JP2007149728A (ja) | 半導体基板の製造方法及び、半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110711 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |