JP2007149863A - 電子機器の製造方法 - Google Patents

電子機器の製造方法 Download PDF

Info

Publication number
JP2007149863A
JP2007149863A JP2005340723A JP2005340723A JP2007149863A JP 2007149863 A JP2007149863 A JP 2007149863A JP 2005340723 A JP2005340723 A JP 2005340723A JP 2005340723 A JP2005340723 A JP 2005340723A JP 2007149863 A JP2007149863 A JP 2007149863A
Authority
JP
Japan
Prior art keywords
manufacturing
base substrate
electronic device
wiring
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005340723A
Other languages
English (en)
Inventor
Naoya Sato
直也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005340723A priority Critical patent/JP2007149863A/ja
Publication of JP2007149863A publication Critical patent/JP2007149863A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】配線の狭ピッチ化が可能で、かつ、信頼性の高い電子機器を製造する方法を提供する。
【解決手段】電子機器の製造方法は、ベース基板10と、ベース基板10上に形成された複数の配線12と、を有する配線基板を用意する工程と、複数の導電部22を有する電子部品を用意する工程と、配線12の第1の面と導電部22とを対向させて電気的に接続する工程と、ベース基板10を部分的に除去して、配線12の第1の面とは反対側を向く第2の面13における少なくとも導電部22とオーバーラップする部分を露出させる工程と、ベース基板10よりも吸湿性の低い材料を利用して、第2の面13におけるベース基板10からの露出部15を覆う被覆部40を形成する工程と、を含む。
【選択図】図4

Description

本発明は、電子機器の製造方法に関する。
電子機器の信頼性を確保するためには、電子機器に利用される導体間で電気的なショートが発生しないようにする必要がある。特に、電子機器の小型化の要請が高まる今日では、微細な配線を利用して信頼性の高い電子機器を製造する技術が要求されている。
特開2000−180883号公報
本発明の目的は、配線の狭ピッチ化が可能で、かつ、電気的な信頼性の高い電子機器を製造することが可能な電子機器の製造方法を提供することにある。
(1)本発明に係る電子機器の製造方法は、
ベース基板と、前記ベース基板上に形成された複数の配線と、を有する配線基板を用意する工程と、
複数の導電部を有する電子部品を用意する工程と、
前記複数の配線の第1の面と前記複数の導電部とを対向させて電気的に接続する工程と、
前記ベース基板を部分的に除去して、前記複数の配線の前記第1の面とは反対を向く第2の面における少なくとも前記導電部とオーバーラップする部分を露出させる工程と、
前記ベース基板よりも吸湿性の低い材料を利用して、前記第2の面における前記ベース基板からの露出部を覆う被覆部を形成する工程と、
を含む。
本発明によると、被覆部は、ベース基板よりも吸湿性の低い材料で形成される。ここで、吸湿性とは、物質が周りの空気中から水分を吸収しようとする性質を言う。すなわち、吸湿性の低い材料は、空気中から水分を吸収しにくい材料であるといえる。
本発明によると、配線の第2の面のうち、導電部とオーバーラップする部分が被覆部に覆われることから、導電部の周辺領域で配線の電気的なショートが発生しにくい、信頼性の高い電子機器を製造することができる。
(2)この電子機器の製造方法において、
前記ベース基板を部分的に除去する工程で、前記第2の面における前記電子部品とオーバーラップする部分をすべて露出させてもよい。
(3)この電子機器の製造方法において、
前記被覆部を、前記複数の配線と前記複数の導電部とを封止するように形成してもよい。
(4)この電子機器の製造方法において、
前記ベース基板を部分的に除去する工程の前に、前記複数の配線と前記複数の導電部とを封止する封止部を形成する工程をさらに含み、
前記ベース基板を部分的に除去する工程で、前記第2の面における前記封止部とオーバーラップする部分をすべて露出させてもよい。
(5)この電子機器の製造方法において、
前記被覆部を、前記封止部を覆うように形成してもよい。
このとき、被覆部は、封止部よりの吸湿性の低い材料で形成してもよい。これによると、被覆部が水分を含みにくくなるため、さらに信頼性の高い電子機器を製造することができる。
(6)この電子機器の製造方法において、
前記被覆部を形成する工程は、前記第2の面の前記露出部の少なくとも一部を覆うように、他の基板を貼り付けることを含んでもよい。
当該基板は、ベース基板よりも吸湿性の低い材料で形成されていてもよい。また、当該基板は、ガラス基板等のリジッド基板であってもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。
(第1の実施の形態)
図1(A)〜図5は、本発明を適用した第1の実施の形態に係る電子機器の製造方法について説明するための図である。
本実施の形態に係る電子機器の製造方法は、図1(A)〜図1(C)に示す配線基板100を用意することを含む。なお、図1(A)は、配線基板100の上視図である。また、図1(B)及び図1(C)は、図1(A)のIB−IB線断面図及びIC−IC線断面図である。以下、配線基板100の構成について説明する。
配線基板100は、図1(A)〜図1(C)に示すように、ベース基板10を有する。ベース基板10の材料や構造は特に限定されず、既に公知となっているいずれかの基板を利用してもよい。ベース基板10として、例えば、ポリイミド樹脂からなるフレキシブル基板を使用してもよい。あるいは、ベース基板10として、ポリエチレンテレフタレート(PET)からなる基板を使用してもよい。
配線基板100は、図1(A)〜図1(C)に示すように、ベース基板10の表面に形成された複数の配線12を有する。配線12の材料も、特に限定されるものではない。例えば、配線12は、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(Ti−W)のうちのいずれかを積層して形成されていてもよい。
配線12は、第1の面11を有する。第1の面11は、配線12の、ベース基板10と対向する面とは反対側を向く面である。第1の面11は、配線12の上端面と称してもよい。また、配線12は、ベース基板10と対向する第2の面13を有する。すなわち、第2の面13は、第1の面11とは反対を向く面である。配線12の形状は特に限定されるものではない。例えば、配線12は、図1(C)に示すように、第1の面11から離れるほど幅が広くなるように形成されていてもよい。ただし、配線12は、幅が一定の形状をなしていてもよい(図示せず)。
配線12は、図1(A)〜図1(C)に示すように、複数の電気的接続部14を有していてもよい。電気的接続部14は、配線12のうち、他の部材(例えば電子部品20の導電部22)との電気的な接続に利用される部分であってもよい。電気的接続部14は、ベース基板10の表面に形成されていてもよい。電気的接続部14は、後述するレジスト層16からの露出部であってもよい。
なお、配線基板100は、ベース基板10の内部に形成された他の配線を含んでいてもよい(図示せず)。
配線基板100は、図1(A)及び図1(B)に示すように、レジスト層16を有していてもよい。レジスト層16は、配線12を部分的に覆うように形成されてなる。レジスト層16は、電気的接続部14を露出させるように形成されていてもよい。ただし、配線基板100として、レジスト層16を有しない配線基板を利用してもよい。
本実施の形態に係る電子機器の製造方法は、電子部品20を用意することを含む(図2(A)〜図5参照参照)。電子部品20は、複数の導電部22を有する。導電部22は、電子部品20のうち、外部との電気的な接続に利用される部分である。電子部品20は、例えば、電気光学パネル(液晶パネル・エレクトロルミネッセンスパネル等)であってもよい。電子部品20は、ガラス基板24を有していてもよく、このとき、導電部22はガラス基板24上に形成されていてもよい。例えば、導電部22は、ガラス基板24上に形成された配線パターンの一部であってもよい。なお、導電部22の材料は特に限定されるものではないが、例えば、ITO(Indium Tin Oxide)、Cr、Alなどの金属膜、金属化合物膜又はそれらの複合膜によって形成されていてもよい。ただし、電子部品はこれに限られるものではない。例えば、電子部品20として、半導体チップを利用してもよい。
本実施の形態に係る電子機器の製造方法は、複数の配線12(電気的接続部14)の第1の面11と導電部22とを対向させて電気的に接続することを含む。本実施の形態に係る電子機器の製造方法は、また、配線12(電気的接続部14)と導電部22とを封止する封止部35を形成することを含んでいてもよい。以下、図2(A)〜図2(D)を参照して、これらの工程について説明する。
はじめに、図2(A)に示すように、電子部品20と配線基板100とを、樹脂材料30を介して対向させる。例えば、配線基板100上に樹脂材料30を配置し、さらにその上方に電子部品20を配置してもよい。このとき、電気的接続部14と導電部22とが対向するように、配線基板100及び電子部品20を位置合わせしてもよい。樹脂材料30は、フィルム状で用意してもよく、ペースト状で用意してもよい。樹脂材料30の内部には、導電性の微粒子32が分散されていてもよい。すなわち、樹脂材料30は、異方性導電材料であってもよい。
そして、図2(B)に示すように、配線基板100と電子部品20とを近接させて、配線12(電気的接続部14)の第1の面11と導電部22とを対向させて電気的に接続させる。このとき、図2(B)に示すように、第1の面11と導電部22とは、間に導電性の微粒子32を介在させて電気的に接続してもよい。あるいは、電気的接続部14と導電部22とは、接触させて電気的に接続してもよい(図示せず)。
その後、図2(C)及び図2(D)に示すように、樹脂材料30を硬化させて、封止部35を形成する。例えば、樹脂材料30が熱硬化性の材料である場合には、樹脂材料30を加熱して硬化させて、封止部35を形成してもよい。封止部35は、電気的接続部14と導電部22とを封止する役割を果たすものであってもよい。また、封止部35によって、配線基板100と電子部品20とを接着してもよい。なお、図2(D)は、図2(C)のIID−IID線断面の一部拡大図である。
本実施の形態に係る電子機器の製造方法は、図3(A)及び図3(B)に示すように、ベース基板10を部分的に除去することを含む。本工程によって、ベース基板10から、第2の面13の一部を露出させてもよい。このとき、第2の面13における少なくとも導電部22とオーバーラップする部分を露出させてもよい。本工程によって、第2の面13における封止部35とオーバーラップする部分を(すべて)露出させてもよい。第2の面13におけるベース基板10からの露出部を、露出部15と称してもよい。ベース基板10を除去する方法は特に限定されるものではない。例えば、化学反応を利用したエッチングや、機械的な研磨によって、ベース基板10を除去してもよい。
本実施の形態に係る電子機器の製造方法は、図4(A)及び図4(B)に示すように、被覆部40を形成することを含む。被覆部40は、第2の面13を覆うように形成する。詳しくは、被覆部40は、第2の面13におけるベース基板10からの露出部15を覆うように形成する。被覆部40は、露出部15をすべて覆うように形成してもよく、その一部のみを覆うように形成してもよい。被覆部40は、また、露出部15における少なくとも導電部22とオーバーラップする部分を覆うように形成してもよい。被覆部40は、また、図4(A)に示すように、封止部35を覆うように形成してもよい。
被覆部40は、ベース基板10よりも吸湿性の低い材料で形成する。これによると、配線12(電気的接続部14)間で電気的なショートが発生しにくい、信頼性の高い電子機器を製造することができる。例えば、被覆部40は、アクリル系樹脂やシリコーン樹脂で形成してもよい。また、被覆部40を封止部35を覆うように形成する場合には、被覆部40は、封止部35よりも吸湿性の低い材料で形成してもよい。これによると、封止部35内に水分が入り込みにくくなるため、さらに信頼性の高い電子機器を製造することができる。
以上の工程によって、図5に示す、電子機器1を製造してもよい。本方法によると、信頼性の高い電子機器を効率よく製造することができる。以下、その効果について説明する。
ベース基板に配線が形成されたタイプの配線基板が知られている。そして、このタイプの配線基板を有する電子機器が知られている。電子機器(あるいは配線基板)の信頼性を保つためには、配線間の電気的なショートの発生を防止することが重要である。
特に、配線12のうち導電部22との電気的な接続に利用される部分は、狭ピッチに形成されることがあった。また、配線12と導電部22とを電気的に接続する工程では、配線12は、導電部22によって押圧されて変形することがあった。電子機器の信頼性を高めるためには、配線12のうち導電部22との電気的な接続に利用される部分において、電気的なショートが発生しにくくすることが重要である。そして、ベース基板の含水量を少なく維持することができれば、配線の絶縁信頼性を高めることができる。
本実施の形態に係る電子機器の製造方法によると、配線12の第2の面13のうち少なくとも導電部22とオーバーラップする部分は、被覆部40で覆われる。そして、被覆部40は、ベース基板10よりも吸湿性の低い材料で形成される。そのため、被覆部40は内部に水分を含みにくく、従って、その表面に形成された配線12の絶縁抵抗を低下させるおそれが少ない。すなわち、本実施の形態に係る電子機器の製造方法によると、配線12の導電部22とオーバーラップする領域で、電気的なショートが発生しにくい、信頼性の高い電子機器を提供することができる。
(第1の変形例)
図6(A)及び図6(B)は、第1の変形例に係る電子機器の製造方法について説明するための図である。
本変形例では、ベース基板10を部分的に除去して、図6(A)に示すように、ベース基板10におけるレジスト層16とオーバーラップしない領域をすべて除去してもよい。すなわち、本工程で、ベース基板10におけるレジスト層16からの露出領域をすべて除去してもよい。言い換えると、本工程で、ベース基板10におけるレジスト層16とオーバーラップする領域のみが残るように、ベース基板10を部分的に除去してもよい。
その後、図6(B)に示すように、配線12の第2の面13におけるベース基板10からの露出部15をすべて覆うように、被覆部42を形成する。これによっても、信頼性の高い電子機器を製造することができる。
(第2の変形例)
図7は、第2の変形例に係る電子機器の製造方法について説明するための図である。
本変形例では、ベース基板10を部分的に除去して、図7に示すように、配線12の第2の面13うち封止部35とオーバーラップする部分の一部のみを露出させてもよい。例えば、第2の面13のうち、導電部22とオーバーラップする部分のみを露出させてもよい。これによっても、信頼性の高い電子機器を製造することができる。
(第3の変形例)
図8は、第3の変形例に係る電子機器の製造方法について説明するための図である。
本変形例では、第2の面13の露出部15の少なくとも一部を覆うように、他の基板44を貼り付けることを含む。基板44は、露出部15の一部を覆うように貼り付けてもよい。あるいは、基板44は、露出部15をすべて覆うように貼り付けてもよい。基板44は、また、導電部22とオーバーラップする領域(のみ)に設けてもよい。あるいは、基板44は、封止部35とオーバーラップする領域に設けてもよい。基板44は、ベース基板10よりも吸湿性の低い材料で形成されていてもよい。基板44は、ガラス基板等のリジッド基板であってもよい。そして、封止材46を、基板44や露出部15等を封止するように設け、被覆部45を形成してもよい。
(第2の実施の形態)
以下、図9〜図11を参照して、本発明を適用した第2の実施の形態に係る電子機器の製造方法について説明する。
本実施の形態に係る電子機器の製造方法は、配線基板101を用意することを含む(図9参照)。配線基板101は、ベース基板10と、複数の配線12とを有する。
本実施の形態に係る電子機器の製造方法は、電子部品26を用意することを含む(図9参照)。電子部品26は、導電部28を有する。電子部品26は、例えば、半導体チップであってもよい。このとき、導電部28は、半導体チップの突起電極であってもよい。また、半導体チップ(電子部品26)には、集積回路が形成されていてもよい。
本実施の形態に係る電子機器の製造方法は、図9に示すように、配線12と導電部28とを対向させて電気的に接続することを含む。本工程では、配線12と導電部28とを接触させて電気的に接続してもよい。本工程で、配線基板101に電子部品26を搭載してもよい。
本実施の形態に係る電子機器の製造方法は、図10に示すように、ベース基板10を部分的に除去することを含む。このとき、ベース基板10における電子部品26とオーバーラップする領域を、すべて、除去してもよい。すなわち、本工程により、ベース基板10に、電子部品26とオーバーラップする開口19を形成してもよい。本工程により、配線12の第2の面13における電子部品26とオーバーラップする部分をすべて露出させてもよい。
本実施の形態に係る電子機器の製造方法は、図11に示すように、配線12の第2の面13を覆う被覆部48を形成することを含む。被覆部48は、ベース基板10よりも吸湿性の低い材料で形成してもよい。被覆部48は、第2の面13における開口19からの露出部15をすべて覆うように形成してもよい。また、被覆部48は、配線12(電気的接続部14)と導電部28とを封止するように形成してもよい。また、被覆部48は、電子部品26の、導電部28が形成された面をすべて覆うように形成してもよい。
本方法によると、電子部品26とオーバーラップする領域で、配線12の電気的なショートが発生しにくい電子機器を製造することができる。そのため、電子部品26とオーバーラップする領域内で配線12を狭ピッチに形成することが可能になる。すなわち、本方法によると、電子部品の小型化に対応することが可能な、信頼性の高い電子機器を、効率よく製造することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1(A)〜図1(C)は、本発明を適用した第1の実施の形態に係る電子機器の製造方法を説明するための図である。 図2(A)〜図2(D)は、本発明を適用した第1の実施の形態に係る電子機器の製造方法を説明するための図である。 図3(A)及び図3(B)は、本発明を適用した第1の実施の形態に係る電子機器の製造方法を説明するための図である。 図4(A)及び図4(B)は、本発明を適用した第1の実施の形態に係る電子機器の製造方法を説明するための図である。 図5は、本発明を適用した第1の実施の形態に係る電子機器の製造方法を説明するための図である。 図6(A)及び図6(B)は、本発明を適用した第1の実施の形態の第1の変形例に係る電子機器の製造方法を説明するための図である。 図7は、本発明を適用した第1の実施の形態の第2の変形例に係る電子機器の製造方法を説明するための図である。 図8は、本発明を適用した第1の実施の形態の第3の変形例に係る電子機器の製造方法を説明するための図である。 図9は、本発明を適用した第2の実施の形態に係る電子機器の製造方法を説明するための図である。 図10は、本発明を適用した第2の実施の形態に係る電子機器の製造方法を説明するための図である。 図11は、本発明を適用した第2の実施の形態に係る電子機器の製造方法を説明するための図である。
符号の説明
1…電子機器、 10…ベース基板、 11…第1の面、 12…配線、 13…第2の面、 14…電気的接続部、 15…露出部、 16…レジスト層、 19…開口、 20…電子部品、 22…導電部、 24…ガラス基板、 26…電子部品、 28…導電部、 30…樹脂材料、 32…微粒子、 35…封止部、 40…被覆部、 42…被覆部、 44…基板、 45…被覆部、 46…封止材、 48…被覆部、 100…配線基板、 101…配線基板

Claims (6)

  1. ベース基板と、前記ベース基板上に形成された複数の配線と、を有する配線基板を用意する工程と、
    複数の導電部を有する電子部品を用意する工程と、
    前記複数の配線の第1の面と前記複数の導電部とを対向させて電気的に接続する工程と、
    前記ベース基板を部分的に除去して、前記複数の配線の前記第1の面とは反対を向く第2の面における少なくとも前記導電部とオーバーラップする部分を露出させる工程と、
    前記ベース基板よりも吸湿性の低い材料を利用して、前記第2の面における前記ベース基板からの露出部を覆う被覆部を形成する工程と、
    を含む電子機器の製造方法。
  2. 請求項1記載の電子機器の製造方法において、
    前記ベース基板を部分的に除去する工程で、前記第2の面における前記電子部品とオーバーラップする部分をすべて露出させる電子機器の製造方法。
  3. 請求項1又は請求項2記載の電子機器の製造方法において、
    前記被覆部を、前記複数の配線と前記複数の導電部とを封止するように形成する電子機器の製造方法。
  4. 請求項1又は請求項2記載の電子機器の製造方法において、
    前記ベース基板を部分的に除去する工程の前に、前記複数の配線と前記複数の導電部とを封止する封止部を形成する工程をさらに含み、
    前記ベース基板を部分的に除去する工程で、前記第2の面における前記封止部とオーバーラップする部分をすべて露出させる電子機器の製造方法。
  5. 請求項4記載の電子機器の製造方法において、
    前記被覆部を、前記封止部を覆うように形成する電子機器の製造方法。
  6. 請求項1から請求項5のいずれかに記載の電子機器の製造方法において、
    前記被覆部を形成する工程は、前記第2の面の前記露出部の少なくとも一部を覆うように、他の基板を貼り付けることを含む電子機器の製造方法。
JP2005340723A 2005-11-25 2005-11-25 電子機器の製造方法 Withdrawn JP2007149863A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005340723A JP2007149863A (ja) 2005-11-25 2005-11-25 電子機器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005340723A JP2007149863A (ja) 2005-11-25 2005-11-25 電子機器の製造方法

Publications (1)

Publication Number Publication Date
JP2007149863A true JP2007149863A (ja) 2007-06-14

Family

ID=38210925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005340723A Withdrawn JP2007149863A (ja) 2005-11-25 2005-11-25 電子機器の製造方法

Country Status (1)

Country Link
JP (1) JP2007149863A (ja)

Similar Documents

Publication Publication Date Title
CN103579128B (zh) 芯片封装基板、芯片封装结构及其制作方法
US20090108445A1 (en) Substrate structure and semiconductor package using the same
JP2007041389A (ja) 表示装置及びその製造方法
JP4740708B2 (ja) 配線基板、及び半導体装置
JP3722223B2 (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
JP3847693B2 (ja) 半導体装置の製造方法
JP2009182229A (ja) 配線回路基板およびその製造方法
JP3693060B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007019409A (ja) 電子モジュール
JP2012089898A (ja) 半田ボール及び半導体パッケージ
TWI573502B (zh) 基板結構及其製作方法
CN101256998A (zh) 利用异方性导电胶层的半导体装置及其制造方法
JP2007149863A (ja) 電子機器の製造方法
JP4364181B2 (ja) 半導体装置の製造方法
JP2007149864A (ja) 電子機器の製造方法
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP2007019410A (ja) 半導体装置、及び、電子モジュールの製造方法
JP2007129155A (ja) 電子機器及びその製造方法、並びに、配線基板
JP2007149767A (ja) 配線基板、電子機器及びその製造方法
JP2005116881A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4310631B2 (ja) 半導体装置、回路基板並びに電子機器
JP2006173434A (ja) 配線基板、半導体装置及びその製造方法
JP2010010611A (ja) プリント回路板及び電子機器
JP2009071159A (ja) フレキシブル配線基板及びベアチップ実装方法
JP2009123781A (ja) 回路モジュール

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090203