CN101256998A - 利用异方性导电胶层的半导体装置及其制造方法 - Google Patents

利用异方性导电胶层的半导体装置及其制造方法 Download PDF

Info

Publication number
CN101256998A
CN101256998A CNA2008100927106A CN200810092710A CN101256998A CN 101256998 A CN101256998 A CN 101256998A CN A2008100927106 A CNA2008100927106 A CN A2008100927106A CN 200810092710 A CN200810092710 A CN 200810092710A CN 101256998 A CN101256998 A CN 101256998A
Authority
CN
China
Prior art keywords
those
connecting pad
chip
substrate
anisotropic conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100927106A
Other languages
English (en)
Other versions
CN101256998B (zh
Inventor
程至谦
黄明玉
褚福堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2008100927106A priority Critical patent/CN101256998B/zh
Publication of CN101256998A publication Critical patent/CN101256998A/zh
Application granted granted Critical
Publication of CN101256998B publication Critical patent/CN101256998B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体装置包含一芯片、一基板及一异方性导电胶层。该芯片包含一主动表面、数个芯片接垫及一保护层，其中该些芯片接垫是配置于该主动表面上，该保护层覆盖该主动表面，且该保护层定义有数个开口，以暴露出该些芯片接垫，如此以形成一具有开口外形的电性接点。该基板包含一表面及数个基板接垫，其中该些基板接垫是突出于该表面上，并分别对应于该些开口。该异方性导电胶层是配置于该基板该芯片之间，并直接地电性连接于该些芯片接垫及该些基板接垫。

Description

利用异方性导电胶层的半导体装置及其制造方法
技术领域
本发明是有关于一种半导体装置，更特别有关于一种半导体装置，可使具有开口外形的电性接点有效地定位于具有凸起外形的该基板接垫上。
背景技术
参考图1及图2，目前芯片110与印刷电路板120的接口可藉由利用异方性导电胶层(Anisotropic Conductive Film；ACF)130、130’作为接口材料。该异方性导电胶层有两种型式，第一种型式为该异方性导电胶层130包含数个包覆有绝缘层材料134的导电粒子132，如图1所示。第二种型式为该异方性导电胶层130’包含数个绝缘粒子134’及导电粒子132’，该绝缘粒子134’的直径小于导电粒子132’的直径，如图2所示。两种型式的异方性导电胶层130、130’的导电方式皆在施压后平行于施压方向140电性导通，而垂直于施压方向140电性绝缘。上述印刷电路板120的基板接垫122(称为手指部份)必须设计向上凸起约2～3μm，用以对应该芯片110的芯片接垫112及凸块114向下突起2～3μm所形成的电性接点111，如此以达成电性导通的目的。然而，具有凸起外形的电性接点111无法有效地定位于具有凸起外形的该基板接垫122上。再者，先前技术的芯片接垫112须设有该凸块114作为该电性接点111的用，或者该芯片接垫112可另设有凸块下金属层(Under Bump Metallurgy；UMB)(图未示)位于该芯片接垫112与该凸块114之间，以提供较佳的接合性，如此将使该电性接点111的结构较为复杂。
参考图3，美国专利第5,136,365号，标题为“异方性导电黏胶及封胶材料(Anisotropic Conductive Adhesive And Encapsulant Material)”，揭示一种黏胶材料220包含一树脂242及数个金属粒子240，并应用于一包含有金属图案210的基板200。包含有电性接点250的组件230是定位于该基板200上，然后被加热。在加热的步骤中，该树脂242促使该些金属粒子240黏固于该基板200的金属图案210及该组件230的电性接点250。该黏胶材料220被固化后，该黏胶材料220是用以连接且包覆该基板200的金属图案210及该组件230的电性接点250。然而，该组件230的电性接点250仍具有凸起外形而无法有效地定位于具有凸起外形的该基板200的金属图案210上。
因此，便有需要提供一种半导体装置，能够解决前述的缺点。
发明内容
本发明的一目的在于提供一种半导体装置，在施压后其基板接垫是啮合于芯片的开口内，如此可使具有开口外形的电性接点有效地定位于具有凸起外形的该基板接垫上。
为达上述目的，本发明提供一种半导体装置，包含一芯片、一基板及一异方性导电胶层。该芯片包含一主动表面、数个芯片接垫及一保护层，其中该些芯片接垫是配置于该主动表面上，该保护层覆盖该主动表面，且该保护层定义有数个开口，以暴露出该些芯片接垫，如此以形成一具有开口外形的电性接点。该基板包含一表面及数个基板接垫，其中该些基板接垫是突出于该表面上，并分别对应于该些开口。该异方性导电胶层是配置于该基板该芯片之间，并直接地电性连接于该些芯片接垫及该些基板接垫。
由于本发明的保护层及该些芯片接垫所形成的电性接点为开口外形，而该些基板接垫为凸起外形，因此在后续的施压步骤中，该开口外形及凸起外形可做为对准的参考标记，而不须另外新增注记步骤。再者，本发明的芯片的电性接点并无包含任何凸块或凸块下金属层，该些芯片接垫是直接地电性连接于该异方性导电胶层。相较于先前技术的芯片接垫须设有凸块或凸块下金属层，本发明的芯片的电性接点的结构较为简单。另外，由于本发明的该些基板接垫的部分体积是伸入于该芯片的该些开口内，因此在施压后该些基板接垫是啮合于该芯片的该些开口内，如此可使具有开口外形的电性接点有效地定位于具有凸起外形的该基板接垫上。
为了让本发明的上述和其它目的、特征、和优点能更明显，下文将配合所附图示，作详细说明如下。
附图说明
图1为先前技术的芯片、印刷电路板及第一种型式异方性导电胶层的剖面示意图。
图2为先前技术的芯片、印刷电路板及第二种型式异方性导电胶层的剖面示意图。
图3为先前技术的组件、基板及异方性导电黏胶的剖面示意图。
图4为本发明的一实施例的半导体装置的剖面示意图。
图5为本发明的该实施例的半导体装置制造方法的剖面示意图。
具体实施方式
参考图4，其显示本发明的一实施例的半导体装置300。该半导体装置300包含一芯片310、一基板320及一异方性导电胶层(AnisotropicConductive Film；ACF)330。该芯片310包含一主动表面312、数个芯片接垫316及一保护层314。该些芯片接垫316(诸如铝制接垫)是配置于该主动表面312上，用以电性连接至该主动表面312上的集成电路(IC)(图未示)。该保护层(passivate layer)314，诸如聚亚酰胺膜(polyimide；PI)，覆盖该主动表面312，且该保护层314定义有数个开口313，以暴露出该些芯片接垫316，如此以形成一具有开口外形的电性接点315。该基板320包含一表面322及数个基板接垫324，其中该些基板接垫324是突起于该表面322上(亦即该些基板接垫324为凸起外形)，并分别对应于该些开口313。由于该电性接点315为开口外形，而该些基板接垫324为凸起外形，因此在后续的施压步骤中，该开口外形及凸起外形可做为对准的参考标记，而不须另外新增注记步骤。
该异方性导电胶层330是配置于该基板320与该芯片310之间，并直接地电性连接于该些芯片接垫316及该些基板接垫324。应注意的是，本发明的芯片310的电性接点315并无包含任何凸块或凸块下金属层(UnderBump Metallurgy；UMB)，该些芯片接垫316是直接地电性连接于该异方性导电胶层330。相较于先前技术的芯片接垫须设有凸块或凸块下金属层，本发明的芯片310的电性接点315的结构较为简单。
该异方性导电胶层330包含数个包覆有绝缘层材料的导电粒子332。或者，在另一实施例中，该异方性导电胶层包含数个绝缘粒子(图未示)及导电粒子(图未示)，该绝缘粒子的直径小于导电粒子的直径。由于该些芯片接垫316与该些基板接垫324的间距h是小于该保护层314与该基板320的表面322的间距H，因此该异方性导电胶层330的该些导电粒子332可于该芯片310被施压于该基板320上后而直接地电性连接于该些芯片接垫316及该些基板接垫324。再者，由于该些基板接垫324的部分体积是伸入于该芯片310的该些开口313内，因此在施压后该些基板接垫324是啮合于该芯片310的该些开口313内，如此可使具有开口外形的电性接点315有效地定位于具有凸起外形的该基板接垫324上。又，该异方性导电胶层330另包含热固性树脂或热塑性树脂，用于加热后将该芯片310固定于该基板320上。
根据本实施例的半导体装置300，本发明提供一种半导体装置制造方法。首先，参考图5，提供一芯片310，包含一主动表面312、数个芯片接垫316及一保护层314，其中该些芯片接垫316是配置于该主动表面312上。该保护层314覆盖该主动表面312，且该保护层314定义有数个开口313，以暴露出该些芯片接垫316，如此以形成一具有开口外形的电性接点315。提供一基板320，包含一表面322及数个基板接垫324，其中该些基板接垫324是突起于该表面322上，并分别对应于该些开口313。该基板320是可为一印刷电路板或一可挠性电路板。将一异方性导电胶层330配置于该基板320与该芯片310之间。
沿施压方向340将该芯片310施压于该基板320上，使该异方性导电胶层330直接地电性连接于该些芯片接垫316及该些基板接垫324，以形成本发明的半导体装置300，如图4所示。该异方性导电胶层330的导电方式是在施压后平行于施压方向340电性导通，而垂直于施压方向440电性绝缘。由于该保护层314及该些芯片接垫316所形成的电性接点315为开口外形，而该些基板接垫324为凸起外形，因此在施压步骤中，该开口外形及凸起外形可做为对准的参考标记，而不须另外新增注记步骤。再者，该异方性导电胶层330包含数个包覆有绝缘层材料的导电粒子332。该些导电粒子332可在施压后挤破该绝缘层材料而直接地电性连接于该些芯片接垫316及该些基板接垫324。该异方性导电胶层330另包含热固性树脂或热塑性树脂，用于加热后将该芯片固定于该基板320上。
虽然本发明已以前述实施例揭示，然其并非用以限定本发明，任何本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与修改。因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims (10)

1.一种半导体装置，包含：
芯片，包含一主动表面、数个芯片接垫及一保护层，其中该些芯片接垫是配置于该主动表面上，该保护层覆盖该主动表面，且该保护层定义有数个开口，以暴露出该些芯片接垫，如此以形成一具有开口外形的电性接点；
基板，包含一表面及数个基板接垫，其中该些芯片接垫是突出于该表面上，并分别对应于该些开口；以及
异方性导电胶层，配置于该基板该芯片之间，并直接地电性连接于该些芯片接垫及该些基板接垫。
2.如权利要求1所述的半导体装置，其中该些芯片接垫与该些基板接垫的间距是小于该保护层与该基板的表面的间距。
3.如权利要求1所述的半导体装置，其中该些基板接垫的部分体积是伸入于该芯片的该些开口内。
4.如权利要求1所述的半导体装置，其中该异方性导电胶层包含数个导电粒子，直接地电性连接于该些芯片接垫及该些基板接垫。
5.如权利要求1所述的半导体装置，其中该些基板接垫是啮合于该芯片的该些开口内。
6.一种半导体装置制造方法，包含下列步骤：
提供一芯片，其包含一主动表面、数个芯片接垫及一保护层，其中该些芯片接垫是配置于该主动表面上，该保护层覆盖该主动表面，且该保护层定义有数个开口，以暴露出该些芯片接垫，如此以形成一具有开口外形的电性接点；
提供一基板，包含一表面及数个基板接垫，其中该些基板接垫是突出于该表面上，并分别对应于该些开口；
将一异方性导电胶层配置于该基板该芯片之间；以及
将该芯片施压于该基板上，使该异方性导电胶层直接地电性连接于该些芯片接垫及该些基板接垫。
7.如权利要求6所述的制造方法，其中该些芯片接垫与该些基板接垫的间距是小于该保护层与该基板的表面的间距。
8.如权利要求6所述的制造方法，其中该些基板接垫的部分体积是伸入于该些开口内。
9.如权利要求6所述的制造方法，其中该异方性导电胶层包含数个导电粒子，直接地电性连接于该些芯片接垫及该些基板接垫。
10.如权利要求6所述的制造方法，其中该些基板接垫是啮合于该芯片的该些开口内。
CN2008100927106A 2008-04-10 2008-04-10 利用各向异性导电胶层的半导体装置及其制造方法 Active CN101256998B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100927106A CN101256998B (zh) 2008-04-10 2008-04-10 利用各向异性导电胶层的半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100927106A CN101256998B (zh) 2008-04-10 2008-04-10 利用各向异性导电胶层的半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN101256998A true CN101256998A (zh) 2008-09-03
CN101256998B CN101256998B (zh) 2010-06-16

Family

ID=39891634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100927106A Active CN101256998B (zh) 2008-04-10 2008-04-10 利用各向异性导电胶层的半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN101256998B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130199824A1 (en) * 2012-02-08 2013-08-08 Jin-Suk Lee Microelectronics device including anisotropic conductive layer and method of forming the same
CN103904189A (zh) * 2012-12-25 2014-07-02 鸿富锦精密工业（深圳）有限公司 发光芯片组合及其制造方法
CN107784952A (zh) * 2017-11-17 2018-03-09 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
WO2021022642A1 (zh) * 2019-08-02 2021-02-11 武汉华星光电半导体显示技术有限公司 邦定结构及其制备方法、显示面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JP2004331910A (ja) * 2003-05-12 2004-11-25 Seiko Epson Corp 異方導電性接着剤、実装方法、電気光学装置モジュールおよび電子機器
CN1317761C (zh) * 2003-06-18 2007-05-23 财团法人工业技术研究院 覆晶封装接合结构及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130199824A1 (en) * 2012-02-08 2013-08-08 Jin-Suk Lee Microelectronics device including anisotropic conductive layer and method of forming the same
CN103904189A (zh) * 2012-12-25 2014-07-02 鸿富锦精密工业（深圳）有限公司 发光芯片组合及其制造方法
CN107784952A (zh) * 2017-11-17 2018-03-09 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
WO2021022642A1 (zh) * 2019-08-02 2021-02-11 武汉华星光电半导体显示技术有限公司 邦定结构及其制备方法、显示面板

Also Published As

Publication number Publication date
CN101256998B (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
TW452896B (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US7326633B2 (en) Anisotropic conductive film
KR100713333B1 (ko) 다층 이방성 도전 필름
US10181662B2 (en) Switching device having a push button
TW200830483A (en) Film type package for fingerprint sensor
US9173285B2 (en) Mounting structure for electronic component, input device, and method of manufacturing mounting structure
JP6344888B2 (ja) 接続体の製造方法、電子部品の接続方法、接続構造体
US20050212130A1 (en) Semiconductor chip, semiconductor device, method for producing semiconductor device, and electronic equipment
CN101256998B (zh) 利用各向异性导电胶层的半导体装置及其制造方法
CN103582286B (zh) 电路板组件及相机模组
JP3847693B2 (ja) 半導体装置の製造方法
TWI625829B (zh) 晶片之正、背面間電性連接結構及其製造方法
JP4318585B2 (ja) 配線回路基板
WO2005027604A1 (ja) 電子部品の実装方法
JP2010251336A (ja) 異方性導電フィルム及びこれを用いた接続構造体の製造方法
KR102573777B1 (ko) 접착제 조성물 및 접속체의 제조 방법
JP3743716B2 (ja) フレキシブル配線基板及び半導体素子の実装方法
KR102091657B1 (ko) 지문 인식 모듈 제조방법
JPH0690082A (ja) 回路基板の接続方法
JP4209574B2 (ja) 半導体部品実装済部品の製造方法
JP6370562B2 (ja) 接続体の製造方法、フレキシブル基板の接続方法、接続体及びフレキシブル基板
TWI845923B (zh) 指紋識別裝置和指紋識別裝置的製造方法
CN212229610U (zh) 一种绑定结构、触摸屏、显示屏与触摸显示屏
JP2006054268A (ja) 回路基板の接続部
CN210432057U (zh) 柔性线路板、功能模组及智能终端

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant