JP2007149864A - 電子機器の製造方法 - Google Patents

電子機器の製造方法 Download PDF

Info

Publication number
JP2007149864A
JP2007149864A JP2005340724A JP2005340724A JP2007149864A JP 2007149864 A JP2007149864 A JP 2007149864A JP 2005340724 A JP2005340724 A JP 2005340724A JP 2005340724 A JP2005340724 A JP 2005340724A JP 2007149864 A JP2007149864 A JP 2007149864A
Authority
JP
Japan
Prior art keywords
manufacturing
electronic device
wiring
wirings
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005340724A
Other languages
English (en)
Inventor
Naoya Sato
直也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005340724A priority Critical patent/JP2007149864A/ja
Publication of JP2007149864A publication Critical patent/JP2007149864A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】配線の狭ピッチ化が可能で、かつ、信頼性の高い電子機器を製造する方法を提供する。
【解決手段】電子機器の製造方法は、ベース基板10と、ベース基板10の表面に形成された複数の配線12とを有する配線基板100を用意する工程と、複数の導電部22を有する電子部品20を用意する工程と、配線12の第1の面11と複数の導電部22とを対向させて電気的に接続する工程と、複数の配線12における少なくとも導電部22とオーバーラップする部分を、第1の面11とは反対側から薄くして、複数の配線12に第2の面15を形成する工程と、第2の面15を覆う被覆部40を形成する工程と、を含む。複数の配線12は、第1の面11から離れるほど幅が広くなるように形成されてなる。
【選択図】図5

Description

本発明は、電子機器の製造方法に関する。
電子機器の信頼性を確保するためには、電子機器に利用される導体間で電気的なショートが発生しないようにする必要がある。特に、電子機器の小型化の要請が高まる今日では、微細な配線を利用して信頼性の高い電子機器を製造する技術が要求されている。
特開2000−180883号公報
本発明の目的は、配線の狭ピッチ化が可能で、かつ、電気的な信頼性の高い電子機器を製造することが可能な電子機器の製造方法を提供することにある。
(1)本発明に係る電子機器の製造方法は、
ベース基板と、前記ベース基板の表面に形成された複数の配線と、を有する配線基板を用意する工程と、
複数の導電部を有する電子部品を用意する工程と、
前記複数の配線の第1の面と前記導電部とを対向させて電気的に接続する工程と、
前記複数の配線における少なくとも前記導電部とオーバーラップする部分を、前記第1の面とは反対側から薄くして、前記複数の配線に第2の面を形成する工程と、
前記第2の面を覆う被覆部を形成する工程と、
を含み、
前記複数の配線は、前記第1の面から離れるほど幅が広くなるように形成されてなる。
本発明によると、配線は、第1の面から離れるほど幅が広くなるように形成されてなる。そのため、配線を基端側から薄くすることで、配線の基端面(第2の面)の幅を狭くすることができる。そして、第2の面の幅が狭くなることで、隣り合う2つの配線間での電気的なショートが起こりにくくなり、電子機器の信頼性を高めることができる。すなわち、本発明によると、信頼性の高い電子機器を、効率よく製造することができる。
(2)この電子機器の製造方法において、
前記複数の配線における前記電子部品とオーバーラップする部分を薄くして、前記第2の面を形成してもよい。
(3)この電子機器の製造方法において、
前記被覆部を、前記電気的接続部と前記導電部とを封止するように形成してもよい。
(4)この電子機器の製造方法において、
前記第2の面を形成する前に、前記複数の配線と前記導電部とを封止する封止部を形成する工程をさらに含み、
前記複数の配線における前記封止部とオーバーラップする部分を薄くして、前記第2の面を形成してもよい。
(5)この電子機器の製造方法において、
前記被覆部を、前記封止部を覆うように形成してもよい。
これによると、さらに信頼性の高い電子機器を製造することができる。
なお、この場合、被覆部は、封止部よりも吸湿性の高い材料で形成してもよい。ここで、吸湿性とは、物質が周りの空気中から水分を吸収しようとする性質を言う。すなわち、吸湿性の低い材料は、空気中から水分を吸収しにくい材料であるといえる。そして、被覆部を、封止部よりも吸湿性の低い材料で、封止部を覆うように形成することによって、封止部内に水分が入り込みにくい、信頼性の高い電子機器を製造することができる。
(6)この電子機器の製造方法において、
前記被覆部を、前記ベース基板よりも吸湿性の低い材料で形成してもよい。
これによると、配線と導電部との接合部付近で、電気的なショートの発生しにくい、信頼性の高い電子機器を製造することができる。
(7)この電子機器の製造方法において、
前記被覆部を形成する工程は、前記第2の面の少なくとも一部を覆うように基板を貼り付ける工程を含んでいてもよい。
なお、当該基板は、ベース基板よりも吸湿性の低い材料で形成されていてもよい。また、当該基板は、ガラス基板等のリジッド基板であってもよい。
(8)この電子機器の製造方法において、
前記第2の面を形成する前に、前記ベース基板を部分的に除去して、前記複数の配線における前記第1の面とは反対側の面の一部を、前記ベース基板から露出させる工程をさらに含んでいてもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。
(第1の実施の形態)
図1(A)〜図6は、本発明を適用した第1の実施の形態に係る電子機器の製造方法について説明するための図である。
本実施の形態に係る電子機器の製造方法は、図1(A)〜図1(C)に示す配線基板100を用意することを含む。なお、図1(A)は、配線基板100の上視図である。また、図1(B)及び図1(C)は、図1(A)のIB−IB線断面図及びIC−IC線断面図である。以下、配線基板100の構成について説明する。
配線基板100は、図1(A)〜図1(C)に示すように、ベース基板10を有する。ベース基板10の材料や構造は特に限定されず、既に公知となっているいずれかの基板を利用してもよい。ベース基板10として、例えば、ポリイミド樹脂からなるフレキシブル基板を使用してもよい。あるいは、ベース基板10として、ポリエチレンテレフタレート(PET)からなる基板を使用してもよい。
配線基板100は、図1(A)〜図1(C)に示すように、ベース基板10の表面に形成された複数の配線12を有する。配線12の材料も、特に限定されるものではない。例えば、配線12は、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(Ti−W)のうちのいずれかを積層して形成されていてもよい。
配線12は、第1の面11を有する。第1の面11は、配線12の、ベース基板10と対向する面とは反対側を向く面である。第1の面11は、配線12の上端面と称してもよい。また、配線12は、ベース基板10と対向する基端面13を有する。そして、配線12は、図1(C)に示すように、第1の面11から離れるほど幅が広くなるように形成されてなる。すなわち、配線12は、基端面13が最も幅が広くなるように形成されていてもよい。配線12を形成する方法は特に限定されるものではない。例えば、ベース基板10に金属膜を形成し、これをパターニングすることによって、配線12を形成してもよい。金属膜をパターニングする方法も特に限定されないが、例えば、金属膜の表面にレジスト層を形成した後に該金属膜をエッチングして、金属膜をパターニングしてもよい。
配線12は、図1(A)及び図1(B)に示すように、複数の電気的接続部14を有していてもよい。電気的接続部14は、配線12のうち、他の部材との電気的な接続に利用される部分であってもよい。電気的接続部14は、ベース基板10の表面に形成されていてもよい。
なお、配線基板100は、ベース基板10の内部に形成された他の配線を含んでいてもよい(図示せず)。
配線基板100は、図1(A)及び図1(B)に示すように、レジスト層16を有していてもよい。レジスト層16は、配線12を部分的に覆うように形成されてなる。レジスト層16は、電気的接続部14を露出させるように形成されていてもよい。ただし、配線基板100として、レジスト層16を有しない配線基板を利用してもよい。
本実施の形態に係る電子機器の製造方法は、電子部品20を用意することを含む(図2(A)〜図6参照参照)。電子部品20は、複数の導電部22を有する。導電部22は、電子部品20のうち、外部との電気的な接続に利用される部分である。電子部品20は、例えば、電気光学パネル(液晶パネル・エレクトロルミネッセンスパネル等)であってもよい。電子部品20は、ガラス基板24を有していてもよく、このとき、導電部22はガラス基板24上に形成されていてもよい。例えば、導電部22は、ガラス基板24上に形成された配線パターンの一部であってもよい。なお、導電部22の材料は特に限定されるものではないが、例えば、ITO(Indium Tin Oxide)、Cr、Alなどの金属膜、金属化合物膜又はそれらの複合膜によって形成されていてもよい。ただし、電子部品はこれに限られるものではない。例えば、電子部品20として、半導体チップを利用してもよい。
本実施の形態に係る電子機器の製造方法は、複数の配線12(電気的接続部14)の第1の面11と導電部22とを対向させて電気的に接続することを含む。本実施の形態に係る電子機器の製造方法は、また、配線12(電気的接続部14)と導電部22とを封止する封止部35を形成することを含んでいてもよい。以下、図2(A)〜図2(D)を参照して、これらの工程について説明する。
はじめに、図2(A)に示すように、電子部品20と配線基板100とを、樹脂材料30を介して対向させる。例えば、配線基板100上に樹脂材料30を配置し、さらにその上方に電子部品20を配置してもよい。このとき、電気的接続部14と導電部22とが対向するように、配線基板100及び電子部品20を位置合わせしてもよい。樹脂材料30は、フィルム状で用意してもよく、ペースト状で用意してもよい。樹脂材料30の内部には、導電性の微粒子32が分散されていてもよい。すなわち、樹脂材料30は、異方性導電材料であってもよい。
そして、図2(B)に示すように、配線基板100と電子部品20とを近接させて、配線12(電気的接続部14)の第1の面11と導電部22とを対向させて電気的に接続させる。このとき、図2(B)に示すように、第1の面11と導電部22とは、間に導電性の微粒子32を介在させて電気的に接続してもよい。あるいは、電気的接続部14と導電部22とは、接触させて電気的に接続してもよい(図示せず)。
その後、図2(C)及び図2(D)に示すように、樹脂材料30を硬化させて、封止部35を形成する。例えば、樹脂材料30が熱硬化性の材料である場合には、樹脂材料30を加熱して硬化させて、封止部35を形成してもよい。封止部35は、電気的接続部14と導電部22とを封止する役割を果たすものであってもよい。また、封止部35によって、配線基板100と電子部品20とを接着してもよい。なお、図2(D)は、図2(C)のIID−IID線断面の一部拡大図である。
本実施の形態に係る電子機器の製造方法は、図3(A)及び図3(B)に示すように、ベース基板10を部分的に除去することを含んでいてもよい。本工程によって、ベース基板10から、複数の配線12における第1の面11とは反対側の面(基端面13)の一部を露出させてもよい。本工程によって、基端面13における導電部22とオーバーラップする部分を露出させてもよい。あるいは、本工程によって、基端面13における封止部35とオーバーラップする部分を露出させてもよい。ベース基板10を除去する方法は特に限定されるものではない。例えば、化学反応を利用したエッチングや、機械的な研磨によって、ベース基板10を除去してもよい。
本実施の形態に係る電子機器の製造方法は、図4(A)及び図4(B)に示すように、複数の配線12における少なくとも導電部22とオーバーラップする部分を、第1の面11とは反対側から薄くして、第2の面15を形成することを含む。すなわち、本工程では、複数の配線12を、基端面13から薄くする。本工程では、配線12における封止部35とオーバーラップする部分を薄くしてもよい。なお、本工程では、配線12における基端面13が露出した部分を、すべて、薄くしてもよい。配線12を薄くする方法についても特に限定されるものではなく、化学反応を利用したエッチングや、機械研磨を適用してもよい。なお、本工程では、図4(A)及び図4(B)に示すように、封止部35を薄くしてもよい。例えば、封止部35の裏面と配線12の第2の面15とが面一になるように、本工程を行ってもよい。
本実施の形態に係る電子機器の製造方法は、図5(A)及び図5(B)に示すように、被覆部40を形成することを含む。被覆部40は、第2の面15を覆うように形成する。被覆部40は、図5(A)に示すように、封止部35を覆うように形成してもよい。被覆部40の材料についても特に限定されないが、ベース基板10よりも吸湿性の低い材料を利用してもよい。これによると、配線12間で電気的なショートが発生しにくい、信頼性の高い電子機器を製造することができる。例えば、被覆部40は、アクリル系樹脂やシリコーン樹脂で形成してもよい。また、被覆部40を封止部35を覆うように形成する場合には、被覆部40は、封止部35よりも吸湿性の低い材料で形成してもよい。これによると、封止部35内に水分が入り込みにくくなるため、さらに信頼性の高い電子機器を製造することができる。
以上の工程によって、図6に示す、電子機器1を製造してもよい。本方法によると、信頼性の高い電子機器を効率よく製造することができる。
すなわち、先に説明したように、本実施の形態に係る電子機器の製造方法によると、配線12を、第1の面11とは反対側から薄くする。そして、配線12は、第1の面11から離れるほど幅が広くなるように形成されてなる。そのため、配線12を第1の面11とは反対側から薄くすることで、配線12の基端面(第2の面15)の幅を狭くすることができる。そのため、本方法によると、基端領域において、隣り合う2つの配線12の間隔を広くすることができるため、配線12の絶縁信頼性が高く、信頼性の高い電子機器を製造することができる。
特に、配線12(電気的接続部14)と導電部22とを電気的に接続する工程では、配線12が導電部22に押圧されて変形し、基端部の幅が広くなることがある。これによると、隣り合う2つの電気的接続部14(配線12)の基端面が近接することになり、絶縁信頼性を低下するおそれがある。しかし、本実施の形態に係る電子機器の製造方法では、配線12のうち、導電部22とオーバーラップする部分を薄くする。そのため、配線12のうち、導電部22とオーバーラップする部分が変形した場合でも、隣り合う2つの配線12の間隔を広くすることができる。そのため、信頼性の高い電子機器を製造することができる。
なお、配線12における封止部35とオーバーラップする部分を薄くする場合には、封止部35とオーバーラップする部分で、配線12間の電気的なショートを発生しにくくすることができる。そのため、さらに信頼性の高い電子機器を製造することができる。
また、本実施の形態に係る電子機器の製造方法によると、配線12と導電部22とを対向させて電気的に接続した後に、配線12を薄くする工程を行う。そのため、予め微細に形成された配線を利用する必要がなくなるため、配線12の製造が容易になり、また、配線12と導電部22との位置合わせが容易になる。そのため、本実施の形態に係る方法によると、信頼性の高い電子機器を、効率よく製造することができる。
(第1の変形例)
図7(A)〜図8は、第1の変形例に係る電子機器の製造方法について説明するための図である。
本実施の形態に係る電子機器の製造方法では、図7(A)及び図7(B)に示すように、封止部35をエッチングしないように、配線12を薄くする工程を行う。これによると、図7(B)に示すように、配線12の第2の面15は、封止部35の基端面から凹所に配置される。
そして、本実施の形態に係る電子機器の製造方法では、図8に示すように、被覆部42を形成する。被覆部42は、配線12の第2の面15を覆うように形成する。また、被覆部42は、封止部35の基端面を覆うように形成する。
この方法によると、封止部35と被覆部42との接触面積を広くすることができる。そのため、被覆部42と封止部35との剥離や脱落が発生しにくい、信頼性の高い電子機器を製造することができる。また、この方法によると、隣り合う2つの配線12の間には凸部が設けられることになり、封止部35と被覆部42との界面の距離を長くすることができる。そのため、隣り合う2つの配線12間で、マイグレーションを原因とする電気的なショートが発生しにくい、信頼性の高い電子機器を製造することができる。
(第2の変形例)
図9(A)及び図9(B)は、第2の変形例に係る電子機器の製造方法について説明するための図である。
本実施の形態に係る電子機器の製造方法では、図9(A)及び図9(B)に示すように、配線12のうち封止部35とオーバーラップする部分の一部を薄くしてもよい。例えば、配線12は、電気的接続部14のみを薄くしてもよい。これによっても、信頼性の高い電子機器を製造することができる。
(第3の変形例)
図10は、第3の変形例に係る電子機器の製造方法について説明するための図である。
本実施の形態に係る電子機器の製造方法は、被覆部44を形成することを含む。被覆部44を形成する工程は、配線12の第2の面15に、基板45を貼り付けることを含む。基板45は、ベース基板10よりも吸湿性の低い材料で形成されていてもよい。基板45は、ガラス基板等のリジッド基板であってもよい。基板45は、第2の面15の少なくとも一部を覆うように貼り付ける。基板45は、第2の面15をすべて覆うように貼り付けてもよい。基板45は、導電部22とオーバーラップする領域に設けてもよい。あるいは、基板45は、封止部35とオーバーラップするように設けてもよい。そして、封止材46を、基板45や第2の面15等を封止するように設け、被覆部44を形成してもよい。
(第2の実施の形態)
以下、図11〜図14を参照して、本発明を適用した第2の実施の形態に係る電子機器の製造方法について説明する。
本実施の形態に係る電子機器の製造方法は、配線基板101を用意することを含む(図11参照)。配線基板101は、ベース基板10と、複数の配線12とを有する。
本実施の形態に係る電子機器の製造方法は、電子部品26を用意することを含む(図11参照)。電子部品26は、導電部28を有する。電子部品26は、例えば、半導体チップであってもよい。このとき、導電部28は、半導体チップの突起電極であってもよい。また、半導体チップ(電子部品26)には、集積回路が形成されていてもよい。
本実施の形態に係る電子機器の製造方法は、図11に示すように、配線12の電気的接続部14と導電部28とを対向させて電気的に接続することを含む。本工程では、電気的接続部14と導電部28とを接触させて電気的に接続してもよい。本工程で、配線基板101に電子部品26を搭載してもよい。
本実施の形態に係る電子機器の製造方法は、図12に示すように、ベース基板10を部分的に除去することを含む。このとき、ベース基板10における電子部品26とオーバーラップする領域を、すべて、除去してもよい。すなわち、本工程により、ベース基板10に、電子部品26とオーバーラップする開口19を形成してもよい。本工程により、配線12における電子部品26とオーバーラップする部分の基端面をすべて露出させてもよい。
本実施の形態に係る電子機器の製造方法は、図13に示すように、配線12を薄くすることを含む。配線12を薄くして、配線12に第2の面15を形成する。本工程では、配線12における、電子部品26とオーバーラップする部分を薄くしてもよい。なお、本工程では、配線12における、開口19からの露出部を、すべて、薄くしてもよい。
本実施の形態に係る電子機器の製造方法は、図14に示すように、配線12の第2の面15を覆う被覆部48を形成することを含む。被覆部48は、配線12における第2の面15をすべて覆うように形成してもよい。被覆部48は、また、配線12の電気的接続部14と電子部品26の導電部28とを封止するように形成してもよい。被覆部48は、また、電子部品26における導電部28が形成された面をすべて覆うように形成してもよい。
本方法を適用した場合でも、信頼性の高い電子機器を、効率よく製造することができる。以下、その効果について説明する。
現在では、電子機器の小型化の要請を受けて、電子部品の小型化が進んでいる。電子部品が小型化すれば、その電極は狭ピッチ化する。そのため、配線パターンは、特に電子部品とオーバーラップする領域内で、狭ピッチ化の要請が高まることが予想される。
本実施の形態に係る電子部品の製造方法によると、電子部品26とオーバーラップする領域で、配線12を薄くする。すなわち、電子部品26とオーバーラップする部分で、配線12の基端部の間隔を広くすることができる。そのため、本方法によると、電子部品の小型化に対応することが可能な、信頼性の高い電子機器を、効率よく製造することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1(A)〜図1(C)は、本発明を適用した第1の実施の形態に係る電子機器の製造方法を説明するための図である。 図2(A)〜図2(D)は、本発明を適用した第1の実施の形態に係る電子機器の製造方法を説明するための図である。 図3(A)及び図3(B)は、本発明を適用した第1の実施の形態に係る電子機器の製造方法を説明するための図である。 図4(A)及び図4(B)は、本発明を適用した第1の実施の形態に係る電子機器の製造方法を説明するための図である。 図5(A)及び図5(B)は、本発明を適用した第1の実施の形態に係る電子機器の製造方法を説明するための図である。 図6は、本発明を適用した第1の実施の形態に係る電子機器の製造方法を説明するための図である。 図7(A)及び図7(B)は、本発明を適用した第1の実施の形態の第1の変形例に係る電子機器の製造方法を説明するための図である。 図8は、本発明を適用した第1の実施の形態の第1の変形例に係る電子機器の製造方法を説明するための図である。 図9(A)及び図9(B)は、本発明を適用した第1の実施の形態の第2の変形例に係る電子機器の製造方法を説明するための図である。 図10は、本発明を適用した第1の実施の形態の第3の変形例に係る電子機器の製造方法を説明するための図である。 図11は、本発明を適用した第2の実施の形態に係る電子機器の製造方法を説明するための図である。 図12は、本発明を適用した第2の実施の形態に係る電子機器の製造方法を説明するための図である。 図13は、本発明を適用した第2の実施の形態に係る電子機器の製造方法を説明するための図である。 図14は、本発明を適用した第2の実施の形態に係る電子機器の製造方法を説明するための図である。
符号の説明
1…電子機器、 10…ベース基板、 11…第1の面、 12…配線、 13…基端面、 14…電気的接続部、 15…第2の面、 16…レジスト層、 19…開口、 20…電子部品、 22…導電部、 24…ガラス基板、 26…電子部品、 28…導電部、 30…樹脂材料、 32…微粒子、 35…封止部、 40…被覆部、 42…被覆部、 44…被覆部、 45…基板、 46…封止材、 48…被覆部、 100…配線基板、 101…配線基板

Claims (8)

  1. ベース基板と、前記ベース基板の表面に形成された複数の配線と、を有する配線基板を用意する工程と、
    複数の導電部を有する電子部品を用意する工程と、
    前記複数の配線の第1の面と前記導電部とを対向させて電気的に接続する工程と、
    前記複数の配線における少なくとも前記導電部とオーバーラップする部分を、前記第1の面とは反対側から薄くして、前記複数の配線に第2の面を形成する工程と、
    前記第2の面を覆う被覆部を形成する工程と、
    を含み、
    前記複数の配線は、前記第1の面から離れるほど幅が広くなるように形成されてなる電子機器の製造方法。
  2. 請求項1記載の電子機器の製造方法において、
    前記複数の配線における前記電子部品とオーバーラップする部分を薄くして、前記第2の面を形成する電子機器の製造方法。
  3. 請求項1又は請求項2記載の電子機器の製造方法において、
    前記被覆部を、前記電気的接続部と前記導電部とを封止するように形成する電子機器の製造方法。
  4. 請求項1又は請求項2記載の電子機器の製造方法において、
    前記第2の面を形成する前に、前記複数の配線と前記導電部とを封止する封止部を形成する工程をさらに含み、
    前記複数の配線における前記封止部とオーバーラップする部分を薄くして、前記第2の面を形成する電子機器の製造方法。
  5. 請求項4記載の電子機器の製造方法において、
    前記被覆部を、前記封止部を覆うように形成する電子機器の製造方法。
  6. 請求項1から請求項5のいずれかに記載の電子機器の製造方法において、
    前記被覆部を、前記ベース基板よりも吸湿性の低い材料で形成する電子機器の製造方法。
  7. 請求項1から請求項6のいずれかに記載の電子機器の製造方法において、
    前記被覆部を形成する工程は、前記第2の面の少なくとも一部を覆うように基板を貼り付ける工程を含む電子機器の製造方法。
  8. 請求項1から請求項7のいずれかに記載の電子機器の製造方法において、
    前記第2の面を形成する前に、前記ベース基板を部分的に除去して、前記複数の配線における前記第1の面とは反対側の面の一部を、前記ベース基板から露出させる工程をさらに含む電子機器の製造方法。
JP2005340724A 2005-11-25 2005-11-25 電子機器の製造方法 Withdrawn JP2007149864A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005340724A JP2007149864A (ja) 2005-11-25 2005-11-25 電子機器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005340724A JP2007149864A (ja) 2005-11-25 2005-11-25 電子機器の製造方法

Publications (1)

Publication Number Publication Date
JP2007149864A true JP2007149864A (ja) 2007-06-14

Family

ID=38210926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005340724A Withdrawn JP2007149864A (ja) 2005-11-25 2005-11-25 電子機器の製造方法

Country Status (1)

Country Link
JP (1) JP2007149864A (ja)

Similar Documents

Publication Publication Date Title
TWI287822B (en) Film substrate and its manufacturing method
US20090108445A1 (en) Substrate structure and semiconductor package using the same
JP2007041389A (ja) 表示装置及びその製造方法
US7932600B2 (en) Electrical connecting structure and bonding structure
JP2006128364A (ja) 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器
JP3722223B2 (ja) 半導体装置及びその製造方法、電子モジュール並びに電子機器
TWI524236B (zh) 具有導電保護層的觸控面板及其製作方法
JP2006196728A (ja) 電子部品、電気光学装置、及び電子機器
JP2014053597A (ja) チップ型電子部品及び接続構造体
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP2009295857A (ja) Icチップと外部配線との接続構造およびicチップ
JP2005101170A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007149864A (ja) 電子機器の製造方法
JP2008065135A (ja) 表示装置
JP2007149863A (ja) 電子機器の製造方法
JP4692720B2 (ja) 配線基板、半導体装置及びその製造方法
JP5098204B2 (ja) 半導体装置及びその製造方法、並びに、電子機器
US7119423B2 (en) Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument
JP4692719B2 (ja) 配線基板、半導体装置及びその製造方法
JP2006351996A (ja) 半導体装置及びその製造方法
JP2007019410A (ja) 半導体装置、及び、電子モジュールの製造方法
JPH11297751A (ja) 半導体装置
JP4071121B2 (ja) 半導体装置
JP2007129155A (ja) 電子機器及びその製造方法、並びに、配線基板
JP4310631B2 (ja) 半導体装置、回路基板並びに電子機器

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090203